TWI567993B - 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置 - Google Patents

薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置 Download PDF

Info

Publication number
TWI567993B
TWI567993B TW100130875A TW100130875A TWI567993B TW I567993 B TWI567993 B TW I567993B TW 100130875 A TW100130875 A TW 100130875A TW 100130875 A TW100130875 A TW 100130875A TW I567993 B TWI567993 B TW I567993B
Authority
TW
Taiwan
Prior art keywords
layer
getter
semiconductor layer
metal catalyst
thin film
Prior art date
Application number
TW100130875A
Other languages
English (en)
Other versions
TW201220506A (en
Inventor
朴炳建
徐晉旭
李基龍
李東炫
李吉遠
朴鐘力
鄭胤謨
李卓泳
蘇炳洙
鄭珉在
朴承圭
孫榕德
鄭在琓
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201220506A publication Critical patent/TW201220506A/zh
Application granted granted Critical
Publication of TWI567993B publication Critical patent/TWI567993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Description

薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝 置
此處所描述之技術係有關於一種薄膜電晶體、其製造方法、以及具有該薄膜電晶體之顯示裝置。更具體地說，此處所描述之技術係有關於一種包含藉由使用金屬催化劑所結晶之多晶矽層的薄膜電晶體、其製造方法、以及具有該薄膜電晶體之顯示裝置。
大多數的平板顯示裝置，像是有機發光二極體(OLED)顯示器、液晶顯示器(LCD)等包含有薄膜電晶體。尤其是，具有卓越載子遷移率之低溫多晶矽薄膜電晶體(LTPS TFT)可應用於高速操作電路，並可用於互補式金屬氧化物半導體(CMOS)電路，所以低溫多晶矽薄膜電晶體廣泛的被使用。
低溫多晶矽薄膜電晶體包含藉由結晶非晶矽膜而形成之多晶矽膜。
上述揭露於先前技術之資訊僅為加強瞭解所述技術之背景，因此其可涵蓋不構成所屬技術領域者通常所知悉的先前技術之資訊。
一例示性實施例提供了一種薄膜電晶體，其包含基板；半導體層，其係提供於基板上並藉由使用金屬催化劑而結晶；閘極電極，其係設置於半導體層上並與之絕緣；以及吸氣劑層，其係設置於半導體層及閘極電極之間，且以具有擴散係數小於半導體層中金屬催化劑之擴散係數的金屬氧化物所形成。
吸氣劑層之擴散係數可大於零且小於金屬催化劑之擴散係數的百分之一。
薄膜電晶體可更包含設置於基板及半導體層之間的緩衝層。金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層及半導體層之間。
金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於半導體層上。
金屬催化劑可包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)、以及鉑(Pt)之至少其一。
吸氣劑層可包含鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鍺(Ge)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、鈦氮化物(TiN)、以及鉭氮化物(TaN)、其合金或其矽化物之至少其一。
薄膜電晶體可更包含設置於吸氣劑層及半導體層之間的閘極絕緣層。
薄膜電晶體可更包含覆蓋閘極電極之層間絕緣層、形成於層間絕緣層上之源極電極、以及形成於層間絕緣層上並與源極電極分離之汲極電極。
複數個接觸孔可延伸通過層間絕緣層、吸氣劑層、以及閘極絕緣層，以暴露半導體層之相對應部分，且源極電極及汲極電極透過相對應之接觸孔以接觸半導體層的相對應部分。
薄膜電晶體可更包含設置於吸氣劑層及半導體層之間的閘極絕緣層，閘極絕緣層與半導體層一起被圖樣化且吸氣劑層可接觸半導體層的一側。
薄膜電晶體可更包含設置於吸氣劑層及閘極電極之間的閘極絕緣層。吸氣劑層可接觸半導體層，且吸氣劑層及半導體層可具有相同圖樣。
一例示性實施例提供了一種製造薄膜電晶體的方法，該方法包含提供基板；於基板上形成非晶矽層；藉由使用金屬催化劑以結晶非晶矽層而形成多晶矽層；藉由圖樣化多晶矽層而形成半導體層，半導體層包含金屬催化劑之殘存量；於半導體層上形成閘極絕緣層；於閘極絕緣層上形成複數個吸氣孔；於閘極絕緣層上形成吸氣金屬層，以透過複數個吸氣孔接觸半導體層；以及當透過熱處理程序氧化吸氣金屬層時形成吸氣劑層，並減少包含於半導體層之金屬催化劑的密度。
此方法可更包含形成閘極電極於吸氣劑層上以重疊半導體層的一區域；形成覆蓋閘極電極之層間絕緣層；形成穿透層間絕緣層、吸氣劑層、以及閘極絕緣層且暴露半導體層的源極部分及汲極部分之複數個接觸孔；以及於層間絕緣層上形成源極電極及汲極電極，以透過複數個接觸孔接觸半導體層。
複數個接觸孔可重疊複數個吸氣孔。
當複數個接觸孔形成時，可移除透過複數個吸氣孔接觸半導體層之部分吸氣劑層。
一例示性實施例提供一種製造薄膜電晶體之方法，該方法包含提供基板；於基板上形成非晶矽層；藉由使用金屬催化劑以結晶非晶矽層而形成多晶矽層；於多晶矽層上塗佈絕緣材料；藉由圖樣化多晶矽層及絕緣材料而形成具有相同圖樣之半導體層及閘極絕緣層；於閘極絕緣層上形成吸氣金屬層以接觸半導體層的一側；以及透過熱處理程序氧化吸氣金屬層以形成吸氣劑層並減少包含於半導體層內金屬催化劑的密度。
一例示性實施例提供一種製造薄膜電晶體之方法，該方法包含提供基板；於基板上形成非晶矽層；藉由使用金屬催化劑以結晶非晶矽層而形成多晶矽層；於多晶矽層上形成吸氣金屬層；透過熱處理程序氧化吸氣金屬層而形成吸氣劑層並減少包含於半導體層內金屬催化劑的密度；藉由圖樣化多晶矽層及氧化之吸氣金屬層而形成具有相同圖樣之半導體層及吸氣劑層；以及於吸氣劑層上形成閘極絕緣層。
吸氣劑層可以具有擴散係數小於半導體層中金屬催化劑之擴散係數的金屬氧化物所形成。
吸氣劑層之擴散係數可大於零並小於金屬催化劑之擴散係數的百分之一。
此方法可更包含形成位於基板及非晶矽層之間的緩衝層。金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層及非晶矽層之間。
金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於非晶矽層上
金屬催化劑可包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)、以及鉑(Pt)之至少其一。
該吸氣劑層可包含鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鍺(Ge)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、鈦氮化物(TiN)、以及鉭氮化物(TaN)、其合金或其矽化物之至少其一。
熱處理程序可在攝氏400至993度之溫度下執行。
一例示性實施例提供一種顯示裝置，其包含基板；半導體層，其係提供於基板上且藉由使用金屬催化劑而結晶；閘極電極，其係設置於半導體層上且與之絕緣；吸氣劑層，其係設置於半導體層及閘極電極之間，且以具有擴散係數小於半導體層中金屬催化劑之擴散係數的金屬氧化物所形成；源極電極，其係接觸半導體層之源極區域且與閘極電極分離；以及汲極電極，其係接觸半導體層之汲極區域且與閘極電極及源極電極分離。
顯示裝置可更包含設置於吸氣劑層與半導體層之間的閘極絕緣層。
顯示裝置可更包含覆蓋閘極電極之層間絕緣層，其中源極電極形成於層間絕緣層上，且汲極電極形成於層間絕緣層上並與源極電極分離。
複數個接觸孔可延伸穿透層間絕緣層、吸氣劑層、以及閘極絕緣層以暴露半導體層之部分。源極電極及汲極電極可透過相對應接觸孔而接觸半導體層之部分。
顯示裝置可更包含設置於吸氣劑層及半導體層之間的閘極絕緣層，閘極絕緣層係以半導體層之相同圖樣被圖樣化。吸氣劑層可接觸半導體層之一側。
顯示裝置可更包含設置於吸氣劑層及閘極電極之間的閘極絕緣層。吸氣劑層可接觸半導體層且吸氣劑層及半導體層可具有相同圖樣。
顯示裝置可更包含連接至汲極電極之有機發光二極體(OLED)。
顯示裝置可更包含連接至汲極電極的像素電極、形成於像素電極上之液晶層、以及形成於液晶層上之共用電極。
101‧‧‧顯示裝置
111‧‧‧基板
910、920‧‧‧驅動電路
NA‧‧‧非顯示區域
DA‧‧‧顯示區域
PE‧‧‧像素區域
11、12、13、21‧‧‧薄膜電晶體
GL‧‧‧閘極線
DL‧‧‧資料線
CL‧‧‧電容線
CLc‧‧‧膽固醇狀液晶
70‧‧‧有機發光二極體
80‧‧‧電容
VDD‧‧‧共用電源線
VSS‧‧‧電源線
131‧‧‧半導體層
151‧‧‧閘極電極
146、147‧‧‧吸氣孔
166、167‧‧‧接觸孔
176‧‧‧源極電極
177‧‧‧汲極電極
135、235、335‧‧‧吸氣劑層
240、245、140、340‧‧‧閘極絕緣層
120‧‧‧緩衝層
160‧‧‧層間絕緣層
300‧‧‧液晶層
310‧‧‧像素電極
320‧‧‧共用電極
211‧‧‧對向基板
藉由參考附圖詳述例示性實施例，所屬技術領域者將能更加了解上述及其他特徵與優點將，其中：第1圖 係為根據一例示性實施例之具有薄膜電晶體之顯示裝置之頂部平面圖。
第2圖 係為第1圖之顯示裝置中像素電路之電路圖。
第3圖 係為根據例示性實施例之薄膜電晶體之放大截面圖。
第4圗至第8圖 係為第3圖中薄膜電晶體之製造程序的依序截面圖。
第9圖 係為根據另一例示性實施例之薄膜電晶體之放大截面圖。
第10圗至第12圖 係為第9圖中薄膜電晶體之製造程序的依序截面圖。
第13圖 係為根據修改例示性實施例之薄膜電晶體之放大截面圖。
第14圖 係為根據另一例示性實施例之薄膜電晶體之放大截面圖。
第15圗和第16圖 係為第14圖中薄膜電晶體之製造程序的依序截面圖。
第17圖 係為根據另一例示性實施例之顯示裝置的像素電路之等效電路圖。
下文中將藉由參考附圖更詳細的說明例示性實施例；然而，實施例可以不同形式實施且不應解讀為受到下文所述所限制。相反的，這些實施例係提供而使此處揭露徹底而完整，且可對所屬技術領域者更加充分的傳達本發明之範疇予。
在圖式中層及區域的尺寸可為清晰說明而被誇張化。其將瞭解的是，當一層或一元件被稱為位於另一元件或基板“上”時，其可直接位於另一元件或基板上、或可存在層間元件。又，當一層被稱為位於另一層“下”時，其可直接位於下方、或可存在一或多個層間層。此外，當一層被稱為位於兩層“之間”時，其可為兩層之間唯一的一層、或可存在一或多個層間層。全文中相似的參考符號代表相似的元件。
此外，為求清楚說明本發明之態樣，跟說明無關的部份被省略。又在幾個例示性實施例中，第一個例示性實施例以外的例示性實施例只說明與第一個例示性實施例相對應不同的組件。
根據一例示性實施例，薄膜電晶體11及具有該薄膜電晶體之之顯示裝置101將參照第1圗至第3圖說明。
如第1圖所示，顯示裝置101可包含分隔為顯示區域DA及非顯示區域NA之基板111。複數個像素區域PEs可形成於顯示區域DA中以顯示影像，而驅動電路910和920可形成於非顯示區域NA中。像素區域PE代表用來顯示影像的像素形成於其中的區域。然而，如上所述，驅動電路910及920兩者並不需要形成於非顯示區域NA中，且兩者其中之一可被省略。
如第2圖所示，顯示裝置101可代表一種配置了二個薄膜電晶體與一個電容(2Tr-1 Cap)之有機發光二極體(OLED)顯示裝置，其每一像素區域PE裡包含有機發光二極體70、薄膜電晶體(TFTs)11及21、以及電容80。然而，顯示裝置並不受上述配置之限制。因此，顯示裝置101可代表一種每一個像素區域PE裡具有三個或更多的薄膜電晶體以及至少兩個電容之有機發光二極體(OLED)顯示裝置。此外，顯示裝置101可具有額外佈線之其他配置。因此，至少一個額外形成的薄膜電晶體和電容可以配置為補償電路。
補償電路可藉由改善形成於每一像素區PE裡之有機發光二極體70的均勻性以抑制影像品質之偏差產生。一般來說，補償電路可包含2至8個薄膜電晶體。
另外，第1圖中形成於基板111之非顯示區域NA的驅動電路910及920可包含額外之薄膜電晶體。
有機發光二極體70可包含做為電洞注入電極的陽極電極、做為電子注入電極的陰極電極、以及設置於陽極和陰極之間的有機發光層。
詳細地說，顯示裝置101於每一像素區域PE可包含第一薄膜電晶體11及第二薄膜電晶體21。第一薄膜電晶體11及第二薄膜電晶體21可分別包含閘極電極、主動層、源極電極、與汲極電極。
如第2圖所示，閘極線GL、資料線DL及共用電源線VDD係連同電容線CL一起，然而本發明並不受此之限制。因此依照情況電容線CL可被省略。
資料線DL可連接至第二薄膜電晶體21的源極電極，且閘極線GL可連接至第二薄膜電晶體21的閘極電極。第二薄膜電晶體21的汲極電極可透過電容80連接至電容線CL。節點可形成於第二薄膜電晶體21的汲極電極及電容80之間且可連接至第一薄膜電晶體11的閘極電極。第一薄膜電晶體11的汲極電極可連接至共用電源線VDD，而其源極電極可連接至有機發光二極體70的陽極。
第二薄膜電晶體21可用來作為選擇像素區域PE以發光的開關。當第二薄膜電晶體21開啟時，電容80被充電，而此情況下電荷量可與從資料線DL施加的電壓電位成正比。當第二薄膜電晶體21關閉時，信號隨著每幀(frame)增加的電壓被輸入至電容線CL，第一薄膜電晶體11的閘極電位可根據基於充電至電容80的電位而透過電容線CL所施加的電壓準位而增加。當閘極電位超過臨界電壓時，第一薄膜電晶體11開啟。施加至共用電源線VDD的電壓可透過第一薄膜電晶體11施加至有機發光二極體70，而使有機發光二極體70發射光。VSS係為電壓較共用電源線VDD低的電源線。
像素區域PE的配置並不受上述所限制，且所屬技術領域具有通常知識者可於本發明之實施例範圍內變化各種形式。
根據一例示性實施例之薄膜電晶體11的配置將會參照第3圖被說明。薄膜電晶體11可代表第2圖中的第一薄膜電晶體。第2圖之第二薄膜電晶體21可擁有和薄膜電晶體11相同的配置或可擁有不同的配置。
基板111可由玻璃、石英、陶瓷或塑膠的透明絕緣基板形成。然而基板111之材料並不限於此，且基板111可以不鏽鋼的金屬基板形成。另外，當基板111由塑膠形成時，其可形成為可撓式基板。
緩衝層120可形成於基板111上。藉由利用化學氣相沈積或物理氣相沉積，可形成包含氧化矽層及氮化矽層至少其一之一層或多層緩衝層120。
緩衝層120可藉由防止濕氣或基板111產生的雜質擴散、或藉由控制結晶時熱傳播速率來幫助非晶矽層結晶。
藉由運用金屬催化劑而結晶的半導體層131可形成於緩衝層120上。半導體層131可藉由結晶形成於緩衝層120上的非晶矽層而形成多晶矽層，接著圖樣化多晶矽層而形成。金屬催化劑係用於結晶非晶矽層，而金屬催化劑的殘存量可能殘留於已結晶的半導體層131中。
在目前的例示性實施例中可使用超級晶粒矽結晶法(SGS)。超級晶粒矽結晶法藉由控制擴散至非晶矽層之金屬催化劑的濃度為低濃度，以控制晶粒的大小使其介於幾微米至幾百微米。
超級晶粒矽結晶法可於低溫下相對較短的期間內結晶非晶矽層。舉例來說，關於利用鎳為金屬催化劑而結晶非晶矽層的程序，鎳可與非晶矽層的矽結合成為二矽化鎳。二矽化鎳可作為結晶發展用晶種。
據此，透過金屬催化劑結晶的多晶矽層可具幾十微米的晶粒大小，其可大於固相結晶(SPC)多晶矽層的晶粒大小。
另外，在透過超級晶粒矽結晶法形成多晶矽層時，複數個亞晶界(sub-grain boundary)可以單一晶界存在，從而最小化因為晶界而導致的均勻性的惡化。
更進一步，運用藉由超級晶粒矽結晶方形成的多晶矽層之薄膜電晶體11可具有相對較高的電流驅動效能，也就是電子移動性，但因為殘存於半導體層131的金屬催化劑，其可能有相對較高的漏電流。然而，根據目前的例示性實施例，漏電流可藉由降低殘存於半導體層131的金屬催化劑而被抑制。
詳細地說，在非晶矽層形成於緩衝層120上之前，金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層上。金屬催化劑可存在於緩衝層120及非晶矽層之間。較小量的金屬催化劑可以分子狀態分散於緩衝層120上。當金屬催化劑以低於1012atoms/cm2的表面密度形成時，晶種的數量、結晶的內核可能稀少，且根據超級晶粒矽結晶法其很難充份的將非晶矽層結晶為多晶矽層。另一方面，當金屬催化劑以高於1015atoms/cm2的表面密度形成時，金屬催化劑擴散至非晶矽層的量可增加而縮小多晶矽層之晶粒且增加於多晶矽層的金屬催化劑殘存量。因此，藉由圖樣化多晶矽層形成的半導體層131的特性可能會惡化。
目前例示性實施例並不受上述所限制。金屬誘發結晶法(MIC)或金屬誘發橫向結晶法(MILC)也可作為使用金屬催化劑之結晶方法。
金屬催化劑可不在緩衝層120及非晶矽層之間分散，而在非晶矽層的頂部分散。然而當金屬催化劑被設置於非晶矽層下以發展結晶時，晶界可能變得模糊，且相較於金屬催化劑被設置於非晶矽層上以發展結晶，可更減少晶種內的缺陷。
金屬催化劑可包含鎳、鈀、鈦、銀、金、錫、銻、銅、鈷、鉬、鋱、釕、鎘、以及鉑之至少其一。舉例來說，鎳可作為金屬催化劑。藉由結合鎳和矽產生之二矽化鎳可有效率的促進結晶發展。
閘極絕緣層140可形成於半導體層131上。閘極絕緣層140可形成以覆蓋在緩衝層120上的半導體層131。閘極絕緣層140可包含至少一絕緣材料如四乙基正矽酸鹽(TEOS)、矽氮化物、二氧化矽等。
吸氣劑層135可形成於閘極絕緣層140上。吸氣劑層135可以具有擴散係數小於半導體層131中金屬催化劑之擴散係數的金屬氧化物所形成。詳細地說，吸氣劑層135之擴散係數可大於零且小於金屬催化劑之擴散係數的百分之一。
當吸氣劑層135之擴散係數等於金屬催化劑的百分之一或小於百分之一時，吸氣劑層135可於半導體層131中有效的吸收金屬催化劑。
做為金屬催化劑的鎳於半導體層131中具有等於或小於10-5cm2/s的擴散係數。因此，在使用鎳做為金屬催化劑的情況下，擴散係數大於0且小於10-7cm2/s的吸氣劑層135可具有效果。用來形成吸氣劑層135之吸氣金屬可為鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)之至少其一。其也可為釔(Y)、鑭(La)、鍺(Ge)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、鈦氮化物(TiN)、以及鉭氮化物(TaN)之至少其一。另外，上述金屬之合金或其矽化物也可作為吸氣金屬。
吸氣劑層135可藉由以吸氣金屬形成吸氣金屬層，對吸氣金屬層進行熱處理而形成。當加熱吸氣金屬層時，吸氣金屬層可氧化成為吸氣劑層135。另外，在熱處理程序中，半導體層131裡至少有部份的金屬催化劑可藉由吸氣劑層135而被移除。
關於用來減少半導體層131裡的金屬催化劑之程序，熱處理程序的結果至少使部份殘留於半導體層131的金屬催化劑可移動至半導體層131接觸吸氣金屬層的局部部份。在這種情況下，金屬催化劑可安置於吸氣金屬層上並可不再移動，因為以熱力學來說金屬催化劑接觸吸氣金屬層較殘留於半導體層131來得穩定。因此，至少有部份殘留在半導體層131的金屬催化劑可被移除。
吸氣劑層135接觸半導體層131之處並未顯示於第3圖。因為吸氣劑層135此局部區域將於下文所述形成接觸孔166及167的程序裡被除去。因為吸氣劑層135接觸半導體層131此局部區域被移除，薄膜電晶體11的特性惡化可因為金屬催化劑殘存量較少而被更穩定的抑制。
與金屬氧化物一起形成的吸氣劑層135可具有介於幾奈米至幾十奈米的厚度。吸氣劑層135可作為絕緣物去輔助閘極絕緣層140。當吸氣劑層135具有小於幾奈米的厚度時，其可能變得難以有效地移除金屬催化劑。另一方面，當吸氣劑層135具有大於幾十奈米的厚度時，於熱處理程序中可能會產生熱應力。
閘極電極151可形成於吸氣劑層135上。閘極電極151可設置以重疊半導體層131的一區域。閘極電極151可包含鉬(Mo)、鉻(Cr)、鋁(Al)、銀(Ag)、鈦(Ti)、鉭(Ta)與鎢(W)之至少其一。
層間絕緣層160可形成於閘極電極151上。層間絕緣層160可完全覆蓋吸氣劑層135上的閘極電極151。層間絕緣層160可相似於閘極絕緣層140以四乙基正矽酸鹽(TEOS)、矽氮化物或二氧化矽構成但制於此。
接觸孔166及167可延伸通過層間絕緣層160、吸氣劑層135、以及閘極絕緣層140以暴露半導體層131之相對應部份。
接觸半導體層131的源極電極176及汲極電極177可透過相對應之接觸孔166及167形成於層間絕緣層160上。源極電極176可與汲極電極177分離。與閘極電極151相似，源極電極176及汲極電極177可包含鉬(Mo)、鉻(Cr)、鋁(Al)、銀(Ag)、鈦(Ti)、鉭(Ta)、鎢(W)之至少其一。
根據上述配置，薄膜電晶體11可具有藉由使用金屬催化劑於低溫下在短時間內結晶之半導體層131，且半導體層131的金屬催化劑殘存量可有效的減少。
另外，顯示裝置101可具有包含半導體層131的薄膜電晶體11，其中金屬催化劑殘存量可有效的減少。
根據例示性實施例之一種製造薄膜電晶體11的方法將參考第4圗至第10圖而說明。
首先，如第4圖所示，緩衝層120可形成於基板111上。藉由利用化學汽相沈積或物理氣相沉積，緩衝層120可以包含氧化矽層及氮化矽層至少其一之一層或多層而形成。
金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層120上。較小量的金屬催化劑可以分子狀態分散於緩衝層120上。舉例來說，鎳可作為金屬催化劑。
非晶矽層可形成於緩衝層120上。此外，非晶矽層形成之時或之後可執行用來降低氫氣濃度的去氫程序。可結晶非晶矽層而形成多晶矽層。當加熱非晶矽層時，分散於緩衝層120上的金屬催化劑可開始發展結晶。低溫下金屬催化劑可控制在一個相對較短的時間內結晶非晶矽層。
目前例示性實施例並不限於上述內容。因此，金屬催化劑可直接分散於非晶矽層上而非分散於緩衝層120上。
半導體層131可藉由圖樣化已結晶的多晶矽層而形成。在此例中，用於結晶的金屬催化劑可能殘留於半導體層131中。
如第5圖所示，閘極絕緣層140可形成於半導體層131上。圖樣化閘極絕緣層140可形成複數個吸氣孔146及147以暴露一部分半導體層131。
如第6圖所示，吸氣金屬層可形成於閘極絕緣層140上。吸氣金屬層可透過複數個吸氣孔146及147接觸半導體層131。
吸氣金屬層可以擴散係數小於半導體層131中金屬催化劑之擴散係數的金屬所形成。詳細地說，當吸氣金屬層之擴散係數等於或小於金屬催化劑之擴散係數的百分之一時，在半導體131的金屬催化劑可被有效的移除。
吸氣劑層135可藉由透過熱處理程序氧化吸氣金屬層而形成。吸氣劑層135可以具有擴散係數小於半導體層中金屬催化劑之擴散係數的金屬氧化物形成。
當透過熱處理程序形成吸氣劑層135時，可降低包含在半導體層131中金屬催化劑的密度。至少一些殘留在半導體層131裡的金屬催化劑可被去除。在熱處理程序中，至少一些殘留在半導體層131裡的金屬催化劑移動到半導體層接觸吸氣金屬層的部分。因為接觸吸氣金屬層而非留在半導體層131的金屬催化劑較為穩定，所以移動到吸氣金屬層的金屬催化劑可沈降於吸氣金屬層上並不再擴散。包含於半導體層131的金屬催化劑殘存量可減少。
另外，吸氣劑層135可以具有幾奈米至幾十奈米之厚度形成。
如第7圖所示，閘極電極151可形成於吸氣劑層135上。因為吸氣劑層係以金屬氧化物形成，故吸氣劑層135可作用為絕緣物。吸氣劑層135可輔助閘極絕緣層140。
如第8圖所示，可形成覆蓋閘極電極151的層間絕緣層160。可形成通過層間絕緣層160、吸氣劑層135、以及閘極絕緣層140而暴露半導體層131之相對應部份的吸氣孔146及147。
接觸孔166及167可重疊第6圖中形成於閘極絕緣層140中的吸氣孔146及147。吸氣劑層135透過吸氣孔146及147接觸半導體層131之局部區域可於接觸孔166及167形成之時去除。
如第3圖所示，源極電極176及汲極電極177可形成具有中間空隙。
透過上述製造方法，根據目前例示性實施例之薄膜電晶體11可被製造。也就是說，可有效的吸除包含於半導體層131中之金屬催化劑。
根據另一個例示性實施例之薄膜電晶體12將會參照第9圖說明。
如第9圖所示，緩衝層120可形成於基板111上，而藉由使用金屬催化劑結晶的半導體層131可形成於緩衝層120上。金屬催化劑可用來結晶半導體層131，且其部分可能殘留於半導體層。
與半導體層131一起被圖樣化之閘極絕緣層240可形成於半導體層131上。除了將於後文描述的接觸孔166及167以外，閘極絕緣層240可以與半導體層131相同的圖樣形成。也就是說，在目前的例示性實施例中，閘極絕緣層240並不直接形成於緩衝層120上。
吸氣劑層235可形成於閘極絕緣層240上。吸氣劑層235可以具有擴散係數小於半導體層中金屬催化劑之擴散係數的金屬氧化物所形成。在目前 的例示性實施例中，吸氣劑層235可形成以覆蓋半導體層131及閘極絕緣層240，並且可接觸緩衝層120。在此例中，吸氣劑層235可形成以接觸半導體層131的一側。而殘留於半導體層131的金屬催化劑可於吸氣劑層235接觸半導體層131處去除。
另外，由金屬氧化物形成的吸氣劑層235可具有介於幾奈米至幾十奈米的厚度，且可作用為輔助閘極絕緣層240的絕緣物。
閘極電極151可形成於吸氣劑層235上。閘極電極151可設置以重疊半導體層131的一部分區域。
層間絕緣層160可形成於閘極電極151上。也就是說，層間絕緣層160可覆蓋吸氣劑層235上之閘極電極151。
接觸孔166及167可延伸通過層間絕緣層160、吸氣劑層235、以及閘極絕緣層240以暴露半導體層131之相對應部份。
接觸半導體層131的源極電極176及汲極電極177可透過接觸孔166及167形成於層間絕緣層160上。源極電極176可與汲極電極177分離。
透過上述配置，根據目前例示性實施例之薄膜電晶體12可具有於低溫下藉由使用金屬催化劑快速結晶的半導體層131，且可有效地減少半導體層中金屬催化劑的殘存量。
根據目前例示性實施例之一種用於製造薄膜電晶體的方法將參照第10圗至第12圖而說明。
緩衝層120可形成於基板111上，且金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層上。舉例來說，鎳可作為金屬催化劑。
非晶矽層可形成於緩衝層120上，且多晶矽層可藉由使用金屬催化劑結晶非晶矽層而形成。如第10圖所示絕緣材料可沈積於多晶矽層上，可圖樣化多晶矽層和絕緣材料以形成半導體層131和閘極絕緣層240。半導體層131和閘極絕緣層240可以相同圖樣形成。用於結晶之金屬催化劑可能殘留於半導體層131中。
然而，根據目前例示性實施例之用於製造薄膜電晶體的方法並不受其限制。絕緣材料可沈積於非晶矽層上，而非晶矽層可在絕緣材料沈積時結晶。於此例中，金屬催化劑可移動至絕緣材料以減少殘留於半導體層131之金屬催化劑。
如第11圖所示，吸氣金屬層可形成以延伸自緩衝層120覆蓋閘極絕緣層240。吸氣金屬層可接觸半導體層131的一側。吸氣金屬層可以具有擴散係數小於半導體中金屬催化劑之擴散係數的金屬所形成。
吸氣劑層235可透過熱處理程序氧化吸氣金屬層而形成。吸氣劑層235可以具有擴散係數小於半導體層131中金屬催化劑之擴散係數的金屬氧化物所形成。
透過熱處理程序形成吸氣劑層235時，可減少包含於半導體層131中的金屬催化劑之密度。至少部份半導體層131中的金屬催化劑可被去除。至少部份殘留於半導體層131中的金屬催化劑於熱處理程序中可移動至半導體層131接觸吸氣金屬層的區域。已移動至吸氣金屬層之金屬催化劑可安置於吸氣金屬層中且不再移動。據此，至少部份殘留於半導體層131中之金屬催化劑可被去除。
更進一步，吸氣劑層235可以介於幾奈米至幾十奈米的厚度形成。
如第12圖所示，閘極電極151可形成於吸氣劑層235上。因為金屬催化劑可以金屬氧化物形成，吸氣劑層235可作用為絕緣物。吸氣劑層235可輔助閘極絕緣層240。
如第9圖所示，覆蓋閘極電極151之層間絕緣層160可形成。源極電極176及汲極電極177可形成於層間絕緣層160上。源極電極176及汲極電極177可彼此分隔，並可透過接觸孔166及167接觸半導體層131。
透過上述製造方法，可製造根據第二例示性實施例之薄膜電晶體12。也就是說，可有效的吸除包含於半導體層131之金屬催化劑。
第13圖係根據修改例示性實施例之薄膜電晶體12。
如第13圖所示，薄膜電晶體12可更包含於吸氣劑層235及閘極電極151之間額外的的閘極絕緣層245。因為吸氣劑層235可以氧化金屬形成，在金屬氧化不充分時問題可能發生，而藉由提供了額外的閘極絕緣層245，可避免吸氣劑層235具有導電性。
根據另一個例示性實施例之薄膜電晶體13將參照第14圖說明。
如第14圖所示，緩衝層120可形成於基板111上，而藉由使用金屬催化劑所結晶之半導體層131可形成於緩衝層120上。金屬催化劑可用於結晶半導體層131，且一些金屬催化劑可能殘留於已結晶之半導體層131裡。
與半導體層131一起被圖樣化之吸氣劑層335可形成於半導體層131上。除了將於後文描述之接觸孔166及167外，吸氣劑層335可以與半導體層131相同圖樣而形成。吸氣劑層335可不直接形成於緩衝層120上。吸氣劑層335可接觸半導體層131。
吸氣劑層335可以具有擴散係數小於半導體層131中金屬催化劑之擴散係數的金屬氧化物所形成。吸氣劑層335可去除至少一些殘留於半導體層131裡的金屬催化劑。更進一步，以金屬氧化物形成之吸氣劑層335可具有介於幾奈米至幾十奈米的厚度，且可作用為輔助下述閘極絕緣層340的絕緣物。
閘極絕緣層340可形成於吸氣劑層335上。在目前的例示性實施例中，閘極絕緣層340可形成以覆蓋緩衝層120上之半導體層131及吸氣劑層335
閘極電極151可形成於閘極絕緣層340上。閘極電極151可設置以重疊半導體層131之一區域。
層間絕緣層160可形成於閘極電極151上。層間絕緣層160可覆蓋於吸氣劑層335上的閘極電極151。
接觸孔166及167延伸通過層間絕緣層160、吸氣劑層335、以及閘極絕緣層340以暴露半導體層131之相對應部份。
接觸半導體層131的源極電極176及汲極電極177可透過接觸孔166及167形成於層間絕緣層160上。源極電極176可與汲極電極177彼此分隔。
透過上述配置，根據目前實施例之薄膜電晶體13可具有於低溫下快速結晶之半導體層131，且藉由使用金屬催化劑，半導體層131之金屬催化劑殘存量可更進一步有效的降低。
根據目前例示性實施例之一種用於製造薄膜電晶體13的方法將參照第15圗至第16圖而說明。
緩衝層120可形成於基板111上，且金屬催化劑可以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於緩衝層上。舉例來說，鎳可作為金屬催化劑。
非晶矽層可形成於緩衝層120上，且多晶矽層可藉由使用金屬催化劑結晶非晶矽層而形成。用於結晶之金屬催化劑可能殘留於結晶多晶矽層中。
吸氣金屬層可形成於多晶矽層上以接觸多晶矽層。吸氣金屬層可以具有擴散係數小於多晶矽層中金屬催化劑之擴散係數的金屬所形成。
吸氣金屬層可透過熱處理程序氧化，且包含於多晶矽層中的金屬催化劑可減少。至少部份多晶矽層中的金屬催化劑可被去除。至少部份殘留於多晶矽層中的金屬催化劑因為熱處理程序可移動至多晶矽層接觸吸氣金屬層之區域。已移動至吸氣金屬層之金屬催化劑可安置於吸氣金屬層中且可不再移動。因此，殘留於多晶矽層中之金屬催化劑可被吸除。
吸氣金屬層可以介於幾奈米至幾十奈米的厚度而形成。當吸氣金屬層具有少於幾奈米的厚度時，將難以移除金屬催化劑。另一方面，當吸氣金屬層具有大於幾十奈米的厚度時，於熱處理程序中可能會產生熱應力。
如第15圖所示，多晶矽層和氧化之吸氣金屬層可一起被圖樣化以形成具有相同圖樣的半導體層131及吸氣劑層335。
如第16圖所示，閘極絕緣層340可形成於吸氣劑層335上。閘極絕緣層340可形成以覆蓋緩衝層120上的半導體層131及吸氣劑層335。閘極電極151可形成於閘極絕緣層340上。
如第14圖所示，可形成覆蓋閘極電極151的層間絕緣層160。源極電極176及汲極電極177可形成於層間絕緣層160上。源極電極176及汲極電極177可彼此分隔，並且透過接觸孔166及167接觸半導體層131。
透過上述製造方法可製造根據目前例示性實施例之薄膜電晶體13。也就是說，可有效的吸除包含於半導體層131之金屬催化劑。
另一例示性實施例將參照第17圖說明。
如第17圗所示，根據目前例示性實施例之一種顯示裝置可包含液晶層300而非如第2圖所繪示之有機發光二極體70。詳細地說，顯示裝置可包含連接至薄膜電晶體11之汲極電極的像素電極310、形成於像素電極310上之液晶層300、以及形成於液晶層300上之共用電極320。液晶層300可包含膽固醇型液晶Clc。
薄膜電晶體可與根據上述例示性實施例之薄膜電晶體11、12及13之至少其一具有相同的配置。
液晶層300可包含各種液晶。
另外，顯示裝置可更包含面對基板111配置之對向基板211，其與基板111之間有液晶層300。共用電極320可形成於對向基板211上。
顯示裝置可更包含貼附於基板111及對向基板211之偏光板(未顯示)。
更進一步，液晶層300及對向基板211並不限於第17圖所示的配置。液晶層300及對向基板211可具有所屬技術領域具有通常知識者可輕易修改之各種配置。
回顧總結，形成低溫多晶矽薄膜電晶體(LTPS TFT)時用來結晶非晶矽膜的方法可包含固相結晶法、準分子雷射結晶法、以及使用金屬催化劑之結晶法。另外使用金屬之結晶法可包含金屬誘發結晶法、金屬橫向誘發結晶法、以及超級晶粒矽結晶方法。其中，使用金屬催化劑之結晶法具有於低溫下快速結晶的優勢。
實施例可規避因為使用金屬催化劑作為結晶方法而殘留於半導體層之金屬催化劑所造成薄膜電晶體之元件特性的惡化。據此，當非晶矽層藉由使用金屬催化劑結晶時，需要有效的吸氣程序以減少金屬催化劑。
實施例可提供一種於已結晶之半導體層中金屬催化劑殘存量減少之薄膜電晶體。
上述實施例可提供一種薄膜電晶體製造方法，其中殘留於半導體層之金屬催化劑可被有效的吸除。
雖然本揭露係以目前認為可行之例示性實施例而說明，應瞭解本發明並不限於所揭露之實施例，相反地，其意在不背離後附申請專利範圍之精神與範疇下涵蓋各種修改及等效置換。
111‧‧‧基板
120‧‧‧緩衝層
140‧‧‧閘極絕緣層
131‧‧‧半導體層
135‧‧‧吸氣劑層
146、147‧‧‧吸氣孔

Claims (30)

  1. 一種薄膜電晶體，其包含：一基板；一半導體層，其係提供於該基板上並藉由使用一金屬催化劑而結晶；一閘極電極，其係設置於該半導體層上且與該半導體層絕緣；一吸氣劑層，其係設置於該半導體層及該閘極電極之間，且以具有一擴散係數小於該半導體層中該金屬催化劑之一擴散係數的一金屬氧化物所形成；以及一閘極絕緣層，其係設置於該吸氣劑層及該半導體層之間。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中該吸氣劑層之該擴散係數係大。
  3. 如申請專利範圍第1項所述之薄膜電晶體，更包含一緩衝層，其係設置於於該基板及該半導體層之間，其中該金屬催化劑係以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於該緩衝層及該半導體層之間。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中該金屬催化劑係以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於該半導體層上。
  5. 如申請專利範圍第1項所述之薄膜電晶體，其中該金屬催化劑包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)、以及鉑(Pt)之至少其一。
  6. 如申請專利範圍第1項所述之薄膜電晶體，其中該吸氣劑層包含鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鍺(Ge)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、鈦氮化物(TiN)、以及鉭氮化物(TaN)、其合金或其矽化物之至少其一。
  7. 如申請專利範圍第1項所述之薄膜電晶體，更包含覆蓋該閘極電極之一層間絕緣層、形成於該層間絕緣層上之一源極電極、以及形成於該層間絕緣層上並與該源極電極分離之一汲極電極。
  8. 如申請專利範圍第7項所述之薄膜電晶體，其中複數個接觸孔延伸通過該層間絕緣層、該吸氣劑層、以及該閘極絕緣層，以暴露該半導體層之相對應部分，且該源極電極及該汲極電極透過相對應之該些接觸孔以接觸該半導體層的該相對應部分。
  9. 如申請專利範圍第1項所述之薄膜電晶體，更包含一閘極絕緣層，其係設置於該吸氣劑層及該半導體層之間，該閘極絕緣層與該半導體層係一起被圖樣化，且其中該吸氣劑層接觸該半導體層的一側。
  10. 如申請專利範圍第1項所述之薄膜電晶體，更包含一閘極絕緣層，其係設置於該吸氣劑層及該閘極電極之間，其中該吸氣劑層接觸該半導體層，且該吸氣劑層及該半導體層具有相同圖樣。
  11. 一種製造薄膜電晶體之方法，其包含：提供一基板；形成一非晶矽層於該基板上；藉由使用一金屬催化劑以結晶該非晶矽層而形成一多晶矽層；藉由圖樣化該多晶矽層而形成一半導體層；形成一閘極絕緣層於該半導體層上；形成複數個吸氣孔於該閘極絕緣層上；形成一吸氣金屬層於該閘極絕緣層上，以透過該複數個吸氣孔接觸該半導體層；以及當透過一熱處理程序氧化該吸氣金屬層時形成一吸氣劑層，並減少包含於該半導體層內之該金屬催化劑的密度。
  12. 如申請專利範圍第11項所述之方法，更包含：形成一閘極電極於該吸氣劑層上，以重疊該半導體層之一區域；形成覆蓋該閘極電極之一層間絕緣層； 形成穿透該層間絕緣層、該吸氣劑層、以及該閘極絕緣層且暴露該半導體層的源極部分及汲極部分之複數個接觸孔；以及形成一源極電極及一汲極電極於該層間絕緣層上，以透過相對應之該複數個接觸孔而接觸該半導體層。
  13. 如申請專利範圍第12項所述之方法，其中該複數個接觸孔重疊該複數個吸氣孔。
  14. 如申請專利範圍第13項所述之方法，其中當該複數個接觸孔形成時，移除透過該複數個吸氣孔接觸該半導體層之部分該吸氣劑層。
  15. 如申請專利範圍第11項所述之方法，其中該吸氣劑層係以具有一擴散係數小於該半導體層中該金屬催化劑之一擴散係數之一金屬氧化物所形成。
  16. 如申請專利範圍第15項所述之方法，其中該吸氣劑層之該擴散係數係大於零且小於該金屬催化劑之該擴散係數的百分之一。
  17. 如申請專利範圍第15項所述之方法，更包含形成一緩衝層於該基板及該非晶矽層之間，其中該金屬催化劑係以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於該緩衝層及該非晶矽層之間。
  18. 如申請專利範圍第15項所述之方法，其中該金屬催化劑係以介於1012atoms/cm2至1015atoms/cm2之表面密度分散於該非晶矽層上。
  19. 如申請專利範圍第15項所述之方法，其中該金屬催化劑包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)、以及鉑(Pt)之至少其一。
  20. 如申請專利範圍第15項所述之方法，其中該吸氣劑層包含鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鍺(Ge)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、鈦氮化物(TiN)、以及鉭氮化物(TaN)、其合金或其矽化物之至少其一。
  21. 如申請專利範圍第15項所述之方法，其中該熱處理程序係在攝氏400至993度之溫度下執行。
  22. 一種製造薄膜電晶體之方法，其包含：提供一基板；形成一非晶矽層於該基板上；藉由使用一金屬催化劑以結晶該非晶矽層而形成一多晶矽層；塗佈一絕緣材料於該多晶矽層上；藉由圖樣化該多晶矽層及該絕緣材料形成具有相同圖樣之一半導體層及一閘極絕緣層；形成一吸氣金屬層於該閘極絕緣層上以接觸該半導體層之一側；以及 透過一熱處理程序氧化該吸氣金屬層而形成一吸氣劑層，並減少包含於該半導體層內之該金屬催化劑的密度。
  23. 一種製造薄膜電晶體之方法，其包含：提供一基板；形成一非晶矽層於該基板上；藉由使用一金屬催化劑以結晶該非晶矽層而形成一多晶矽層，該多晶矽層包含該金屬催化劑之殘存量；形成一吸氣金屬層於該多晶矽層上；透過一熱處理程序氧化該吸氣金屬層，並減少包含於該多晶矽層內之該金屬催化劑的密度；藉由圖樣化該多晶矽層及已氧化之該吸氣金屬層而形成具有相同圖樣之一半導體層及一吸氣劑層；以及形成一閘極絕緣層於該吸氣劑層上。
  24. 一種顯示裝置，其包含：一基板；一半導體層，其係提供於該基板上且藉由使用一金屬催化劑而結晶；一閘極電極，其係設置於該半導體層上且與該半導體層絕緣； 一吸氣劑層，其係設置於該半導體層及該閘極電極之間，且以具有一擴散係數小於該半導體層中該金屬催化劑之一擴散係數的一金屬氧化物所形成；一源極電極，其係接觸該半導體層之一源極區域且與該閘極電極分離；一汲極電極，其係接觸該半導體層之一汲極區域且與該閘極電極及該源極電極分離；以及一閘極絕緣層，其係設置於該吸氣劑層與該半導體層之間。
  25. 如申請專利範圍第24項所述之顯示裝置，更包含覆蓋該閘極電極之一層間絕緣層，其中該源極電極形成於該層間絕緣層上，且該汲極電極係形成於該層間絕緣層上並與該源極電極分離。
  26. 如申請專利範圍第25項所述之顯示裝置，其中複數個接觸孔延伸穿透該層間絕緣層、該吸氣劑層、以及該閘極絕緣層以暴露該半導體層之一部分，且該源極電極及該汲極電極透過相對應之該些接觸孔以接觸該半導體層之該部分。
  27. 如申請專利範圍第24項所述之顯示裝置，更包含一閘極絕緣層，其係設置於該吸氣劑層及該半導體層之間，該閘極絕緣層係以該半導體層之相同圖樣被圖樣化，其中該吸氣劑層接觸該半導體層之一側。
  28. 如申請專利範圍第24項所述之顯示裝置，更包含 一閘極絕緣層，其係設置於該吸氣劑層及該閘極電極之間，其中該吸氣劑層接觸該半導體層且該吸氣劑層及該半導體層具有相同圖樣。
  29. 如申請專利範圍第24項所述之顯示裝置，更包含連接至該汲極電極之一有機發光二極體。
  30. 如申請專利範圍第24項所述之顯示裝置，更包含連接至該汲極電極之一像素電極、形成於該像素電極上之一液晶層、以及形成於該液晶層上之一共用電極。
TW100130875A 2010-09-03 2011-08-29 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置 TWI567993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086577A KR101733196B1 (ko) 2010-09-03 2010-09-03 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
TW201220506A TW201220506A (en) 2012-05-16
TWI567993B true TWI567993B (zh) 2017-01-21

Family

ID=45770033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130875A TWI567993B (zh) 2010-09-03 2011-08-29 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置

Country Status (4)

Country Link
US (1) US8507917B2 (zh)
JP (1) JP2012060109A (zh)
KR (1) KR101733196B1 (zh)
TW (1) TWI567993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101961427B1 (ko) * 2012-10-29 2019-03-25 삼성디스플레이 주식회사 액정 표시 장치 및 이를 제조하는 방법
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102089313B1 (ko) * 2013-04-30 2020-03-16 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
JP6098017B2 (ja) * 2014-02-17 2017-03-22 エバーディスプレイ オプトロニクス（シャンハイ） リミテッド 薄膜トランジスタアレイ基板及びその製造方法
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
TW200929651A (en) * 2007-11-29 2009-07-01 Xerox Corp Thin film transistors
US20090212291A1 (en) * 2008-02-22 2009-08-27 Toppan Printing Co., Ltd. Transparent Thin Film Transistor and Image Display Unit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JP2000183352A (ja) * 1998-12-11 2000-06-30 Sony Corp シリコン層を有する基板とその製造方法、および半導体装置とその製造方法
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
US7250356B2 (en) * 2002-09-17 2007-07-31 Agere Systems Inc. Method for forming metal silicide regions in an integrated circuit
JP2003197529A (ja) * 2002-12-13 2003-07-11 Sharp Corp 半導体装置
JP4360826B2 (ja) 2003-04-24 2009-11-11 シャープ株式会社 半導体膜およびその製造方法
KR100666564B1 (ko) 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
JP4398939B2 (ja) * 2005-12-20 2010-01-13 株式会社東芝 半導体装置
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
JP5127288B2 (ja) * 2007-04-24 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
TW200929651A (en) * 2007-11-29 2009-07-01 Xerox Corp Thin film transistors
US20090212291A1 (en) * 2008-02-22 2009-08-27 Toppan Printing Co., Ltd. Transparent Thin Film Transistor and Image Display Unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法

Also Published As

Publication number Publication date
CN102386235A (zh) 2012-03-21
KR101733196B1 (ko) 2017-05-25
JP2012060109A (ja) 2012-03-22
US8507917B2 (en) 2013-08-13
KR20120024025A (ko) 2012-03-14
US20120056189A1 (en) 2012-03-08
TW201220506A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
US8878186B2 (en) Semiconductor device and display apparatus
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US9142780B2 (en) Display device and method for manufacturing the same
TWI567993B (zh) 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置
JP5743064B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI436484B (zh) 製造薄膜電晶體之活性層之方法
JP2012015436A (ja) 薄膜トランジスタおよび表示装置
EP2204844A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
JP2019062141A (ja) アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
KR101084242B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI459566B (zh) 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法
KR101041142B1 (ko) 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
WO2011158780A1 (ja) 半導体装置およびその製造方法
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
KR101049806B1 (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
JP2004006974A (ja) アクティブマトリクス回路の作製方法
JPWO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JPWO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法