JP2013016779A - 薄膜トランジスタ、これを備えた表示装置、およびその製造方法 - Google Patents

薄膜トランジスタ、これを備えた表示装置、およびその製造方法 Download PDF

Info

Publication number
JP2013016779A
JP2013016779A JP2012059956A JP2012059956A JP2013016779A JP 2013016779 A JP2013016779 A JP 2013016779A JP 2012059956 A JP2012059956 A JP 2012059956A JP 2012059956 A JP2012059956 A JP 2012059956A JP 2013016779 A JP2013016779 A JP 2013016779A
Authority
JP
Japan
Prior art keywords
electrode
layer
pattern
active layer
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012059956A
Other languages
English (en)
Inventor
rong-de Sun
榕▲徳▼ 孫
Gi-Yon Yi
基龍 李
Jin-Wook Seo
晉旭 徐
Min-Jie Jeong
▲ミン▼在 鄭
Tak-Yong Yi
卓泳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2013016779A publication Critical patent/JP2013016779A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】薄膜トランジスタ、これを備えた表示装置、およびその製造方法に関する。
【解決手段】本発明に係る薄膜トランジスタは、基板上に形成され、金属触媒の作用による結晶の成長によって結晶化したアクティブ層と、アクティブ層の一部領域上に形成されたゲート絶縁膜パターンと、ゲート絶縁膜パターンの一部領域上に形成されたゲート電極と、ゲート絶縁膜パターン上にゲート絶縁膜パターンと同じパターンで形成され、ゲート電極を覆うエッチング防止膜パターンと、アクティブ層およびエッチング防止膜パターン上に形成されたソース電極およびドレイン電極と、アクティブ層およびエッチング防止膜パターンとソース電極およびドレイン電極の間にソース電極およびドレイン電極と同じパターンで形成され、アクティブ層の結晶化に用いられた金属触媒を除去するゲッタリング層パターンとを含む。
【選択図】図３

Description

本発明は、薄膜トランジスタ、これを備えた表示装置、およびその製造方法に関し、より詳細には、大面積化した表示装置に効果的に用いることができる薄膜トランジスタ構造に関する。
有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）および液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙａｙ）などのような大部分の平板型表示装置は、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を含む。特に、低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ）は、電子移動度（ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）に優れているため、幅広く用いられている。
低温多結晶シリコン薄膜トランジスタは、非晶質シリコン膜を結晶化させて形成された多結晶シリコン膜をアクティブ層として用いる。非晶質シリコン膜を結晶化させる方法には、固相結晶化法（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、および金属触媒を利用した結晶化方法などがある。
多様な結晶化方法のうち、金属触媒を利用した結晶化方法は、固相結晶化法に比べて結晶化工程時間を短縮させることができ、相対的に低温での作業が可能である。また、レーザを利用した結晶化法に比べ、大面積化した表示装置の製造工程に有利である。
これにより、金属触媒を利用した結晶化方法を用いながらも、大面積工程を経て効果的に製造できる構造を有する薄膜トランジスタが求められている。
本発明は、金属触媒を利用した結晶化方法により結晶化したアクティブ層を有しながらも、相対的に大面積化した表示装置に効果的に用いることができる薄膜トランジスタを提供することを目的とする。
また、本発明は、前記薄膜トランジスタを備えた表示装置を提供することを他の目的とする。
さらに、本発明は、前記薄膜トランジスタおよび表示装置の製造方法を提供することをさらに他の目的とする。
本発明の実施形態による薄膜トランジスタは、基板上に形成され、金属触媒の作用による結晶の成長によって結晶化したアクティブ層と、前記アクティブ層の一部領域上に形成されたゲート絶縁膜パターンと、前記ゲート絶縁膜パターンの一部領域上に形成されたゲート電極と、前記ゲート絶縁膜パターン上に前記ゲート絶縁膜パターンと同じパターンで形成され、前記ゲート電極を覆うエッチング防止膜パターンと、前記アクティブ層および前記エッチング防止膜パターン上に形成されたソース電極およびドレイン電極と、前記アクティブ層および前記エッチング防止膜パターンと前記ソース電極および前記ドレイン電極の間に前記ソース電極および前記ドレイン電極と同じパターンで形成され、前記アクティブ層の結晶化に用いられた前記金属触媒を除去するゲッタリング（ｇｅｔｔｅｒｉｎｇ）層パターンとを含む。
前記金属触媒はニッケル（Ｎｉ）を含み、前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含んでもよい。
前記ゲート電極と重なった前記アクティブ層の一領域はチャネル領域となり、前記チャネル領域の両側面には、前記ソース電極および前記ドレイン電極とそれぞれ接触したソース領域およびドレイン領域が形成されてもよい。
前記薄膜トランジスタにおいて、前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有してもよい。
また、本発明の実施形態による薄膜トランジスタ製造方法は、基板を設ける段階と、前記基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層上または下に金属触媒を散布する段階と、前記金属触媒の作用による結晶の成長によって前記非晶質シリコン層を結晶化させて多結晶シリコン層を形成する段階と、前記多結晶シリコン層をパターニングしてアクティブ層を形成する段階と、前記アクティブ層の一部領域上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の一部領域上にゲート電極を形成する段階と、前記ゲート絶縁膜および前記ゲート電極を覆うエッチング防止膜を形成する段階と、前記ゲート絶縁膜および前記エッチング防止膜を共にパターニングし、互いに同じパターンでゲート絶縁膜パターンおよびエッチング防止膜パターンを形成する段階と、前記アクティブ層および前記エッチング防止膜パターン上にゲッタリング（ｇｅｔｔｅｒｉｎｇ）層を形成する段階と、前記ゲッタリング層上にソース／ドレイン金属層を形成する段階と、前記ゲッタリング層および前記ソース／ドレイン金属層を共にパターニングし、ソース電極、ドレイン電極、およびゲッタリング層パターンを形成する段階とを含む。
前記金属触媒はニッケル（Ｎｉ）を含み、前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含んでもよい。
前記ゲート電極をマスクとして前記アクティブ層に不純物をドーピングし、前記ゲート電極と重なる前記アクティブ層の一領域にチャネル領域を形成し、前記チャネル領域の両側面に前記ソース電極および前記ドレイン電極とそれぞれ接触するソース領域およびドレイン領域を形成する段階をさらに含んでもよい。
前記薄膜トランジスタ製造方法において、前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有してもよい。
また、本発明の実施形態による表示装置は、基板上に形成され、金属触媒の作用による結晶の成長によって結晶化したアクティブ層と、前記アクティブ層の一部領域上に形成されたゲート絶縁膜パターンと、前記ゲート絶縁膜パターンの一部領域上に形成されたゲート電極と、前記ゲート絶縁膜パターン上に前記ゲート絶縁膜パターンと同じパターンで形成され、前記ゲート電極を覆うエッチング防止膜パターンと、前記アクティブ層および前記エッチング防止膜パターン上に形成されたソース電極およびドレイン電極と、前記アクティブ層および前記エッチング防止膜パターンと前記ソース電極および前記ドレイン電極の間に前記ソース電極および前記ドレイン電極と同じパターンで形成され、前記アクティブ層の結晶化に用いられた前記金属触媒を除去するゲッタリング（ｇｅｔｔｅｒｉｎｇ）層パターンとを含む。
前記金属触媒はニッケル（Ｎｉ）を含み、前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含んでもよい。
前記ゲート電極と重なった前記アクティブ層の一領域はチャネル領域となり、前記チャネル領域の両側面には前記ソース電極および前記ドレイン電極とそれぞれ接触したソース領域およびドレイン領域が形成されてもよい。
前記基板上に形成され、前記ソース電極またはドレイン電極と連結した有機発光素子をさらに含んでもよい。
前記表示装置において、前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有してもよい。
また、本発明の実施形態による表示装置製造方法は、基板を設ける段階と、前記基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層上または下に金属触媒を散布する段階と、前記金属触媒の作用による結晶の成長によって前記非晶質シリコン層を結晶化させて多結晶シリコン層を形成する段階と、前記多結晶シリコン層をパターニングしてアクティブ層を形成する段階と、前記アクティブ層の一部領域上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の一部領域上にゲート電極を形成する段階と、前記ゲート絶縁膜および前記ゲート電極を覆うエッチング防止膜を形成する段階と、前記ゲート絶縁膜および前記エッチング防止膜を共にパターニングし、互いに同じパターンでゲート絶縁膜パターンおよびエッチング防止膜パターンを形成する段階と、前記アクティブ層および前記エッチング防止膜パターン上にゲッタリング（ｇｅｔｔｅｒｉｎｇ）層を形成する段階と、前記ゲッタリング層上にソース／ドレイン金属層を形成する段階と、前記ゲッタリング層および前記ソース／ドレイン金属層を共にパターニングし、ソース電極、ドレイン電極、およびゲッタリング層パターンを形成する段階とを含む。
前記金属触媒はニッケル（Ｎｉ）を含み、前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含んでもよい。
前記ゲート電極をマスクとして前記アクティブ層に不純物をドーピングし、前記ゲート電極と重なる前記アクティブ層の一領域にチャネル領域を形成し、前記チャネル領域の両側面に前記ソース電極および前記ドレイン電極とそれぞれ接触するソース領域およびドレイン領域を形成する段階をさらに含んでもよい。
前記基板上に前記ソース電極またはドレイン電極と連結する有機発光素子を形成する段階をさらに含んでもよい。
前記表示装置製造方法において、前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有してもよい。
本発明の実施形態による薄膜トランジスタは、金属触媒を利用した結晶化方法によって結晶化したアクティブ層を有しながらも、相対的に大面積化した表示装置に効果的に用いることができる。
また、前記薄膜トランジスタを用いることで、大面積化した表示装置を効果的に製造することができる。
本発明の一実施形態に係る表示装置の構造を概略的に示す平面図である。 図１の表示装置が有する画素回路を示す回路図である。 図１の表示装置に用いられた薄膜トランジスタを拡大して示す部分断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。 図３の薄膜トランジスタの製造過程を順に示す断面図である。
以下、添付の図面を参照しながら、本発明の実施形態について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は多様に相違した形態で実現することができ、ここで説明する実施形態に限定されるものではない。
図面は概略的であり、縮尺に適合するように示されていないことを明らかにする。図面に示す部分の相対的なサイズおよび比率は、図面における明確性および便宜のために、その大きさが誇張あるいは減少されて示されており、任意のサイズは例示的なものに過ぎず、限定されたものではない。また、図面に示される２つ以上の同じ構造物、要素、または部品には、類似する特徴を示すために同じ参照符号が用いられる。さらに、ある部分が他の部分の「上に」存在すると言及される場合、これは他の部分のすぐ上に存在することもあり、その間にまた別の部分が伴うこともある。
本発明の実施形態は、本発明の理想的な実施形態を具体的に示す。その結果、図解の多様な変形が予想される。したがって、実施形態は、図示された領域の特定形態に限定されるものではなく、例えば製造による形態の変形も含む。
以下、図１〜図３を参照しながら、本発明の一実施形態に係る薄膜トランジスタ１０を含む表示装置１０１について説明する。
図１に示すように、表示装置１０１は、表示領域（ＤＡ）と非表示領域（ＮＡ）とに区分された基板本体１１１を含む。基板本体１１１の表示領域（ＤＡ）には多数の画素領域（ＰＥ）が形成されて画像を表示し、非表示領域（ＮＡ）には１つ以上の駆動回路９１０、９２０が形成される。ここで、画素領域（ＰＥ）とは、画像を表示する最小単位である画素が形成された領域を意味する。しかし、本発明の一実施形態において、必ずしも非表示領域（ＮＡ）にすべての駆動回路９１０、９２０が形成される必要はなく、駆動回路９１０、９２０の一部またはすべてが省略されてもよい。
図２に示すように、本発明の一実施形態に係る表示装置１０１は、１つの画素領域（ＰＥ）ごとに有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）７０、２つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１０、２０、および１つのキャパシタ（ｃａｐａｃｉｔｏｒ）８０が配置された２Ｔｒ−１Ｃａｐ構造を有する有機発光表示装置である。しかし、本発明の一実施形態がこれに限定されるものではない。したがって、表示装置１０１は、１つの画素領域（ＰＥ）ごとに３つ以上の薄膜トランジスタと２つ以上のキャパシタが配置された構造を有する有機発光表示装置であってもよい。さらに、表示装置１０１は、別途の配線がさらに形成されて多様な構造を有するように形成されてもよい。このように、追加で形成される薄膜トランジスタおよびキャパシタのうちの１つ以上は、補償回路の構成でなされてもよい。
補償回路は、各画素領域（ＰＥ）に形成された有機発光素子７０の均一性を向上させ、画質に偏差が生じることを抑制する。一般的に、補償回路は、２〜８つの薄膜トランジスタを含んでもよい。
また、基板本体１１１の非表示領域（ＮＡ）上に形成された駆動回路９１０、９２０（図１に示す）も、追加の薄膜トランジスタを含んでもよい。
有機発光素子７０は、正孔注入電極のアノード（ａｎｏｄｅ）電極、電子注入電極のカソード（ｃａｔｈｏｄｅ）電極、およびアノード電極とカソード電極の間に配置された有機発光層を含む。
具体的に、本発明の一実施形態において、表示装置１０１は、１つの画素領域（ＰＥ）ごとに第１薄膜トランジスタ１０と第２薄膜トランジスタ２０を含む。第１薄膜トランジスタ１０および第２薄膜トランジスタ２０はそれぞれ、ゲート電極、アクティブ層、ソース電極、およびドレイン電極を含む。
図２には、ゲートライン（ＧＬ）、データライン（ＤＬ）、および共通電源ライン（ＶＤＤ）と共にキャパシタライン（ＣＬ）が示されているが、本発明の一実施形態が図２に示された構造に限定されるものではない。したがって、キャパシタライン（ＣＬ）は、場合によっては省略されてもよい。
データライン（ＤＬ）には第２薄膜トランジスタ２０のソース電極が連結し、ゲートライン（ＧＬ）には第２薄膜トランジスタ２０のゲート電極が連結する。また、第２薄膜トランジスタ２０のドレイン電極は、キャパシタ８０を介してキャパシタライン（ＣＬ）に連結する。また、第２薄膜トランジスタ２０のドレイン電極とキャパシタ８０の間にノードが形成され、第１薄膜トランジスタ１０のゲート電極が連結する。また、第１薄膜トランジスタ１０のドレイン電極には共通電源ライン（ＶＤＤ）が連結し、ソース電極には有機発光素子７０のアノード電極が連結する。
第２薄膜トランジスタ２０は、発光させようとする画素領域（ＰＥ）を選択するスイッチング素子として用いられる。第２薄膜トランジスタ２０が瞬間的にターンオンすればキャパシタ８０が蓄電されるが、このとき、蓄電される電荷量は、データライン（ＤＬ）から印加される電圧の電位に比例する。また、第２薄膜トランジスタ２０がターンオフした状態で、キャパシタライン（ＣＬ）に一フレーム周期で電圧が増加する信号が入力されれば、第１薄膜トランジスタ１０のゲート電位は、キャパシタ８０に蓄電された電位を基準として印加される電圧のレベルがキャパシタライン（ＣＬ）を介して印加されるため、その印加される電圧に沿って上昇する。また、第１薄膜トランジスタ１０は、ゲート電位が閾値電圧を越えればターンオンする。これにより、共通電源ライン（ＶＤＤ）に印加された電圧が第１薄膜トランジスタ１０を介して有機発光素子７０に印加され、有機発光素子７０が発光する。
このような画素領域（ＰＥ）の構成は、上述したものに限定されるものではなく、当技術分野の従事者が容易に変形して実施することができる範囲内で多様な変形が可能である。
また、本発明の一実施形態に係る表示装置１０１は、図に示してはいないが、液晶表示装置であってもよい。このとき、表示装置１０１は液晶層を含むが、当技術分野の従事者に公知の多様な構造で形成されてもよい。
以下、図３を参照しながら、本発明の一実施形態に係る薄膜トランジスタ１０、２０の構造を積層順にしたがって詳しく説明する。薄膜トランジスタ１０、２０は、第１薄膜トランジスタ１０を例に挙げて説明する。
基板１１１は、ガラス、石英、セラミック、およびプラスチックからなる透明な絶縁性基板で形成される。しかし、本発明の一実施形態がこれに限定されるものではなく、基板１１１がステンレス鋼などからなる金属性基板で形成されてもよい。また、基板１１１がプラスチックなどで生成される場合、フレキシブル（ｆｌｅｘｉｂｌｅ）な基板で形成されてもよい。
基板１１１上にはバッファ層１２０が形成される。バッファ層１２０は、窒化ケイ素（ＳｉＮｘ）の単一膜または窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯ２）が積層した二重膜構造で形成されてもよい。バッファ層１２０は、不純元素または水分のような不必要な成分の浸透を防ぎ、表面を平坦化する役割を行う。バッファ層１２０は、基板１１１の種類および工程条件に応じて使用されたり省略されたりする。
バッファ層１２０上には、アクティブ（ａｃｔｉｖｅ）層１３１が形成される。アクティブ層１３１は、多結晶シリコン膜１３００（図５に示す）をパターニングして形成される。ここで、多結晶シリコン膜は、非晶質シリコン膜を金属触媒（ＭＣ）（図５に示す）の作用による結晶の成長によって結晶化させて形成される。一例として、金属触媒（ＭＣ）は、ニッケル（Ｎｉ）を含んでもよい。さらに、アクティブ層１３１には、微量の金属触媒（ＭＣ）が残存することがある。金属触媒（ＭＣ）を用いて結晶化する方法は、非晶質シリコン膜を相対的に低温で、且つ比較的に短時間で結晶化させることができる。
アクティブ層１３１上には、ゲート絶縁膜パターン１４０が形成される。具体的に、ゲート絶縁膜パターン１４０は、アクティブ層１３１の一部領域上に形成される。すなわち、ゲート絶縁膜パターン１４０は、アクティブ層１３１の一部のみをカバーする。
ゲート絶縁膜パターン１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ：ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、および酸化ケイ素（ＳｉＯ２）などのように、当技術分野の従事者に公知の多様な絶縁物質のうちの１つ以上を含んで形成される。
ゲート絶縁膜パターン１４０上には、ゲート電極１５１が形成される。具体的に、ゲート電極１５１は、アクティブ層１３１上に形成されたゲート絶縁膜パターン１４０の一部領域上に形成される。
ゲート電極１５１は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などのように、当技術分野の従事者に公知の多様な金属物質のうちの１つ以上を含んで形成される。
ゲート電極１５１上には、エッチング防止膜パターン１６０が形成される。具体的に、エッチング防止膜パターン１６０は、ゲート絶縁膜パターン１４０上においてゲート電極１５１を覆うように形成される。エッチング防止膜パターン１６０は、ゲート電極１５１をゲート絶縁膜パターン１４０との間におき、ゲート絶縁膜パターン１４０と同じパターンで共に形成される。
エッチング防止膜パターン１６０は、後述するゲッタリング（ｇｅｔｔｅｒｉｎｇ）層１７３、１７５、ソース電極１８３、およびドレイン電極１８５と異なるエッチング選択比を有する絶縁物質で形成される。ここで、エッチング選択比が異なるというのは、ゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５がエッチングされるとき、エッチング防止膜パターン１６０はエッチングされないことを意味する。
エッチング防止膜パターン１６０は、後続工程においてゲート電極１５１を保護し、アクティブ層１３１がエッチングされて損傷することを防ぐ。
アクティブ層１３１とエッチング防止膜パターン１６０上には、ゲッタリング（ｇｅｔｔｅｒｉｎｇ）層１７３、１７５が形成される。ゲッタリング層パターン１７３、１７５は、アクティブ層１３１が結晶化する過程において用いられた金属触媒（ＭＣ）を除去する。一例として、ゲッタリング層パターン１７３、１７５は、チタニウム（Ｔｉ）を含んでもよい。
具体的に、ゲッタリング層パターン１７３、１７５は、エッチング防止膜パターン１６０と重ならないアクティブ層１３１上からエッチング防止膜パターン１６０上まで形成される。また、ゲッタリング層パターン１７３、１７５は、ゲート電極１５１を間において互いに離隔する。すなわち、ゲッタリング層パターン１７３、１７５は、ゲート電極１５１上に位置する所定の空間を間において互いに離隔する。
また、ゲッタリング層パターン１７３、１７５は、ゲッタリング層パターン１７３、１７５上に形成されるソース電極１８３およびドレイン電極１８５とアクティブ層１３１の間の接触抵抗を減らす役割も行う。
さらに、ゲッタリング層パターン１７３、１７５は、イオンシャワー（ｉｏｎ ｓｈｏｗｅｒ）またはイオンインプランタ（ｉｏｎ ｉｍｐｌａｎｔｅｒ）工程のような、大面積工程に非効率的な工程を経ずに形成される。したがって、本発明の一実施形態に係る表示装置１０１は、大面積化しても相対的に容易に製造することができる。
ゲッタリング層パターン１７３、１７５上にはそれぞれ、ソース電極１８３およびドレイン電極１８５が形成される。具体的に、ソース電極１８３およびドレイン電極１８５はそれぞれ、ゲッタリング層パターン１７３、１７５と同じパターンで形成される。したがって、ソース電極１８３およびドレイン電極１８５も、ゲッタリング層パターン１７３、１７５と同様にゲート電極１５１を間において互いに離隔する。
このように形成されたアクティブ層１３１、ゲート電極１５１、ソース電極１８３、およびドレイン電極１８５は、薄膜トランジスタ１０となる。
また、本発明の一実施形態に係る表示装置１０１は、ソース電極１８３およびドレイン電極１８５がゲート電極１５１から水平方向に離隔した、すなわち重ならないオフセット（ｏｆｆｓｅｔ）構造の薄膜トランジスタ１０を含む。このように、薄膜トランジスタ１０がオフセット構造で形成されれば、漏洩電流が減少する。また、エッチング防止膜パターン１６０は、ゲート電極１５１からソース電極１８３およびドレイン電極１８５を水平方向に離隔するようにパターニングするとき、アクティブ層１３１が一部エッチングされて損傷することを防ぐ。
また、ソース電極１８３およびドレイン電極１８５は、ゲート電極１５１のように、当技術分野の従事者に公知の多様な金属物質で形成されてもよい。
このような構成により、本発明の一実施形態に係る表示装置１０１は、金属触媒（ＭＣ）を利用した結晶化方法によって結晶化したアクティブ層１３１を有する薄膜トランジスタ１０を含みながらも、効果的に大面積化することができる。すなわち、表示装置１０１は、多結晶シリコン薄膜トランジスタを用いながらも、大面積工程に不利なイオンシャワー（ｉｏｎ ｓｈｏｗｅｒ）またはイオンインプランタ（ｉｏｎ ｉｍｐｌａｎｔｅｒ）工程を用いずに製造することができる。さらに、表示装置１０１は、金属触媒（ＭＣ）を利用することにより、結晶化したアクティブ層１３１を効果的に有することができる。
さらに、表示装置１０１は、過剰なエッチングを防ぎ、安定的に製造されることができる。
以下、図４〜図１０を参照しながら、本発明の一実施形態に係る薄膜トランジスタ１０を中心として表示装置１０１の製造方法を説明する。
まず、図４に示すように、基板１１１上にバッファ層１２０および非晶質シリコン膜１３００を形成する。
バッファ層１２０は、窒化ケイ素（ＳｉＮｘ）の単一膜または窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯ２）が積層した二重膜構造で形成されてもよい。
次に、非晶質シリコン膜１３００上に金属触媒（ＭＣ）を散布する。一例として、金属触媒（ＭＣ）は、１．０×１０１０ａｔｏｍｓ／ｃｍ２〜１．０×１０１４ａｔｏｍｓ／ｃｍ２範囲内のドーズ（ｄｏｓｅ）量で散布されてもよい。すなわち、金属触媒（ＭＣ）は、最も少ない場合、分子単位で非晶質シリコン膜１３００上に微量が散布される。
また、本発明の一実施形態が上述したものに限定されるものではなく、金属触媒（ＭＣ）が非晶質シリコン膜１３００を形成する前にバッファ層１２０上に散布されてもよい。すなわち、金属触媒（ＭＣ）が先に散布され、その上に非晶質シリコン膜１３００が形成されてもよい。
次に、非晶質シリコン膜１３００を熱処理すれば、非晶質シリコン膜１３００上に散布された金属触媒（ＭＣ）が作用して結晶が成長し、図５に示すように、非晶質シリコン膜１３００は多結晶シリコン膜１３０となる。
一例として、ニッケル（Ｎｉ）を金属触媒（ＭＣ）として用いて非晶質シリコン膜１３００が結晶化する過程を詳察すれば、ニッケル（Ｎｉ）は、非晶質シリコン膜１３００のケイ素（Ｓｉ）と結合してニッケルジシリサイド（ＮｉＳｉ２）となる。このニッケルジシリサイド（ＮｉＳｉ２）はシード（ｓｅｅｄ）となり、これを中心として結晶が成長するようになる。
このように、金属触媒（ＭＣ）を用いて結晶化する方法は、非晶質シリコン膜１３００を相対的に低温で、且つ比較的に短時間で結晶化させることができる。
また、金属触媒（ＭＣ）によって結晶化した多結晶シリコン膜１３０は、粒子の大きさが数十μｍ程度に形成されてもよい。また、１つの粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）内に多数のサブ粒界が存在する。したがって、粒界によって均一性が低下することを最小化することができる。
このように、金属触媒（ＭＣ）によって結晶化した多結晶シリコン膜１３０を用いた薄膜トランジスタ１０は、電流駆動能力、すなわち電子移動度が相対的に高い。しかし、多結晶シリコン膜１３０に残留する金属触媒（ＭＣ）により、相対的に高い漏洩電流を有する。したがって、金属触媒（ＭＣ）を除去し、多結晶シリコン膜１３０に残存する金属触媒（ＭＣ）を最少化することが好ましい。
次に、多結晶シリコン膜１３００をパターニングし、図６に示すように、アクティブ層１３１を形成する。このとき、アクティブ層１３１は、フォトエッチング工程によってパターニングされてもよい。
次に、図７に示すように、アクティブ層１３１上にゲート絶縁膜１４００およびゲート金属膜１５００を形成する。また、ゲート金属膜１５００をパターニングし、図８に示すように、ゲート電極１５１を形成する。このとき、ゲート電極１５１は、フォトエッチング工程によってパターニングされてもよい。
次に、図９に示すように、ゲート電極１５１上において、ゲート絶縁膜１４００上に渡ってエッチング防止膜１６００を形成する。エッチング防止膜１６００は、後述するゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５と異なるエッチング選択比を有する物質で生成される。
次に、図１０に示すように、エッチング防止膜１６００およびゲート絶縁膜１４００を共にパターニングし、エッチング防止膜パターン１６０およびゲート絶縁膜パターン１４０を形成する。このとき、ゲート絶縁膜パターン１４０は、アクティブ層１３１の一部領域上に形成される。エッチング防止膜パターン１６０は、ゲート電極１５１をゲート絶縁膜パターン１４０との間におき、ゲート絶縁膜パターン１４０と同じパターンで形成される。このとき、エッチング防止膜パターン１６０およびゲート絶縁膜パターン１４０は、フォトエッチング工程によってパターニングされてもよい。
次に、図１１に示すように、エッチング防止膜パターン１６０上にゲッタリング層１７００とソース／ドレイン金属層１８００を順に形成する。
次に、ゲッタリング層１７００を熱処理し、アクティブ層１３１に残留する金属触媒（ＭＣ）を除去する。この工程後にも、金属触媒（ＭＣ）がすべて除去されずに微量が残存することがある。残存する金属触媒（ＭＣ）の量が多いほど漏洩電流が増加するため、金属触媒（ＭＣ）を最大限に除去することが好ましい。
次に、ゲッタリング層１７００とソース／ドレイン金属層１８００を共にパターニングし、図３に示すように、ゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５を形成する。このとき、ゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５は、フォトエッチング工程によってパターニングされる。このとき、フォトエッチング工程は、二重露光またはハーフトーン（ｈａｌｆ ｔｏｎｅ）露光工程を含んでもよい。
ソース電極１８３およびドレイン電極１８５は、エッチング防止膜パターン１６０と重ならないアクティブ層１３１上において、エッチング防止膜パターン１６０上に渡って形成される。また、ソース電極１８３とドレイン電極１８５は、ゲート電極１５１を間において互いに離隔する。
ゲッタリング層パターン１７３、１７５は、ソース電極１８３およびドレイン電極１８５と共に同じパターンで形成される。したがって、ゲッタリング層パターン１７３、１７５も、ソース電極１８３およびドレイン電極１８５と同様に互いに離隔する。
また、ソース電極１８３およびドレイン電極１８５は、ゲート電極１５１と水平方向に離隔する。また、エッチング防止膜パターン１６０は、ゲート電極１５１からソース電極１８３およびドレイン電極１８５を水平方向に離隔するようにパターニングするとき、アクティブ層１３１が損傷することを防ぐ。具体的に、エッチング防止膜パターン１６０は、アクティブ層１３１上に位置するゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５の端部の下に位置する。したがって、エッチング防止膜パターン１６０は、エッチング工程において過剰なエッチングを防ぎ、アクティブ層１３１を保護する。
また、エッチング防止膜パターン１６０は、ゲッタリング層パターン１７３、１７５、ソース電極１８３、およびドレイン電極１８５を形成する過程においてゲート電極１５１も保護する。
また、ゲッタリング層パターン１７３、１７５は、ソース電極１８３およびドレイン電極１８５とアクティブ層１３１の間の接触抵抗を減らす役割も行う。したがって、表示装置１０１の製造工程において、大面積工程で相対的に用いることが困難なイオンシャワー（ｉｏｎ ｓｈｏｗｅｒ）またはイオンインプランタ（ｉｏｎ ｉｍｐｌａｎｔｅｒ）工程を省略することができる。
以上のような製造方法により、本発明の一実施形態に係る表示装置１０１を製造することができる。すなわち、金属触媒（ＭＣ）を利用した結晶化方法によって結晶化したアクティブ層１３１を有する薄膜トランジスタ１０を含みながらも、表示装置を効果的に大面積化することができる。すなわち、表示装置１０１は、多結晶シリコン薄膜トランジスタを用いながらも、大面積工程に不利なイオンシャワー（ｉｏｎ ｓｈｏｗｅｒ）またはイオンインプランタ（ｉｏｎ ｉｍｐｌａｎｔｅｒ）工程を用いずに製造することができる。また、表示装置１０１は、金属触媒（ＭＣ）を利用することにより、結晶化したアクティブ層１３１を効果的に有することができる。
さらに、過剰なエッチングを防ぎ、表示装置１０１を安定的に製造することができる。
本発明を上述したような好ましい実施形態によって説明したが、本発明がこれに限定されるものではなく、添付する特許請求の範囲の概念と範囲を逸脱しない限り、多様な修正および変形が可能であるということは、本発明が属する技術分野に従事する者であれば簡単に理解することができるであろう。
１０、２０：薄膜トランジスタ
７０：有機発光素子
１０１：表示装置
１１１：基板
１２０：バッファ層
１３１：アクティブ層
１４０：ゲート絶縁膜パターン
１５１：ゲート電極
１６０：エッチング防止膜パターン
１７３、１７５：ゲッタリング層パターン
１８３：ソース電極
１８５：ドレイン電極
９１０、９２０：駆動回路
ＣＬ：キャパシタライン
ＤＡ：表示領域
ＤＬ：データライン
ＧＬ：ゲートライン
ＮＡ：非表示領域
ＰＥ：画素領域
ＶＤＤ：共通電源ライン

Claims (18)

  1. 基板上に形成され、金属触媒の作用による結晶の成長によって結晶化したアクティブ層と、
    前記アクティブ層の一部領域上に形成されたゲート絶縁膜パターンと、
    前記ゲート絶縁膜パターンの一部領域上に形成されたゲート電極と、
    前記ゲート絶縁膜パターン上に前記ゲート絶縁膜パターンと同じパターンで形成され、前記ゲート電極を覆うエッチング防止膜パターンと、
    前記アクティブ層および前記エッチング防止膜パターン上に形成されたソース電極およびドレイン電極と、
    前記アクティブ層および前記エッチング防止膜パターンと前記ソース電極および前記ドレイン電極の間に前記ソース電極および前記ドレイン電極と同じパターンで形成され、前記アクティブ層の結晶化に用いられた前記金属触媒を除去するゲッタリング層パターンと、
    を含む、薄膜トランジスタ。
  2. 前記金属触媒はニッケル（Ｎｉ）を含み、
    前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含む、請求項１に記載の薄膜トランジスタ。
  3. 前記ゲート電極と重なった前記アクティブ層の一領域はチャネル領域となり、前記チャネル領域の両側面には、前記ソース電極および前記ドレイン電極とそれぞれ接触したソース領域およびドレイン領域が形成される、請求項１に記載の薄膜トランジスタ。
  4. 前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有する、請求項１〜３のうちのいずれか一項に記載の薄膜トランジスタ。
  5. 基板を設ける段階と、
    前記基板上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層上または下に金属触媒を散布する段階と、
    前記金属触媒の作用による結晶の成長によって前記非晶質シリコン層を結晶化させて多結晶シリコン層を形成する段階と、
    前記多結晶シリコン層をパターニングしてアクティブ層を形成する段階と、
    前記アクティブ層の一部領域上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の一部領域上にゲート電極を形成する段階と、
    前記ゲート絶縁膜および前記ゲート電極を覆うエッチング防止膜を形成する段階と、
    前記ゲート絶縁膜および前記エッチング防止膜を共にパターニングし、互いに同じパターンでゲート絶縁膜パターンおよびエッチング防止膜パターンを形成する段階と、
    前記アクティブ層および前記エッチング防止膜パターン上にゲッタリング層を形成する段階と、
    前記ゲッタリング層上にソース／ドレイン金属層を形成する段階と、
    前記ゲッタリング層および前記ソース／ドレイン金属層を共にパターニングし、ソース電極、ドレイン電極、およびゲッタリング層パターンを形成する段階と、
    を含む、薄膜トランジスタ製造方法。
  6. 前記金属触媒はニッケル（Ｎｉ）を含み、
    前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含む、請求項５に記載の薄膜トランジスタ製造方法。
  7. 前記ゲート電極をマスクとして前記アクティブ層に不純物をドーピングし、前記ゲート電極と重なる前記アクティブ層の一領域にチャネル領域を形成し、前記チャネル領域の両側面に前記ソース電極および前記ドレイン電極とそれぞれ接触するソース領域およびドレイン領域を形成する段階をさらに含む、請求項５に記載の薄膜トランジスタ製造方法。
  8. 前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有する、請求項５〜７のいずれか一項に記載の薄膜トランジスタ製造方法。
  9. 基板上に形成され、金属触媒の作用による結晶の成長によって結晶化したアクティブ層と、
    前記アクティブ層の一部領域上に形成されたゲート絶縁膜パターンと、
    前記ゲート絶縁膜パターンの一部領域上に形成されたゲート電極と、
    前記ゲート絶縁膜パターン上に前記ゲート絶縁膜パターンと同じパターンで形成され、前記ゲート電極を覆うエッチング防止膜パターンと、
    前記アクティブ層および前記エッチング防止膜パターン上に形成されたソース電極およびドレイン電極と、
    前記アクティブ層および前記エッチング防止膜パターンと前記ソース電極および前記ドレイン電極の間に前記ソース電極および前記ドレイン電極と同じパターンで形成され、前記アクティブ層の結晶化に用いられた前記金属触媒を除去するゲッタリング層パターンと、
    を含む、表示装置。
  10. 前記金属触媒はニッケル（Ｎｉ）を含み、
    前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含む、請求項９に記載の表示装置。
  11. 前記ゲート電極と重なった前記アクティブ層の一領域はチャネル領域となり、前記チャネル領域の両側面には、前記ソース電極および前記ドレイン電極とそれぞれ接触したソース領域およびドレイン領域が形成される、請求項９に記載の表示装置。
  12. 前記基板上に形成され、前記ソース電極またはドレイン電極と連結した有機発光素子をさらに含む、請求項９に記載の表示装置。
  13. 前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有する、請求項９〜１２のうちのいずれか一項に記載の表示装置。
  14. 基板を設ける段階と、
    前記基板上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層上または下に金属触媒を散布する段階と、
    前記金属触媒の作用による結晶の成長によって前記非晶質シリコン層を結晶化させて多結晶シリコン層を形成する段階と、
    前記多結晶シリコン層をパターニングしてアクティブ層を形成する段階と、
    前記アクティブ層の一部領域上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の一部領域上にゲート電極を形成する段階と、
    前記ゲート絶縁膜および前記ゲート電極を覆うエッチング防止膜を形成する段階と、
    前記ゲート絶縁膜および前記エッチング防止膜を共にパターニングし、同じパターンでゲート絶縁膜パターンおよびエッチング防止膜パターンを形成する段階と、
    前記アクティブ層および前記エッチング防止膜パターン上にゲッタリング層を形成する段階と、
    前記ゲッタリング層上にソース／ドレイン金属層を形成する段階と、
    前記ゲッタリング層および前記ソース／ドレイン金属層を共にパターニングし、ソース電極、ドレイン電極、およびゲッタリング層パターンを形成する段階と、
    を含む、表示装置製造方法。
  15. 前記金属触媒はニッケル（Ｎｉ）を含み、
    前記ゲッタリング層パターンはチタニウム（Ｔｉ）を含む、請求項１４に記載の表示装置製造方法。
  16. 前記ゲート電極をマスクとして前記アクティブ層に不純物をドーピングし、前記ゲート電極と重なる前記アクティブ層の一領域にチャネル領域を形成し、前記チャネル領域の両側面に前記ソース電極および前記ドレイン電極とそれぞれ接触するソース領域およびドレイン領域を形成する段階をさらに含む、請求項１４に記載の表示装置製造方法。
  17. 前記基板上に前記ソース電極またはドレイン電極と連結する有機発光素子を形成する段階をさらに含む、請求項１４に記載の表示装置製造方法。
  18. 前記エッチング防止膜パターンは、前記ゲッタリング層、前記ソース電極、および前記ドレイン電極と異なるエッチング選択比を有する、請求項１４〜１７のうちのいずれか一項に記載の表示装置製造方法。
JP2012059956A 2011-06-30 2012-03-16 薄膜トランジスタ、これを備えた表示装置、およびその製造方法 Pending JP2013016779A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0065020 2011-06-30
KR1020110065020A KR20130007283A (ko) 2011-06-30 2011-06-30 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2013016779A true JP2013016779A (ja) 2013-01-24

Family

ID=47389664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012059956A Pending JP2013016779A (ja) 2011-06-30 2012-03-16 薄膜トランジスタ、これを備えた表示装置、およびその製造方法

Country Status (5)

Country Link
US (1) US20130001580A1 (ja)
JP (1) JP2013016779A (ja)
KR (1) KR20130007283A (ja)
CN (1) CN102856388A (ja)
TW (1) TWI574322B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法
DE102016101670B4 (de) 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP2008034859A (ja) * 2007-08-06 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008539591A (ja) * 2005-04-29 2008-11-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 強化した応力伝送効率でコンタクト絶縁層を形成する技術
US20090050893A1 (en) * 2007-08-23 2009-02-26 Samsung Sdi Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US20090189160A1 (en) * 2008-01-25 2009-07-30 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the tft

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP2004226890A (ja) * 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101041142B1 (ko) * 2009-11-06 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326364A (ja) * 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP2008539591A (ja) * 2005-04-29 2008-11-13 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 強化した応力伝送効率でコンタクト絶縁層を形成する技術
JP2008034859A (ja) * 2007-08-06 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
US20090050893A1 (en) * 2007-08-23 2009-02-26 Samsung Sdi Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP2009055018A (ja) * 2007-08-23 2009-03-12 Samsung Sdi Co Ltd 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
US20090189160A1 (en) * 2008-01-25 2009-07-30 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the tft
JP2009177120A (ja) * 2008-01-25 2009-08-06 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及びこれを備えた有機電界発光表示装置

Also Published As

Publication number Publication date
KR20130007283A (ko) 2013-01-18
CN102856388A (zh) 2013-01-02
US20130001580A1 (en) 2013-01-03
TWI574322B (zh) 2017-03-11
TW201301395A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
JP5722604B2 (ja) 表示装置およびその製造方法
US8878186B2 (en) Semiconductor device and display apparatus
US9142780B2 (en) Display device and method for manufacturing the same
US9000437B2 (en) Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same
US8796692B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
JP2011181883A (ja) 有機発光表示装置及びその製造方法
KR101134989B1 (ko) 어레이 기판의 제조방법
JPWO2011161715A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
US8507917B2 (en) Thin film transistor, method for manufacturing the same, and display device using the same
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
KR101084242B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2012120563A1 (ja) 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法
JP5498892B2 (ja) 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法
KR20100123535A (ko) 어레이 기판의 제조방법
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JPWO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JPWO2013021416A1 (ja) 薄膜半導体装置及び薄膜半導体装置の製造方法
JP2012015140A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
KR20110053018A (ko) 어레이 기판 및 이의 제조방법
JPWO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816