TWI574322B - 薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法 - Google Patents

薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法 Download PDF

Info

Publication number
TWI574322B
TWI574322B TW101119647A TW101119647A TWI574322B TW I574322 B TWI574322 B TW I574322B TW 101119647 A TW101119647 A TW 101119647A TW 101119647 A TW101119647 A TW 101119647A TW I574322 B TWI574322 B TW I574322B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
etching
pattern
layer pattern
Prior art date
Application number
TW101119647A
Other languages
English (en)
Other versions
TW201301395A (zh
Inventor
孫榕德
李基龍
徐晉旭
鄭珉在
李卓泳
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201301395A publication Critical patent/TW201301395A/zh
Application granted granted Critical
Publication of TWI574322B publication Critical patent/TWI574322B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝 置及製造該顯示裝置之方法
例示性描述之技術係普遍有關於一種薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法。更具體地，所述技術係普遍有關於一種可被有效地使用於大尺寸顯示裝置的薄膜電晶體結構。
大多數平板顯示裝置，如有機發光二極體(OLED)顯示器、液晶顯示器(LCD)及其類似物等，皆透過數個薄膜製程而被製造而成。特別地，低溫多晶矽薄膜電晶體(LTPS TFT)已因其出色的載體移動率而被廣泛使用。
低溫多晶矽薄膜電晶體係利用藉由結晶非晶矽層而形成的多晶矽層作為主動層。結晶非晶矽層的方法包含固相結晶法(solid phase crystallization method)、準分子雷射結晶法(excimer laser crystallization method)、以及以利用金屬觸媒的結晶方法。
上述揭露於背景部分的資訊，僅用以增加對於所屬技術背景的瞭解，因此，其可能包含不構成此國家中本領域具有通常知識者已習知之先前技術之資訊。
根據一實施例，提供了一種薄膜電晶體，其中包含：主動層，其位於基板上，且由於金屬觸媒的作用，透過晶體生長而結晶；閘極絕緣層圖樣，其位於主動層的一部分上；閘極電極，其位於閘極絕緣層圖樣的一部分上；抗蝕刻層圖樣，其形成於閘極絕緣層圖樣上以覆蓋閘極電極，抗蝕刻層圖樣可與閘極絕緣層圖樣共同延伸；源極電極及汲極電極，其位於主動層及抗蝕刻層圖樣上；以及吸氣層圖樣(gettering layer pattern)，其位於主動層與源極電極及汲極電極之間，及位於抗蝕刻層圖樣與源極電極及汲極電極之間，以減少用於主動層之結晶作用的金屬觸媒，吸氣層圖樣可與源極電極及汲極電極共同延伸。
金屬觸媒可包含鎳(Ni)，以及吸氣層圖樣可包含鈦(Ti)。
由閘極電極重疊之主動層的區域可為通道區。位於通道區的側邊，且接觸源極電極及汲極電極之主動層的區域可分別為源極區及汲極區。
抗蝕刻層圖樣可具有與吸氣層圖樣、源極電極及汲極電極之蝕刻選擇性不同的蝕刻選擇性。
根據一實施例，提供了一種薄膜電晶體的製造方法，其包含製備基板；形成非晶矽層在基板上；塗佈金屬觸媒在非晶矽層的上方或下方；透過金屬觸媒之作用生長晶體，以藉由結晶非晶矽層而形成多晶矽層；藉由圖樣化多晶矽層而形成主動層；形成閘極絕緣層在主動層的一部分上；形成閘極電極在閘極絕緣層的一部分上；形成覆蓋閘極絕緣層及閘極電極的抗蝕刻層；藉由共同圖樣化閘極絕緣層及抗蝕刻層，而形成彼此共同延伸之閘極絕緣層圖樣及抗蝕刻層圖樣；形成吸氣層在主動層及抗蝕刻層圖樣上；形成源極-汲極金屬層 在吸氣層上；以及藉由共同圖樣化吸氣層及源極-汲極金屬層，而形成源極電極、汲極電極及吸氣層圖樣。
金屬觸媒可包含鎳，以及吸氣層圖樣可包含鈦。
薄膜電晶體的製造方法可更包含藉由利用閘極電極作為遮罩而摻雜雜質於主動層，以將由閘極電極重疊之主動層的區域形成為通道區，以及形成分別於通道區之二側接觸源極電極及汲極電極的源極區及汲極區。
抗蝕刻圖樣可具有與吸氣層、源極電極及汲極電極之蝕刻選擇性不同的蝕刻選擇性。
根據一實施例，提供了一種顯示裝置，其包含主動層，其位於基板上，由於金屬觸媒之作用，透過晶體生長而結晶；閘極絕緣層圖樣，其位於主動層的一部分上；閘極電極，其位於閘極絕緣層圖樣的一部分上；抗蝕刻層圖樣，其可與閘極絕緣層圖樣形成相同圖樣，抗蝕刻層圖樣可形成於閘極絕緣層圖樣上，以覆蓋閘極電極；源極電極及汲極電極，其位於主動層及抗蝕刻層圖樣上；以及吸氣層圖樣，其位於主動層與源極電極及汲極電極之間，以及位於抗蝕刻層圖樣與源極電極及汲極電極之間，以減少用於主動層之結晶作用的金屬觸媒，吸氣層圖樣分別與源極電極及汲極電極之圖樣具有相同圖樣。
金屬觸媒可包含鎳，以及吸氣層圖樣可包含鈦。
由閘極電極重疊之主動層的區域可為通道區。位於通道區的二側，且分別接觸源極電極及汲極電極之主動層的區域可分別為源極區及汲極區。
顯示裝置可更包含有機發光二極體，其位於基板上且與汲極電極連接。
抗蝕刻層圖樣可具有與吸氣層圖樣、源極電極及汲極電極之蝕刻選擇性不同的蝕刻選擇性。
根據一實施例，提供了一種顯示裝置的製造方法，其包含製備基板；形成非晶矽層在基板上；塗佈金屬觸媒在非晶矽層的上方或下方；透過金屬觸媒之作用生長晶體，以藉由結晶非晶矽層而形成多晶矽層；藉由圖樣化多晶矽層而形成主動層；形成閘極絕緣層在主動層的一部分上；形成閘極電極在閘極絕緣層的一部分上；形成抗蝕刻層，其覆蓋閘極絕緣層及閘極電極；藉由共同圖樣化閘極絕緣層及抗蝕刻層，而形成彼此共同延伸的閘極絕緣層圖樣及抗蝕刻層圖樣；形成吸氣層在主動層及抗蝕刻層圖樣上；形成源極-汲極金屬層在吸氣層上；以及藉由共同圖樣化吸氣層及源極-汲極金屬層，而形成源極電極、汲極電極以及吸氣層圖樣。
金屬觸媒可包含鎳，以及吸氣層圖樣可包含鈦。
顯示裝置的製造方法可更包含：藉由利用閘極電極作為遮罩而摻雜雜質於主動層，以將由閘極電極重疊之主動層的區域形成為通道區，以及形成分別於通道區之二側接觸源極電極及汲極電極的源極區及汲極區。
顯示裝置的製造方法可更包含形成與汲極電極連接的有機發光二極體於基板上。
抗蝕刻圖樣可具有與吸氣層、源極電極及汲極電極之蝕刻選擇性不同的蝕刻選擇性。
10‧‧‧第一薄膜電晶體
101‧‧‧顯示裝置
111‧‧‧基板
120‧‧‧緩衝層
130‧‧‧多晶矽層
1300‧‧‧非晶矽層
131‧‧‧主動層
140‧‧‧閘極絕緣層圖樣
1400‧‧‧閘極絕緣層
1500‧‧‧閘極金屬層
151‧‧‧閘極電極
160‧‧‧抗蝕刻層圖樣
1600‧‧‧抗蝕刻層
1700‧‧‧吸氣層
173、175‧‧‧吸氣層圖樣
1800‧‧‧源極-汲極金屬層
183‧‧‧源極電極
185‧‧‧汲極電極
20‧‧‧第二薄膜電晶體
70‧‧‧有機發光二極體
80‧‧‧電容器
910、920‧‧‧驅動電路
CL‧‧‧電容線
DA‧‧‧顯示區
DL‧‧‧資料線
GL‧‧‧閘極線
MC‧‧‧金屬觸媒
NA‧‧‧非顯示區
PE‧‧‧像素區
VDD‧‧‧共用電力線
第1圖 係顯示根據一例示性實施例之顯示裝置之結構的俯視平面圖。
第2圖 係顯示第1圖之顯示裝置之像素電路的電路圖。
第3圖 係顯示第1圖之顯示裝置之薄膜電晶體的部分放大剖面圖。
第4圖至第11圖 係依序顯示第3圖之薄膜電晶體之製造過程之步驟的剖面圖。
藉由參考本發明之例示性實施例的附圖，其將被完整的描述於下。如所屬技術領域具有通常知識者所理解的是，只要不悖離此發明的精神與範圍，描述的實施例可以不同的方式調整。
所述圖式係為概略且不按比例縮小。為準確度與方便的目的，圖式中相對的尺度及比例係為放大或縮小，而尺度係為任意且不以此為限。此外，在整篇說明書中，相似的元件符號代表相似的結構、元件或部件。其將被瞭解的是，當一元件被稱為在另一元件「上」時，則其可為直接位於另一元件上，或是可存在介於其間的元件。
例示性的觀點詳細地表示理想的例示性實施例。因此，圖式的各種修改可被預期。故，例示性實施例不限於所示區域的特定形狀，且舉例而言，也可包含藉由製造之形狀的改變。
以下，根據一例示性實施例，包含第一薄膜電晶體10的顯示裝置101將參照第1圖至第3圖而被敘述。
如第1圖所示，顯示裝置101可包含分為顯示區DA及非顯示區NA的基板主體111。複數個像素區PE可被形成於基板(又稱為基板主體)111的顯示區DA中，以顯示影像，且一個或多個驅動電路910、920可被形成於非顯示區NA中。在此，像素區PE代表像素形成的區域。像素為顯示影像的最小單位。然而，根據例示性實施例，並非所有的驅動電路910、920都必須形成於非顯示區NA中，並且驅動電路910、920可被部分或全部省略。
如第2圖所示，根據一例示性實施例，顯示裝置101可具有一結構，其中各個像素區PE具有二-電晶體-一-電容(2Tr-1Cap)結構及有機發光二極體(OLED)70，也就是二個薄膜電晶體(TFTs，如第2圖中所示的第一薄膜電晶體10及第二薄膜電晶體20)以及電容器80。因此，顯示裝置101可為有機發光二極體顯示器，其具有於各個像素區PE中配置至少三個薄膜電晶體及至少二個電容器之結構。顯示裝置101可包含額外的連接線，以使顯示裝置101具有各種不同的結構。至少一個額外形成的薄膜電晶體及電容器可提供補償電路。
補償電路可改善形成於像素區PE中之有機發光二極體70的一致性，以抑制影像品質的偏差。所述補償電路可包含二到八個薄膜電晶體。
形成於基板111之非顯示區NA上的驅動電路910、920(如第1圖所示)，可分別包含額外的薄膜電晶體。
有機發光二極體70可包含作為電洞注入電極的陽極、作為電子注入電極的陰極、以及配置在陽極與陰極之間的有機發射層。
具體地，在第一例示性實施例中，顯示裝置101可包含形成於各個像素區PE中的第一薄膜電晶體10及第二薄膜電晶體20。第一薄膜電晶體10及第二薄膜電晶體20分別可包含閘極電極、半導體層、源極電極、以及汲極電極。
第2圖顯示閘極線GL、資料線DL、共用電力線VDD以及電容線CL，但也可能為其他結構。因此，電容線CL必要時可被省略。
資料線DL可與第二薄膜電晶體20的源極電極連接，且閘極線GL可與第二薄膜電晶體20的閘極電極連接。此外，第二薄膜電晶體20的汲極電極可透過電容器80而與電容線CL連接。一節點可被形成於第二薄膜電晶體20的汲極電極與電容器80之間，且第一薄膜電晶體10的閘極電極可與其連接。第一薄膜電晶體10的汲極電極可與共用電力線VDD連接，且第一薄膜電晶體10的源極電極可與有機發光二極體70的陽極連接。
第二薄膜電晶體20可被用以作為選擇用於光發射之像素區PE的開關。當第二薄膜電晶體20被開啟，電容器80可立即被充電。此時，電荷的量可與自資料線DL施加之電壓的電位成正比。根據電容器80的電位，當第二薄膜電晶體20被關閉以及藉由一訊框的循環而增加電壓使訊號被輸入至電容線CL時，第一薄膜電晶體10的閘極電位可隨著透過電容線CL而施加的電壓而增加。當第一薄膜電晶體10的閘極電位超過閾值電壓時，第二薄膜電晶體20則開啟。接著，施加至至共用電力線VDD的電壓，便透過第一薄膜電晶體10而被施加至有機發光二極體70，以使有機發光二極體70發射光。
像素區PE的結構可為各種不同地改良。
雖然並未顯示於此，根據例示性實施例，顯示裝置101可為液晶顯示器(LCD)。在此情況下，顯示裝置101可包含液晶層，且可以此發明所屬技術領域中具通常知識者所習知的各種結構而形成。
以下，根據一例示性實施例，將參照第3圖，依分層順序描述薄膜電晶體10、20的結構。第一薄膜電晶體10將被例示性地描述。
基板111可由以玻璃、石英、陶瓷或塑膠所製成的透明絕緣基板所形成。基板111可由其他材料所形成，例如以不鏽鋼所製成的金屬基板。此外，假如基板111係由塑膠所製成，則基板111可為可撓性基板。
緩衝層120可形成於基板111上。緩衝層120可基於矽氮化物(SiNx)而形成為單層結構，或基於矽氮化物及二氧化矽(SiO2)而形成為雙層結構。當使其表面平坦時，緩衝層120可具有避免例如不純的元素或水份等不需要的成份侵入目標物的角色。然而，取決於基板111的種類及處理條件，而可省略緩衝層120。
主動層131可形成於緩衝層120上。主動層131可藉由圖樣化多晶矽層130而形成(如第5圖所示)。於此，多晶矽層130可藉由金屬觸媒MC作用(如第5圖所示)，透過晶體生長，而使非晶矽層結晶而形成。舉例而言，金屬觸媒MC可包含鎳(Ni)。此外，小量的金屬觸媒MC可保留於主動層131中。以此利用金屬觸媒MC的結晶方法，非晶矽膜可於相對低溫及相對短的一段時間下被結晶。
閘極絕緣層圖樣140可形成於主動層131上。更詳細地，閘極絕緣層圖樣140可形成於主動層131的一部分上。閘極絕緣層圖樣140可部分覆蓋主動層131。
閘極絕緣層圖樣140可藉由一種或多種本發明所屬技術領域具通常知識者所習知的各種絕緣材料所形成，例如矽酸四乙酯(TEOS)、矽氮化物(SiNx)、二氧化矽(SiO2)及其類似物等。
閘極電極151可形成於閘極絕緣層圖樣140上。更詳細地，閘極電極151可形成於形成在主動層131上之閘極絕緣層圖樣140的一部分上。
閘極電極151可包含至少一種的各種熟知金屬材料，例如鉬(Mo)、鉻(Cr)、鋁(Al)、銀(Ag)、鈦(Ti)、鉭(Ta)以及鎢(W)。
抗蝕刻層圖樣160可形成於閘極電極151上。抗蝕刻層圖樣160可形成以覆蓋位於閘極絕緣層圖樣140上之閘極電極151。抗蝕刻層圖樣160可與閘極絕緣層圖樣140形成為相同的圖樣，使閘極電極151插設於抗蝕刻層圖樣160與閘極絕緣層圖樣140之間。
抗蝕刻層圖樣160可由具有與吸氣層圖樣173、175、源極電極183及汲極電極185之蝕刻選擇性不同之蝕刻選擇性的絕緣材料所形成。在此，蝕刻選擇性的不同係指當吸氣層圖樣173、175、源極電極183及汲極電極185被蝕刻時，則抗蝕刻層圖樣160不會被蝕刻。
抗蝕刻層圖樣160可保護閘極電極151，且避免主動層131在蝕刻處理之後，仍受到蝕刻的破壞。
吸氣層圖樣173、175可形成於主動層131及抗蝕刻層圖樣160上。吸氣層圖樣173、175可減少在主動層131的結晶過程中，所使用的金屬觸媒MC。舉例而言，吸氣層圖樣173、175可包含鈦。
更詳細地，吸氣層圖樣173、175可自主動層131的上方形成至抗蝕刻層圖樣160的上方，而不被抗蝕刻層圖樣160覆蓋。進一步地，吸氣層圖樣173、175可彼此分開，且閘極電極151係插設於其中。吸氣層圖樣173、175可彼此分開，且插設設置於閘極電極151之上的預定空間。
此外，吸氣層圖樣173、175可作用為減少將形成於吸氣層圖樣173、175及主動層131上之源極電極183及汲極電極185之間的接觸電阻。
進一步地，吸氣層圖樣173、175可不需執行對大尺寸的製程而言，可能是不足的製程而被形成，如離子淋浴製程(ion shower process)或離子植入製程(ion implantation process)。因此，根據例示性實施例，即使增加顯示裝置101的尺寸，顯示裝置101仍可相對簡單的被製造。
源極電極183及汲極電極185可分別形成於吸氣層圖樣173、175上。更詳細地，源極電極183及汲極電極185可分別形成與吸氣層圖樣173、175之圖樣相同的圖樣。因此，如同吸氣層圖樣173、175，源極電極183及汲極電極185也可彼此分開，且閘極電極151係插設於其中。
主動層131、閘極電極151、源極電極183及汲極電極185可形成第一薄膜電晶體10。
此外，根據一例示性實施例，另一顯示裝置101可包含具有偏置結構(offset structure)的第一薄膜電晶體10，偏置結構中源極電極183及汲極電極185自閘極電極151以水平方向分離，因此，源極電極183及汲極電極185並不會與閘極電極151重疊。如所述，當第一薄膜電晶體10以偏置結構形成時，則漏電流(leakage current)可被減少。進一步地，抗蝕刻層圖樣160可避免主動層131被部分蝕刻，以及當源極電極183及汲極電極185被圖樣化時，自閘極電極151以水平方向分離時所造成的損害。
此外，源極電極183及汲極電極185可由發明所屬技術領域中具通常知識者所熟知之各種金屬材料所形成。
在此配置下，根據一例示性實施例，當顯示裝置101包含具有透過利用金屬觸媒MC作為結晶方法而結晶之主動層131的第一薄膜電晶體10時，顯示裝置101可有效地增加尺寸。雖然顯示裝置101使用多晶矽薄膜電晶體，但 顯示裝置101可不使用不利於大規模製程之離子淋浴製程或離子植入製程而被製造。此外，顯示裝置101可包含利用金屬觸媒MC而有效地結晶的主動層131。
進一步地，顯示裝置101可藉由避免過度蝕刻而能穩定地製造。
以下，根據一例示性實施例，將參照第4圖至第10圖，描述顯示裝置101的製造方法。此描述將著重於第一薄膜電晶體10。
首先，如第4圖所示，緩衝層120及非晶矽層1300可被形成於基板111上。
緩衝層120可基於矽氮化物(SiNx)作為單層結構，或基於矽氮化物(SiNx)及二氧化矽(SiO2)作為雙層結構。
接著，金屬觸媒MC可被噴塗(spray)於非晶矽層1300上。舉例來說，金屬觸媒MC可以範圍為約1.0e10原子/平方公分(atoms/cm2)至約1.0e14原子/平方公分的劑量而被噴塗。少量的金屬觸媒MC可被噴塗，這樣一分子單位可為在非晶矽層1300上的最小單位。
進一步地，在非晶矽層1300形成之前，金屬觸媒MC可被噴塗在緩衝層120上。金屬觸媒MC可先被噴塗，而接著非晶矽層1300可被形成。
接著，當非晶矽層1300被熱處理時，晶體可藉由噴塗在非晶矽層1300上的金屬觸媒MC作用而被生長，且如第5圖所示，非晶矽層1300可成為多晶矽層130。
舉例來說，在結晶非晶矽層1300的過程中，利用鎳(Ni)作為金屬觸媒MC，鎳可與非晶矽層1300的矽(Si)結合，因而形成二矽化鎳(NiSi2)。二矽化鎳(NiSi2)便成為晶種，而晶體可繞著所述晶種生長。
如前所述，利用金屬觸媒MC的結晶方法，可以相對短的時間且在相對低溫的環境下結晶非晶矽層1300。
進一步地，透過金屬觸媒MC結晶的多晶矽層130可具有大小數十微米(μm)的晶粒(grains)。此外，複數個次晶粒界面可存在於各個晶粒界面中。因此，由於晶粒界面所造成的一致性劣化可被最小化。
如前所述，利用透過金屬觸媒MC結晶之多晶矽層130的第一薄膜電晶體10可具有相對高的電流驅動能力(current driving capability)，亦即，高電子移動率(electron mobility)。然而，由於在多晶矽層130中的殘餘金屬觸媒MC，第一薄膜電晶體10可具有相對高的漏電流。因此，其最好藉由移除金屬觸媒MC，以最小化在多晶矽層130中殘餘的金屬觸媒MC。
接著，如第6圖所示，主動層131可藉由圖樣化多晶矽層130而形成。主動層131可透過光微影製程(photolithography process)而被圖樣化。
接著，如第7圖所示，閘極絕緣層1400及閘極金屬層1500可形成於主動層131上。閘極電極151可藉由圖樣化閘極金屬層1500而形成，如第8圖所示。閘極電極151可透過光微影製程而被圖樣化。
接著，如第9圖所示，抗蝕刻層1600可形成於閘極電極151上並覆蓋閘極絕緣層1400。抗蝕刻層1600可由具有與吸氣層圖樣173、175、源極電極183及汲極電極185之蝕刻選擇性不同之蝕刻選擇性的材料所形成。
接著，如第10圖所示，抗蝕刻層1600及閘極絕緣層1400可被共同圖樣化，以形成抗蝕刻層圖樣160及閘極絕緣層圖樣140。在此例中，閘極絕緣層圖樣140可被形成於主動層131的一部分上。抗蝕刻層圖樣160可與閘極絕緣層圖樣140形成為相同的圖樣，且閘極電極151係插設於抗蝕刻層圖樣160及閘極絕 緣層圖樣140之間。在此例中，抗蝕刻層圖樣160及閘極絕緣層圖樣140可透過光微影製程而被圖樣化。
接著，如第11圖所示，吸氣層1700及源極-汲極金屬層1800可形成於抗蝕刻層圖樣160上。
接著，藉由加熱處理吸氣層1700，主動層131中剩餘的金屬觸媒MC可被去除。在此製程之後，部分金屬觸媒MC仍可能殘留。當金屬觸媒的殘留量增加時，漏電流可被增加，而因此最好盡可能的去除金屬觸媒MC。
接著，如前參照第3圖所描述，吸氣層1700及源極-汲極金屬層1800可被共同圖樣化，以形成吸氣層圖樣173、175、源極電極183及汲極電極185。吸氣層圖樣173、175、源極電極183及汲極電極185可透過光微影製程而被圖樣化。光微影製程可包含雙重曝光製程(double exposure process)或半色調曝光製程(half-tone exposure process)。
源極電極183及汲極電極185可形成於主動層131的一部分上，該部分係無重疊於抗蝕刻層圖樣160且超出抗蝕刻層圖樣160。進一步地，源極電極183及汲極電極185可彼此分離，且閘極電極151係插設於其中。
吸氣層圖樣173、175可與源極電極183及汲極電極185由相同的圖樣所形成。因此，如同源極電極183及汲極電極185，吸氣層圖樣173、175可彼此分離。
此外，源極電極183及汲極電極185可自閘極電極151於水平方向分離。當源極電極183及汲極電極185被圖樣化，而自閘極電極151於水平方向分離時，抗蝕刻層圖樣160可避免主動層131的損害。抗蝕刻層圖樣160可被設置於 位於主動層131上之吸氣層圖樣173、175、源極電極183及汲極電極185之二端的下方。因此，抗蝕刻層圖樣160可避免在蝕刻製程中過度蝕刻，以保護主動層131。
此外，在形成吸氣層圖樣173、175、源極電極183及汲極電極185的製程中，抗蝕刻層圖樣160可保護閘極電極151。
進一步地，吸氣層圖樣173、175可用以減少源極電極183、汲極電極185及主動層131之間的接觸電阻。因此，不易使用於大規模製程中的離子淋浴製程及離子植入製程，可在顯示裝置101的製造過程中被省略。
藉由總和與回顧，在各種結晶方法之中，相較於固相結晶法(solid phase crystallization method)而言，利用金屬觸媒的結晶方法可減少結晶過程的時間，並且可在相對低溫的環境中處理。進一步地，相較於準分子雷射結晶法(excimer laser crystallization method)而言，利用金屬觸媒的結晶方法在大尺寸的顯示裝置的製造過程中為具有優勢的。因此，具有透過利用金屬觸媒之結晶方法的大規模製程而可被有效製造之結構的薄膜電晶體係為理想的。
根據一例示性實施例，透過如此處所述的製造方法，顯示裝置101可被製造。當包含具有透過利用金屬觸媒MC作為結晶方法之主動層131的第一薄膜電晶體10時，顯示裝置能夠有效地增加尺寸。當利用多晶矽薄膜電晶體時，則不需利用不利於大規模製程的離子淋浴製程或離子植入製程，顯示裝置101即可被製造。進一步地，顯示裝置101可包含利用金屬觸媒MC而有效地結晶的主動層131。此外，當避免過度蝕刻時，則顯示裝置101可被穩定地製造。
因此，於此處揭露的實施例中，提供了一種當具有透過利用金屬觸媒之結晶方法而結晶的主動層時，可被有效地用於相對大尺寸之顯示裝置的 薄膜電晶體。進一步地，利用上述的薄膜電晶體，大尺寸的顯示裝置可被有效地製造。
當此揭露以目前被認為可實行之例示性實施例進行說明時，應理解的是，本發明係不受上述揭露之實施例的限制，相反地，其旨在涵蓋後附申請專利範圍之精神與範疇所包含的各種修改及等效配置。
10‧‧‧第一薄膜電晶體
101‧‧‧顯示裝置
111‧‧‧基板
120‧‧‧緩衝層
131‧‧‧主動層
140‧‧‧閘極絕緣層圖樣
151‧‧‧閘極電極
160‧‧‧抗蝕刻層圖樣
173、175‧‧‧吸氣層圖樣
183‧‧‧源極電極
185‧‧‧汲極電極

Claims (18)

  1. 一種薄膜電晶體，其包含：一主動層，其位於一基板上，並由於一金屬觸媒之作用，透過晶體生長而結晶；一閘極絕緣層圖樣，其位於該主動層之一部分上；一閘極電極，其位於該閘極絕緣層圖樣之一部分上；一抗蝕刻層圖樣，其形成於該閘極絕緣層圖樣上以覆蓋該閘極電極，該抗蝕刻層圖樣係與該閘極絕緣層圖樣共同延伸；一源極電極及一汲極電極，該源極電極及該汲極電極係位於該主動層及該抗蝕刻層圖樣上，該源極電極及該汲極電極自該閘極電極以一水平方向分離，且該源極電極及該汲極電極並不會與該閘極電極重疊；以及一吸氣層圖樣(gettering layer pattern)，其位於該主動層與該源極電極及該汲極電極之間，以及位於該抗蝕刻層圖樣與該源極電極及該汲極電極之間，以減少用於該主動層之結晶作用之該金屬觸媒，該吸氣層圖樣係與該源極電極及該汲極電極共同延伸。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中該金屬觸媒包含鎳(Ni)，以及該吸氣層圖樣包含鈦(Ti)。
  3. 如申請專利範圍第1項所述之薄膜電晶體，其中：由該閘極電極重疊之該主動層之區域係為一通道區，以及位於該通道區之側邊且接觸該源極電極及該汲極電極之該主動層之區域係分別為一源極區及一汲極區。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中該抗蝕刻層圖樣具有與該吸氣層圖樣、該源極電極及該汲極電極之蝕刻選擇性不同之一蝕刻選擇性。
  5. 一種薄膜電晶體之製造方法，其包含：製備一基板；形成一非晶矽層於該基板上；塗佈一金屬觸媒於該非晶矽層之上方或下方；透過該金屬觸媒之作用生長晶體，以藉由結晶該非晶矽層而形成一多晶矽層；藉由圖樣化該多晶矽層而形成一主動層；形成一閘極絕緣層於該主動層之一部分上；形成一閘極電極於該閘極絕緣層之一部分上；形成一抗蝕刻層，其覆蓋該閘極絕緣層及該閘極電極；藉由共同圖樣化該閘極絕緣層及該抗蝕刻層，而形成彼此共同延伸之一閘極絕緣層圖樣及一抗蝕刻層圖樣；形成一吸氣層於該主動層及該抗蝕刻層圖樣上；形成一源極-汲極金屬層於該吸氣層上；以及藉由共同圖樣化該吸氣層及該源極-汲極金屬層，而形成一源極電極、一汲極電極及一吸氣層圖樣；其中該源極電極及該汲極電極自該閘極電極以一水平方向分離，且該源極電極及該汲極電極並不會與該閘極電極重疊。
  6. 如申請專利範圍第5項所述之薄膜電晶體之製造方法，其中該 金屬觸媒包含鎳(Ni)，以及該吸氣層圖樣包含鈦(Ti)。
  7. 如申請專利範圍第5項所述之薄膜電晶體之製造方法，更包含藉由利用該閘極電極作為一遮罩而摻雜雜質於該主動層，以將由該閘極電極重疊之該主動層之區域形成為一通道區，以及形成分別於該通道區之二側接觸該源極電極及該汲極電極之一源極區及一汲極區。
  8. 如申請專利範圍第5項所述之薄膜電晶體之製造方法，其中該抗蝕刻圖樣具有與該吸氣層、該源極電極及該汲極電極之蝕刻選擇性不同之一蝕刻選擇性。
  9. 一種顯示裝置，其包含；一主動層，其位於一基板上，並由於一金屬觸媒之作用，透過晶體生長而結晶；一閘極絕緣層圖樣，其位於該主動層之一部分上；一閘極電極，其位於該閘極絕緣層圖樣之一部分上；一抗蝕刻層圖樣，其係與該閘極絕緣層圖樣形成為相同圖樣，該抗蝕刻層圖樣係形成於該閘極絕緣層圖樣上，以覆蓋該閘極電極；一源極電極及一汲極電極，其係位於該主動層及該抗蝕刻層圖樣上，該源極電極及該汲極電極自該閘極電極以一水平方向分離，且該源極電極及該汲極電極並不會與該閘極電極重疊；以及一吸氣層圖樣，其位於該主動層與該源極電極及該汲極電極之間，以及位於該抗蝕刻層圖樣與該源極電極及該汲極電極之 間，以減少用於該主動層之結晶作用之該金屬觸媒，該吸氣層圖樣分別與該源極電極及該汲極電極之圖樣具有相同圖樣。
  10. 如申請專利範圍第9項所述之顯示裝置，其中該些金屬觸媒係包含鎳(Ni)，以及該吸氣層圖樣係包含鈦(Ti)。
  11. 如申請專利範圍第9項所述之顯示裝置，其中：由該閘極電極重疊之該主動層之區域係為一通道區，以及位於該通道區之二側且分別接觸該源極電極及該汲極電極之區域係為一源極區及一汲極區。
  12. 如申請專利範圍第9項所述之顯示裝置，更包含一有機發光二極體，其位於該基板上且與該汲極電極連接。
  13. 如申請專利範圍第9項所述之顯示裝置，其中該抗蝕刻層圖樣具有與該吸氣層圖樣、該源極電極及該汲極電極之蝕刻選擇性不同之一蝕刻選擇性。
  14. 一種顯示裝置之製造方法，其包含；製備一基板；形成一非晶矽層於該基板上；塗佈一金屬觸媒於該非晶矽層之上方或下方；透過該金屬觸媒之作用生長晶體，以藉由結晶該非晶矽層而形成一多晶矽層；藉由圖樣化該多晶矽層而形成一主動層；形成一閘極絕緣層於該主動層之一部分上； 形成一閘極電極於該閘極絕緣層之一部分上；形成一抗蝕刻層，其覆蓋該閘極絕緣層及該閘極電極；藉由共同圖樣化該閘極絕緣層及該抗蝕刻層，而形成彼此共同延伸之一閘極絕緣層圖樣及一抗蝕刻層圖樣；形成一吸氣層於該主動層及該抗蝕刻層圖樣上；形成一源極-汲極金屬層於該吸氣層上；以及藉由共同圖樣化該吸氣層及該源極-汲極金屬層，而形成一源極電極、一汲極電極及一吸氣層圖樣；其中該源極電極及該汲極電極自該閘極電極以一水平方向分離，且該源極電極及該汲極電極並不會與該閘極電極重疊。
  15. 如申請專利範圍第14項所述之顯示裝置之製造方法，其中該金屬觸媒包含鎳(Ni)，以及該吸氣層圖樣包含鈦(Ti)。
  16. 如申請專利範圍第14項所述之顯示裝置之製造方法，更包含藉由利用該閘極電極作為一遮罩而摻雜雜質於該主動層，以將由該閘極電極重疊之該主動層之區域形成為一通道區，以及形成分別於該通道區之二側接觸該源極電極及該汲極電極之一源極區及一汲極區。
  17. 如申請專利範圍第14項所述之顯示裝置之製造方法，更包含形成與該汲極電極連接之一有機發光二極體於該基板上。
  18. 如申請專利範圍第14項所述之顯示裝置之製造方法，其中該抗蝕刻圖樣具有與該吸氣層、該源極電極及該汲極電極之蝕刻選擇性不同之一蝕刻選擇性。
TW101119647A 2011-06-30 2012-05-31 薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法 TWI574322B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065020A KR20130007283A (ko) 2011-06-30 2011-06-30 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201301395A TW201301395A (zh) 2013-01-01
TWI574322B true TWI574322B (zh) 2017-03-11

Family

ID=47389664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119647A TWI574322B (zh) 2011-06-30 2012-05-31 薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法

Country Status (5)

Country Link
US (1) US20130001580A1 (zh)
JP (1) JP2013016779A (zh)
KR (1) KR20130007283A (zh)
CN (1) CN102856388A (zh)
TW (1) TWI574322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097547A (zh) * 2015-06-01 2015-11-25 合肥京东方光电科技有限公司 多晶硅薄膜晶体管及其制作方法、阵列基板及其制作方法
DE102016101670B4 (de) 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
TW201117385A (en) * 2009-11-06 2011-05-16 Samsung Mobile Display Co Ltd Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3907726B2 (ja) * 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
TW334582B (en) * 1996-06-18 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabtricating same
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP2004226890A (ja) * 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP4459990B2 (ja) * 2007-08-06 2010-04-28 株式会社半導体エネルギー研究所 半導体装置
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
TW201117385A (en) * 2009-11-06 2011-05-16 Samsung Mobile Display Co Ltd Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same

Also Published As

Publication number Publication date
KR20130007283A (ko) 2013-01-18
JP2013016779A (ja) 2013-01-24
US20130001580A1 (en) 2013-01-03
TW201301395A (zh) 2013-01-01
CN102856388A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US9142780B2 (en) Display device and method for manufacturing the same
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
WO2019140733A1 (zh) 柔性amoled基板及其制作方法
US20160027887A1 (en) Array substrate and fabrication method thereof, and display device
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
US9000437B2 (en) Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same
US20160365458A1 (en) Array substrate, method for producing the same and display device
US9299728B2 (en) Display panel and method for producing display panel
US20140097455A1 (en) Semiconductor device and display apparatus
US8796692B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
WO2017070868A1 (zh) N型tft的制作方法
KR101134989B1 (ko) 어레이 기판의 제조방법
US20190198594A1 (en) Display apparatus and method of manufacturing the same
US8507917B2 (en) Thin film transistor, method for manufacturing the same, and display device using the same
KR101257927B1 (ko) 박막 트랜지스터 및 그 제조방법
TWI574322B (zh) 薄膜電晶體、其製造方法、具有該薄膜電晶體之顯示裝置及製造該顯示裝置之方法
KR20100123535A (ko) 어레이 기판의 제조방법
KR101084242B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI459566B (zh) 薄膜電晶體、具有其之顯示裝置及製造薄膜電晶體與顯示裝置之方法
JP2006301629A (ja) 単結晶シリコン薄膜トランジスタの有機発光ディスプレイ及びその製造方法
US20140252349A1 (en) Thin film transistor
US20130015453A1 (en) Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistor
WO2018158840A1 (ja) アクティブマトリクス基板の製造方法および有機ｅｌ表示装置の製造方法
TW201413978A (zh) 形成多晶矽膜之方法、包含多晶矽膜之薄膜電晶體及包含多晶矽膜之顯示裝置
KR20080098978A (ko) 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조