DE102016101670B4 - Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016101670B4
DE102016101670B4 DE102016101670.5A DE102016101670A DE102016101670B4 DE 102016101670 B4 DE102016101670 B4 DE 102016101670B4 DE 102016101670 A DE102016101670 A DE 102016101670A DE 102016101670 B4 DE102016101670 B4 DE 102016101670B4
Authority
DE
Germany
Prior art keywords
oxide layer
contamination barrier
layer
oxide
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016101670.5A
Other languages
English (en)
Other versions
DE102016101670A1 (de
Inventor
Jens Peter Konrath
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016101670.5A priority Critical patent/DE102016101670B4/de
Priority to US15/414,872 priority patent/US10043866B2/en
Publication of DE102016101670A1 publication Critical patent/DE102016101670A1/de
Application granted granted Critical
Publication of DE102016101670B4 publication Critical patent/DE102016101670B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren (100, 200) zum Bilden eines Halbleiterbauelements, umfassend:Bilden (110) einer Oxidschicht (214) auf einem Halbleitersubstrat, wobei ein erster Abschnitt der Oxidschicht ein Gateoxid (215) einer Transistorstorsruktur bildet;Ersetzen oder Modifizieren (120) eines zweiten Abschnitts (219) der Oxidschicht (214), um eine Kontaminationsbarrierenschichtstruktur (221) zu erhalten, die Phosphor aufweist,wobei sich die Kontaminationsbarrierenschichtstruktur in einer Distanz von weniger als 10 µm von dem ersten Abschnitt der Oxidschicht befindet, undein Bilden einer Gate-Elektrode (201) der Transistorstruktur vor dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht, wobei sich das Gateoxid und zumindest ein Teil der Gate-Elektrode der Transistorstruktur in einem Graben befinden, der sich in das Halbleitersubstrat erstreckt.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements.
  • Hintergrund
  • Eine Kontamination des Gateoxids von Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs; MOSFET = metal oxide semiconductor field effect transistor) und Bipolartransistoren mit isoliertem Gate (IGBTs; IGBT = insulated gate bipolar transistor) kann zu einer Verschiebung der Schwellenspannung (V_TH) bei den MOSFETs und IGBTs führen. Dies kann beim Parallelschalten von mehreren MOSFET-Zellen oder IGBT-Zellen Probleme verursachen, da die zuerst Einschaltenden (mit einer geringeren V_TH) einen Großteil des Laststroms tragen müssen, bis die Restlichen (mit einer größeren V_TH) ebenfalls anschalten. Das Gleiche gilt für den Ausschaltprozess. Wenn sich die Schwellenspannung zusätzlich so weit verschiebt, dass sie außerhalb des Arbeitsbereichs der Ansteuerung ist, kann der MOSFET oder IGBT nicht mehr ein- und/oder ausgeschaltet werden, und/oder kann zu schnell schalten.
  • Die Druckschrift US 2015 / 0 064 882 A1 beschreibt ein Verfahren zur Herstellung von Halbleiterbauteilen, die Druckschrift US 2013 / 0 307 127 A1 offenbart ein Halbleiterbauteil umfassend eine Silikatglasstruktur, die Druckschrift US 2013 / 0 001 580 A1 beschreibt Dünnfilmtransistoren, die Druckschrift DE 23 16 096 A offenbart ein Verfahren zur Herstellung von integrierten Schaltungen mit Feldeffekttransistoren mit unterschiedlichen Leistungszuständen, die Druckschrift US 2002 / 0 024 100 A1 beschreibt flach dotierte Übergänge und die Druckschrift KR 10 0 671 562 B1 offenbart ein Verfahren zum Herstellen von Source/Drain von Halbleiterbauelementen.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten für Halbleiterbauelemente mit verbesserter Zuverlässigkeit und/oder einer verbesserten Robustheit gegenüber Kontamination.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer Oxidschicht auf einem Halbleitersubstrat. Ein erster Abschnitt der Oxidschicht bildet ein Gateoxid einer Transistorstruktur. Das Verfahren umfasst ferner ein Ersetzen oder Modifizieren eines zweiten Abschnitts der Oxidschicht, um eine Kontaminationsbarrierenschichtstruktur zu erhalten, die Phosphor aufweist. Die Kontaminationsbarrierenschichtstruktur befindet sich in einer Distanz von weniger als 10 µm von dem ersten Abschnitt der Oxidschicht.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement. Das Halbleiterbauelement umfasst eine Kontaminationsbarrierenschichtstruktur, die sich direkt an einer Oberfläche eines Halbleitersubstrats befindet. Die Kontaminationsbarrierenschichtstruktur befindet sich in einer Distanz von weniger als 10 µm von einem Gateoxid einer Transistorstruktur. Die Kontaminationsbarrierenschichtstruktur weist einen Phosphorgehalt von mehr als 1 % auf.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und unter Bezugnahme auf die beiliegenden Figuren beschrieben, in denen
    • 1 eine schematische Darstellung eines Flussdiagramms eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
    • 2A bis 2C schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements zeigen; und
    • 3 eine schematische Darstellung eines Halbleiterbauelements zeigt.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich Ausführungsbeispiele für verschiedene Modifikationen und alternative Formen eignen, werden dementsprechend Ausführungsbeispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung jedoch einem Begriff eine bestimmte Bedeutung geben, die von einer Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann verstanden wird abweicht, ist diese Bedeutung in dem konkreten Kontext, in dem diese Definition gegeben ist, zu berücksichtigen.
  • 1 zeigt eine schematische Darstellung eines Flussdiagramms eines Verfahrens 100 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 100 umfasst ein Bilden 110 einer Oxidschicht auf einem Halbleitersubstrat. Ein erster Abschnitt der Oxidschicht bildet ein Gateoxid einer Transistorstruktur. Das Verfahren 100 umfasst ferner ein Ersetzen oder Modifizieren 120 eines zweiten Abschnitts der Oxidschicht, um eine Kontaminationsbarrierenschichtstruktur zu erhalten, die Phosphor aufweist. Die Kontaminationsbarrierenschichtstruktur befindet sich in einer Distanz von weniger als 10 µm von dem ersten Abschnitt der Oxidschicht.
  • Aufgrund des Ersetzens oder Modifizierens eines zweiten Abschnitts der Oxidschicht, um eine Kontaminationsbarrierenschichtstruktur zu erhalten, die Phosphor aufweist, kann die Kontaminationsbarrierenschichtstruktur eine Getterstruktur bereitstellen und/oder eine Gettereffizienz von Verunreinigungsstoffen verbessern. Zum Beispiel kann eine höhere Robustheit des Gateoxids gegenüber Alkalimetallen und/oder Erdalkalimetallen dadurch bereitgestellt sein, dass die Kontaminationsbarrierenschichtstruktur in einer Distanz von weniger als 10 µm von dem ersten Abschnitt der Oxidschicht (z. B. dem Gateoxid) ist. Die Kontaminationsbarrierenschichtstruktur kann einen Abschirmeffekt für das Gateoxid bereitstellen und kann ferner einen Ionenpfad zu dem Gateoxid oder einen Ionenpfad durch die Oxidschicht zwischen benachbarten Gates unterbrechen.
  • Die Oxidschicht kann an oder auf einer ersten lateralen Oberfläche des Halbleitersubstrats gebildet werden. Die Oxidschicht kann durch ein Oxidieren des Halbleitersubstrats (z. B. eines Siliziumsubstrats) an der ersten lateralen Oberfläche des Halbleitersubstrats gebildet werden, um die Oxidschicht zu bilden. Alternativ oder optional kann die Oxidschicht durch ein Abscheiden der Oxidschicht auf der ersten lateralen Oberfläche des Halbleitersubstrats gebildet werden (z. B. durch chemische Gasphasenabscheidung oder z. B. plasmaunterstützte chemische Gasphasenabscheidung PECVD (PECVD = plasma enhanced chemical vapor deposition) oder z. B. Niederdruck-Chemische-Gasphasenabscheidung LPCVD (LPCVD = low pressure chemical vapor deposition)).
  • Der erste Abschnitt der Oxidschicht bildet ein Gateoxid (GOX) einer Transistorstruktur. Zum Beispiel kann sich der erste Abschnitt der Oxidschicht (und somit das Gateoxid der Transistorstruktur) benachbart (z. B. direkt benachbart) zu zumindest einer Body-Region der Transistorstruktur befinden, die sich in dem Halbleitersubstrat befindet. Zusätzlich kann sich der erste Abschnitt der Oxidschicht benachbart zu zumindest einem Teil einer Source-Region der Transistorstruktur und zumindest einem Teil einer Drain-Region der Transistorstruktur für den Fall einer lateralen Transistorstruktur befinden (oder dieselben z. B. überlappen).
  • Falls die Transistorstruktur eine vertikale Transistorstruktur ist und ein laterales Gate aufweist, kann sich eine Gate-Elektrode der Transistorstruktur auf (z. B. direkt benachbart zu) dem ersten Abschnitt der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats befinden. Zum Beispiel kann der erste Abschnitt der Oxidschicht (und somit das Gateoxid der Transistorstruktur) an der ersten lateralen Oberfläche des Halbleitersubstrats zum Beispiel zwischen zumindest der Body-Region der Transistorstruktur und der Gate-Elektrode gebildet werden oder sich an derselben befinden.
  • Wenn die Transistorstruktur eine vertikale Transistorstruktur ist und ein Graben-Gate aufweist, kann eine Gate-Grabenstruktur gebildet werden, die sich im Wesentlichen vertikal in das Halbleitersubstrat von der ersten lateralen Oberfläche des Halbleitersubstrats erstreckt. Optional kann das Verfahren 100 ein Bilden der Gate-Grabenstruktur vor dem Bilden der Oxidschicht auf dem Halbleitersubstrat umfassen. Nach dem Bilden der Gate-Grabenstruktur (z. B. durch Ätzen) kann die Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats gebildet werden. Zusätzlich kann die Oxidschicht an (oder auf) zumindest einer Seitenwand (oder z. B. einer oder mehreren Seitenwänden) der Gate-Grabenstruktur und/oder an (oder auf) einem Boden der Gate-Grabenstruktur gebildet werden.
  • Alternativ oder optional kann das Verfahren 100 ein Bilden der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats vor dem Bilden der Gate-Grabenstruktur umfassen. Zumindest ein Teil der Oxidschicht kann an der Stelle geätzt werden, an der die Gate-Grabenstruktur gebildet werden soll, gefolgt von dem Bilden der Gate-Grabenstruktur. Nach dem Bilden der Gate-Grabenstruktur kann der erste Abschnitt der Oxidschicht an (oder auf) zumindest einer Seitenwand (oder z. B. einer oder mehreren Seitenwänden) der Gate-Grabenstruktur und/oder an (oder auf) einem Boden der Gate-Grabenstruktur gebildet werden. Der erste Abschnitt der Oxidschicht, der nach dem Bilden der Gate-Grabenstruktur gebildet wird, und Abschnitte der Oxidschicht, die vor dem Bilden der Gate-Grabenstruktur gebildet werden, können zum Beispiel Teil einer durchgängigen Oxidschicht auf dem Halbleitersubstrat sein (oder eine selbe bilden).
  • Die Oxidschicht kann ein dielektrisches Material und/oder ein elektrisch isolierendes Material umfassen oder sein. Zum Beispiel kann die Oxidschicht Siliziumdioxid umfassen. Optional kann die Oxidschicht ein dielektrisches Material mit hoher Dielektrizitätskonstante (hoch-K) sein. Die Oxidschicht kann zum Beispiel eine durchschnittliche Dicke zwischen 1 nm und 200 nm (z. B. zwischen 2 nm und 100 nm oder z. B. zwischen 5 nm und 50 nm) aufweisen.
  • Das Verfahren 100 umfasst ferner ein Ersetzen oder Modifizieren 120 des zweiten Abschnitts (unterschiedlich von dem ersten Abschnitt) der Oxidschicht, um die Kontaminationsbarrierenschichtstruktur zu erhalten, die Phosphor aufweist. Der zweite Abschnitt der Oxidschicht kann selektiv ersetzt oder modifiziert werden. Zum Beispiel kann das Verfahren 100 ferner ein Bilden einer Maskenschicht (z. B. einer Photoresistschicht) auf dem Halbleitersubstrat umfassen. Der zweite Abschnitt der Oxidschicht kann an Regionen des Halbleitersubstrats, die durch die Maskenschicht unbedeckt (z. B. nicht bedeckt) sind, ersetzt oder modifiziert werden. Jegliche Abschnitte der Oxidschicht, die durch die Maskenschicht bedeckt sind, können vor einem Ersetzen oder Modifizieren, das an den zweiten Abschnitt der Oxidschicht durchgeführt wird, geschützt werden. Zum Beispiel kann zumindest ein Teil von (z. B. ein oder mehrere Abschnitte) der Oxidschicht nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht auf dem Halbleitersubstrat verbleiben. Zum Beispiel kann zumindest ein Teil der Oxidschicht auf zumindest einem Teil der Source-Region der Transistorstruktur und/oder auf zumindest einem Teil einer abschirmenden Dotierungsregion der Transistorstruktur nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht verbleiben. Die Maskenschicht kann gebildet werden, um Kurzschlüsse zwischen der Source-Region und anderen Dotierungsregionen zu vermeiden, die durch den ersetzten oder modifizierten, zweiten Abschnitt der Oxidschicht verursacht sein können, und/oder um jeglichen Einfluss ihrer Modifikation auf die Schwellenspannung des Bauelements zu vermeiden.
  • Der zweite Abschnitt der Oxidschicht (der modifiziert oder ersetzt werden soll) kann sich in einer Distanz (z. B. einer lateralen Distanz) von weniger als 10 µm (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm) von dem ersten Abschnitt der Oxidschicht befinden. Zum Beispiel kann eine Distanz zwischen dem zweiten Abschnitt der Oxidschicht und dem ersten Abschnitt der Oxidschicht weniger als 10 µm sein. Optional kann sich der zweite Abschnitt der Oxidschicht benachbart (z. B. direkt benachbart) zu dem ersten Abschnitt der Oxidschicht befinden. Zum Beispiel kann sich der zweite Abschnitt der Oxidschicht an zumindest einem Ende (z. B. einem distalen Ende oder z. B. einem lateralen Ende) des ersten Abschnitts der Oxidschicht befinden.
  • Falls die Transistorstruktur ein laterales Gate aufweist, kann sich der erste Abschnitt der Oxidschicht auf der ersten lateralen Oberfläche des Halbleitersubstrats befinden. Zusätzlich kann sich der zweite Abschnitt der Oxidschicht an (z. B. eine Distanz von weniger als 10 µm von oder z. B. direkt lateral benachbart zu) einem ersten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats und an (z. B. direkt lateral benachbart zu) einem zweiten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats befinden.
  • Falls die Transistorstruktur ein Graben-Gate aufweist, kann sich der erste Abschnitt der Oxidschicht an zumindest einer Seitenwand der Gate-Grabenstruktur und an einem Boden der Gate-Grabenstruktur befinden. Zusätzlich kann sich der zweite Abschnitt der Oxidschicht an (z. B. eine Distanz von weniger als 10 µm von oder z. B. direkt benachbart zu oder z. B. direkt auf) einem ersten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats und an (z. B. eine Distanz von weniger als 10 µm von oder z. B. direkt benachbart zu oder z. B. direkt auf) einem zweiten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats befinden. Zum Beispiel kann sich das erste laterale Ende des ersten Abschnitts der Oxidschicht an der ersten Seitenwand der Gate-Grabenstruktur befinden und das zweite laterale Ende des ersten Abschnitts der Oxidschicht kann sich an der zweiten gegenüberliegenden Seitenwand der Gate-Grabenstruktur befinden.
  • Der zweite Abschnitt der Oxidschicht, der modifiziert oder ersetzt werden soll, kann sich auf (z. B. direkt benachbart zu) zumindest einem Teil einer Source-Region der Transistorstruktur befinden. Zusätzlich oder optional kann sich der zweite Abschnitt der Oxidschicht, der modifiziert oder ersetzt werden soll, auf (z. B. direkt benachbart zu) zumindest einem Teil einer abschirmenden Dotierungsregion der Transistorstruktur befinden. Optional kann die abschirmende Dotierungsregion eine Dotierungsregion einer Diodenstruktur (z. B. auf einer Anodendotierungsregion einer Freilaufdiodenstruktur) sein.
  • Der zweite Abschnitt der Oxidschicht kann modifiziert werden durch ein Einbringen von Phosphordotierstoffen in den zweiten Abschnitt der Oxidschicht, um die Kontaminationsbarrierenschichtstruktur zu erhalten. Zum Beispiel können die Phosphordotierstoffe in den zweiten Abschnitt der Oxidschicht durch eine Plasmaabscheidung (PLAD; PLAD = plasma deposition) oder Ionenimplantation eingebracht (z. B. abgeschieden oder z. B. implantiert) werden. Zum Beispiel können die Phosphordotierstoffe in den zweiten Abschnitt der Oxidschicht unter Verwendung einer Dosis zwischen 1*1016 Dotierstoffe pro cm2 und 5*1017 Dotierstoffe pro cm2 (oder z. B. zwischen 2*1016 Dotierstoffe pro cm2 und 4*1017 Dotierstoffe pro cm2 oder z. B. zwischen 5*1016 Dotierstoffe pro cm2 und 1*1017 Dotierstoffe pro cm2) eingebracht werden. Der modifizierte zweite Abschnitt der Oxidschicht kann ähnlich sein zu einem Phosphosilicatglas (PSG; PSG = phosphosilicate glass). Nach der Phosphorimplantation oder Plasmaabscheidung kann optional ein Hochtemperaturausheilungsprozess durchgeführt werden, um eine breitere Verteilung der Phosphoratome entlang der Oxiddicke zu erhalten.
  • Zum Beispiel kann die vertikale Erstreckung der Phosphoratome zwischen 10 % und 90 % (oder z. B. zwischen 20 % und 85 % oder z. B. zwischen 30 % und 80 %) der Oxiddicke entsprechen.
  • Durch die lokale Hochdosis-Phosphorimplantation (PLAD) in das LPCVD-GOX (Gateoxid) in dem oberen Grabenbereich, kann das GOX durch getternde Atome, z. B. insbesondere Phosphor, angereichert werden und somit lokal zu einer PSG-ähnlichen Schicht. Die Implantation kann strukturiert sein (z. B. durch die Maskenschicht), um einen negativen Einfluss auf die Schwellenspannung des zu bildenden Halbleiterbauelements zu vermeiden und/oder um p-Top-zu-Source-Kurzschlüsse (oder Kurzschlüsse zwischen der Source-Region und zu einer abschirmenden Dotierungsregion und/oder zu anderen Dotierungsregionen) zu vermeiden. Die PSG-ähnlichen Schichten können verursachen, dass Kontaminationen (z. B. Alkaliionen) durch die PSG-ähnliche Schicht gegettert werden und somit unfähig werden, durch Diffusion in dem Oxid zu dem Gateoxid vorzudringen.
  • Optional oder alternativ kann der zweite Abschnitt der Oxidschicht ersetzt werden. Das Ersetzen des zweiten Abschnitts der Oxidschicht kann ein Entfernen des zweiten Abschnitts der Oxidschicht und ein Ersetzen des zweiten Abschnitts der Oxidschicht durch die Kontaminationsbarrierenschichtstruktur, die Phosphor aufweist, umfassen. Zum Beispiel kann das GOX lokal außerhalb des Grabens entfernt werden, wobei die PSG-Abscheidung unmittelbar danach stattfindet. Zum Beispiel kann der zweite Abschnitt der Oxidschicht entfernt werden und die Kontaminationsbarrierenschichtstruktur kann umgehend nach dem Entfernen des zweiten Abschnitts der Oxidschicht abgeschieden werden. Zum Beispiel steht kein In-situ-Prozess zur Verfügung.
  • Die Kontaminationsbarrierenschichtstruktur kann eine oder mehrere (z. B. zumindest eine oder z. B. eine Mehrzahl von) Kontaminationsbarrierenschichten umfassen. Zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur kann Phosphor aufweisen. Zum Beispiel kann zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur eine Phosphosilicatglas-Schicht (PSG-Schicht) umfassen. Die Verwendung von PSG kann eine gute Gettereffizienz ermöglichen. Der Phosphoranteil kann zwischen 2 % und 4 % liegen. Bei Konzentrationen über 5 % können sich zum Beispiel unerwünschte Reaktionen in Bezug auf die Ofenatmosphäre ergeben.
  • Optional kann die Kontaminationsbarrierenschichtstruktur zumindest zwei unterschiedliche Kontaminationsbarrierenschichten umfassen, die aus der Gruppe von Schichten ausgewählt werden, umfassend (oder bestehend aus) einer Phosphosilicatglas-Schicht (PSG-Schicht), einer Borophosphosilicatglas-Schicht (BPSG-Schicht; BPSG = borophosphosilicate glass) und einer Silicatglas-Schicht (SG-Schicht; SG = silicate glass). Bei Bedarf kann der Schichtstapel (z. B. die Kontaminationsbarrierenschichtstruktur) zum Beispiel zumindest zwei der folgenden Materialien umfassen: PSG, undotiertes SG und BPSG. Zum Beispiel kann die Kontaminationsbarrierenschichtstruktur einen SG-PSG-Schichtstapel oder einen SG-PSG-SG-Schichtstapel oder einen SG-PSG-BPSG-SG-Schichtstapel oder zum Beispiel einen SG-BPSG-PSG-SG-Schichtstapel umfassen. Optional kann die Kontaminationsbarrierenschichtstruktur zumindest eine PSG-Schicht umfassen.
  • Optional oder alternativ kann der zweite Abschnitt der Oxidschicht modifiziert werden durch ein Bilden von zumindest einer Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur direkt auf dem zweiten Abschnitt der Oxidschicht. Zum Beispiel kann optional eine PSG-Schicht direkt auf dem Gateoxid (z. B. auf dem zweiten Abschnitt der Oxidschicht) abgeschieden werden. Dies kann eine verbesserte Getterfähigkeit aufgrund des benachbarten PSG bereitstellen. Eine direkte Unterbrechung des Ionenpfads ist daran allerdings nicht beteiligt.
  • Die erhaltene Kontaminationsbarrierenschichtstruktur (nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht) kann sich in einer Distanz (z. B. einer lateralen Distanz) von weniger als 10 µm (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm) von dem ersten Abschnitt der Oxidschicht befinden. Optional kann sich die Kontaminationsbarrierenschichtstruktur benachbart zu dem ersten Abschnitt der Oxidschicht befinden. Zum Beispiel kann sich die erhaltene Kontaminationsbarrierenschichtstruktur in einer Distanz von weniger als 10 µm von (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm oder z. B. direkt lateral benachbart zu) einem ersten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats und in einer Distanz von weniger als 10 µm von (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm oder z. B. direkt lateral benachbart zu) einem zweiten lateralen Ende des ersten Abschnitts der Oxidschicht an der ersten lateralen Oberfläche des Halbleitersubstrats befinden.
  • Zusätzlich oder optional kann sich die Kontaminationsbarrierenschichtstruktur (lateral) entlang der Oberfläche des Halbleitersubstrats von zumindest einem Teil des Gateoxids (z. B. beginnend in einer lateralen Distanz von weniger als 10 µm oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm oder direkt an einem lateralen Ende des Gateoxids) erstrecken. Zum Beispiel kann sich zumindest ein Teil der Kontaminationsbarrierenschichtstruktur zwischen einer Gate-Elektrode und einem Source-Kontaktbereich befinden. Der Source-Kontaktbereich kann zum Beispiel ein Bereich sein, wo eine Source-Elektrode direkt benachbart zu einer Source-Region in dem Halbleitersubstrat gebildet wird. Zumindest ein Teil der Kontaminationsbarrierenschichtstruktur kann sich in einer Distanz von weniger als 10 µm von (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm oder z. B. direkt lateral benachbart zu oder z. B. direkt auf) zumindest einem Teil einer Source-Region der Transistorstruktur befinden.
  • Zusätzlich oder optional kann sich zumindest ein Teil der Kontaminationsbarrierenschichtstruktur zwischen zumindest einem lateralen Ende des Gateoxids und einer oder mehreren Intermetallschichten befinden. Zum Beispiel kann sich ein erster Abschnitt der Kontaminationsbarrierenschichtstruktur zwischen einem ersten lateralen Ende des ersten Abschnitts der Oxidschicht (z. B. dem Gateoxid) und einer oder mehreren Intermetallschichten befinden. Zusätzlich oder optional kann sich ein zweiter Abschnitt der Kontaminationsbarrierenschichtstruktur zwischen einem zweiten lateralen Ende des ersten Abschnitts der Oxidschicht (z. B. dem Gateoxid) und einer oder mehreren Intermetallschichten befinden.
  • Die erhaltene Kontaminationsbarrierenschichtstruktur kann zum Beispiel einen Phosphorgehalt von mehr als 1 % (oder z. B. mehr als 2 % oder z. B. zwischen 2 % und 5 % oder z. B. zwischen 2 % und 4 %) des Gesamtgehalts der Kontaminationsbarrierenschichtstruktur aufweisen. Optional kann jede Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur einen Phosphorgehalt von mehr als 1 % (oder z. B. mehr als 2 % oder z. B. zwischen 2 % und 5 %) aufweisen.
  • Optional kann das Verfahren 100 ferner ein Einbringen von weiteren getternden Dotierstoffe in den zweiten Abschnitt der Oxidschicht nach dem Einbringen der Phosphordotierstoffe umfassen. Die weiteren getternden Dotierstoffe können Dotierstoffe umfassen, die sich von den Phosphordotierstoffen unterscheiden (z. B. Bordotierstoffe).
  • Optional kann, wenn mehr Phosphordotierstoffe als Bordotierstoffe eingebracht werden (z. B. wenn eine Mehrheit der eingebrachten getternden Dotierstoffe Phosphordotierstoffe sind), die Kontaminationsbarrierenschichtstruktur eine negative Gesamtladung aufweisen und kann verwendet werden, um positiv geladene Verunreinigungsstoffe (z. B. Sodiumionen und/oder Kaliumionen) anzuziehen. Wenn mehr Bordotierstoffe als Phosphordotierstoffe eingebracht werden (z. B. wenn eine Mehrheit der eingebrachten getternden Dotierstoffe Bordotierstoffe sind), kann die Kontaminationsbarrierenschichtstruktur optional eine Positiv-Negativ-Gesamtladung aufweisen und kann verwendet werden, um negativ geladene Verunreinigungsstoffe anzuziehen.
  • Das Verfahren 100 kann ferner ein Bilden der Gate-Elektrode der Graben-Gate-Transistorstruktur umfassen. Die Gate-Elektrode der Graben-Gate-Transistorstruktur kann sich in (z. B. innerhalb oder z. B. zumindest teilweise innerhalb) der Gate-Grabenstruktur befinden (oder in derselben gebildet sein). Der erste Abschnitt der Oxidschicht kann sich zum Beispiel benachbart zu der Source-Region und zu der Body-Region der Transistorstruktur an der zumindest einen Seitenwand der Gate-Grabenstruktur befinden. Der erste Abschnitt der Oxidschicht bildet das Gateoxid der Transistorstruktur an zumindest einer Seitenwand der Gate-Grabenstruktur. Zum Beispiel kann sich der erste Abschnitt der Oxidschicht zwischen zumindest der Body-Region der Transistorstruktur und der Gate-Elektrode befinden.
  • Die Gate-Elektrode der Transistorstruktur kann zum Beispiel vor dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht gebildet werden. Die Gate-Elektrode kann zum Beispiel auf dem ersten Abschnitt der Oxidschicht gebildet (z. B. abgeschieden und strukturiert) werden. Da die Gate-Elektrode der Transistorstruktur vor dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht gebildet wird, kann die Gate-Elektrode den ersten Abschnitt der Oxidschicht vor einem Ersetzen oder Modifizieren während des Ersetzens oder Modifizierens des zweiten Abschnitts der Oxidschicht schützen oder maskieren. Alternativ oder optional kann die Gate-Elektrode der Transistorstruktur nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht gebildet werden. Zum Beispiel kann eine temporäre Maskenschicht auf dem ersten Abschnitt der Oxidschicht gebildet werden, die den ersten Abschnitt der Oxidschicht vor einem Ersetzen oder Modifizieren während des Ersetzens oder Modifizierens des zweiten Abschnitts der Oxidschicht schützt oder maskiert. Nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht kann die temporäre Maskenschicht entfernt werden und die Gate-Elektrode kann auf dem ersten Abschnitt der Oxidschicht gebildet (z. B. abgeschieden und strukturiert) werden.
  • Das Verfahren 100 kann ferner ein Bilden einer oder mehrerer Intermetallschichten nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht umfassen, um die Kontaminationsbarrierenschichtstruktur zu erhalten. Zumindest ein Teil einer Intermetallschicht kann zum Beispiel über (oder z. B. direkt auf) der Kontaminationsbarrierenschichtstruktur gebildet werden. Zusätzlich können zum Beispiel die eine oder die mehreren Intermetallschichten über der Gate-Elektrode, der Kontaminationsbarrierenschichtstruktur, der Source-Region und/oder einer Gate-Anschlussflächenstruktur gebildet werden. Die eine oder die mehreren Intermetallschichten können Intermetalldielektrikum-Schichten (INID-Schichten, IMD = inter-metal dielectric) sein. Zum Beispiel können die eine oder die mehreren Intermetallschichten elektrisch isolierende Schichten sein. Optional können die eine oder die mehreren Intermetallschichten BPSG-, SG- oder PSG-Material umfassen. Zum Beispiel können die eine oder die mehreren Intermetallschichten BPSG-, SG- und/oder PSG-Schichten sein.
  • Das Verfahren 100 kann ferner ein Bilden einer oder mehrerer Elektrodenschichten (z. B. einer Source-Elektrodenschicht oder z. B. einer Drain-Elektrodenschicht) nach dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht umfassen, um die Kontaminationsbarrierenschichtstruktur zu erhalten. Die eine oder die mehreren Elektrodenschichten können zum Beispiel über der Gate-Elektrode und der Kontaminationsbarrierenschichtstruktur gebildet werden. Optional können die eine oder die mehreren Elektrodenschichten zum Beispiel auf zumindest einer Intermetallschicht gebildet werden.
  • Das Verfahren 100 erreicht eine höhere Robustheit des Gateoxids (GOX) gegenüber Alkalimetallen und Erdalkalimetallen durch lokales Unterbrechen von Oxiden, die mit dem Gateoxid in Kontakt sind, durch eine Implementierung von getterfähigen Oxiden (PSG, BPSG). Nach der Herstellung des GOX (z. B. der Gateoxid-Schicht) und falls nötig des Poly-Gates (Elektrode) und seiner Strukturierung wird das GOX durch getternde Atome, insbesondere eine Phosphordotierung, in dem Bereich benachbart zu dem Gate-Graben unter Verwendung von PLAD oder auch unter Verwendung einer Ionenimplantation angereichert. Optional können zusätzlich andere Atome (z. B. Bor) ebenfalls implantiert werden. Lange Implantationszeiten können aufgrund der erforderlichen hohen Dosis notwendig sein. Die angezielte P-Implantationsdosis kann in dem Bereich zwischen 1,0*1016 pro cm2 und 5,0*1017 pro cm2 liegen. Optional kann nach dem Einführen der getternden Atome auch ein Ausheilungsschritt durchgeführt werden, der eine vertikale Verbreiterung des Implantationsprofils bedingt. In dieser Hinsicht ist der Zweck der strukturierten Implantation, zum Beispiel p-Top-zu-Source-Kurzschlüsse (z. B. in einem SiC-TMOSFET) oder Gate-zu-Source-Kurzschlüsse oder jeglichen negativen Einfluss der implantierten Atome auf die Schwellenspannung zu vermeiden.
  • Alternativ kann das Oxid zwischen den Gräben und/oder den Zellen durch ein maskiertes Ätzen unterbrochen werden, um ein Ausbreiten der Kontamination zu verhindern. Unmittelbar nach dieser Strukturierung werden ein PSG und/oder einer der obigen Schichtstapel auf der auf diese Weise erzeugten Unterbrechung des Oxids abgeschieden.
  • Das Verfahren 100 kann ferner komplexe Herstellungsprozesse vermeiden oder reduzieren, z. B. durch ein Aufteilen der Halbleiterherstellung in FEOL (Front-End-Of-Line) und BEOL (Back-End-Of-Line), wobei wiederkehrende Kontaminationsanalysen in beiden Bereichen den Zweck haben, Probleme frühzeitig zu identifizieren. Zusätzlich oder optional kann das Verfahren 100 ein Identifizieren der Quelle der Kontamination vermeiden oder reduzieren und somit ein Finden von Abstellmaßnahmen, was zeitaufwändig und teuer sein kann. Zusätzlich oder optional kann das Verfahren 100 ein erforderliches Durchführen elektrischer Tests in Bezug auf die zeitliche Variabilität der V_TH vermeiden oder reduzieren, die die Testdauer pro Bauelement und somit die Testkosten erhöhen.
  • Das Verfahren 100 kann zum Bilden eines SiC-Graben-MOSFET-Halbleiterbauelements oder von Halbleiterbauelementen basierend auf anderen Materialien, z. B. Si, verwendet werden. Optional kann das Verfahren 100 verwendet werden zum Bilden von IGBTs und zum Beispiel Kompensations-MOSFETs. Zum Beispiel kann die Transistorstruktur eine Metall-Oxid-Halbleiter-Feldeffekttransistorstruktur (MOSFET-Struktur) oder zum Beispiel eine Bipolartransistorstruktur mit isoliertem Gate (IGBT-Struktur) sein. Zum Beispiel können sich die Beispiele auf SiC-Halbleiterschaltungen (z. B. SiC-MOS-Transistoren, SiC-Kompensationstransistoren, SiC-MOSFETs, SiC-Kompensations-MOSFETs) beziehen.
  • Jede MOSFET-Struktur oder IGBT-Struktur kann eine Source- oder Emitter-Region mit einem ersten Leitfähigkeitstyp (z. B. n+-dotiert), eine Body-Region mit einem zweiten Leitfähigkeitstyp (z. B. p-Typ-dotiert) und eine Drift-Region (z. B. n-Typ-dotiert) umfassen, die sich benachbart zu einem Transistor-Gate oder einer Transistor-Gate-Grabenstruktur befinden.
  • Falls die Transistorstruktur eine MOSFET-Struktur ist, kann sich die Drift-Region der MOSFET-Struktur zwischen einer Body-Region der MOSFET-Struktur und einer Drain-Region der MOSFET-Struktur befinden, die sich an einer zweiten lateralen Seite (z. B. einer Rückoberfläche) des Halbleitersubstrats befindet. Die Drain-Region der MOSFET-Struktur kann zum Beispiel den ersten Leitfähigkeitstyp (z. B. n+-dotiert) aufweisen.
  • Falls die Transistorstruktur eine IGBT-Struktur ist, kann sich die Drift-Region der IGBT-Struktur zwischen einer Body-Region der IGBT-Struktur und eine Kollektor-Region der IGBT-Struktur befinden, die sich an der zweiten lateralen Seite (z. B. einer Rückoberfläche) des Halbleitersubstrats befindet. Die Kollektorregion der IGBT-Struktur kann den zweiten Leitfähigkeitstyp (z. B. p+-dotiert) aufweisen. Optional kann sich eine Feldstopp-Region, die den ersten Leitfähigkeitstyp (z. B. n+-dotiert) aufweist und höher dotiert ist als die Drift-Region, zwischen der Drift-Region und der Kollektor-Region der IGBT-Struktur befinden.
  • Das Halbleitersubstrat kann ein auf Silizium basierendes Halbleitersubstrat sein. Optional kann das Halbleitersubstrat ein Czochralski-aufgewachsenes Halbleiter-(Silizium-)Substrat oder ein Fließzonen- (Float-Zone-) Halbleiter-(Silizium-)Substrat sein. Optional oder alternativ kann das Halbleitersubstrat ein Halbleitersubstrat mit Breitbandabstand mit einem Bandabstand größer als der Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein.
  • Eine erste laterale Oberfläche oder Vorderoberfläche des Halbleitersubstrats kann eine Oberfläche des Halbleitersubstrats in Richtung von Metallschichten, Isolierungsschichten und/oder Passivierungsschichten oben auf der Oberfläche des Substrats oder einer Oberfläche einer dieser Schichten sein. Zum Beispiel kann eine Halbleitersubstratvorderseite die Seite sein, an der aktive Elemente des Chips gebildet werden. Bei einem Leistungshalbleiterchip kann eine Chipvorderseite zum Beispiel eine Seite des Chips sein, an der eine Source-Region und eine Gate-Region gebildet werden, und eine Chiprückseite kann eine Seite des Chips sein, an der eine Drain-Region gebildet wird. Zum Beispiel können sich mehr komplexe Strukturen an der Chipvorderseite als an der Chiprückseite befinden. Bei einer Source-Down-Konfiguration können sich zum Beispiel eine Source-Region und Gate-Region an der Rückseite des Chips befinden und die Drain-Region kann sich an der Vorderseite des Chips befinden.
  • Eine laterale Oberfläche des Halbleitersubstrats kann eine im Wesentlichen ebenflächige Ebene sein (z. B. unter Vernachlässigung einer Unebenheit der Halbleiterstruktur aufgrund des Herstellungsprozesses und von Gräben). Zum Beispiel kann die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats mehr als 100 Mal (oder mehr als 1000 Mal oder mehr als 10000 Mal) größer sein als eine maximale Höhe von Strukturen auf der Hauptoberfläche. Im Vergleich zu einem prinzipiell vertikalen Rand (der sich z. B. aus einem Trennen des Substrats des Chips von anderen ergibt) des Halbleitersubstrats kann die laterale Oberfläche eine prinzipiell horizontale Oberfläche sein, die sich lateral erstreckt. Die laterale Abmessung der lateralen Oberfläche des Halbleitersubstrats kann zum Beispiel mehr als 100 Mal (oder mehr als 1000 Mal oder mehr als 10000 Mal) größer sein als ein prinzipiell vertikaler Rand des Halbleitersubstrats.
  • Eine vertikale Richtung kann zum Beispiel eine Richtung orthogonal (oder perpendikulär) zu der lateralen Oberfläche des Halbleitersubstrats sein.
  • Eine Region, die den ersten Leitfähigkeitstyp aufweist, kann eine p-Typ-dotierte Region (z. B. verursacht durch ein Einbringen von Aluminiumionen oder Borionen) oder eine n-Typ-dotierte Region (z. B. verursacht durch ein Einbringen von Stickstoffionen, Phosphorionen oder Arsenionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte, n-Typ-dotierte Region oder p-Typ-dotierte Region an. Anders ausgedrückt, der erste Leitfähigkeitstyp kann eine n-Typ-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine p-Typ-Dotierung anzeigen, oder umgekehrt.
  • 2A bis 2C zeigen schematische Darstellungen eines Verfahrens zum Bilden eines Halbleiterbauelements 200 gemäß einem Ausführungsbeispiel. Das zu bildende Halbleiterbauelement 200 kann zum Beispiel eine Graben-Gate-MOSFET-Transistorstruktur (z. B. ein SiC-Graben-MOSFET der -TMOSFET) sein.
  • 2A zeigt eine schematische Darstellung eines Halbleiterbauelements 200, das gebildet werden soll, nach einem Strukturieren einer Gate-Elektrode 201 und/oder einer Gate-Anschlussflächenstruktur 216 des Halbleiterbauelements 200. Zum Beispiel zeigt 2A ein Halbleiterbauelement 200 mit einer TMOSFET-Struktur, die eine Gate-Anschlussfläche und einen Graben umfasst.
  • Optional kann das zu bildende Halbleiterbauelement 200 die Gate-Elektrode 201 der Graben-Gate-Transistorstruktur umfassen, die sich in (z. B. innerhalb oder z. B. zumindest teilweise innerhalb) einer Gate-Grabenstruktur befindet. Die Gate-Grabenstruktur kann sich im Wesentlichen vertikal in das Halbleitersubstrat 202 von der ersten (vorderen) lateralen Oberfläche 203 des Halbleitersubstrats 202 erstrecken.
  • Optional kann das zu bildende Halbleiterbauelement 200 eine Source-Region 204 der Transistorstruktur umfassen, die sich in dem Halbleitersubstrat 202 befindet. Die Source-Region 204 kann sich direkt an der ersten lateralen Oberfläche 203 des Halbleitersubstrats befinden. Zumindest ein Teil der Source-Region 204 der Transistorstruktur kann sich an der ersten Seitenwand 208 der Gate-Grabenstruktur befinden.
  • Die Source-Region 204 kann zum Beispiel eine Dotierung des ersten Leitfähigkeitstyps (z. B. eine n+-Typ-Dotierung) aufweisen. Die Source-Region 204 kann zum Beispiel eine durchschnittliche Dotierungskonzentration von zumindest 1×1017 Dotierstoffe pro cm3 (oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1020 Dotierstoffe pro cm3 oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1019 Dotierstoffe pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über die Source-Region 204 sein.
  • Optional kann das zu bildende Halbleiterbauelement 200 ferner eine Body-Region 205 der Transistorstruktur umfassen, die sich in dem Halbleitersubstrat 202 befindet. Die Body-Region 205 der Transistorstruktur kann sich direkt benachbart zu (z. B. direkt unter) der Source-Region 204 der Transistorstruktur befinden. Zum Beispiel kann sich die Body-Region 205 der Transistorstruktur tiefer in dem Halbleitersubstrat 202 befinden als die Source-Region 204 der Transistorstruktur. Zumindest ein Teil der Body-Region 205 der Transistorstruktur kann sich an der ersten Seitenwand 208 der Gate-Grabenstruktur befinden.
  • Die Body-Region 205 kann zum Beispiel eine Dotierung des zweiten Leitfähigkeitstyps (z. B. eine p-Typ-Dotierung) aufweisen. Die Body-Region 205 kann zum Beispiel eine durchschnittliche Dotierungskonzentration zwischen 5×1016 Dotierstoffatome pro cm3 und 1×1019 Dotierstoffatome pro cm3 (oder z. B. zwischen 2×1017 Dotierstoffatome pro cm3 und 1×1018 Dotierstoffatome pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über die Body-Region 205 sein.
  • Optional kann das zu bildende Halbleiterbauelement 200 ferner eine abschirmende Dotierungsregion umfassen, die sich in dem Halbleitersubstrat 202 befindet. Die abschirmende Dotierungsregion kann sich benachbart zu der Gate-Grabenstruktur befinden. Zum Beispiel kann die abschirmende Dotierungsregion eine Dotierung des zweiten Leitfähigkeitstyps (z. B. eine p-Typ-Dotierung) aufweisen.
  • Ein erster Abschnitt 209 der abschirmenden Dotierungsregion kann sich zum Beispiel benachbart zu zumindest einem Teil der ersten Seitenwand 208 der Gate-Grabenstruktur und zumindest einem Teil eines Bodens 211 der Gate-Grabenstruktur befinden. Der erste Abschnitt 209 der abschirmenden Dotierungsregion kann sich unter der Body-Region 205 der Transistorstruktur an der ersten Seitenwand 208 der Gate-Grabenstruktur befinden.
  • Der erste Abschnitt 209 der abschirmenden Dotierungsregion kann zum Beispiel eine Dotierung des zweiten Leitfähigkeitstyps (z. B. eine p-Typ-Dotierung) aufweisen. Der erste Abschnitt 209 der abschirmenden Dotierungsregion kann eine durchschnittliche Dotierungskonzentration von mehr als 1×1016 Dotierstoffatome pro cm3 (oder z. B. mehr als 1×1017 Dotierstoffatome pro cm3 oder z.B. mehr als 1×1018 Dotierstoffatome pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über den ersten Abschnitt 209 der abschirmenden Dotierungsregion sein.
  • Der erste Abschnitt 209 der abschirmenden Dotierungsregion kann zum Beispiel in einem Siliziumcarbid-IGBT-Halbleiterbauelement 200 implementiert sein. Allerdings kann bei einem Silizium-IGBT-Halbleiterbauelement 200 (das eine geringe Durchbruchfeldstärke und/oder eine geringere Sperrspannung aufweisen kann als ein Siliziumcarbid-IGBT-Halbleiterbauelement 200) zum Beispiel der erste Abschnitt 209 der abschirmenden Dotierungsregion weggelassen werden.
  • Ein zweiter Abschnitt 212 der abschirmenden Dotierungsregion (z. B. ein p+-Top-Abschnitt) kann sich zum Beispiel benachbart zu zumindest einem Teil der zweiten Seitenwand 213 der Gate-Grabenstruktur und zumindest einem Teil des Bodens 211 der Gate-Grabenstruktur befinden. Zumindest ein Teil des zweiten Abschnitts 212 der abschirmenden Dotierungsregion kann sich benachbart zu dem ersten Abschnitt 209 der abschirmenden Dotierungsregion befinden. Zum Beispiel kann zumindest ein Teil des ersten Abschnitts 209 der abschirmenden Dotierungsregion um einen Boden und/oder eine Seite des zweiten Abschnitts 212 der abschirmenden Dotierungsregion herum gebildet sein. Optional kann der zweite Abschnitt 212 der abschirmenden Dotierungsregion eine Dotierungsregion einer Diodenstruktur (z. B. einer Freilaufdiodenstruktur) des Halbleiterbauelements sein (oder zumindest einen Teil einer selben bilden).
  • Der zweite Abschnitt 212 der abschirmenden Dotierungsregion kann zum Beispiel eine Dotierung des zweiten Leitfähigkeitstyps (z. B. eine p-Typ-Dotierung) aufweisen. Der zweite Abschnitt 212 der abschirmenden Dotierungsregion kann eine durchschnittliche Dotierungskonzentration aufweisen, die größer ist als eine durchschnittliche Dotierungskonzentration des ersten Abschnitts 209 der abschirmenden Dotierungsregion. Zum Beispiel kann der zweite Abschnitt 212 der abschirmenden Dotierungsregion eine durchschnittliche Dotierungskonzentration von mehr als 1×1017 Dotierstoffatome pro cm3 (oder z.B. mehr als 1×1018 Dotierstoffatome pro cm3 oder z.B. mehr als 1×1019 Dotierstoffatome pro cm3) aufweisen. Zum Beispiel kann die durchschnittliche Dotierungskonzentration eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über den zweiten Abschnitt 212 der abschirmenden Dotierungsregion sein.
  • Optional kann das zu bildende Halbleiterbauelement 200 ferner eine Drift-Region der Transistorstruktur umfassen, die sich in dem Halbleitersubstrat 202 befindet. Die Drift-Region kann zum Beispiel eine Dotierung des ersten Leitfähigkeitstyps (z. B. eine n-Typ-Dotierung) aufweisen.
  • Die Drift-Region der Transistorstruktur kann einen Zwischen-Drift-Abschnitt (n2) 207 umfassen, der die Dotierung des ersten Leitfähigkeitstyps aufweist. Zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region kann sich benachbart zu (z. B. direkt benachbart zu oder z. B. unter) der Body-Region 205 der Transistorstruktur befinden. Zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region kann sich zum Beispiel lateral benachbart zu dem ersten Abschnitt 209 der abschirmenden Dotierungsregion befinden. Zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region kann sich lateral zwischen benachbarten ersten Abschnitten 209 der abschirmenden Dotierungsregion befinden. Zusätzlich oder optional kann sich zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region benachbart zu einem Boden des (z. B. unter dem) ersten Abschnitts 209 der abschirmenden Dotierungsregion befinden. Zusätzlich oder optional kann sich zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region vertikal benachbart zu der Body-Region 205 der Transistorstruktur an der ersten Seitenwand 208 der Gate-Grabenstruktur befinden. Zum Beispiel kann sich die Body-Region 205 zwischen zumindest einem Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region und der Source-Region 204 an der ersten Seitenwand 208 der Gate-Grabenstruktur befinden. Zusätzlich oder optional kann sich zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region vertikal zwischen der Body-Region 205 der Transistorstruktur und dem ersten Abschnitt 209 der abschirmenden Dotierungsregion befinden. Der Zwischen-Drift-Abschnitt 207 der Drift-Region kann zum Beispiel eine durchschnittliche Dotierungskonzentration von zumindest 1×1017 Dotierstoffe pro cm3 (oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1019 Dotierstoffe pro cm3 oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1018 Dotierstoffe pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über den Zwischen-Drift-Abschnitt 207 der Drift-Region sein.
  • Die Drift-Region der Transistorstruktur kann einen Drift-Zonen-Abschnitt 206 umfassen, der die Dotierung des ersten Leitfähigkeitstyps aufweist. Zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region kann sich zwischen dem Drift-Zonen-Abschnitt 206 der Drift-Region und der Body-Region 205 der Transistorstruktur befinden. Zusätzlich oder optional kann sich zumindest ein Teil des Zwischen-Drift-Abschnitts 207 der Drift-Region zwischen dem Drift-Zonen-Abschnitt 206 der Drift-Region und dem ersten Abschnitt 209 der abschirmenden Dotierungsregion befinden. Der Drift-Zonen-Abschnitt 206 der Drift-Region der Transistorstruktur kann sich zwischen einer Drain-Region der Transistorstruktur und dem Zwischen-Drift-Abschnitt 207 der Drift-Region befinden.
  • Der Drift-Zonen-Abschnitt 206 der Drift-Region kann eine durchschnittliche Dotierungskonzentration geringer als der Zwischen-Drift-Abschnitt 207 der Drift-Region aufweisen. Der Drift-Zonen-Abschnitt 206 der Drift-Region kann zum Beispiel eine durchschnittliche Dotierungskonzentration von zumindest 1×1017 Dotierstoffe pro cm3 (oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1019 Dotierstoffe pro cm3 oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1018 Dotierstoffe pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über den Drift-Zonen-Abschnitt 206 der Drift-Region sein.
  • Optional kann das zu bildende Halbleiterbauelement 200 ferner die Drain-Region der Transistorstruktur umfassen, die sich an einer zweiten (hinteren) lateralen Oberfläche des Halbleitersubstrats befindet. Die Drain-Region kann zum Beispiel eine Dotierung des ersten Leitfähigkeitstyps (z. B. eine n+-Typ-Dotierung) aufweisen. Die Drain-Region kann zum Beispiel eine durchschnittliche Dotierungskonzentration von zumindest 1×1017 Dotierstoffe pro cm3 (oder z. B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1019 Dotierstoffe pro cm3 oder z.B. zwischen 1×1017 Dotierstoffe pro cm3 und 1×1018 Dotierstoffe pro cm3) aufweisen. Die durchschnittliche Dotierungskonzentration kann zum Beispiel eine gemessene Anzahl von Dotierstoffen pro Volumen gemittelt über die Drain-Region sein.
  • Das Verfahren kann ein Bilden der Dotierungsregionen der Transistorstruktur (z. B. der Source-Region 204, der Body-Region 205 und der Drift-Region 206, 207) vor einem Bilden der Oxidschicht 214 auf dem Halbleitersubstrat 202 umfassen. Zusätzlich oder optional kann das Verfahren ein Bilden anderer Dotierungsregionen des Halbleiterbauelements (z. B. des ersten Abschnitts 209 der abschirmenden Dotierungsregion und/oder des zweiten Abschnitts 212 der abschirmenden Dotierungsregion) vor dem Bilden der Oxidschicht 214 auf dem Halbleitersubstrat 202 umfassen.
  • Das Verfahren umfasst das Bilden der Oxidschicht 214 auf dem Halbleitersubstrat 202. Zum Beispiel kann die Oxidschicht 214 auf der ersten lateralen Oberfläche 203 des Halbleitersubstrats 202 gebildet werden. Zumindest ein Teil der Oxidschicht kann auf der Source-Region 204 der Transistorstruktur und auf dem zweiten Abschnitt 212 der abschirmenden Dotierungsregion an der ersten lateralen Oberfläche 203 des Halbleitersubstrats 202 gebildet werden. Der erste Abschnitt 215 der Oxidschicht 214 kann an (oder auf) den Seitenwänden 208, 213 und an (oder auf) einem Boden der Gate-Grabenstruktur gebildet werden. Zum Beispiel bildet der erste Abschnitt 215 der Oxidschicht 214 ein Gateoxid einer Transistorstruktur.
  • Das Verfahren kann ferner ein Bilden einer Gate-(Polysilizium-)Schicht auf der Oxidschicht 214 und ein Bilden einer Gate-Maskenschicht 217 (z. B. einer Photoresistschicht) nach dem Bilden der Gate-Schicht umfassen. Die gebildete Gate-Maskenschicht kann zum Beispiel ein selektives Strukturieren (z. B. Polysiliziumstrukturieren oder z. B. Entfernen) der Gate-Schicht erlauben, um die Gate-Elektrode 201 und/oder die Gate-Anschlussflächenstruktur 216 zu bilden.
  • Nach dem Strukturieren der Gate-Schicht können die Gate-Anschlussflächenstruktur 216 und/oder die Gate-Elektrode 201 auf zumindest einem Teil der Oxidschicht 214 erhalten werden (oder verbleiben). Das zu bildende Halbleiterbauelement 200 kann somit die Gate-Anschlussflächenstruktur 216 umfassen, die auf zumindest einem Teil der Oxidschicht 214 gebildet wird. Zum Beispiel kann die Gate-Anschlussflächenstruktur 216 auf zumindest einem Teil der Oxidschicht 214 gebildet werden, der sich benachbart zu (oder z. B. direkt auf) einem Abschnitt (z. B. dem zweiten Abschnitt 212) der abschirmenden Dotierungsregion befindet.
  • 2B zeigt eine schematische Darstellung des Halbleiterbauelements 200, das gebildet werden soll, nach dem Strukturieren der Gate-Schicht (z. B. nach dem Bilden der Gate-Elektrode 201 und der Gate-Anschlussflächenstruktur 216). Zum Beispiel zeigt 2B eine Resistmaske 218 für eine Plasmaabscheidung (PLAD). Die Resistmaske 218 bedeckt zum Beispiel Teile des p-Top und der n-Source.
  • Nach dem (oder folgend auf das) Poly-Strukturieren der Gate-Schicht kann die Gate-Maskenschicht 217 entfernt werden. Zusätzlich oder optional kann eine weitere Maskenschicht 218 (z. B. eine Resistmaske) gebildet werden, die Teile des p+-Top-Abschnitts 212 und einen Teil der Source-Region 204 bedeckt. Zum Beispiel kann das Verfahren ein Bilden der Maskenschicht 218 auf zumindest einem Teil der Source-Region 204 der Transistorstruktur und auf der Gate-Anschlussflächenstruktur 216 umfassen. Somit kann die Maskenschicht 218 zumindest einen Teil einer abschirmenden Dotierungsregion einer Transistorstruktur (z. B. einen zweiten Abschnitt 212 einer abschirmenden Dotierungsregion einer benachbarten Transistorstruktur) bedecken.
  • Zusätzlich oder optional kann die Maskenschicht 218 die Gate-Anschlussflächenstruktur 216 und zumindest einen zweiten Abschnitt der Source-Region 204 der Transistorstruktur bedecken. Der zweite Abschnitt der Source-Region 204 kann sich zum Beispiel ferner von dem ersten Abschnitt 215 der Oxidschicht befinden als ein erster Abschnitt der Source-Region 204.
  • Zusätzlich kann der erste Abschnitt der Source-Region 204 direkt benachbart zu der ersten Seitenwand 208 (und/oder direkt benachbart zu dem ersten Abschnitt 215 der Oxidschicht an der ersten Seitenwand 208) durch die Maskenschicht 218 unbedeckt (z. B. nicht bedeckt) sein. Zusätzlich kann zumindest ein Teil der abschirmenden Dotierungsregion (z. B. zumindest ein Teil des zweiten Abschnitts 212 der abschirmenden Dotierungsregion) direkt benachbart zu der zweiten Seitenwand 213 (und/oder direkt benachbart zu dem ersten Abschnitt 215 der Oxidschicht an der zweiten Seitenwand 213) durch die Maskenschicht 218 unbedeckt (z. B. nicht bedeckt) sein. Somit kann der zweite Abschnitt 219 der Oxidschicht 214, der sich auf dem ersten Abschnitt der Source-Region 204 direkt benachbart zu der ersten Seitenwand 208 (oder direkt benachbart zu dem ersten Abschnitt 215 der Oxidschicht an der ersten Seitenwand 208) befindet, durch die Maskenschicht 218 unbedeckt (z. B. nicht bedeckt) sein. Zusätzlich kann der zweite Abschnitt 219 der Oxidschicht 214, der sich auf zumindest einem Teil der abschirmenden Dotierungsregion (z. B. zumindest einem Teil des zweiten Abschnitts 212 der abschirmenden Dotierungsregion) direkt benachbart zu der zweiten Seitenwand 213 (oder direkt benachbart zu dem ersten Abschnitt 215 der Oxidschicht an der zweiten Seitenwand 213) befinden, durch die Maskenschicht 218 unbedeckt (z. B. nicht bedeckt) sein.
  • Der zweite Abschnitt 219 der Oxidschicht 214 kann an Regionen des Halbleitersubstrats 202, die durch die Maskenschicht unbedeckt (z. B. nicht bedeckt oder unmaskiert) sind, ersetzt oder modifiziert werden. Jegliche Abschnitte der Oxidschicht, die durch die Maskenschicht bedeckt (oder maskiert) sind, können vor einem Ersetzen oder Modifizieren geschützt werden, was an dem zweiten Abschnitt 219 der Oxidschicht durchgeführt wird.
  • Optional kann der zweite Abschnitt 219 der Oxidschicht 214 durch ein Einbringen 222 von Phosphordotierstoffen in den zweiten Abschnitt 219 der Oxidschicht 214 durch eine Plasmaabscheidung (PLAD) oder Ionenimplantation modifiziert werden, um die Kontaminationsbarrierenschichtstruktur 221 zu erhalten. Dem Bilden der Resistmaskenschicht 218 kann die Plasmadotierung (oder Ionenimplantation) mit Phosphor, nach dem Bilden der Resistmaskenschicht 218, folgen. Nach dem Entfernen der Resistmaskenbeschichtung kann die sich ergebende Struktur weiter bearbeitet werden.
  • Optional oder alternativ kann der zweite Abschnitt 219 der Oxidschicht 214 durch ein Entfernen des zweiten Abschnitts 219 der Oxidschicht 214 und ein Ersetzen des zweiten Abschnitts 219 der Oxidschicht 214 durch die Kontaminationsbarrierenschichtstruktur 221, die Phosphor aufweist, ersetzt werden. Zum Beispiel kann der zweite Abschnitt 219 der Oxidschicht 214 durch einen trockenchemischen Prozess über die Resistmaske entfernt werden. Nach dem Entfernen der Resistmaske kann das PSG (die Kontaminationsbarrierenschichtstruktur 221) abgeschieden werden.
  • Optional oder alternativ kann der zweite Abschnitt 219 der Oxidschicht 214 durch ein Bilden von zumindest einer Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur 221 direkt auf dem zweiten Abschnitt 219 der Oxidschicht 214 modifiziert werden.
  • Optional oder alternativ kann es anstelle des Entfernens der Gate-Maskenschicht 217 und des Bildens der weiteren Maskenschicht 218 vor dem Modifizieren oder Ersetzen des zweiten Abschnitts 219 der Oxidschicht 214 möglich sein, das Bilden der weiteren Maskenschicht 218 wegzulassen. Somit kann die Gate-Maskenschicht 217 für das selektive Modifizieren oder Ersetzen der Oxidschicht 214 an dem zweiten Abschnitt 219 der Oxidschicht 214 verwendet werden.
  • 2C zeigt eine schematische Darstellung des Halbleiterbauelements 200, das gebildet werden soll, nach dem Ersetzen oder Modifizieren des zweiten Abschnitts (219 wie in 2B gezeigt) der Oxidschicht 214, um die Kontaminationsbarrierenschichtstruktur 221 zu erhalten, die Phosphor aufweist. Die Kontaminationsbarrierenschichtstruktur 221 kann erhalten werden durch ein Ersetzen oder Modifizieren des zweiten Abschnitts 219 der Oxidschicht 214 gemäß einem oder mehreren der in Verbindung mit 1 und 2A bis 2B beschriebenen Prozesse. Die sich ergebenden Kontaminationsbarrierenschichten der Kontaminationsbarrierenschichtstruktur 221 (z. B. die PSG-Schicht) kann einen Abschirmeffekt in Bezug auf das GOX in dem Graben haben und kann ferner das GOX (oder Oxidschicht) zwischen benachbarten Gräben unterbrechen.
  • Die Beispiele hierin haben das Bilden einer Kontaminationsbarrierenschichtstruktur 221 zum Schützen eines Gateoxids vor Verunreinigungsstoffen beschrieben. Es versteht sich allerdings, dass die Beispiele hierin zusätzlich oder alternativ zum Schützen von anderen Oxiden des Halbleiterbauelements verwendet werden können. Zum Beispiel können ähnliche Maßnahmen auch in der Randregion des Bauelements bereitgestellt sein, um die in der Randregion vorhandenen Oxide vor Kontamination zu schützen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in jeder von 2A bis 2C gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1) oder nachstehend (z. B. 3) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 3 zeigt eine schematische Darstellung eines Halbleiterbauelements 300 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 300 umfasst eine Kontaminationsbarrierenschichtstruktur 221, die sich direkt an einer Oberfläche 203 eines Halbleitersubstrats 202 befindet. Die Kontaminationsbarrierenschichtstruktur 221 befindet sich in einer Distanz von weniger als 10 µm von einem Gateoxid 215 einer Transistorstruktur. Die Kontaminationsbarrierenschichtstruktur weist einen Phosphorgehalt von mehr als 1 % auf.
  • Da sich die Kontaminationsbarrierenschichtstruktur 221 direkt an einer Oberfläche 203 eines Halbleitersubstrats 202 und in einer Distanz von weniger als 10 µm von einem Gateoxid 215 einer Transistorstruktur befindet, kann die Kontaminationsbarrierenschichtstruktur eine Getterstruktur bereitstellen und/oder eine Gettereffizienz von Verunreinigungsstoffen verbessern. Zum Beispiel kann eine hohe Robustheit des Gateoxids 215 gegenüber Alkalimetallen und/oder Erdalkalimetallen durch die Kontaminationsbarrierenschichtstruktur 221 bereitgestellt sein. Die Kontaminationsbarrierenschichtstruktur 221 kann einen Abschirmeffekt für das Gateoxid 215 bereitstellen und kann ferner einen Ionenpfad zu dem Gateoxid 215 oder einen Ionenpfad durch eine Oxidschicht zwischen benachbarten Gates unterbrechen.
  • Das Halbleiterbauelement 300 kann ein oder mehrere oder alle der Merkmale des Halbleiterbauelements aufweisen, das gemäß dem in Verbindung mit 1 bis 2C beschriebenen Verfahren gebildet werden soll.
  • Die Kontaminationsbarrierenschichtstruktur 221 befindet sich direkt an einer Oberfläche 203 eines Halbleitersubstrats 202. Zum Beispiel kann sich die Kontaminationsbarrierenschichtstruktur 221 direkt benachbart zu der Oberfläche 203 des Halbleitersubstrats 202 befinden. Zum Beispiel befinden sich keine Zwischenschichten zwischen der Kontaminationsbarrierenschichtstruktur 221 und der Oberfläche 203 des Halbleitersubstrats.
  • Die Kontaminationsbarrierenschichtstruktur 221 befindet sich in einer Distanz von weniger als 10 µm (oder z. B. weniger als 5 µm oder z. B. weniger als 3 µm oder z. B. weniger als 1 µm oder z. B. weniger als 500 nm oder z. B. weniger als 50 nm) von einem Gateoxid 215 einer Transistorstruktur. Optional kann sich die Kontaminationsbarrierenschichtstruktur benachbart (z. B. direkt benachbart) zu dem Gateoxid 215 der Transistorstruktur befinden. Zum Beispiel kann sich die Kontaminationsbarrierenschichtstruktur 221 benachbart zu einem ersten lateralen Ende des Gateoxids 215 und zu einem zweiten lateralen Ende des Gateoxids 215 befinden. Zum Beispiel kann sich die Gate-Elektrode auf einer Oberfläche des Gateoxids 215 befinden, die sich zwischen Abschnitten der Kontaminationsbarrierenschichtstruktur 221 befindet. Zusätzlich oder optional kann sich die Kontaminationsbarrierenschichtstruktur 221 zwischen zumindest einem lateralen Ende des Gateoxids 215 und einer oder mehreren Intermetall- (elektrisch isolierenden und/oder dielektrischen) Schichten befinden, die auf oder über der Kontaminationsbarrierenschichtstruktur 221 und/oder auf der Gate-Elektrode gebildet sind.
  • Optional kann sich Kontaminationsbarrierenschichtstruktur 221 entlang der Oberfläche 203 des Halbleitersubstrats (z. B. in einer lateralen Richtung) von zumindest einem Teil des Gateoxids 215 (z. B. beginnend an einem ersten lateralen Ende des Gateoxids 215) erstrecken. Die Kontaminationsbarrierenschichtstruktur 221 kann sich zum Beispiel entlang der Oberfläche 203 des Halbleitersubstrats von (oder beginnend bei) einem ersten lateralen Ende des Gateoxids 215 in Richtung einer Gate-Anschlussflächenstruktur erstrecken. Zumindest ein Teil der Kontaminationsbarrierenschichtstruktur 221 kann sich zum Beispiel benachbart (z. B. in einer Distanz von weniger als 10 µm oder z. B. direkt benachbart) zu einer Source-Region der Transistorstruktur befinden. Optional oder zusätzlich kann sich die Kontaminationsbarrierenschichtstruktur 221 zwischen einer Gate-Elektrode der Transistorstruktur und einem Source-Kontaktbereich befinden. Der Source-Kontaktbereich kann zum Beispiel ein Bereich sein, wo eine Source-Elektrode direkt benachbart zu der Source-Region in dem Halbleitersubstrat gebildet wird.
  • Die Kontaminationsbarrierenschichtstruktur kann zum Beispiel einen Phosphorgehalt von mehr als 1 % (oder z. B. mehr als 2 % oder z. B. zwischen 2 % und 5 % oder z. B. zwischen 2 % und 4 %) der Gehalte der Kontaminationsbarrierenschichtstruktur aufweisen. Optional kann jede Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur einen Phosphorgehalt von mehr als 1 % (oder z. B. mehr als 2 % oder z. B. zwischen 2 % und 5 %) aufweisen.
  • Zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur kann Phosphor aufweisen. Zum Beispiel kann zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur eine Phosphosilicatglas-Schicht (PSG) sein. Optional kann die Kontaminationsbarrierenschichtstruktur zumindest zwei unterschiedliche Kontaminationsbarrierenschichten umfassen, die ausgewählt sind aus der Gruppe von Schichten, umfassend (oder bestehend aus) einer Phosphosilicatglas-Schicht (PSG), einer Borophosphosilicatglas-Schicht (BPSG) und einer Silicatglas-Schicht (SG). Bei Bedarf kann der Schichtstapel (z. B. die Kontaminationsbarrierenschichtstruktur) zum Beispiel zumindest zwei der folgenden Materialien umfassen: PSG, undotiertes SG und BPSG. Zum Beispiel kann die Kontaminationsbarrierenschichtstruktur einen SG-PSG-Schichtstapel oder einen SG-PSG-SG-Schichtstapel oder einen SG-PSG-BPSG-SG-Schichtstapel oder einen SG-BPSG-PSG-SG-Schichtstapel umfassen.
  • Das Halbleiterbauelement 300 kann zum Beispiel ein laterales Gate einer vertikalen Transistorstruktur oder ein Graben-Gate einer vertikalen Transistorstruktur umfassen. Falls die Transistorstruktur ein laterales Gate aufweist, kann sich das Gateoxid auf der Oberfläche 203 des Halbleitersubstrats befinden. Falls die Transistorstruktur ein Graben-Gate aufweist, können sich das Gateoxid 215 und zumindest ein Teil der Gate-Elektrode der Transistorstruktur in einem Graben (z. B. einer Gate-Grabenstruktur) befinden, der sich in das Halbleitersubstrat 202 erstreckt.
  • Die Transistorstruktur des Halbleiterbauelements 300 kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 10V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 2C) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Verschiedene Beispiele beziehen sich auf ein Verfahren zum Vermeiden einer Kontamination eines Gateoxids.
  • Aspekte und Merkmale (z. B. das Halbleiterbauelement, die Gate-Grabenstruktur, die Transistorstruktur, das Halbleitersubstrat, die abschirmende Dotierungsregion, der erste Abschnitt der abschirmenden Dotierungsregion, der zweite Abschnitt der abschirmenden Dotierungsregion, die erste Seitenwand der Gate-Grabenstruktur, der Boden der Gate-Grabenstruktur, die zweite Seitenwand der Gate-Grabenstruktur, die Drift-Region, die Body-Region, die Kontaminationsbarrierenschichtstruktur, die Oxidschicht, der erste Abschnitt der Oxidschicht, der zweite Abschnitt der Oxidschicht, die Drift-Region, der Zwischenabschnitt der Drift-Region, der Drift-Zonen-Abschnitt der Drift-Region, die Source-Region, die Drain-Region, die Gate-Anschlussflächenstruktur und die Intermetallschichten), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt sind, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.

Claims (18)

  1. Ein Verfahren (100, 200) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (110) einer Oxidschicht (214) auf einem Halbleitersubstrat, wobei ein erster Abschnitt der Oxidschicht ein Gateoxid (215) einer Transistorstorsruktur bildet; Ersetzen oder Modifizieren (120) eines zweiten Abschnitts (219) der Oxidschicht (214), um eine Kontaminationsbarrierenschichtstruktur (221) zu erhalten, die Phosphor aufweist, wobei sich die Kontaminationsbarrierenschichtstruktur in einer Distanz von weniger als 10 µm von dem ersten Abschnitt der Oxidschicht befindet, und ein Bilden einer Gate-Elektrode (201) der Transistorstruktur vor dem Ersetzen oder Modifizieren des zweiten Abschnitts der Oxidschicht, wobei sich das Gateoxid und zumindest ein Teil der Gate-Elektrode der Transistorstruktur in einem Graben befinden, der sich in das Halbleitersubstrat erstreckt.
  2. Das Verfahren gemäß Anspruch 1, wobei der zweite Abschnitt (219) der Oxidschicht (214) durch ein Einbringen von Phosphordotierstoffen in den zweiten Abschnitt der Oxidschicht modifiziert wird, um die Kontaminationsbarrierenschichtstruktur (221) zu erhalten.
  3. Das Verfahren gemäß Anspruch 2, wobei die Phosphordotierstoffe in den zweiten Abschnitt (219) der Oxidschicht (214) durch eine Plasmaabscheidung oder Ionenimplantation eingebracht werden.
  4. Das Verfahren gemäß Anspruch 2 oder 3, wobei die Phosphordotierstoffe in den zweiten Abschnitt (219) der Oxidschicht (214) unter Verwendung einer Dosis zwischen 1*1016 Dotierstoffe pro cm2 und 5*1017 Dotierstoffe pro cm2 eingebracht werden.
  5. Das Verfahren gemäß Anspruch 1, wobei das Ersetzen des zweiten Abschnitts (219) der Oxidschicht (214) ein Entfernen des zweiten Abschnitts der Oxidschicht und ein Ersetzen des zweiten Abschnitts der Oxidschicht durch die Kontaminationsbarrierenschichtstruktur (221) umfasst.
  6. Das Verfahren gemäß Anspruch 5, wobei zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur (221) eine Phosphosilicatglas-Schicht ist.
  7. Das Verfahren gemäß Anspruch 5 oder 6, wobei die Kontaminationsbarrierenschichtstruktur (221) zumindest zwei unterschiedliche Kontaminationsbarrierenschichten umfasst, die aus der Gruppe von Schichten ausgewählt werden, die eine Phosphosilicatglas-Schicht, eine Borophosphosilicatglas-Schicht und eine Silicatglas-Schicht umfasst.
  8. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei der zweite Abschnitt (219) der Oxidschicht (214) ersetzt oder modifiziert wird, um die Kontaminationsbarrierenschichtstruktur (221) zu erhalten, derart, dass sich zumindest ein Teil der Kontaminationsbarrierenschichtstruktur (221) zwischen zumindest einem lateralen Ende des Gateoxids (215) und einer oder mehreren Intermetallschichten befindet.
  9. Das Verfahren gemäß einem der vorherigen Ansprüche, ferner umfassend Bilden einer Maskenschicht (218) auf dem Halbleitersubstrat (202), wobei der zweite Abschnitt (219) der Oxidschicht (214) an Regionen des Halbleitersubstrats, die durch die Maskenschicht unbedeckt sind, ersetzt oder modifiziert wird.
  10. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei sich der zweite Abschnitt (219) der Oxidschicht (214), der ersetzt oder modifiziert werden soll, auf zumindest einem Teil einer Source-Region (204) der Transistorstruktur oder auf zumindest einem Teil einer abschirmenden Dotierungsregion (212) der Transistorstruktur befindet.
  11. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei zumindest ein Teil der Oxidschicht (214) auf zumindest einem Teil einer Source-Region (204) der Transistorstruktur oder auf zumindest einem Teil einer abschirmenden Dotierungsregion (212) der Transistorstruktur nach dem Ersetzen oder Modifizieren des zweiten Abschnitts (219) der Oxidschicht (214) verbleibt.
  12. Ein Halbleiterbauelement (200, 300), umfassend: eine Kontaminationsbarrierenschichtstruktur (221), die sich direkt an einer Oberfläche (203) eines Halbleitersubstrats (202) befindet, wobei sich die Kontaminationsbarrierenschichtstruktur (221) in einer Distanz von weniger als 10 µm von einem Gateoxid (215) einer Transistorstruktur befindet, wobei sich das Gateoxid (215) und zumindest ein Teil einer Gate-Elektrode (201) der Transistorstruktur in einem Graben befinden, der sich in das Halbleitersubstrat (202) erstreckt, wobei die Kontaminationsbarrierenschichtstruktur (221) einen Phosphorgehalt von mehr als 1 % aufweist.
  13. Das Halbleiterbauelement gemäß Anspruch 12, wobei sich die Kontaminationsbarrierenschichtstruktur (221) entlang der Oberfläche (203) des Halbleitersubstrats (202) beginnend an einem lateralen Ende des Gateoxids (215) erstreckt.
  14. Das Halbleiterbauelement gemäß Anspruch 12 oder 13, wobei sich die Kontaminationsbarrierenschichtstruktur (221) zwischen zumindest einem lateralen Ende des Gateoxids (215) und einer oder mehreren Intermetallschichten befindet.
  15. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 14, wobei sich die Kontaminationsbarrierenschichtstruktur (221) zwischen einer Gate-Elektrode (201) der Transistorstruktur und einem Source-Kontaktbereich befindet.
  16. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 15, wobei zumindest eine Kontaminationsbarrierenschicht der Kontaminationsbarrierenschichtstruktur (221) eine Phosphosilicatglas-Schicht ist.
  17. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 16, wobei die Kontaminationsbarrierenschichtstruktur (221) zumindest zwei unterschiedliche Kontaminationsbarrierenschichten umfasst, die aus der Gruppe von Schichten ausgewählt sind, die eine Phosphosilicatglas-Schicht, eine Borophosphosilicatglas-Schicht und eine Silicatglas-Schicht umfasst.
  18. Das Halbleiterbauelement gemäß einem der Ansprüche 12 bis 17, wobei die Transistorstruktur eine Durchbruchspannung von zumindest 20 V aufweist.
DE102016101670.5A 2016-01-29 2016-01-29 Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements Active DE102016101670B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016101670.5A DE102016101670B4 (de) 2016-01-29 2016-01-29 Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
US15/414,872 US10043866B2 (en) 2016-01-29 2017-01-25 Semiconductor device and a method for forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016101670.5A DE102016101670B4 (de) 2016-01-29 2016-01-29 Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102016101670A1 DE102016101670A1 (de) 2017-08-03
DE102016101670B4 true DE102016101670B4 (de) 2022-11-03

Family

ID=59327795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016101670.5A Active DE102016101670B4 (de) 2016-01-29 2016-01-29 Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US10043866B2 (de)
DE (1) DE102016101670B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200094293A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer Wet Cleaning System
DE102018129921B3 (de) 2018-11-27 2020-01-30 Ottobock Se & Co. Kgaa Hüllkörper

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2316096A1 (de) 1973-03-30 1974-10-03 Siemens Ag Verfahren zur herstellung von integrierten schaltungen mit feldeffekttransistoren unterschiedlichen leitungszustandes
US20020024100A1 (en) 1996-05-29 2002-02-28 Micron Technology, Inc. Shallow doped junctions with a variable profile gradation of dopants
KR100671562B1 (ko) 2004-12-23 2007-01-19 동부일렉트로닉스 주식회사 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법
US20130001580A1 (en) 2011-06-30 2013-01-03 Yong-Duck Son Thin film transistor and organic light emitting diode display using the same and method for manufacturing the same
US20130307127A1 (en) 2012-05-16 2013-11-21 Infineon Technologies Austria Ag Semiconductor Device Including A Silicate Glass Structure and Method of Manufacturing A Semiconductor Device
US20150064882A1 (en) 2011-05-16 2015-03-05 Katsunori Danno Process for producing semiconductor device and semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006476A (en) * 1988-09-07 1991-04-09 North American Philips Corp., Signetics Division Transistor manufacturing process using three-step base doping
KR0140691B1 (ko) * 1992-08-20 1998-06-01 문정환 반도체 장치의 마스크롬 제조방법
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5899732A (en) * 1997-04-11 1999-05-04 Advanced Micro Devices, Inc. Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device
US7989321B2 (en) 2008-08-21 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device gate structure including a gettering layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2316096A1 (de) 1973-03-30 1974-10-03 Siemens Ag Verfahren zur herstellung von integrierten schaltungen mit feldeffekttransistoren unterschiedlichen leitungszustandes
US20020024100A1 (en) 1996-05-29 2002-02-28 Micron Technology, Inc. Shallow doped junctions with a variable profile gradation of dopants
KR100671562B1 (ko) 2004-12-23 2007-01-19 동부일렉트로닉스 주식회사 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법
US20150064882A1 (en) 2011-05-16 2015-03-05 Katsunori Danno Process for producing semiconductor device and semiconductor device
US20130001580A1 (en) 2011-06-30 2013-01-03 Yong-Duck Son Thin film transistor and organic light emitting diode display using the same and method for manufacturing the same
US20130307127A1 (en) 2012-05-16 2013-11-21 Infineon Technologies Austria Ag Semiconductor Device Including A Silicate Glass Structure and Method of Manufacturing A Semiconductor Device

Also Published As

Publication number Publication date
US10043866B2 (en) 2018-08-07
US20170221987A1 (en) 2017-08-03
DE102016101670A1 (de) 2017-08-03

Similar Documents

Publication Publication Date Title
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102014104975A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102010042381A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
DE102010037889A1 (de) Halbleitervorrichtungen und -verfahren
DE102020108652A1 (de) Feldplatte und isolationsstruktur für hochspannungsbauelement
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102015118616B3 (de) Latchup-fester Transistor
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE102016101670B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative