KR0140691B1 - 반도체 장치의 마스크롬 제조방법 - Google Patents

반도체 장치의 마스크롬 제조방법

Info

Publication number
KR0140691B1
KR0140691B1 KR1019920014981A KR920014981A KR0140691B1 KR 0140691 B1 KR0140691 B1 KR 0140691B1 KR 1019920014981 A KR1019920014981 A KR 1019920014981A KR 920014981 A KR920014981 A KR 920014981A KR 0140691 B1 KR0140691 B1 KR 0140691B1
Authority
KR
South Korea
Prior art keywords
film
mask rom
pad
manufacturing
gate
Prior art date
Application number
KR1019920014981A
Other languages
English (en)
Other versions
KR940004809A (ko
Inventor
이병일
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019920014981A priority Critical patent/KR0140691B1/ko
Priority to JP22231293A priority patent/JPH06216350A/ja
Priority to DE4328111A priority patent/DE4328111C2/de
Priority to US08/110,651 priority patent/US5350703A/en
Publication of KR940004809A publication Critical patent/KR940004809A/ko
Application granted granted Critical
Publication of KR0140691B1 publication Critical patent/KR0140691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 공정시간을 줄일수 있는 반도체 장치의 마스크롬 제조방법에 관한 것으로, 종래에는 패드를 최종적으로 형성하므로 공정시간이 많이 소비 되었으나, 본 발명에서는 패드(7) 공정 후에 마스크롬 주문이 있을 때 롬코드 이온을 주입하는등 공정을 선택적으로 실시하여 상기 결점을 개선시킬수 있는 것이다.

Description

반도체 장치의 마스크롬 제조방법
제1도는 본발명의 마스크롬 제조를 설명하기 위한 공정단면도
*도면의 주요부분에 대한 부호의 설명*
1:기판, 2:게이트산화막, 3:게이트, 4:소오스/드레인, 5:BPSG막, 6:금속, 7:패드, 8:질화물, 9:감광막, 10:PIQ막
본 발명은 반도체 장치(Semiconductor Device)의 마스크롬(Mask Read Only Memory)에 관한 것으로, 특히 공정시간을 줄일 수 있는 반도체 장치의 마스크롬 제조방법에 관한 것이다.
종래의 마스크롬은 기판위에 게이트를 형성하고, 프로그래밍(Programming)을 위한 이온주입 후 BPSG(Boron Phosphorus Silicate Glass)를 증착하고 열처리(Arneal)하여 평탄화한다.
다음, 사진 식각법으로 콘택(Contact) 및 금속을 패터닝(Patterning)하고, 전표면에 보호막(Passivation)을 증착한 후 패드(Pad)를 형성한다.
그러나, 이와같은 종래의 기술에 있어서는 패드를 최종적으로 형성하므로 공정 시간이 너무 많이 소비되므로 생산성이 저하되는 결점이 있다.
본발명은 이와같은 종래의 결점을 감안하여 안출한 것으로, 패드 공정 후에 마스크롬 주문등이 있을 때 프로그래밍을 위한 롬코드 이온을 주입하여 공정 시간을 줄일수 있는 반도체 장치의 마스크롬 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기위한 본발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
일반적으로, 질화물은 습기나 불순물에 대해서 둔감하게 하므로써 표면 안정화에 사용된다.
제1도는 본발명의 마스크롬 제조을 나타낸 공정 단면도로, (A)와 같이 기판(규소)(1)위 채널 영역에 게이트 산화막(2), 게이트(다결정 규소)(3)를 차례로 패터닝(Patterning)하고, 표면에 선택적으로 이온을 주입하여 소오스/드레인(4)을 형성한 후 BPSG막(5)을 증착 및 평탄화 한다.
또한, 상기 소오스/드레인(4)영역 및 일측(우측) 표면에 금속(알루미늄)(6) 및 패드(7)를 패터닝 한다.
다음, 상기 패드(7)의 중앙 영역을 제외한 표면에 질화물(Nitride)(8)을 형성한 후 주문등으로 인하여 마스크롬 제조를 완성할 것이 결정되며, (B)와 같이 게이트(3) 및 그 양측 영역을 제외한 표면에 감광막(9)을 형성하고, 감광막(9)을 마스크로하여 BPSG막(5) 및 질화물(8)을 선택적으로 제거한다.
이어서 표면을 통해 롬코드 이온을 주입하고, (C)와 같이 전표면에 PIQ막(10)을 형성한 후 (D)와 같이 감광막(9)위의 PIQ막(10)을 제거 및 평탄화하고, (E)와 같이 상기 감광막(9)을 전부 제거하고, 약 450℃에서 열처리하여 상기 PIQ막(10)을 큐링(Curing)하는 동시에 주입된 불순물을 활성화 시킨다.
이상에서 설명한 바와같이 본발명은 질화물(8)형성 이후의 공정을 주문등에의해 선택적으로 실시하므로써 공정시간을 줄일 수 있으므로 생산성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 기판(1)위 채널영역에 게이트 산화막(2) 및 게이트(3)를 차례로 형성하고, 이온을 주입하여 소오스/드레인(4)을 형성한 후, 전표면에 BPSG(5)을 증착 및 평탄화하고, 소오스/드레인(4)영역 및 일측 표면에 금속(6) 및 패드(7)를 각각 패터닝하는 단계와,
    상기 패드(7)의 중앙영역을 제외한 표면에 질화물(8)을 형성하고, 마스크롬 제조를 완성할 것이 결정되면, 게이트(3) 및 그 양측 영역을 제외한 표면에 감광막(9)을 형성한 후 이를 마스크로 하여 BPSG막(5)과 질화물(8)을 선택적으로 제거하는 단계와,
    롬코드 이온을 주입하고, 전표면에 PIQ막(10)을 형성한 후 감광막(9) 위의 PIQ막(10)을 제거 및 평탄화하고, 감광막(9)을 제거하는 단계를 차례로 실시하여 이루어지는 반도체 장치의 마스크롬 제조방법.
KR1019920014981A 1992-08-20 1992-08-20 반도체 장치의 마스크롬 제조방법 KR0140691B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019920014981A KR0140691B1 (ko) 1992-08-20 1992-08-20 반도체 장치의 마스크롬 제조방법
JP22231293A JPH06216350A (ja) 1992-08-20 1993-08-16 マスクｒｏｍの製造方法
DE4328111A DE4328111C2 (de) 1992-08-20 1993-08-20 Verfahren zur Herstellung eines Masken ROM's
US08/110,651 US5350703A (en) 1992-08-20 1993-08-20 Method for fabrication mask ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014981A KR0140691B1 (ko) 1992-08-20 1992-08-20 반도체 장치의 마스크롬 제조방법

Publications (2)

Publication Number Publication Date
KR940004809A KR940004809A (ko) 1994-03-16
KR0140691B1 true KR0140691B1 (ko) 1998-06-01

Family

ID=19338224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014981A KR0140691B1 (ko) 1992-08-20 1992-08-20 반도체 장치의 마스크롬 제조방법

Country Status (4)

Country Link
US (1) US5350703A (ko)
JP (1) JPH06216350A (ko)
KR (1) KR0140691B1 (ko)
DE (1) DE4328111C2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
JP2643901B2 (ja) * 1995-03-17 1997-08-25 日本電気株式会社 半導体装置の製造方法
JP3169384B2 (ja) * 1996-07-24 2001-05-21 沖電気工業株式会社 半導体装置
JP3191693B2 (ja) * 1996-08-29 2001-07-23 日本電気株式会社 半導体記憶装置の製造方法
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US6184095B1 (en) * 1999-02-09 2001-02-06 Windbond Electronics Corp. Method for fabricating mask ROM via medium current implanter
US6238983B1 (en) * 1999-08-30 2001-05-29 Taiwan Semiconductor Manufacturing Company Alignment dip back oxide and code implant through poly to approach the depletion mode device character
JP2002343893A (ja) * 2001-05-15 2002-11-29 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100423075B1 (ko) * 2001-12-19 2004-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
DE10254155B4 (de) * 2002-11-20 2010-12-09 Infineon Technologies Ag Maskenprogrammierbares ROM-Bauelement
US20140319586A1 (en) * 2013-04-26 2014-10-30 Raytheon Company Photolithographic, thickness non-uniformity, compensation features for optical photolithographic semiconductor structure formation
DE102016101670B4 (de) * 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145701A (en) * 1974-09-11 1979-03-20 Hitachi, Ltd. Semiconductor device
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
US4365405A (en) * 1981-05-28 1982-12-28 General Motors Corporation Method of late programming read only memory devices
US4358889A (en) * 1981-05-28 1982-11-16 General Motors Corporation Process for making a late programming enhanced contact ROM
JPS5830154A (ja) * 1981-08-17 1983-02-22 Toshiba Corp 固定記憶半導体装置およびその製造方法
JPS60241259A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd リ−ド・オンリ−・メモリの製造方法
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
JPH02260566A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 半導体集積回路装置
JP2509707B2 (ja) * 1989-09-04 1996-06-26 株式会社東芝 半導体装置の製造方法
IT1240669B (it) * 1990-02-27 1993-12-17 Sgs Thomson Microelectronics Procedimento di programmazione atto a definire almeno quattro differenti livelli di corrente in una cella di memoria rom

Also Published As

Publication number Publication date
DE4328111C2 (de) 2002-01-03
US5350703A (en) 1994-09-27
DE4328111A1 (de) 1994-02-24
JPH06216350A (ja) 1994-08-05
KR940004809A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
KR0140691B1 (ko) 반도체 장치의 마스크롬 제조방법
US5731236A (en) Process to integrate a self-aligned contact structure, with a capacitor structure
KR100372643B1 (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
JPS6151923A (ja) ２つのポジテイブフオトレジスト層を重ねる方法
JP3144056B2 (ja) 薄膜トランジスタの製法
EP0343962A2 (en) Manufacturing electronic devices
KR100624961B1 (ko) 메탈 게이트를 채용한 트랜지스터 제조방법
JPH05304169A (ja) 半導体装置の製造方法
KR100329608B1 (ko) 반도체소자의평탄화층형성방법
JPH03184368A (ja) 半導体装置の製造方法
KR20070006052A (ko) 반도체소자의 논-살리사이드 형성 방법
KR100608144B1 (ko) 반도체 소자의 절연막 평탄화 방법
KR940009575B1 (ko) 고전압 트랜지스터 소자 격리구조 및 그 형성방법
KR930012124B1 (ko) 마스크 롬의 제조방법
KR0178967B1 (ko) 모스 트랜지스터 제조방법
KR930012125B1 (ko) Nand형 마스크롬의 제조방법
KR100310415B1 (ko) 이피롬의제조방법
KR960003001B1 (ko) 반도체 장치의 마스크롬 제조방법
KR100319611B1 (ko) 반도체 장치의 폴리사이드 형성방법
KR100545205B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH0369168A (ja) 薄膜電界効果トランジスタ
KR100293819B1 (ko) 반도체 소자의 제조방법
KR100413472B1 (ko) 마스크롬제조방법
KR19990004567A (ko) 반도체 소자의 평탄화 방법
JPS6112060A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee