KR100624961B1 - 메탈 게이트를 채용한 트랜지스터 제조방법 - Google Patents
메탈 게이트를 채용한 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100624961B1 KR100624961B1 KR1019990045600A KR19990045600A KR100624961B1 KR 100624961 B1 KR100624961 B1 KR 100624961B1 KR 1019990045600 A KR1019990045600 A KR 1019990045600A KR 19990045600 A KR19990045600 A KR 19990045600A KR 100624961 B1 KR100624961 B1 KR 100624961B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- source
- drain
- metal
- insulating film
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 게이트와 소오스/드레인간의 정확한 얼라인을 통해 소자의 신뢰성을 향상시키고, 소자의 평탄도를 개선시킬 수 있는 메탈 게이트를 채용하는 트랜지스터 제조에 있어서, 반도체 기판상에 게이트 절연막을 형성하는 공정과, 게이트가 형성될 부위에 상응하는 상기 게이트 절연막상에 게이트 패턴을 형성하는 공정과, 상기 게이트 패턴을 마스크로 소오스/드레인용 불순물 이온을 주입하고 열처리하여 소오스/드레인 영역을 형성하고, 열산화 공정을 병행하여 상기 게이트 패턴 양측에 절연층을 성장시키는 공정과, 상기 게이트 패턴을 제거하는 공정과, 상기 절연층 및 게이트 절연막을 식각하여 상기 소오스/드레인 영역을 노출시키는 공정과, 노출된 소오스/드레인 영역을 포함한 전면에 메탈을 증착하는 공정과, 상기 메탈을 식각하여 게이트, 소오스 전극, 그리고 드레인 전극을 형성하는 공정으로 이루어진다.
메탈 게이트, 셀프-얼라인
Description
도 1a 내지 1d는 종래 기술에 따른 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기 위한 공정단면도
도 2a 내지 2d는 본 발명에 따른 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연막
23 : 게이트 패턴 24,25 : 소오스,드레인 영역
26 : 절연층 27 : 메탈
27a : 게이트 24a,25a : 소오스,드레인 전극
28 : 패시베이션막
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 메탈 게이트를 채용한 트랜지스터 제조방법에 관한 것이다.
통상, 메탈 게이트를 채용하는 트랜지스터 제조 공정에서 소오스와 드레인 형성시 셀프-얼라인(SELF-ALIGN)이 되지 않는다는 단점을 가지고 있다.
즉, 메탈 게이트는 온도가 500℃ 이상이 되면 플로우(flow)되기 시작하여 그 이상의 온도에서는 용융이 일어나기 때문에 폴리 게이트처럼 게이트 형성 후 열공정을 진행할 수가 없다.
따라서, 소자의 신뢰성 측면에서 상당한 문제점으로 대두되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기로 한다.
도 1a 내지 1d는 종래 기술에 따른 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 게이트 절연막(12)을 형성한다.
게이트 절연막(12)상에 포토레지스트(13)를 도포한 후 소오스 영역과 드레인 영역을 디파인(define)한다.
이후, 포토레지스트(13)를 마스크로 이용한 소오스/드레인용 불순물 이온주입 및 열처리를 통해 소오스 영역(14)과 드레인 영역(15)을 형성한다.
도 1b에 도시한 바와 같이, 상기 포토레지스트(13)를 제거한 후, 소오스 영역(14)과 드레인 영역(15)에 상응하는 게이트 절연막(12)의 일부를 제거하여 기판을 노출시킨다.
도 1c에 도시한 바와 같이, 노출된 기판을 포함한 게이트 절연막(12)상에 메탈(16)을 증착한다.
도 1d에 도시한 바와 같이, 사진 식각 공정을 이용하여 상기 메탈(16)을 패터닝하여 게이트(16a)와, 소오스 전극(14a), 그리고 드레인 전극(15a)을 형성한다.
이후, 패시베이션(passivation)막(17)을 증착하면, 종래 기술에 따른 메탈 게이트를 채용한 트랜지스터 제조공정이 완료된다.
그러나 종래 메탈 게이트를 채용한 트랜지스터 제조방법은 다음과 같은 문제점이 있었다.
첫째, 게이트 형성전에 소오스/드레인 영역을 형성하기 때문에 게이트 형성시 게이트와 소오스/드레인간에 정확한 얼라인이 어렵다.
즉, 게이트를 디파인한 후에 소오스/드레인을 형성하면, 상기 소오스/드레인 형성에 따른 열처리시 상기 게이트 물질인 메탈이 용융이 일어난다. 이를 방지하기 위해서는 소오스/드레인을 게이트 형성전에 미리 형성하여야 하기 때문이다.
둘째, 메탈 식각시 게이트 절연막에 데미지가 가해져 리키지(leakage)를 초래할 수 있어 신뢰성이 저하된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 게이트와 소오스/드레인간의 정확한 얼라인을 구현하여 소자의 신뢰성을 향상시키고, 소자의 평탄도를 개선시킬 수 있는 메탈 게이트를 채용한 트랜지스터 제 조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 메탈 게이트를 채용한 트랜지스터 제조방법은 반도체 기판상에 게이트 절연막을 형성하는 공정과, 게이트가 형성될 부위에 상응하는 상기 게이트 절연막상에 게이트 패턴을 형성하는 공정과, 상기 게이트 패턴을 마스크로 소오스/드레인용 불순물 이온을 주입하고 열처리하여 소오스/드레인 영역을 형성하고, 열산화 공정을 병행하여 상기 게이트 패턴 양측에 절연층을 성장시키는 공정과, 상기 게이트 패턴을 제거하는 공정과, 상기 절연층 및 게이트 절연막을 식각하여 상기 소오스/드레인 영역을 노출시키는 공정과, 노출된 소오스/드레인 영역을 포함한 전면에 메탈을 증착하는 공정과, 상기 메탈을 식각하여 게이트, 소오스 전극, 그리고 드레인 전극을 형성하는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기로 한다.
도 2a 내지 2e는 본 발명의 메탈 게이트를 채용한 트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 게이트 절연막(22)을 형성한다.
게이트가 형성될 부위에 상응하는 상기 게이트 절연막(22)상에 게이트 패턴(23)을 형성한다.
이때, 게이트 패턴(23)은 실리콘 질화막 또는 폴리실리콘 등을 사용하여 형성한다.
도 2b에 도시한 바와 같이, 상기 게이트 패턴(23)을 마스크로 하여 그 양측의 기판내에 소오스/드레인 불순물 이온주입을 실시하고, 열처리를 통해 소오스 영역(24)과 드레인 영역(25)을 형성함과 동시에 산화공정을 실시하여 상기 소오스 영역(24) 및 드레인 영역(25)의 상부에 절연층(26)을 성장시킨다.
도 2c에 도시한 바와 같이, 상기 게이트 패턴(23)을 제거한 후, 도 2d에 도시한 바와 같이, 상기 소오스 영역(24) 및 드레인 영역(25)의 기판이 노출되도록 상기 절연층(26) 및 게이트 절연막(22)을 식각한다.
도 2d에 도시한 바와 같이, 상기 절연층(26)을 포함한 기판 전면에 메탈층(27)을 형성한다.
이후, 절연층(26)의 표면이 노출될 때까지 블랭크 에치(blank etch)를 실시하여 게이트(27a)와, 소오스 전극(24a), 그리고 드레인 전극(25a)을 형성한다.
이때, 상기 메탈층(27)을 블랭크 에치하기 때문에 게이트(27a) 및 소오스 전극(24a), 그리고 드레인 전극(25a)의 높이가 동일하다.
이후, 도 2e에 도시한 바와 같이, 상기 게이트(27a)를 포함한 전면에 패시베이션막(28)을 형성하면 본 발명에 따른 메탈 게이트를 채용한 트랜지스터 제조공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 메탈 게이트를 채용한 트랜지스터 제조방 법은 다음과 같은 효과가 있다.
첫째, 셀프 얼라인으로 게이트를 형성하기 때문에 소자의 신뢰성을 향상시킬 수 있다.
둘째, 메탈 식각시 게이트 절연막에는 아무런 데미지가 가해지지 않으므로 리키지 발생 염려가 없어 소자의 신뢰성을 향상시킬 수 있다.
셋째, 게이트와 소오스 및 드레인 전극, 그리고 그들을 절연시키는 절연층의 높이가 서로 동일하므로 패시베이션막 형성 후, 평탄도를 개선시킬 수 있다.
Claims (4)
- 반도체 기판상에 게이트 절연막을 형성하는 공정과,게이트가 형성될 부위에 상응하는 상기 게이트 절연막상에 게이트 패턴을 형성하는 공정과,상기 게이트 패턴을 마스크로 소오스/드레인용 불순물 이온을 주입하고 열처리하여 소오스 드레인 영역을 형성하고, 상기 열처리와 병행하여 열산화 공정을 실시하여 상기 게이트 패턴 양측에 절연층을 성장시키는 공정과,상기 게이트 패턴을 제거하는 공정과,상기 절연층 및 게이트 절연막을 식각하여 상기 소오스/드레인 영역을 노출시키는 공정과,상기 노출된 소오스/드레인 영역을 포함한 전면에 메탈을 증착하는 공정과,상기 메탈을 식각하여 게이트, 소오스 전극, 그리고 드레인 전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 메탈 게이트를 채용한 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 게이트 패턴은 절연막 또는 폴리실리콘을 사용하여 형성하는 것을 특징으로 하는 메탈 게이트를 채용한 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 메탈 식각은 블랭크 에치로 이루어지는 것을 특징으 로 하는 메탈 게이트를 채용한 트랜지스터 제조방법.
- 제 2 항에 있어서, 상기 절연막은 실리콘 질화막인 것을 특징으로 하는 메탈 게이트를 채용한 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045600A KR100624961B1 (ko) | 1999-10-20 | 1999-10-20 | 메탈 게이트를 채용한 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045600A KR100624961B1 (ko) | 1999-10-20 | 1999-10-20 | 메탈 게이트를 채용한 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010037867A KR20010037867A (ko) | 2001-05-15 |
| KR100624961B1 true KR100624961B1 (ko) | 2006-09-19 |
Family
ID=19616153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990045600A KR100624961B1 (ko) | 1999-10-20 | 1999-10-20 | 메탈 게이트를 채용한 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100624961B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954910B1 (ko) | 2007-12-21 | 2010-04-27 | 주식회사 동부하이텍 | 반도체 소자 |
| KR101001501B1 (ko) | 2008-08-07 | 2010-12-14 | 주식회사 동부하이텍 | 벌크형 백 메탈 소오스 및 이를 이용한 수직형 모스트랜지스터의 드레인 형성방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101015498B1 (ko) * | 2003-06-14 | 2011-02-21 | 삼성전자주식회사 | 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법 |
| US9343471B2 (en) * | 2012-03-21 | 2016-05-17 | Broadcom Corporation | Embedded flash memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144877A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
| KR19990066850A (ko) * | 1998-01-09 | 1999-08-16 | 존 엠. 매닝 | 서브 미크론 금속 게이트 mos 트랜지스터 및 그의 형성 방법 |
-
1999
- 1999-10-20 KR KR1019990045600A patent/KR100624961B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144877A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
| KR19990066850A (ko) * | 1998-01-09 | 1999-08-16 | 존 엠. 매닝 | 서브 미크론 금속 게이트 mos 트랜지스터 및 그의 형성 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954910B1 (ko) | 2007-12-21 | 2010-04-27 | 주식회사 동부하이텍 | 반도체 소자 |
| KR101001501B1 (ko) | 2008-08-07 | 2010-12-14 | 주식회사 동부하이텍 | 벌크형 백 메탈 소오스 및 이를 이용한 수직형 모스트랜지스터의 드레인 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010037867A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624961B1 (ko) | 메탈 게이트를 채용한 트랜지스터 제조방법 | |
| KR100313546B1 (ko) | 트랜지스터 형성방법 | |
| KR100260043B1 (ko) | 반도체 소자 제조방법 | |
| KR100538885B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR100301244B1 (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR19990057330A (ko) | 반도체 소자의 제조방법 | |
| KR960004087B1 (ko) | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| KR100447230B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 | |
| KR100232174B1 (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| KR0148292B1 (ko) | 반도체 소자의 접합 형성 방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| KR100433490B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| KR100317332B1 (ko) | 반도체소자의 제조방법 | |
| KR100298462B1 (ko) | 반도체 소자의 제조방법 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR100506878B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR940010518B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR20000027709A (ko) | 비소 이온 주입후 실리콘웨이퍼의 결정결함 형성 억제 방법 | |
| KR930008896B1 (ko) | Cmos 접합 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |