JP2643901B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2643901B2 JP2643901B2 JP7057851A JP5785195A JP2643901B2 JP 2643901 B2 JP2643901 B2 JP 2643901B2 JP 7057851 A JP7057851 A JP 7057851A JP 5785195 A JP5785195 A JP 5785195A JP 2643901 B2 JP2643901 B2 JP 2643901B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor wafer
- semiconductor
- ion
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 77
- 150000002500 ions Chemical class 0.000 description 40
- 238000002513 implantation Methods 0.000 description 38
- 238000010884 ion-beam technique Methods 0.000 description 12
- -1 Phosphorus ions Chemical class 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にマスクＲＯＭの製造方法に関する。
関し、特にマスクＲＯＭの製造方法に関する。
【０００２】
【従来の技術】従来から、絶縁ゲート電界効果トランジ
スタ（以下、ＭＯＳトランジスタ、と称す）においてイ
オン注入技術によりそのチャネル領域に不純物イオンを
導入してトランジスタのしきい値電圧を制御する方法が
とられている。マスクＲＯＭにおいてはこのイオン注入
技術を利用して情報の書込み、いわゆるデータ書込みを
行っている。
スタ（以下、ＭＯＳトランジスタ、と称す）においてイ
オン注入技術によりそのチャネル領域に不純物イオンを
導入してトランジスタのしきい値電圧を制御する方法が
とられている。マスクＲＯＭにおいてはこのイオン注入
技術を利用して情報の書込み、いわゆるデータ書込みを
行っている。
【０００３】従来のマスクＲＯＭの形成方法を図面を参
照して説明する。
照して説明する。
【０００４】図８は従来のマスクＲＯＭのデータ書込み
時の断面構造である。メモリセルはＮチャネル型のＭＯ
Ｓトランジスタで形成されており、半導体基板１上には
すでにシリコン酸化膜６により被覆されたゲート電極２
の形成，ソース／ドレイン３への不純物拡散の工程は終
了している。ここでこのＭＯＳトランジスタ上にフォト
レジストを塗布し、オンのデータを書込みたいメモリセ
ル領域のみにフォトレジストが開口するようにフォトレ
ジストパターン４を形成する。このフォトレジストパタ
ーン上からリンイオン（31Ｐ+ ）１０を注入エネルギー
２００〜３００ｋｅＶ，注入ドーズ量１×１０13〜５×
１０13ｃｍ-2の範囲で注入する。このイオン注入により
リンイオンが注入されたチャネル領域７のトランジスタ
はノーマリィ・オン状態となることにより情報の記憶が
可能となる。
時の断面構造である。メモリセルはＮチャネル型のＭＯ
Ｓトランジスタで形成されており、半導体基板１上には
すでにシリコン酸化膜６により被覆されたゲート電極２
の形成，ソース／ドレイン３への不純物拡散の工程は終
了している。ここでこのＭＯＳトランジスタ上にフォト
レジストを塗布し、オンのデータを書込みたいメモリセ
ル領域のみにフォトレジストが開口するようにフォトレ
ジストパターン４を形成する。このフォトレジストパタ
ーン上からリンイオン（31Ｐ+ ）１０を注入エネルギー
２００〜３００ｋｅＶ，注入ドーズ量１×１０13〜５×
１０13ｃｍ-2の範囲で注入する。このイオン注入により
リンイオンが注入されたチャネル領域７のトランジスタ
はノーマリィ・オン状態となることにより情報の記憶が
可能となる。
【０００５】近年イオン注入装置の革新により、非常に
高いエネルギーのイオンを注入することが可能な注入装
置が市場に出現してきた。このいわゆる高エネルギーイ
オン注入装置を用いることでマスクＲＯＭでは顧客から
の書込みデータの入手から製品出荷までの納期を非常に
短くすることができる。
高いエネルギーのイオンを注入することが可能な注入装
置が市場に出現してきた。このいわゆる高エネルギーイ
オン注入装置を用いることでマスクＲＯＭでは顧客から
の書込みデータの入手から製品出荷までの納期を非常に
短くすることができる。
【０００６】この高エネルギーイオン注入技術を用いた
マスクＲＯＭの形成方法を図面を参照して説明する。図
９は高エネルギーイオン注入技術を用いた従来のマスク
ＲＯＭのデータ書込み時の断面構造である。高エネルギ
ーイオン注入技術を用いると注入イオンの平均飛程を大
きくすることが可能であり、図９に示すように層間絶縁
膜５の図示していない個所にコンタクトを形成した後に
層間絶縁膜５上からの注入が可能となる。
マスクＲＯＭの形成方法を図面を参照して説明する。図
９は高エネルギーイオン注入技術を用いた従来のマスク
ＲＯＭのデータ書込み時の断面構造である。高エネルギ
ーイオン注入技術を用いると注入イオンの平均飛程を大
きくすることが可能であり、図９に示すように層間絶縁
膜５の図示していない個所にコンタクトを形成した後に
層間絶縁膜５上からの注入が可能となる。
【０００７】具体的にはリンイオン（31Ｐ+ ）を注入エ
ネルギー８００〜１０００ｋｅＶ，注入ドーズ量１×１
０13〜５×１０13ｃｍ-2の範囲で注入する。これにより
データ書込み工程の後に配線材料であるアルミの被覆及
び形成、保護絶縁膜の被覆及び形成を行う工程を行うこ
とで出荷が可能となり、従来のトランジスタ形成後にデ
ータ書込みを行う場合に比較して書込みデータ入手から
出荷までの納期が短縮される。
ネルギー８００〜１０００ｋｅＶ，注入ドーズ量１×１
０13〜５×１０13ｃｍ-2の範囲で注入する。これにより
データ書込み工程の後に配線材料であるアルミの被覆及
び形成、保護絶縁膜の被覆及び形成を行う工程を行うこ
とで出荷が可能となり、従来のトランジスタ形成後にデ
ータ書込みを行う場合に比較して書込みデータ入手から
出荷までの納期が短縮される。
【０００８】以上第５族のリンイオンによりデータ書込
み工程を行ういわゆるＮＡＮＤ型のマスクＲＯＭについ
て記述したが、日経マイクロデバイス１９９１年、１２
月号、１０４〜１０９ページには第３族のボロンイオン
（11Ｂ+ ）をイオン注入することにより選択されたトラ
ンジスタをノーマリィ・オフ状態にしてデータ書込みを
行うＮＯＲ型マスクＲＯＭにおいても、高エネルギーイ
オン注入技術を利用した短納期プロセスが開示されてい
る。
み工程を行ういわゆるＮＡＮＤ型のマスクＲＯＭについ
て記述したが、日経マイクロデバイス１９９１年、１２
月号、１０４〜１０９ページには第３族のボロンイオン
（11Ｂ+ ）をイオン注入することにより選択されたトラ
ンジスタをノーマリィ・オフ状態にしてデータ書込みを
行うＮＯＲ型マスクＲＯＭにおいても、高エネルギーイ
オン注入技術を利用した短納期プロセスが開示されてい
る。
【０００９】
【発明が解決しようとする課題】通常のイオン注入装置
にはそのイオンビームの走査方法により大きく３種類の
タイプに分類することができる。
にはそのイオンビームの走査方法により大きく３種類の
タイプに分類することができる。
【００１０】第一のタイプとしては、加速管からのビー
ムを垂直／水平方向２組の静電電極により一枚のみ保持
されたウエハ状態の半導体基板（以下、半導体ウエハ、
と称す）上へ走査するいわゆるラスタースキャン型の注
入装置である。このタイプでは半導体ウエハ中央ではイ
オンビームは半導体ウエハに垂直に照射されるが、半導
体ウエハ最外周ではこの走査法に起因して半導体ウエハ
の中央を中心としてほぼ点対称に約２〜３°の注入角度
が存在する。さらに半導体ウエハの注入時の冷却効率を
上げるために半導体支持部の保持板が球面状の構造の注
入装置の場合は、半導体ウエハ最外周での注入角度はさ
らに増加して約４〜５°となる。
ムを垂直／水平方向２組の静電電極により一枚のみ保持
されたウエハ状態の半導体基板（以下、半導体ウエハ、
と称す）上へ走査するいわゆるラスタースキャン型の注
入装置である。このタイプでは半導体ウエハ中央ではイ
オンビームは半導体ウエハに垂直に照射されるが、半導
体ウエハ最外周ではこの走査法に起因して半導体ウエハ
の中央を中心としてほぼ点対称に約２〜３°の注入角度
が存在する。さらに半導体ウエハの注入時の冷却効率を
上げるために半導体支持部の保持板が球面状の構造の注
入装置の場合は、半導体ウエハ最外周での注入角度はさ
らに増加して約４〜５°となる。
【００１１】第二のタイプとしては、イオンビームは走
査せずに固定した状態で、複数、一般的には１０枚以上
の半導体ウエハをディスクと呼ばれる支持台上に保持
し、このディスクを回転及び平行移動（上下垂直移動）
することで相対的にイオンビームを走査するいわゆるデ
ィスクスキャン型のイオン注入装置である。半導体ウエ
ハは回転による遠心力でディスク上に保持されるため、
通常ディスクは完全平面ではなく回転軸方向内側に約５
〜１０°傾いている。これによりやはり半導体ウエハの
中央ではイオンビームは半導体ウエハに垂直に照射され
るが、半導体ウエハの最外周ではディスク回転方向に約
２〜３°の注入角度が存在する。
査せずに固定した状態で、複数、一般的には１０枚以上
の半導体ウエハをディスクと呼ばれる支持台上に保持
し、このディスクを回転及び平行移動（上下垂直移動）
することで相対的にイオンビームを走査するいわゆるデ
ィスクスキャン型のイオン注入装置である。半導体ウエ
ハは回転による遠心力でディスク上に保持されるため、
通常ディスクは完全平面ではなく回転軸方向内側に約５
〜１０°傾いている。これによりやはり半導体ウエハの
中央ではイオンビームは半導体ウエハに垂直に照射され
るが、半導体ウエハの最外周ではディスク回転方向に約
２〜３°の注入角度が存在する。
【００１２】第三のタイプとしては、第一のラスタース
キャン型の注入装置の走査電極の後方に補助電極を付加
し、イオンビームの走査位置によらず半導体ウエハの主
面に垂直にイオンビームが照射されるいわゆるパラレル
スキャン型のイオン注入装置である。このタイプの注入
装置は第一のラスタースキャン型に比較して装置が大型
化し、また価格も高価であるために余り一般的ではな
い。
キャン型の注入装置の走査電極の後方に補助電極を付加
し、イオンビームの走査位置によらず半導体ウエハの主
面に垂直にイオンビームが照射されるいわゆるパラレル
スキャン型のイオン注入装置である。このタイプの注入
装置は第一のラスタースキャン型に比較して装置が大型
化し、また価格も高価であるために余り一般的ではな
い。
【００１３】以上通常のイオン注入装置について記述し
たが、現在入手可能な高エネルギーイオン注入装置は第
一のタイプであるラスタースキャン型あるいは第二のタ
イプのディスクスキャン型であり、どちらも半導体ウエ
ハの周囲でイオンが半導体ウエハに垂直に照射されな
い。これらの注入装置でマスクＲＯＭのデータ書込みを
行った場合に以下の問題がある。
たが、現在入手可能な高エネルギーイオン注入装置は第
一のタイプであるラスタースキャン型あるいは第二のタ
イプのディスクスキャン型であり、どちらも半導体ウエ
ハの周囲でイオンが半導体ウエハに垂直に照射されな
い。これらの注入装置でマスクＲＯＭのデータ書込みを
行った場合に以下の問題がある。
【００１４】図１０は高エネルギー注入技術を用いたマ
スクＲＯＭのデータ書込み時に注入角度が存在した場合
の注入時の半導体装置の断面構造である。データ書込み
のイオン注入は、リンイオン（31Ｐ+ ）１０を用い注入
エネルギー８００〜１０００ｋｅＶで行われるため、マ
スクとしてのフォトレジスト４の膜厚は約２μｍ必要で
ある。ここで半導体ウエハの外周部でイオンビーム１０
の注入角度が半導体ウエハ基板の主面に対してある注入
角度θを持つと、イオンはゲート領域からオフセットさ
れた位置に注入されてしまう。例えば直径６インチの半
導体ウエハで、膜厚２μｍのフォトレジストマスクを用
い、層間絶縁膜の膜厚が１μｍの半導体ウエハの外周部
で５°の注入角度が存在するイオン注入装置を用いてイ
オン注入を行った場合、注入角度が０°の場合の注入領
域Ｌ0 と比較して注入角θ°での注入領域Ｌθ のオフ
セットの量Ｌoff は約０．２６μｍの値となる。
スクＲＯＭのデータ書込み時に注入角度が存在した場合
の注入時の半導体装置の断面構造である。データ書込み
のイオン注入は、リンイオン（31Ｐ+ ）１０を用い注入
エネルギー８００〜１０００ｋｅＶで行われるため、マ
スクとしてのフォトレジスト４の膜厚は約２μｍ必要で
ある。ここで半導体ウエハの外周部でイオンビーム１０
の注入角度が半導体ウエハ基板の主面に対してある注入
角度θを持つと、イオンはゲート領域からオフセットさ
れた位置に注入されてしまう。例えば直径６インチの半
導体ウエハで、膜厚２μｍのフォトレジストマスクを用
い、層間絶縁膜の膜厚が１μｍの半導体ウエハの外周部
で５°の注入角度が存在するイオン注入装置を用いてイ
オン注入を行った場合、注入角度が０°の場合の注入領
域Ｌ0 と比較して注入角θ°での注入領域Ｌθ のオフ
セットの量Ｌoff は約０．２６μｍの値となる。
【００１５】この場合第一の問題としてはゲート領域
（チャネル領域）にしきい値電圧制御のための注入が行
われないことにより、オンさせたいトランジスタがオン
しないという問題がある。
（チャネル領域）にしきい値電圧制御のための注入が行
われないことにより、オンさせたいトランジスタがオン
しないという問題がある。
【００１６】また第二の問題としてはイオンが注入され
たくない領域にデータ書込みのリンイオンが注入される
という問題がある。例えばソース／ドレイン領域にリン
イオンが注入されると拡散層濃度が高くなりＮ+ ／Ｐ接
合の逆方向リーク電流が増加したり、あるいは素子分離
領域に形成されているフィールド酸化膜の下部にリンイ
オンが注入された場合には素子分離耐圧の低下が発生
し、半導体装置の不良の一因となるという問題がある。
たくない領域にデータ書込みのリンイオンが注入される
という問題がある。例えばソース／ドレイン領域にリン
イオンが注入されると拡散層濃度が高くなりＮ+ ／Ｐ接
合の逆方向リーク電流が増加したり、あるいは素子分離
領域に形成されているフィールド酸化膜の下部にリンイ
オンが注入された場合には素子分離耐圧の低下が発生
し、半導体装置の不良の一因となるという問題がある。
【００１７】一方、イオン注入においてイオンビームが
半導体ウエハ基板に垂直に注入されないために発生する
問題に対する図１１に示すような対策が特開平４−９６
３６７号公報に開示されている。図１１において、
（Ａ），（Ｂ）および（Ｃ）はそれぞれ半導体ウェハ２
０のオリエンテーションフラットが上側の状態で側面
図、正面図および部分断面図であり、（Ｄ），（Ｅ）お
よび（Ｆ）はそれぞれオリエンテーションフラットが下
側の状態の側面図、正面図および部分断面図である。こ
れは図１１に示すようにチャネリング防止のためにマス
クＲＯＭのデータ書込み時に半導体ウエハ２０を７°傾
斜させて注入する際に発生する問題に対する解決方法で
ある。この開示例では半導体ウエハを７°に傾斜させた
まま半導体ウエハ２０を回転させることにより部分Ａへ
のイオン注入においてオフセットを発生させないという
解決法である。この解決法によれば確かに半導体ウエハ
基板に７度の注入角度でイオン注入を行う場合にはオフ
セットされた領域に注入されることにより発生する第一
の課題であるオンさせたいトランジスタがオンしないと
いう問題点は解決する。
半導体ウエハ基板に垂直に注入されないために発生する
問題に対する図１１に示すような対策が特開平４−９６
３６７号公報に開示されている。図１１において、
（Ａ），（Ｂ）および（Ｃ）はそれぞれ半導体ウェハ２
０のオリエンテーションフラットが上側の状態で側面
図、正面図および部分断面図であり、（Ｄ），（Ｅ）お
よび（Ｆ）はそれぞれオリエンテーションフラットが下
側の状態の側面図、正面図および部分断面図である。こ
れは図１１に示すようにチャネリング防止のためにマス
クＲＯＭのデータ書込み時に半導体ウエハ２０を７°傾
斜させて注入する際に発生する問題に対する解決方法で
ある。この開示例では半導体ウエハを７°に傾斜させた
まま半導体ウエハ２０を回転させることにより部分Ａへ
のイオン注入においてオフセットを発生させないという
解決法である。この解決法によれば確かに半導体ウエハ
基板に７度の注入角度でイオン注入を行う場合にはオフ
セットされた領域に注入されることにより発生する第一
の課題であるオンさせたいトランジスタがオンしないと
いう問題点は解決する。
【００１８】しかしながら、イオン注入装置のイオン走
査方法に起因する半導体ウエハ基板周囲の注入偏差によ
る注入オフセットには有効な手段ではない。例えばラス
タースキャン型のイオン注入装置ではイオンの入射角は
半導体ウエハの中央を中心として点対称となっており、
この半導体ウエハ中央を中心として回転注入を行っても
オフセットは全く解消されないということより明らかで
ある。またディスクスキャン型のイオン注入装置でも半
導体ウエハの回転方向に対して軸対称となっているの
で、ここで半導体ウエハを自転させてもオフセットは全
く解消しない。
査方法に起因する半導体ウエハ基板周囲の注入偏差によ
る注入オフセットには有効な手段ではない。例えばラス
タースキャン型のイオン注入装置ではイオンの入射角は
半導体ウエハの中央を中心として点対称となっており、
この半導体ウエハ中央を中心として回転注入を行っても
オフセットは全く解消されないということより明らかで
ある。またディスクスキャン型のイオン注入装置でも半
導体ウエハの回転方向に対して軸対称となっているの
で、ここで半導体ウエハを自転させてもオフセットは全
く解消しない。
【００１９】したがって本発明の目的は、半導体ウエハ
面内で注入角度偏差を持つイオン注入装置で不純物をイ
オン注入する際に、注入オフセットによる注入領域のず
れを半導体ウエハの全面にわたって抑制した半導体装置
の製造方法を提供することである。
面内で注入角度偏差を持つイオン注入装置で不純物をイ
オン注入する際に、注入オフセットによる注入領域のず
れを半導体ウエハの全面にわたって抑制した半導体装置
の製造方法を提供することである。
【００２０】本発明の他の目的は、半導体ウエハ面内で
注入角度偏差を持つイオン注入装置でＲＯＭデータを書
き込む際に、注入オフセットによる不良を低減させたマ
スクＲＯＭ型の半導体装置の製造方法を提供することで
ある。
注入角度偏差を持つイオン注入装置でＲＯＭデータを書
き込む際に、注入オフセットによる不良を低減させたマ
スクＲＯＭ型の半導体装置の製造方法を提供することで
ある。
【００２１】
【課題を解決するための手段】本発明の特徴は、多数の
半導体装置がマトリックス状に配列されたがいに同一性
能の半導体装置に製造されていく半導体ウエハ上にフォ
トレジストパターンを形成する工程と、前記フォトレジ
ストパターンをマスクとしてそれぞれの前記半導体装置
における同じ領域にイオン注入装置により不純物をイオ
ン注入する工程とを有する半導体装置の製造方法におい
て、前記イオン注入装置の前記半導体ウエハ面内での注
入角度偏差に対応して、前記フォトレジストパターンに
偏差を生じさせる半導体装置の製造方法にある。この半
導体装置のそれぞれは多数のＭＯＳトランジスタを具備
するマスクＲＯＭであり、前記フォトレジストパターン
を形成する工程および前記不純物をイオン注入する工程
は、選択的に選ばれた前記ＭＯＳトランジスタのチャネ
ル領域に不純物をイオン注入してそのトランジスタのし
きい値電圧を制御するマスクＲＯＭのデータ書込み工程
であることができる。また、前記イオン注入の注入エネ
ルギーは３００ｋｅＶ以上であることができる。さらに
前記フォトレジストパターンに偏差を生じさせる方法が
縮小投影露光装置のアライメント偏差を用いることがで
きる。具体的には前記半導体ウエハをそれぞれ多数の半
導体装置を含む複数のグループに区画し、前記フォトレ
ジストパターンはそれぞれのグループ内では偏差値が０
を含む同一の偏差値であることが実用的であり、イオン
注入装置がラスタースキャン型の装置の場合は半導体ウ
エハを一方向およびこれと直角方向で前記グループに区
画し、一方、イオン注入装置がディスクスキャン型の装
置の場合は半導体ウエハを一方向でグループに区画する
ことが好ましい。
半導体装置がマトリックス状に配列されたがいに同一性
能の半導体装置に製造されていく半導体ウエハ上にフォ
トレジストパターンを形成する工程と、前記フォトレジ
ストパターンをマスクとしてそれぞれの前記半導体装置
における同じ領域にイオン注入装置により不純物をイオ
ン注入する工程とを有する半導体装置の製造方法におい
て、前記イオン注入装置の前記半導体ウエハ面内での注
入角度偏差に対応して、前記フォトレジストパターンに
偏差を生じさせる半導体装置の製造方法にある。この半
導体装置のそれぞれは多数のＭＯＳトランジスタを具備
するマスクＲＯＭであり、前記フォトレジストパターン
を形成する工程および前記不純物をイオン注入する工程
は、選択的に選ばれた前記ＭＯＳトランジスタのチャネ
ル領域に不純物をイオン注入してそのトランジスタのし
きい値電圧を制御するマスクＲＯＭのデータ書込み工程
であることができる。また、前記イオン注入の注入エネ
ルギーは３００ｋｅＶ以上であることができる。さらに
前記フォトレジストパターンに偏差を生じさせる方法が
縮小投影露光装置のアライメント偏差を用いることがで
きる。具体的には前記半導体ウエハをそれぞれ多数の半
導体装置を含む複数のグループに区画し、前記フォトレ
ジストパターンはそれぞれのグループ内では偏差値が０
を含む同一の偏差値であることが実用的であり、イオン
注入装置がラスタースキャン型の装置の場合は半導体ウ
エハを一方向およびこれと直角方向で前記グループに区
画し、一方、イオン注入装置がディスクスキャン型の装
置の場合は半導体ウエハを一方向でグループに区画する
ことが好ましい。
【００２２】
【作用】このように本発明の半導体装置の製造方法で
は、半導体ウエハ面内でイオン照射角度が異なるイオン
注入装置によるマスクＲＯＭのデータ書込み等の工程に
おいて、このイオン照射角度による注入オフセットを補
正するために、このオフセット分を見込んであらかじめ
マスクであるフォトレジストパターン形成を補正するか
ら、すなわちあらかじめフォトレジストパターン開口領
域を、半導体ウエハ面内の特定位置のイオンビーム照射
角度に対応して本来のパターン位置よりシフトさせた位
置に開口するから、イオン注入工程でのイオン照射角を
補償し本来イオンを注入したい領域に注入を行うことが
可能となる。
は、半導体ウエハ面内でイオン照射角度が異なるイオン
注入装置によるマスクＲＯＭのデータ書込み等の工程に
おいて、このイオン照射角度による注入オフセットを補
正するために、このオフセット分を見込んであらかじめ
マスクであるフォトレジストパターン形成を補正するか
ら、すなわちあらかじめフォトレジストパターン開口領
域を、半導体ウエハ面内の特定位置のイオンビーム照射
角度に対応して本来のパターン位置よりシフトさせた位
置に開口するから、イオン注入工程でのイオン照射角を
補償し本来イオンを注入したい領域に注入を行うことが
可能となる。
【００２３】
【実施例】以下図面を参照して本発明を説明する。
【００２４】まず、本発明の第１の実施例としてラスタ
ースキャン型のイオン注入装置を用いた場合を図１乃至
図４を参照して説明する。
ースキャン型のイオン注入装置を用いた場合を図１乃至
図４を参照して説明する。
【００２５】図２はラスタースキャン型イオン注入装置
の概略を示す図である。イオン源から発せされたイオン
ビーム１０は一対の水平走査電極３１によりＸ方向をス
キャンしながら一対の垂直走査電極３２によりＹ方向を
スキャンして、垂直に固定された例えば直径６インチの
半導体ウエハ２０の全面にイオンを照射する。
の概略を示す図である。イオン源から発せされたイオン
ビーム１０は一対の水平走査電極３１によりＸ方向をス
キャンしながら一対の垂直走査電極３２によりＹ方向を
スキャンして、垂直に固定された例えば直径６インチの
半導体ウエハ２０の全面にイオンを照射する。
【００２６】この半導体ウエハ２０は、図４に示すよう
に、外周の一部にオリエンテーションフラット２１が形
成され、内部には多数の半導体装置（半導体チップ）
（図では５個のみ実線で図示、後は２点鎖線で図示を省
略してある）２２がマトリックス上に配列されてたがい
に同一の性能の半導体装置２２が製造されていく。それ
ぞれの半導体装置２２内には多数のＭＯＳトランジスタ
が形成されており、また各半導体装置２２内および半導
体ウエハ２０の周辺には位置合わせマーク２３が形成さ
れている。
に、外周の一部にオリエンテーションフラット２１が形
成され、内部には多数の半導体装置（半導体チップ）
（図では５個のみ実線で図示、後は２点鎖線で図示を省
略してある）２２がマトリックス上に配列されてたがい
に同一の性能の半導体装置２２が製造されていく。それ
ぞれの半導体装置２２内には多数のＭＯＳトランジスタ
が形成されており、また各半導体装置２２内および半導
体ウエハ２０の周辺には位置合わせマーク２３が形成さ
れている。
【００２７】顧客からのオーダー後、半導体装置２０内
の多数のＭＯＳトランジスタのうちで選択的に選ばれた
ＭＯＳトランジスタのチャネル領域上に開口を設けたフ
ォトレジストパターンを半導体ウエハ２０上に形成し、
図２の装置でこの選ばれたＭＯＳトランジスタのチャネ
ル領域にイオン注入することでしきい値電圧を変化させ
て、顧客の注文に応じたＮＯＲ回路やＮＡＮＤ回路等を
有するマスクＲＯＭの半導体装置となる。
の多数のＭＯＳトランジスタのうちで選択的に選ばれた
ＭＯＳトランジスタのチャネル領域上に開口を設けたフ
ォトレジストパターンを半導体ウエハ２０上に形成し、
図２の装置でこの選ばれたＭＯＳトランジスタのチャネ
ル領域にイオン注入することでしきい値電圧を変化させ
て、顧客の注文に応じたＮＯＲ回路やＮＡＮＤ回路等を
有するマスクＲＯＭの半導体装置となる。
【００２８】そして半導体装置内の多数のＭＯＳトラン
ジスタの配列等はそれぞれの半導体装置間で同一である
から、半導体装置上のフォトレジストパターンをそれぞ
れの半導体装置間で同一とし、半導体ウエハの全領域に
イオン１０が垂直に照射されたならば同じマスクＲＯＭ
の半導体装置となるはずである。
ジスタの配列等はそれぞれの半導体装置間で同一である
から、半導体装置上のフォトレジストパターンをそれぞ
れの半導体装置間で同一とし、半導体ウエハの全領域に
イオン１０が垂直に照射されたならば同じマスクＲＯＭ
の半導体装置となるはずである。
【００２９】しかしながら図２に示すようにラスタース
キャン型イオン注入装置では、固定された半導体ウエハ
２０の中央部には垂直にイオン１０が照射されるが、周
辺部には傾斜したある入射角をもってイオン１０が照射
される。このため図４の半導体ウエハ２０において、例
えば中央側に位置する半導体装置２２Ｃに属するＭＯＳ
トランジスタのチャネル領域には正常にイオン注入され
所定のしきい値電圧に制御することができるが、周辺側
に位置する半導体装置２２Ｅに属するＭＯＳトランジス
タのチャネル領域には、図１０に示すオフセット量Ｌ
off により、正常にイオン注入をすることが出来ないか
ら所定のしきい値電圧に制御することができない。
キャン型イオン注入装置では、固定された半導体ウエハ
２０の中央部には垂直にイオン１０が照射されるが、周
辺部には傾斜したある入射角をもってイオン１０が照射
される。このため図４の半導体ウエハ２０において、例
えば中央側に位置する半導体装置２２Ｃに属するＭＯＳ
トランジスタのチャネル領域には正常にイオン注入され
所定のしきい値電圧に制御することができるが、周辺側
に位置する半導体装置２２Ｅに属するＭＯＳトランジス
タのチャネル領域には、図１０に示すオフセット量Ｌ
off により、正常にイオン注入をすることが出来ないか
ら所定のしきい値電圧に制御することができない。
【００３０】そこで本発明では図１に示すように、フォ
トレジストパターン４を半導体ウエハ内の半導体装置の
位置に応じて異ならしている。図１（Ａ）は中央側に位
置する半導体装置２２Ｃに属するＭＯＳトランジスタへ
のイオン注入を示す断面図であり、図１（Ｂ）は周辺側
に位置する半導体装置２２Ｅに属するＭＯＳトランジス
タへのイオン注入を示す断面図である。Ｐ型シリコン基
板１にＮ型のソース，ドレイン３，３が形成され、チャ
ネル領域７上にゲート絶縁膜を介してゲート電極２が形
成され、シリコン酸化膜６で被覆したＭＯＳトランジス
タ上の必要個所にコンタクト孔（図示省略）を設けた膜
厚１μｍの層間絶縁膜５を設けてある。
トレジストパターン４を半導体ウエハ内の半導体装置の
位置に応じて異ならしている。図１（Ａ）は中央側に位
置する半導体装置２２Ｃに属するＭＯＳトランジスタへ
のイオン注入を示す断面図であり、図１（Ｂ）は周辺側
に位置する半導体装置２２Ｅに属するＭＯＳトランジス
タへのイオン注入を示す断面図である。Ｐ型シリコン基
板１にＮ型のソース，ドレイン３，３が形成され、チャ
ネル領域７上にゲート絶縁膜を介してゲート電極２が形
成され、シリコン酸化膜６で被覆したＭＯＳトランジス
タ上の必要個所にコンタクト孔（図示省略）を設けた膜
厚１μｍの層間絶縁膜５を設けてある。
【００３１】そして図１（Ａ）の半導体装置２２Ｃで
は、リンイオン（31Ｐ+ ）１０が基板の主面に対して垂
直方向に照射されるからチャネル領域７すなわちゲート
領域の真上に開口４Ａを設け膜厚約２μｍのフォトレジ
ストパターン４を形成することによりこのＭＯＳトラン
ジスタのチャネル領域に所定の量のイオンが注入されて
しきい値電圧が変化してノーマリィ・オンのトランジス
タとなる。
は、リンイオン（31Ｐ+ ）１０が基板の主面に対して垂
直方向に照射されるからチャネル領域７すなわちゲート
領域の真上に開口４Ａを設け膜厚約２μｍのフォトレジ
ストパターン４を形成することによりこのＭＯＳトラン
ジスタのチャネル領域に所定の量のイオンが注入されて
しきい値電圧が変化してノーマリィ・オンのトランジス
タとなる。
【００３２】一方、図１（Ｂ）ではリンイオン
（31Ｐ+ ）１０が基板の主面に対して傾斜したある注入
角度をもって照射されるから、この半導体装置２２Ｅ上
の膜厚約２μｍのフォトレジストパターン４の開口４Ｂ
は、この注入角度により発生するオフセット量（図１
０）だけあらかじめずらせて形成している。すなわち開
口４Ａより偏差ΔＬだけシフトさせて開口４Ｂを形成し
ている。これにより周辺側に位置する半導体装置２２Ｅ
に属する図１（Ｂ）のＭＯＳトランジスタのチャネル領
域にも所定の量のイオンが注入されてしきい値電圧が変
化してノーマリィ・オンのトランジスタとなる。
（31Ｐ+ ）１０が基板の主面に対して傾斜したある注入
角度をもって照射されるから、この半導体装置２２Ｅ上
の膜厚約２μｍのフォトレジストパターン４の開口４Ｂ
は、この注入角度により発生するオフセット量（図１
０）だけあらかじめずらせて形成している。すなわち開
口４Ａより偏差ΔＬだけシフトさせて開口４Ｂを形成し
ている。これにより周辺側に位置する半導体装置２２Ｅ
に属する図１（Ｂ）のＭＯＳトランジスタのチャネル領
域にも所定の量のイオンが注入されてしきい値電圧が変
化してノーマリィ・オンのトランジスタとなる。
【００３３】このようなフォトレジストパターンを形成
することで半導体ウエハの中央部も周辺部も本来データ
書込みのためにイオン注入を行ないたい領域にイオンを
導入することができる。
することで半導体ウエハの中央部も周辺部も本来データ
書込みのためにイオン注入を行ないたい領域にイオンを
導入することができる。
【００３４】具体的にこのようなフォトレジストの開口
パターンを形成する方法について記述する。
パターンを形成する方法について記述する。
【００３５】現在このデータ書込みのフォトレジストパ
ターンは縮小投影型の露光装置を用いて行っている。縮
小投影露光装置は、半導体基板上の各チップもしくは半
導体ウエハに存在する位置合わせ用のマークいわゆるア
ライメントマークを検出し、位置合わせ誤差の無いよう
に露光を行っている。そして現在用いられている一般的
な縮小投影装置は任意にアライメント時に偏差を付ける
ことも可能となっている。具体的には半導体ウエハ内の
半導体装置（半導体チップ）を複数のグループに分割
し、各グループに対してＸ方向，Ｙ方向に任意のアライ
メント偏差を付けた状態で露光が可能となっている。
ターンは縮小投影型の露光装置を用いて行っている。縮
小投影露光装置は、半導体基板上の各チップもしくは半
導体ウエハに存在する位置合わせ用のマークいわゆるア
ライメントマークを検出し、位置合わせ誤差の無いよう
に露光を行っている。そして現在用いられている一般的
な縮小投影装置は任意にアライメント時に偏差を付ける
ことも可能となっている。具体的には半導体ウエハ内の
半導体装置（半導体チップ）を複数のグループに分割
し、各グループに対してＸ方向，Ｙ方向に任意のアライ
メント偏差を付けた状態で露光が可能となっている。
【００３６】図３（Ａ）はラスタースキャン型の高エネ
ルギーイオン注入装置を用いた場合のデータ書込み時の
アライメント偏差の各グループのマップであり、図３
（Ｂ）はその時の各グループのアライメント偏差であ
る。
ルギーイオン注入装置を用いた場合のデータ書込み時の
アライメント偏差の各グループのマップであり、図３
（Ｂ）はその時の各グループのアライメント偏差であ
る。
【００３７】ラスタースキャン型の高エネルギーイオン
注入装置では半導体ウエハ２０の中央を中心としてほぼ
点対称に注入角度の偏差が発生する。
注入装置では半導体ウエハ２０の中央を中心としてほぼ
点対称に注入角度の偏差が発生する。
【００３８】これを補正するために本実施例ではデータ
書込み時のアライメント偏差をほぼ点対称となるような
Ａ〜Ｉの９種類のグループに分割して、このアライメン
ト偏差に則りフォトレジストパターンを形成する。これ
によりイオン注入時に半導体ウエハ周囲で発生する注入
角度偏差によるオフセットを補正することが可能とな
る。
書込み時のアライメント偏差をほぼ点対称となるような
Ａ〜Ｉの９種類のグループに分割して、このアライメン
ト偏差に則りフォトレジストパターンを形成する。これ
によりイオン注入時に半導体ウエハ周囲で発生する注入
角度偏差によるオフセットを補正することが可能とな
る。
【００３９】このアライメント偏差の決定方法について
具体的に記述する。ラスタースキャン型のイオン注入装
置では、この実施例の６インチ半導体ウエハ２０の外周
囲には前述したように最大０．２６μｍの注入オフセッ
トが発生する。この外周から中央に向って注入オフセッ
トが順次減少していくから、グループＢ〜Ｉ内の半導体
装置では平均をとってＸ方向あるいはＹ方向もしくはＸ
およびＹ方向に０．１３μｍのアライメント偏差をそれ
ぞれつけることにより、例えばグループＡの他のグルー
プとの境界をウエハ半径の半分の個所に位置させて半導
体ウエハ面内での注入オフセット量は最大でも０．１３
μｍに抑えることが可能となる。
具体的に記述する。ラスタースキャン型のイオン注入装
置では、この実施例の６インチ半導体ウエハ２０の外周
囲には前述したように最大０．２６μｍの注入オフセッ
トが発生する。この外周から中央に向って注入オフセッ
トが順次減少していくから、グループＢ〜Ｉ内の半導体
装置では平均をとってＸ方向あるいはＹ方向もしくはＸ
およびＹ方向に０．１３μｍのアライメント偏差をそれ
ぞれつけることにより、例えばグループＡの他のグルー
プとの境界をウエハ半径の半分の個所に位置させて半導
体ウエハ面内での注入オフセット量は最大でも０．１３
μｍに抑えることが可能となる。
【００４０】なお本実施例ではアライメント偏差を９種
類のグループに分割して露光する例いついて述べたが、
より多くの種類のグループに分割することでより細かい
補正が行えることは明らかである。
類のグループに分割して露光する例いついて述べたが、
より多くの種類のグループに分割することでより細かい
補正が行えることは明らかである。
【００４１】次に図５を参照して、本発明の実施例のフ
ォトレジストパターン４の開口を形成する際にフォトレ
ジストを露光する縮小投影露光装置について簡単に説明
する。
ォトレジストパターン４の開口を形成する際にフォトレ
ジストを露光する縮小投影露光装置について簡単に説明
する。
【００４２】楕円ミラー４２内に載置の露光光源４１か
ら発せされた露光光はハーフミラー、インテグレーター
４３、コンデンサレンズ４４、レチクルマスク４５、縮
小レンズ４６を通って半導体ウエハ２０内の半導体装置
上のフォトレジストを選択的に露光して、現像後に開口
を有するフォトレジストパターン４が得られる。
ら発せされた露光光はハーフミラー、インテグレーター
４３、コンデンサレンズ４４、レチクルマスク４５、縮
小レンズ４６を通って半導体ウエハ２０内の半導体装置
上のフォトレジストを選択的に露光して、現像後に開口
を有するフォトレジストパターン４が得られる。
【００４３】一方、防振台４８上にＸ−Ｙステージ４９
が設けられ、その上にＺ−θテーブル５２が設けられ、
その上にウエハローダ４７からの半導体ウエハ２０が載
置されている。またＸ−Ｙテーブル４９の正確な移動を
行なうためにレーザ干渉系５１が載置してある。ｏｆｆ
−ａｘｉｓ方式でアライメントをとる場合、レチクルア
ライメント系５４でレチクルマスク４５上のマスクマー
ク５６を認識し、ｏｆｆ−ａｘｉｓアライメント系５５
で半導体ウエハ２０上の位置合わせマーク２３を認識
し、これから露光する半導体装置がレチクルマスク下で
露光を行なう位置よりＴだけ離間しているように位置合
わせする。そしてＸ−Ｙステージを距離Ｔだけ移動させ
てレチクルマスク下に当該半導体装置を位置させて縮小
投影露光を行なう。
が設けられ、その上にＺ−θテーブル５２が設けられ、
その上にウエハローダ４７からの半導体ウエハ２０が載
置されている。またＸ−Ｙテーブル４９の正確な移動を
行なうためにレーザ干渉系５１が載置してある。ｏｆｆ
−ａｘｉｓ方式でアライメントをとる場合、レチクルア
ライメント系５４でレチクルマスク４５上のマスクマー
ク５６を認識し、ｏｆｆ−ａｘｉｓアライメント系５５
で半導体ウエハ２０上の位置合わせマーク２３を認識
し、これから露光する半導体装置がレチクルマスク下で
露光を行なう位置よりＴだけ離間しているように位置合
わせする。そしてＸ−Ｙステージを距離Ｔだけ移動させ
てレチクルマスク下に当該半導体装置を位置させて縮小
投影露光を行なう。
【００４４】本発明の第１の実施例では、グループＡに
属する半導体装置を露光する際にはＸ方向もＹ方向も距
離Ｔだけ移動させる。しかしグループＢ〜Ｉに属する半
導体装置を露光する際には、図３（Ｂ）の必要とするア
ライメント偏差（ΔＬ）に応じて、Ｘ方向もしくはＹ方
向あるいはＸおよびＹ方向に（Ｔ＋０．１３μｍ）もし
くは（Ｔ−０．１３μｍ）移動させることにより恣意的
に偏差を生じさせて露光を行なう。以上はｏｆｆ−ａｘ
ｉｓ方式を例示して説明したが、準ＴＴＬ方式やＴＴＬ
方式でも恣意的に偏差を生じさせて露光を行なうことが
できる。
属する半導体装置を露光する際にはＸ方向もＹ方向も距
離Ｔだけ移動させる。しかしグループＢ〜Ｉに属する半
導体装置を露光する際には、図３（Ｂ）の必要とするア
ライメント偏差（ΔＬ）に応じて、Ｘ方向もしくはＹ方
向あるいはＸおよびＹ方向に（Ｔ＋０．１３μｍ）もし
くは（Ｔ−０．１３μｍ）移動させることにより恣意的
に偏差を生じさせて露光を行なう。以上はｏｆｆ−ａｘ
ｉｓ方式を例示して説明したが、準ＴＴＬ方式やＴＴＬ
方式でも恣意的に偏差を生じさせて露光を行なうことが
できる。
【００４５】次に本発明の第２の実施例としてディスク
スキャン型の高エネルギーイオン注入装置を用いた場合
を図６乃至図７を参照して説明する。尚この第２の実施
例でも周辺部のＭＯＳトランジスタでアライメント偏差
による状態は図１と同様であり、半導体ウエハ２０の態
様は図４と同様であり、使用する縮小投影露光装置は図
５と同様である。
スキャン型の高エネルギーイオン注入装置を用いた場合
を図６乃至図７を参照して説明する。尚この第２の実施
例でも周辺部のＭＯＳトランジスタでアライメント偏差
による状態は図１と同様であり、半導体ウエハ２０の態
様は図４と同様であり、使用する縮小投影露光装置は図
５と同様である。
【００４６】図６（Ａ）はディスクスキャン型イオン注
入装置の概略を示す図である。イオン源から発生された
イオンビーム１０は固定されている。
入装置の概略を示す図である。イオン源から発生された
イオンビーム１０は固定されている。
【００４７】一方、直径１ｍの碗型のディスク６１の傾
斜内面に多数の６インチ半導体ウエハ２０がそのオリエ
ンテーションフラットを中心方向に向けて載置されてい
る。ディスク６１は軸を角度θ（５〜１０度）傾斜させ
て回転させる。
斜内面に多数の６インチ半導体ウエハ２０がそのオリエ
ンテーションフラットを中心方向に向けて載置されてい
る。ディスク６１は軸を角度θ（５〜１０度）傾斜させ
て回転させる。
【００４８】この軸の角度θとディスク６１の傾斜内面
の角度は同じ値にしてあるから、イオン１０が照射させ
る最上部に回転により位置した半導体ウエハ２０の主面
は垂直となっており、かつディスク６１は回転しながら
垂直方向（Ｙ方向）に走査するから、半導体ウエハ２０
へのイオン１０の照射条件は、Ｙ方向すなわちオリエン
テーションフラットと直角方向では変化しない。
の角度は同じ値にしてあるから、イオン１０が照射させ
る最上部に回転により位置した半導体ウエハ２０の主面
は垂直となっており、かつディスク６１は回転しながら
垂直方向（Ｙ方向）に走査するから、半導体ウエハ２０
へのイオン１０の照射条件は、Ｙ方向すなわちオリエン
テーションフラットと直角方向では変化しない。
【００４９】しかし、Ｘ方向については図６（Ｂ）に示
すように、ディスク６１の回転に応じて、最初に半導体
ウエハ２０の一方の周辺部２０Ｌにある入射傾角をもっ
てイオン１０が照射され、次に半導体ウエハ２０の中央
部２０Ｊに垂直にイオン１０が照射され、最後に半導体
ウエハ２０の他方の周辺部２０Ｋに周辺部２０Ｌとは逆
の入射傾角をもってイオン１０が照射される。
すように、ディスク６１の回転に応じて、最初に半導体
ウエハ２０の一方の周辺部２０Ｌにある入射傾角をもっ
てイオン１０が照射され、次に半導体ウエハ２０の中央
部２０Ｊに垂直にイオン１０が照射され、最後に半導体
ウエハ２０の他方の周辺部２０Ｋに周辺部２０Ｌとは逆
の入射傾角をもってイオン１０が照射される。
【００５０】図７はこのディスクスキャン型の高エネル
ギーイオン注入装置を用いた場合のデータ書込み時のア
ライメント偏差の各グループのマップ（Ａ）及びその時
の各グループのアライメント偏差（Ｂ）である。ディス
クスキャン型の高エネルギーイオン注入装置では半導体
ウエハ２０の中心Ｙ軸を対称軸としてほぼ軸対称に注入
角度の偏差が発生する。この注入角度偏差によるオフセ
ットを補正するために本実施例では半導体ウエハ２０の
中心Ｙ軸を対称軸としたアライメント軸差のグループ分
割を行っている。
ギーイオン注入装置を用いた場合のデータ書込み時のア
ライメント偏差の各グループのマップ（Ａ）及びその時
の各グループのアライメント偏差（Ｂ）である。ディス
クスキャン型の高エネルギーイオン注入装置では半導体
ウエハ２０の中心Ｙ軸を対称軸としてほぼ軸対称に注入
角度の偏差が発生する。この注入角度偏差によるオフセ
ットを補正するために本実施例では半導体ウエハ２０の
中心Ｙ軸を対称軸としたアライメント軸差のグループ分
割を行っている。
【００５１】ディスクスキャン型のイオン注入装置では
注入角度偏差は最大３°である。膜厚２μｍのフォトレ
ジストマスクを用い、層間絶縁膜の膜厚が１μｍの６イ
ンチ半導体ウエハ周囲で３°の注入角度が存在するイオ
ン注入装置を用いてイオン注入を行った場合、注入角度
が０°の場合と比較して周辺のオフセットの量は約０．
１６μｍの値となる。したがって中央部のグループＪ内
の半導体装置へのアライメント偏差は０とし、グループ
Ｋ，Ｌ内の半導体装置へのＸ方向のアライメント偏差は
半導体ウエハ周辺のオフセット量０．１６μｍの半分の
０．０８μｍとすることにより、半導体ウエハ面内での
最大オフセット量は、図３と同様に半分の、０．０８μ
ｍに低減できる。この場合図７に示すようにアライメン
ト偏差を３種類のグループに分割し露光することで可能
となる。本実施例においてはディスクスキャン型の注入
装置を用いることでアライメント偏差の種類が低減で
き、露光時のスループットの低下を低減することが出来
る。
注入角度偏差は最大３°である。膜厚２μｍのフォトレ
ジストマスクを用い、層間絶縁膜の膜厚が１μｍの６イ
ンチ半導体ウエハ周囲で３°の注入角度が存在するイオ
ン注入装置を用いてイオン注入を行った場合、注入角度
が０°の場合と比較して周辺のオフセットの量は約０．
１６μｍの値となる。したがって中央部のグループＪ内
の半導体装置へのアライメント偏差は０とし、グループ
Ｋ，Ｌ内の半導体装置へのＸ方向のアライメント偏差は
半導体ウエハ周辺のオフセット量０．１６μｍの半分の
０．０８μｍとすることにより、半導体ウエハ面内での
最大オフセット量は、図３と同様に半分の、０．０８μ
ｍに低減できる。この場合図７に示すようにアライメン
ト偏差を３種類のグループに分割し露光することで可能
となる。本実施例においてはディスクスキャン型の注入
装置を用いることでアライメント偏差の種類が低減で
き、露光時のスループットの低下を低減することが出来
る。
【００５２】以上の実施例ではマスクＲＯＭ型半導体装
置のＭＯＳトランジスタのしきい値を制御したデータ書
込みについて説明した。しかし本発明は他の半導体装置
のＭＯＳトランジスタのチャネルドープによるしきい値
を制御にも適用でき、さらにＭＯＳトランジスタのチャ
ネル領域にかぎらず他の領域にイオン注入する際にも適
用することができる。
置のＭＯＳトランジスタのしきい値を制御したデータ書
込みについて説明した。しかし本発明は他の半導体装置
のＭＯＳトランジスタのチャネルドープによるしきい値
を制御にも適用でき、さらにＭＯＳトランジスタのチャ
ネル領域にかぎらず他の領域にイオン注入する際にも適
用することができる。
【００５３】
【発明の効果】上述したように、本発明の半導体装置の
製造方法は高エネルギーイオン注入法による例えばマス
クＲＯＭのデータ書込み時にイオン注入による注入角度
偏差を補正するようにフォトレジストパターンを開口す
ることにより、所望の領域のみに不純物イオンを注入す
ることが可能となり、従来技術で問題となったような半
導体装置の不良は発生しないという効果を有する。また
従来技術で半導体装置の不良が発生しないためにはデー
タの書込みの開口部と一素子分離領域等の間隔等のマー
ジンを広くとらなければならなかったが、例えば本発明
の第１の実施例では注入オフセット量を０．２６μｍか
ら０．１３μｍへと半減することが可能であるのでこの
マージンを減らすことができ、半導体装置のより高集積
化が可能となる。
製造方法は高エネルギーイオン注入法による例えばマス
クＲＯＭのデータ書込み時にイオン注入による注入角度
偏差を補正するようにフォトレジストパターンを開口す
ることにより、所望の領域のみに不純物イオンを注入す
ることが可能となり、従来技術で問題となったような半
導体装置の不良は発生しないという効果を有する。また
従来技術で半導体装置の不良が発生しないためにはデー
タの書込みの開口部と一素子分離領域等の間隔等のマー
ジンを広くとらなければならなかったが、例えば本発明
の第１の実施例では注入オフセット量を０．２６μｍか
ら０．１３μｍへと半減することが可能であるのでこの
マージンを減らすことができ、半導体装置のより高集積
化が可能となる。
【図１】ＭＯＳトランジスタのチャネル領域にイオン注
入してしきい値電圧を制御する本発明の実施例の方法を
示す断面図であり、（Ａ）は半導体ウエハの中央部に位
置する半導体装置内のＭＯＳトランジスタ、（Ｂ）は半
導体ウエハの周辺部に位置する半導体装置内のＭＯＳト
ランジスタである。
入してしきい値電圧を制御する本発明の実施例の方法を
示す断面図であり、（Ａ）は半導体ウエハの中央部に位
置する半導体装置内のＭＯＳトランジスタ、（Ｂ）は半
導体ウエハの周辺部に位置する半導体装置内のＭＯＳト
ランジスタである。
【図２】ラスタースキャン型のイオン注入装置の概略を
示す図である。
示す図である。
【図３】本発明の第１の実施例を説明する図であり、
（Ａ）はグループ区画を示す半導体ウエハの平面図、
（Ｂ）はそれぞれのグループにおけるアライメント偏差
を表示する図である。
（Ａ）はグループ区画を示す半導体ウエハの平面図、
（Ｂ）はそれぞれのグループにおけるアライメント偏差
を表示する図である。
【図４】本発明の実施例が対象とする半導体ウエハを示
す平面図である。
す平面図である。
【図５】本発明の実施例において用いる縮小投影露光装
置の全体を示す概略図（Ａ）およびアライメントの方法
を示す概略図（Ｂ）である。
置の全体を示す概略図（Ａ）およびアライメントの方法
を示す概略図（Ｂ）である。
【図６】ラスタースキャン型のイオン注入装置を説明す
る図であり、（Ａ）は同装置の概略を示す図、（Ｂ）は
半導体ウエハへのイオン注入状態を示す図である。
る図であり、（Ａ）は同装置の概略を示す図、（Ｂ）は
半導体ウエハへのイオン注入状態を示す図である。
【図７】本発明の第２の実施例を説明する図であり、
（Ａ）はグループ区画を示す半導体ウエハの平面図、
（Ｂ）はそれぞれのグループにおけるアライメント偏差
を表示する図である。
（Ａ）はグループ区画を示す半導体ウエハの平面図、
（Ｂ）はそれぞれのグループにおけるアライメント偏差
を表示する図である。
【図８】従来技術を示す断面図である。
【図９】他の従来技術を示す断面図である。
【図１０】従来技術の問題点を示す断面図である。
【図１１】別の従来技術を示す図である。
１ 半導体基板 ２ ゲート電極 ３ ソース、ドレイン ４ フォトレジストパターン ４Ａ，４Ｂ フォトレジストパターンの開口 ５ 層間絶縁膜 ６ シリコン酸化膜 ７ チャネル領域 １０ イオン（イオンビーム） ２０ 半導体ウエハ ２１ オリエンテーションフラット ２２（２２Ｃ，２２Ｅ） 半導体装置（半導体チッ
プ） ２３ 位置合わせマーク ３１ 水平走査電極 ３２ 垂直走査電極 ４１ 露光光源 ４２ 楕円ミラー ４３ インテグレーター ４４ コンデンサレンズ ４５ レチクルマスク ４６ 縮小レンズ ４８ 防振台 ４９ Ｘ−Ｙテーブル ５１ レーザ干渉系 ５２ Ｚ−θテーブル ５４ レチクルアライメント系 ５５ ｏｆｆ−ａｘｉｓアライメント系 ５６ マスクマーク ６１ ディスク
プ） ２３ 位置合わせマーク ３１ 水平走査電極 ３２ 垂直走査電極 ４１ 露光光源 ４２ 楕円ミラー ４３ インテグレーター ４４ コンデンサレンズ ４５ レチクルマスク ４６ 縮小レンズ ４８ 防振台 ４９ Ｘ−Ｙテーブル ５１ レーザ干渉系 ５２ Ｚ−θテーブル ５４ レチクルアライメント系 ５５ ｏｆｆ−ａｘｉｓアライメント系 ５６ マスクマーク ６１ ディスク
Claims (7)
- 【請求項１】 多数の半導体装置がマトリックス状に配
列されたがいに同一性能の半導体装置に製造されていく
半導体ウエハ上にフォトレジストパターンを形成する工
程と、前記フォトレジストパターンをマスクとしてそれ
ぞれの前記半導体装置における同じ領域にイオン注入装
置により不純物をイオン注入する工程とを有する半導体
装置の製造方法において、前記フォトレジストパターン
に偏差を生じさせることを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記半導体装置のそれぞれは多数の絶縁
ゲート電界効果トランジスタを具備するマスクＲＯＭで
あり、前記フォトレジストパターンを形成する工程およ
び前記不純物をイオン注入する工程は、選択的に選ばれ
た前記絶縁ゲート電界効果トランジスタのチャネル領域
に不純物をイオン注入してそのトランジスタのしきい値
電圧を制御するマスクＲＯＭのデータ書込み工程である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記イオン注入の注入エネルギーは３０
０ｋｅＶ以上であることを特徴とする請求項１又は請求
項２記載の半導体装置の製造方法。 - 【請求項４】 前記フォトレジストパターンに偏差を生
じさせる方法が縮小投影露光装置のアライメント偏差を
用いることを特徴とする請求項１又は請求項２記載の半
導体装置の製造方法。 - 【請求項５】 前記半導体ウエハをそれぞれ多数の半導
体装置を含む複数のグループに区画し、前記フォトレジ
ストパターンはそれぞれのグループ内では偏差値が０を
含む同一の偏差値であることを特徴とする請求項１又は
請求項２記載の半導体装置の製造方法。 - 【請求項６】 前記半導体ウエハを一方向およびこれと
直角方向で前記グループに区画し、前記イオン注入装置
はラスタースキャン型の装置であることを特徴とする請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記半導体ウエハを一方向で前記グルー
プに区画し、前記イオン注入装置はディスクスキャン型
の装置であることを特徴とする請求項５記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057851A JP2643901B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の製造方法 |
| US08/617,112 US5843797A (en) | 1995-03-17 | 1996-03-18 | Method of reducing offset for ion-implantation in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057851A JP2643901B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255844A JPH08255844A (ja) | 1996-10-01 |
| JP2643901B2 true JP2643901B2 (ja) | 1997-08-25 |
Family
ID=13067496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7057851A Expired - Lifetime JP2643901B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5843797A (ja) |
| JP (1) | JP2643901B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3795606B2 (ja) * | 1996-12-30 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 回路およびそれを用いた液晶表示装置 |
| DE10054937A1 (de) * | 2000-11-06 | 2002-05-16 | Infineon Technologies Ag | Verfahren zum automatischen Entwerfen einer Maske zum Bilden einer Implantationswanne in einem Halbleitersubstrat |
| WO2002050910A1 (fr) * | 2000-12-01 | 2002-06-27 | Hitachi, Ltd | Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant |
| DE10115912A1 (de) * | 2001-03-30 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens |
| US20050224590A1 (en) * | 2004-04-13 | 2005-10-13 | John Melngailis | Method and system for fabricating integrated circuit chips with unique identification numbers |
| CN101517083A (zh) * | 2006-07-19 | 2009-08-26 | 孟山都技术有限公司 | 提高植物转化效率的多个转化增强子序列的应用 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2654449B2 (ja) * | 1988-06-09 | 1997-09-17 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| JPH053304A (ja) * | 1991-06-25 | 1993-01-08 | Sony Corp | マスクｒｏｍの製造方法 |
| KR0140691B1 (ko) * | 1992-08-20 | 1998-06-01 | 문정환 | 반도체 장치의 마스크롬 제조방법 |
-
1995
- 1995-03-17 JP JP7057851A patent/JP2643901B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-18 US US08/617,112 patent/US5843797A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5843797A (en) | 1998-12-01 |
| JPH08255844A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5837423A (en) | Semiconductor IC device fabricating method | |
| JPH056849A (ja) | 半導体装置の製造方法 | |
| JP2643901B2 (ja) | 半導体装置の製造方法 | |
| US7462428B2 (en) | Complementary masks and method of fabrication of same, exposure method, and semiconductor device and method of production of same | |
| JP2005183458A (ja) | 半導体装置の製造方法及びその製造装置 | |
| US20100167513A1 (en) | Dual alignment strategy for optimizing contact layer alignment | |
| KR100282706B1 (ko) | 반도체 장치의 제조 방법 | |
| US6960532B2 (en) | Suppressing lithography at a wafer edge | |
| JP3283218B2 (ja) | 電子線描画装置 | |
| JP2001318455A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5950531A (ja) | 半導体装置及びその製造方法 | |
| US7014965B2 (en) | Photolithography method for reducing effects of lens aberration | |
| JP2002343882A (ja) | 半導体素子の接合形成方法 | |
| JPH043061B2 (ja) | ||
| JPH06118622A (ja) | マスク及びそれを用いた半導体装置の製造方法 | |
| US20040219769A1 (en) | Method and structure for improving latch-up immunity using non-dopant implants | |
| US7107562B2 (en) | Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element | |
| US6809800B2 (en) | Apparatus for patterning a semiconductor wafer | |
| JPH09219437A (ja) | 位置決め装置 | |
| JPS6341019A (ja) | イオン注入方法 | |
| JP2693919B2 (ja) | 半導体基板および半導体装置の製造方法 | |
| WO2001041198A1 (fr) | Dispositif a circuit integre a semi-conducteurs et procede de fabrication de ce dernier | |
| JP3433847B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR950002184B1 (ko) | 반도체 메모리장치의 제조방법 | |
| US6195084B1 (en) | Mouse buttons designed for improved availability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |