JP2693919B2 - 半導体基板および半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板および半導体
装置の製造方法に関する。

【０００２】

【従来の技術】半導体基板（ウェーハ）上のフォトレジ
スト膜にレチクル上のパターンを転写する際に自動焦点
検出機構を有する縮小露光装置が利用される。

【０００３】図５は自動焦点検出時のレーザービームと
半導体基板との位置関係を示した平面図である。レーザ
ービーム１０５は通常、露光フィールド１０４Ａの中心
部分に幅数百ミクロン、長さ２，０００〜３，０００ミ
クロンの広さで照射される。

【０００４】図６は自動焦点検出機構の説明のため縮小
露光装置の概略図である。レーザー発光部２０３からの
レーザービームは投光レンズ系２０４を通り半導体基板
１００の表面で反射され検出光学系２０５を通り受光部
２０６に入る。受光部２０６が受光する光量は半導体基
板１００の上下方向の位置に応じて変化し、最大の受光
量が得られる位置をもって最適焦点位置となるよう、投
影光学系２０２との位置を予め設定しておく。この方法
により最適な焦点位置決定が可能となる。

【０００５】しかしながら半導体基板表面は通常段差を
有している。この段差の最たる例としては、図５に示し
たチップ領域１０２とスクライブ領域１０１Ｘ，１０１
Ｙとの段差がある。またこのスクライブ領域１０１Ｘ，
１０１Ｙは図７に示した如く露光フィールド１０４Ａを
２分あるいはそれ以上に分割する位置に設置される場合
が多く、レーザービーム１０４はチップ領域１０２Ａと
スクライブ領域１０１Ｙの両者にかかることになる。

【０００６】また、図８にチップ領域内における大きな
段差の例としてＤＲＡＭのメモリセルアレー部とその周
辺部の断面図を示す。フィールド酸化膜２で区画された
活性領域にＭＯＳトランジスタ（ゲート電極４，ソース
・ドレイン領域５を有している）とキャパシタ（下部電
極７，誘電体膜８，上部電極９とを有している）とを含
むメモリセルが形成されている。キャパシタを形成した
後、層間絶縁膜１０を堆積し、フォトレジスト膜１１を
形成し、ＭＯＳトランジスタのソース・ドレイン領域５
のうち下部電極７が接続されていない方に達するビット
線コンタクト孔（図示しない）を形成するための露光を
行なう場合、図５に示したように、チップ領域にレーザ
ービーム１０５を照射すると、大きな段差のあるフォト
レジスト膜１１に自動焦点位置検出用のレーザービーム
を照射することになる。

【０００７】ところで前述の段差を含む半導体基板上の
フォトレジスト膜に自動的に焦点合わせを行なう（自動
焦点検出機構を有する縮小露光装置を用いて露光を行な
うため）場合に、特開平４−３４０７０５号公報には焦
点検出用のレーザービームの面積を可変とし図９に示す
ように露光フィールド１０４と焦点合わせ領域１０３を
同じ大きさとし、焦点合わせ精度を向上させる提案がさ
れている。このような焦点合わせ機構は、チップ領域の
面積が小さく、露光フィールド内に段差が無い場合は非
常に有効であるが、図７や図８を参照して説明したよう
に、露光フィールド内に相当の段差が存在する場合は原
理的に適用できない。この場合には前述した従来例のよ
うに種々の段差を含む領域にレーザービームが照射され
ることとなる。

【０００８】

【発明が解決しようとする課題】図６に示した縮小露光
装置を使用する自動焦点検出精度は平坦な基板に対して
は十分に高く、±０．１μｍ程度の焦点合わせ精度が容
易に得られている。

【０００９】しかしながら、従来技術で説明した様なス
クライブ領域やチップ内の段差の影響により、焦点合わ
せ精度は±０．２〜±０．３μｍに悪化する。

【００１０】また、段差の大きい半導体基板の露光にお
いては、工程毎にオフセット値を加えてソフト的に補正
を行なって焦点合せを行っているが、このオフセット値
が露光器およびウェーハ毎に異なってしまうという問題
が発生していた。以下にこのオフセット値が異なる理由
について説明する。

【００１１】図１０に半導体基板の段差の断面模式図を
示す。第１の領域１２にレーザービームが照射されると
きは第１の領域１２の高さに焦点が合わされる。従って
第２の領域１３及び第３の領域１４には焦点が合ってい
ないので、パターンの転写が困難となる。この場合、レ
ーザービームの入射角度を変え第２の領域１３にレーザ
ー照射を行なうことは露光装置の構成上極めて困難なの
で、通常第１の領域で焦点合わせを行ない、その後ステ
ージをｈだけ上方へ移動させることによって第２の領域
１３に焦点が合い、第１の領域１２及び第３の領域１４
でｈだけ焦点位置がはずれるという平均的な焦点位置合
わせを行なう。ステージの下方への移動をマイナス、上
方への移動をプラスの符号で表示すると、フォーカスオ
フセットは＋ｈとなる。以上がフォーカスオフセットの
設定が必要となる理由である。

【００１２】図６に示した自動焦点検出機構は短期的に
は非常に高精度であるが略１日乃至１週間の期間では投
影光学系と焦点検出系（２０３〜２０６）の間に微妙な
変化が生じ焦点位置の検出精度が悪化するため定期的に
補正を行なっている。

【００１３】さて複数の露光機が存在する場合、平坦基
板を用いての焦点位置補正を十分に行なった後でも露光
機の号機間で図１１に示したようにフォーカスオフセッ
ト値に差が生ずる。

【００１４】フォーカスオフセット値に差が生ずる理由
としてまず図１２に示したように半導体基板１００上の
感光性有機材料被膜（フォトレジスト膜１１）は、スピ
ンコート法で被着される為段差部の両側面で対称に基板
を被覆していない。このようなフォトレジスト膜の被覆
具合は半導体基板内の位置により変化し、またウェーハ
間での再現性に乏しい。この為、この様な領域に照射さ
れたレーザービームの反射光により焦点合わせを行なう
場合、ショット及びウェーハ間で誤差を生ずることとな
る。

【００１５】次に焦点検出光学系は投影光学系ほど厳密
な調整機構及び管理がなされていないので、図１３に示
したように、装置間でレーザービームの照射位置に若干
の差が生ずることがあるが、レーザービーム１０５Ａと
レーザービーム１０５Ｂではその領域内の形状が相当に
異なる為、検出した焦点位置にズレが生ずる。

【００１６】以上説明した自動焦点検出における焦点の
検出精度や補正するオフセット値のばらつきは、焦点検
出用の光を照射する部分の平坦性がよくないことに起因
している。

【００１７】本発明の目的は、段差部に自動焦点検出用
の光が投射されることに起因する自動焦点検出精度の低
下およびオフセット値のばらつきを防止できる半導体基
板および半導体装置の製造方法を提供することにある。

【００１８】

【課題を解決するための手段】本発明の半導体基板は、
複数のチップ領域がストライプ状のスクライブ領域を挟
んで規則的に配置されてなる半導体基板において、前記
スクライブ領域の所定部とその近傍にかけて素子分離構
造体、層間絶縁膜パターンおよび配線用導電膜パターン
が形成されていない自動焦点検出用の光を投射するため
の凹部が設けられているというものである。

【００１９】ここで、互いに隣接して配置された偶数個
のチップ領域で占有された領域におけるスクライブ領域
の中央部もしくは２つのスクライブ領域の交差部とその
近傍にかけて凹部が設けられているのが好ましい。

【００２０】また、本発明の半導体装置の製造方法は、
半導体基体の表面に所定方向およびこれと直交する方向
にそれぞれ走行するストライプ状のスクライブ領域を残
して前記スクライブ領域で区画されるチップ領域に選択
的に素子分離用構造体を形成する工程と、フォトレジス
ト膜を被着し、光学式自動焦点検出機構を有し露光フィ
ールド毎にステップ露光を行なう縮小露光装置を用いて
前記フォトレジスト膜にレチクル上のパターンを転写す
る工程とを有する半導体装置の製造方法において、偶数
個の互いに隣接する前記チップ領域で占有された領域に
おける前記スクライブ領域の中央部もしくは２つのスク
ライブ領域の交差部とその近傍にかけて層間絶縁膜パタ
ーンおよび配線用導電膜パターンが形成されていない凹
部を設けておき、その凹部上の前記フォトレジスト膜に
自動焦点検出用の光を投射して自動焦点合せを行なうと
いうものである。

【００２１】ここで、自動焦点検出後に凹部とチップ領
域との段差に応じた補正を加えて自動焦点合せを行なう
のが好ましい。

【００２２】

【作用】凹部には層間絶縁膜パターンおよび配線導体膜
パターンが形成されていない、つまり、凹部には半導体
基体が露出しているかもしくは全体を層間絶縁膜及び又
は配線導体膜が被覆しているだけなので、自動焦点検出
用の光が投射される場合に十分な広さの平坦部をもたせ
ることができる。

【００２３】

【実施例】図１は本発明の第１の実施例の説明のための
半導体基板の主要部を示す平面図、図２は図１のＸ−Ｘ
線拡大断面図である。

【００２４】この半導体基板（ウェーハ）には略長方形
状のチップ領域１０２−１Ａ，１０２−２Ａが規則的に
配置されている。２つのチップ領域１０２−１Ａ，１０
２−２Ａを含む正方形状の露光フィールド１０４Ａで自
動焦点検出が行なわれる。スクライブ領域１０１Ｙには
１列おきに凹部１０３Ａが設けられている。例えば、露
光フィールド１０４Ａの面積は２２ｍｍ×２２ｍｍ、ス
クライブ領域１０１Ｘ，１０１Ｙの幅は１００μｍ、凹
部１０３Ａの面積は２００μｍ×２００μｍ〜５００μ
ｍ×５００μｍである。凹部１０３Ａは露光フィールド
１０４Ａの中央部に設けられる。

【００２５】例えばＰ型シリコン基体１（図８）の表面
にフィールド酸化膜２（素子分離用構造体）を選択的に
形成する。このとき、スクライブ領域１０１Ｘ，１０１
Ｙと凹部１０３Ａを形成すべき部分および活性領域（図
示しない）にはフィールド酸化膜２を形成しない。この
フィールド酸化膜２の選択的形成のためのフォトリソグ
ラフィー工程においては未だ段差は存在しないので自動
焦点検出時の前述した問題はない。次に活性領域の表面
にゲート酸化膜３（図８）を形成し、ゲート電極４を形
成し、ソース・ドレイン領域５を形成する。層間絶縁膜
６を堆積し、コンタクト孔Ｃ１を形成する。このとき、
スクライブ領域および凹部を形成すべき部分の層間絶縁
膜６およびゲート酸化膜３を除去する。こうして凹部１
０３Ａが形成される。この凹部１０３Ａの形成までのフ
ォトリソグラフィー工程ではまだ著しい段差はないので
自動焦点検出上の問題は無視することができる。次に、
第１のポリシリコン膜を全面に堆積し、図示しないフォ
トレジスト膜を被着し、露光し、パターニングすること
によって下部電極７を形成する。このときスクライブ領
域と凹部の第１のポリシリコン膜は除去してもよいし除
去しなくてもよい。次に誘電体膜８を形成し、第２のポ
リシリコン膜を堆積しパターニングして上部電極８を形
成する。この場合も、凹部の第２のポリシリコン膜は除
去してもしなくてもよい。ただし、第１，第２のポリシ
リコン膜を凹部に残す場合、その全領域にわたって残す
ことが必要である。すなわち、凹部にポリシリコン膜パ
ターンを形成しない。

【００２６】次に層間絶縁膜１０を堆積する。この段階
ではすでに大きな段差（例えば１．５μｍ）が生じてい
る。次にフォトレジスト膜１１を被着し、露光フィール
ド１０４Ａ内の凹部１０３Ａ上のフォトレジスト膜１１
に自動焦点検出用のレーザビーム１０５を照射して自動
焦点合せを行なう。このとき、段差Ｈ１およびＨ２にそ
れぞれ相当するオフセット値による補正をソフト的に行
なうことによって、フィールド部とメモリセルアレー部
との中間位置に焦点を合せて露光をすることが可能とな
る。ただしＨ１はフィールド部とメモリセル部との段
差、Ｈ２はフィールド部と凹部１０３Ａとの段差であ
る。またレーザビーム１０５が凹部上のフォトレジスト
膜１１の表面が平坦な部分にのみ照射されるよう、レー
ザビームのスポットサイズと入射角を加減しておく。こ
れは、凹部の面積を大きくとっておくことによって可能
である。自動焦点合せは、露光フィールド内にくるチッ
プ領域を変えて（ウェーハをＸ方向もしくはＹ方向に移
動させて）行なうステップ露光毎に行なうことはいうま
でもない。

【００２７】自動焦点検出用の光（レーザビーム）を常
に表面が平坦な部分に照射することができるので照射面
の段差に起因する焦点合せの誤差（検出精度およびオフ
セット値のばらつき）を除去することができる。

【００２８】本実施例は、露光フィールド内に偶数個の
チップ領域が納まる場合に有効である。

【００２９】図３は本発明の第２の実施例の説明のため
の半導体基板（ウェーハ）の平面図である。

【００３０】略長方形上のチップ領域１つおきに、スク
ライブ領域１０１Ｘと１０１Ｙとの交差部に凹部１０３
Ｂを設けてある。正方形状の露光フィールド１０４Ａに
つき２箇所にレーザビーム１０５−１，１０５−２を投
射して焦点検出を行ない、ウェーハの反りや歪みによる
誤差を少なくできる利点がある。

【００３１】近年、ウェーハの反り等による誤差を少な
くするため露光フィールド内の複数個所にレーザビーム
を照射して焦点合せを行なう手法が試みられているが、
本実施例はそれに対応するものである。

【００３２】本実施例は露光フィールド内に納まるチッ
プ領域の偶奇に拘らず適用できる。

【００３３】以上、スクライブ領域をはみ出して凹部を
設ける例について説明したが、スクライブ領域そのもの
を自動焦点検出に利用することもできる。すなわち、図
４に示すように、長方形状の２つのチップ領域１０２Ａ
で挟まれたスクライブ領域１０１Ｙの中央に、スクライ
ブ領域と平行な面に沿ってレーザービーム１０５を照射
すればよい。このレーザービームで照射される領域に
は、アライメント用マーク、工程表示マークなどを設け
ない。つまり、絶縁膜パターンや配線用導電膜パターン
を設けない。ただし、絶縁膜やポリシリコン膜そのもの
は必ずしも平坦性を損なわないので設けてあってもよ
い。

【００３４】以上、第１，第２の実施例では凹部に層間
絶縁膜を設けない例について説明したが、層間絶縁膜そ
のものは凹部においてパターニングされていない限り平
坦性を殆ど損なわないので設けてもよい。ただし、多層
膜を設けるとそれだけ平坦部の面積が少なくなるので、
単層膜にとどめる方がよい。

【００３５】

【発明の効果】以上説明したように本発明は、半導体基
板（ウェーハ）のスクライブ領域とその近傍にかけて層
間絶縁膜パターンおよび配線用導電膜パターンを形成し
ない凹部を少なくとも１箇所設け、自動焦点検出用のレ
ーザービームを凹部の平坦領域のみに照射することによ
り、段差部でのフォトレジスト膜の膜厚の不均一性やレ
ーザービーム受光位置の微妙なズレに起因する焦点検出
精度への悪影響を排除することにより、段差基板上での
焦点合わせ精度を平坦基板並みにし、また複数の露光機
間でのフォーカスオフセット値の差を皆無にすることが
可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の説明のための平面図で
ある。

【図２】図１のＸ−Ｘ線断面図である。

【図３】本発明の第２の実施例の説明のための平面図で
ある。

【図４】本発明の関連技術の説明のための平面図であ
る。

【図５】自動焦点検出について説明するための平面図で
ある。

【図６】自動焦点検出機構を有する縮小露光装置の概略
図である。

【図７】従来の技術について説明するための平面図であ
る。

【図８】ＤＲＡＭ用の半導体基板の一例を示す断面図で
ある。

【図９】従来の技術について説明するための断面図であ
る。

【図１０】従来の技術について説明するための断面模式
図である。

【図１１】フォーカスオフセット値のバラツキを示すグ
ラフである。

【図１２】従来の技術について説明するための断面図で
ある。

【図１３】従来の技術について説明するための平面図で
ある。

【符号の説明】

１ Ｐ型シリコン基体 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ ソース・ドレイン領域 ６ 層間絶縁膜 ７ 下部電極 ８ 誘電体膜 ９ 上部電極 １０ 層間絶縁膜 １１ フォトレジスト膜 １５０ 半導体基板 １０１Ｘ，１０１Ｙ スクライブ領域 １０２，１０２Ａ，１０２−１Ａ，１０２−１Ｂ，１０
２−２Ａ，１０２−２Ｂ チップ領域 １０３ 焦点合せ領域 １０３Ａ，１０３Ｂ 凹部 １０４，１０４Ａ 露光フィールド １０５，１０５−１，１０５−２ レーザービーム ２０１ ステージ ２０２ 投影光学系 ２０３ レーザー発光部 ２０４ 投光レンズ系 ２０５ 検出光学系 ２０６ 受光部

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 複数のチップ領域がストライプ状のスク
   ライブ領域を挟んで規則的に配置されてなる半導体基板
   において、前記スクライブ領域の所定部とその近傍にか
   けて素子分離構造体、層間絶縁膜パターンおよび配線用
   導電膜パターンが形成されていない自動焦点検出用の光
   を投射するための凹部が設けられていることを特徴とす
   る半導体基板。
2. 【請求項２】 互いに隣接して配置された偶数個のチッ
   プ領域で占有された領域におけるスクライブ領域の中央
   部もしくは２つのスクライブ領域の交差部とその近傍に
   かけて凹部が設けられている請求項１記載の半導体基
   板。
3. 【請求項３】 半導体基体の表面に所定方向およびこれ
   と直交する方向にそれぞれ走行するストライプ状のスク
   ライブ領域を残して前記スクライブ領域で区画されるチ
   ップ領域に選択的に素子分離用構造体を形成する工程
   と、フォトレジスト膜を被着し、光学式自動焦点検出機
   構を有し露光フィールド毎にステップ露光を行なう縮小
   露光装置を用いて前記フォトレジスト膜にレチクル上の
   パターンを転写する工程とを有する半導体装置の製造方
   法において、偶数個の互いに隣接する前記チップ領域で
   占有された領域における前記スクライブ領域の中央部も
   しくは２つのスクライブ領域の交差部とその近傍にかけ
   て層間絶縁膜パターンおよび配線用導電膜パターンが形
   成されていない凹部を設けておき、その凹部上の前記フ
   ォトレジスト膜に自動焦点検出用の光を投射して自動焦
   点合せを行なうことを特徴とする半導体装置の製造方
   法。
4. 【請求項４】 自動焦点検出後に凹部とチップ領域との
   段差に応じた補正を加えて自動焦点合せを行なう請求項
   ３記載の半導体装置の製造方法。