JPH03151626A

JPH03151626A - 露光位置合せ方法

Info

Publication number: JPH03151626A
Application number: JP1290923A
Authority: JP
Inventors: Tetsuya Kitagawa; 哲也北川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-11-08
Filing date: 1989-11-08
Publication date: 1991-06-27
Anticipated expiration: 2013-12-24
Also published as: JP2840775B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、各種半導体装置、例えばゲートアレイの製造
過程で用いられる複数のリングラフィ工程での露光パタ
ーン（Ｍ光マスク〉の位置合せ方法、すなわち露光位置
合せ方法に係わる。

〔発明の概要〕

本発明は、各種半導体装置の製造過程で用いられる複数
のリングラフィ工程での露光パターンの位置合せを行な
う露光位置合せ方法に係わり、その半導体装置の製造工
程における第１の工程で作られる第１のシングルマーク
の配列と、第２の工程で作られる第２のシングルマーク
の配列とを並置して設け、第１及び第２のシングルマー
クの両配列に差し渡り、第１のシングルマークの所要数
と第２のシングルマークの所要数とを１のマルチマーク
として用いて、このマルチマークにマーク検出線照射に
よって位置検出を行って第３の工程における露光パター
ンの位置合せをなすものであり、そのマルチマークとし
て組合せ用いる第１及び第２のシングルマークは、第３
の工程における位置合せのそれぞれ第１及び第２の工程
による加工部に対する位置合せ精度の重みに対応した数
の組合せに選定することにより、上述の第１及び第２の
工程後の第３の工程におけるリングラフィ工程の露光の
位置合せを第１の工程による加工部と第２の工程による
加工部に対しての、要求される精度の重みに対応した高
い精度に行なうことができるようにする。

〔従来の技術〕

半導体装置を製造する場合、微細パターンの形成の組合
せによって目的とする半導体装置を得ることが一般的で
あり、各微細パターンの製造工程においては、それぞれ
フォトリソグラフィが適用されることから、各種半導体
装置の製造においては、複数のフォトリソグラフィ工程
を行なう。この場合、そのフォトリングラフィ工程は先
に形成したパターンと相対的に所定の位置を保持して形
成することが必要であることから、フォトリングラフィ
における露光パターンの位置合せの精度が重要となる。

フォトリングラフィ工程においては、半導体ウェファ上
に塗布したフォトレジストに対して所定のパターンの露
光を行ない、その後これを現像して所定のパターンのフ
ォトレジスト膜を形成し、コレラ例えばエツチングレジ
ストとして選択的エツチングを行ってゲート電極のパタ
ーン化、絶縁層に対する電極ないしは配線のコンタクト
窓の穿設、不純物導入マスクの形成などを行なうという
方法がとられる。

第８図はこのフォトレジストに対する露光処理を行なう
縮小投影露光装置の路線的構成図を示し、この場合互い
に直交するＸ方向及びＹ方向に移動し得るステージ（１
）上に半導体ウェファ（２）が載置され、これに対して
投影レンズ系（３）を介して露光ノくターンいわゆるレ
チクルが配置される。ステージ（１）は、露光処理に先
立って露光パターン（４）との相対的位置関係が所定の
基準位置となるようにＸ及びＹ方向に関して移動調整さ
れる。この状態で露光光源からの光りを露光パターン（
４）を介してウェファ（２）上に形成したフォトレジス
トに対して照射露光処理が行われる。この露光処理は、
ステージ（１）を順次Ｘ方向及びＹ方向にステップ移動
してウェファ（２）上に縦横にそれぞれに配列される半
導体装置のチップ形成部（５）に対して繰返し行なわれ
る。

例えは、ＭＯＳ（絶縁ゲート型電界効果トランジスタ）
によるメモリ素子を形成する場合について第３図の平面
図と、第４図に示した第３図のＡ−へ線上の断面図とを
参照して説明すると、この場合半導体ウェファ（２）の
ＭＯ６素子の形成部、すなわち活性領域（ｌＯ）以外の
いわゆるフィールド部（１１）に第３図において斜線を
付して示すように例えば局部的熱酸化によって形成した
厚い酸化膜より成る表面絶縁層（１２）が形成される。

そして活性領域（１０）上には例えばゲート絶縁膜を構
成する薄いＳｉ口２絶縁膜（１３）が熱酸化等によって
形成され、この絶縁膜（１３）上に活性領域（ｌＯ）上
を横切って、例えば多結晶シリコンより成るゲート電極
（１４）が被着形成される。

また、活性領域（１０）上のゲート電極（１４）を挟ん
でその両側、すなわちソース及びドレイン領域となる部
分上に、ソース及びドレインの各電極ないしは配線層を
オーミックにコンタクトするためのコンタクト窓（１５
）が絶縁膜（１３）に穿設される。

このような半導体装置を構成する場合、まず表面絶縁層
（１２）を活性領域（１０）以外のフィールド部（１１
）に形成するには、活性領域（ｌＯ）上に耐酸化マスク
例えばＳｉ３Ｎ、マスクを選択的に形成する。すなわち
先ず耐酸化マスクを全面的に形成し、第１のフォトリソ
グラフィによる選択的エツチングによってその耐酸化マ
スクのパターン化が行なわれ、これによって覆われた部
分以外を例えば熱酸化するいわゆるＬＯＧＯ３によって
表面絶縁層（１２）の形成が行なわれる。次にゲート電
極（１４）の形成にあたっては、例えば多結晶シリコン
層を全面的に形成し、不要部分を第２のフォトリソグラ
フィの適用による選択的エツチングによって除去してゲ
ート電極（１４）を形成する。さらにまた、活性領域（
１０）上に形成された薄い絶縁膜（１３）に対するコン
タクト窓（１５）の穿設も第３のフォトリングラフィ工
程によって選択的エツチングによって行なわれる。

このように繰返しフォトリングラフィによる微細パター
ンの形成が行なわれるものであるが、例えば第２のフォ
トリングラフィ工程によるゲート電極（１４）の形成に
あたっては、先に形成した表面絶縁層（１２）のパター
ンを基準にして第８図で説明した露光パターン（４）の
ウェファ（２）に対する相対的位置合せを必要とし、ま
た、コンタクト窓（１５）の形成にあたっては表面絶縁
層（１２）とゲート電極（１４）の両者との位置関係に
おいてその位置合せを行なうことが必要となる。

この各工程の露光パターン（４）の位置合せは、通常第
５図に示すようにウェファ（２）上のそれぞれ半導体装
置が形成されるべき縦横に配列されて最終的に分断され
るチップ形成部（５）間のその分断線、いわゆるスクラ
イブライン（１６）すなわちウェファ（２）の実質的に
無効部分となる部分に、第６図に更にその要部を拡大し
て示すように、露光パターンの位置合せのための第１の
マーク（１７）を例えば表面絶縁層（１２）のパターン
形成の第１のフォトリングラフィ工程と同時に形成する
。この第１のマーク（１７）は、例えば第６図に示すよ
うにＹ方向及びＸ方向に沿う各スクライブライン上に、
それぞれ形成される。これら第１のマーク（１７）は、
例えば第７図へに示すように、凹部または凸部によるマ
ークパターン（１９）が例えばＹ方向（またはＸ方向）
に複数（図示の例では７個）配列されて成るシングルマ
ーク（２０）がＸ方向に複数列（図示の例では４列）に
配列されて成るマルチマークよりなる。

そして第２のフォ）　ＩＪソゲラフイエ程の露光パター
ン合せにおいては、第１のマーク（１７）にマーク検出
線例えばレーザー光例えば第６図中矢印ａで示すＸ方向
（またはＹ）方向に照射スキャンして回折光によって第
７図Ｂに示すようなシングルマーク（２０）の配列数に
対応する信号ピーク数と信号関係を有する電気信号を取
り出し、この電気信号のピーク位置ａ、ｂ、ｃ、ｄの平
均化によってＸ方向（またはＹ方向）の位置検出を行な
い、これによって第８図におけるウェファ（２）と露光
パターン（４）との相対的位置関係をＸ及びＹ方向に関
してそれぞれ調整してゲート電極（１４）の形成に右け
る第２のフォトリングラフィ工程の露光位置合せ、すな
わち露光パターン（４〕の位置合せを行なう。

そして、この第２のフォトリングラフィ工程において、
これと同時に第６図に示すようにＸ方向及びＹ方向のス
クライブライン（１６）上に、それぞれ第２のマーク（
１８）を、第７図で説明したと同様のパターンに形成し
、同様の方法によってＸ及びＹ方向の位置検出を行って
これによって第３のフォトリングラフィ工程、例えばコ
ンタクト窓（１５）の穿設のための作業を行なう。

〔発明が解決しようとする課題〕

ところが、上述した方法による場合、第２のフォ）ＩＪ
ソゲラフイエ程での第１のマーク（１７）を用いた露光
パターンの位置合せのＸ及びＹの各方向の位置ずれ量を
ａとし、また第３のフォトリソグラフィ工程での第２の
フォトリングラフィ工程によって形成した第２のマーク
（１８）を用いたマスク合せの同様の位置ずれ量を例え
ば上述の位置ずれ量とほぼ同等のａであるとすると、第
３の工程によって形成したコンタクト窓（１５）の、表
面絶縁層（１２）に対するＸ及びＹの各位置合せのずれ
のそれぞれの平均は、ｍ戸＝　（’ｉ−ａ　　　　　・・・・・・（１）とな
る。

これに対し、本出願人は先にこのような第１及び第２の
工程に対する第３の工程のフォ）ＩＪソゲラフイエ程に
おける位置合せの精度を前記（１）式のＪ「ａより減少
させることのできる露光位置合せ方法を特願昭６３−３
０３６５６号で提案した。この発明は、例えば第９図へ
にそのマークの平面図を示し、第９図Ｂにその断面図を
示すように、半導体装置の製造工程における第１の工程
で作られる第１のシングルマーク（３１）と第２の工程
で作られる第２のシングルマーク（３２）とを同−組の
マルチマーク（３０）として形成するものであり、この
マルチマーク（３０）に対してマーク検出線、例えばレ
ーザー光照射によって位置検出を行って、第３の工程の
露０光パターンの位置合せを行なうものである。

この場合においてもマルチマーク（３０）に対する検出
線の照射すなわちスキャンによる例えばその回折光によ
って第１及び第２のシングルマーク（３１）及び（３２
）の両者の総本数（第９図の例では４本）に応じた第９
図Ｃに示す信号ピークが得られ、これの位置を平均化す
ることによって第１及び第２の工程によって形成される
微細パターンに対しである精度を持ったアライメントが
可能となる。

すなわち、この発明によれば、第３のフォトリソグラフ
ィ工程で、第１及び第２のフォトリングラフィ工程でそ
れぞれ形成したシングルマーク（３１）及び（３２）に
対して同時にその位置合せを行なうので従来のように各
工程で、それぞれの前段工程で形成したマークによって
順次位置合せを行って行く場合の位置ずれの併せ効果を
回避でき高精度化をはかることができるものである。

しかしながらこの場合、第３の工程における第１及び第
２の工程に対する精度の重みは、マーク（３１）及び（
３２）の形成時に決定された例えば同等とされる。

本発明は、この第３の工程における位置合せを、第１及
び第２の工程による加工部、例えば上述したゲート電極
のパターン化、絶縁層のコンタクト窓の穿設、更に目的
とする半導体装置によっては、不純物のイオン注入部、
不純物拡散領域等の各工程部に対し、マークの形成後に
おいてその精度の重みを選定することができるようにす
る。

〔課題を解決するための手段〕

本発明は、例えば−第１図Ａにマークの配置パターン図
を示し、第１図Ｂにその断面図を示すように、半導体装
置の製造工程における第１の工程で作られる第１のシン
グルマーク（３１）の配列と、第２の工程で作られる第
２のシングルマーク（３２）の配列とを並置して設け、
各第１のシングルマーク（３１）　（（３１，）＜３１
□）（３１，）・・・・及び各第２のシングルマーク（
３２）　（（３２，）　（３２□）　（３２３）・・・
・）の両配列に差し渡り、所要数ｎ１　の第１のシング
ルマーク（３１）と、所要数ｎ２の第２のシングルマー
クとを、１１２のマルチマーク（３０）として用いて、このマルチマー
ク（３０）にマーク検出線を照射することによって位置
検出を行って第３の工程における露光パターンの位置合
せをなし、マルチマーク（３０）として組合せ用いる第
１及び第２のシングルマーク（３１）及び（３２）の数
ｎ、及びｎ２は、第３の工程における位置合せのそれぞ
れ第１及び第２の工程による加工部に対する位置合せ精
度の重みに対応した数の組合せに選定する。

〔作用〕

今、第３の工程の、第１の工程による加工部に対する精
度と、第２の工程による加工部の精度の重みが異なり、
例えば、第１の工程、にょる加工部に対する精度に比し
、第２の工程による加工部に対する精度の方が高い精度
を必要とし、両者の精度の重みがａ：ｂである場合、第
１図Ａに示すように、第１及び第２のマルチマーク（３
１）及び（３２）の配列部に差し渡ってそれぞれ隣り合
う第１のマルチマーク（３１）と、これに隣り合う第２
のマルチマーク（３２）の各ｎ１体及びｎ２本がＴｌｌ
　：　ｎ２＝　ａ：ｂとなる本数の組合せによってこれ
らに検出線の照射すなわちスキャンを行ない、その回折
光によって、マルチマーク（３０）の第１及び第２のシ
ングルマーク（３１）及び（３２）の両者の総本数ｎ　
＋　＋　ｎ　２（第１図の例では４本）に応じた第１図
Ｃに示す信号ピークが得られ、これの位置を平均化する
ことによって第１及び第２の工程によって形成される微
細パターンに対してその重みを考慮した精度を持ったア
ライメントが可能となる。すなわち、本発明によれば、
第３のフォトリソグラフィ工程で、第１及び第２のフォ
トリソグラフィ工程でそれぞれ形成したシングルマーク
（３１）及び（３２）に対して同時にその位置合せを行
なうので従来のように各工程で、それぞれの前段工程で
形成したマークによって順次位置合せを行って行く場合
の位置ずれの併せ効果を回避できしかも、第３の工程の
第１及び第２の工程に対する精度の重みを含んだ高精度
化をはかることができる。

３４〔実施例〕第１図を参照して本発明の一例を第３図及び第４図で説
明したＭＯ３素子を有する半導体装置を得る場合につい
て説明する。

この場合、露光装置としては、１層（ル−ヤー）のマー
クのみを検出できる例えばニコン製のステッパー（ＮＳ
Ｒ）を用いる場合である。

この場合、第１のフォトリングラフィ工程を伴う第１の
工程、すなわち表面絶縁層（１２）を形成するいわゆる
ＬＯＧＯ３工程においてこれと同時に例えば第２図Ａに
示すように、Ｘ及びＹ方向に沿うスクライブライン（１
６）上にそれぞれ、第１図Ａにその平面的配置を示し、
第１図已に第１図ＡのＢＢ線上の断面図を示すように凸
部による第１のマークパターン（３３）を上述の絶縁層
（１２）によって複数個（図示の例では７個）配列形成
した第１のシングルマーク（３１）を複数本（図示の例
では４本）形成する。この場合、Ｘ方向のスクライブラ
イン（１６）上においては、各シングルマーク（３１）
（（３１υ（３１２）　（３１３）　（３１，）・・・
・）を形成する図においては各７個のマークパターン（
３３）がＹ方向に沿って配列され、Ｙ方向のスクライブ
ライン（１７）、上においてはＸ方向に沿って配列され
るように形成する。

次に第２の工程すなわち、第３図及び第４図で示したゲ
ート電極（１４）の形成を行なう。

すなわち、ゲート電極（１４）を構成する例えば多結晶
シリコンの全面的ＣＶＤ　（化学的気相成長）法と、こ
れの上に全面的にフォトレジストを塗布する工程とを経
てこのフォトレジスト層に対する第８図で示した装置に
よるパターン露光を行なう。

この場合、上述した第１の工程で形成した複数のシング
ルマーク（３１）にマーク検出線、例えばレーザー光を
Ｘ及びＹ方向に照射スキャンし、その回折光を光−電気
変換検出装置によって検出して第８図で説明したと同様
にＮＳＲ装置によって、第６図及び第７図で説明したと
同様の作業によって位置検出と、これによる露光パター
ン（４）とステージ（１）（ウェファ（２））のＸ及び
Ｙ方向に関する位置合せを行って、フォトレジスト層に
対する露光処理を行なう。そしてフォトレジスト層の現
像を行５６ってこれをパターン化し、これをエツチングレジストと
して用いて多結晶シリコン層に対する選択的ウェットエ
ツチング或いはドライエツチングを行って所要のパター
ンとされたゲート電極（１４）を形成する。そして、こ
の場合このゲート電極（１４）の形成と同時に例えば第
１図Ａ及びＢと第２図已に示すように、多結晶シリコン
の被着による凹部による第２のマークパターン（３４）
をそれぞれ複数個（図示の例では７個）配列形成した第
２のシングルマーク（３２）を複数本（図示の例では４
本）のシングルマーク（３２，）　（３２２）　（３２
，）　（３２，）を形成する。

そして、この場合第１及び第２のシングルマーク（３１
）及び（３２）がル−ヤーマークとして並置してこれら
マーク（３１）及び（３２）の組合せによる各１組のマ
ークをそれぞれＸ及びＹ方向のスクライブライン（１６
）上に形成する。

次に第３図の工程すなわち第３図及び第４図で示したコ
ンタクト窓（１５）の穿設を行なう。このため、第１図
Ｂに示すようにフォトレジスト層（３５）を例えば層間
膜（３６）を介して塗布する。その後、Ｘ及びＹ方向の
各スクライブライン（１６）上のマークに対して相対的
にマーク検出線のレーザー光の照射スキャンをＸ方向及
びＹ方向にそれぞれ行なうものであるが、このときＸ及
びＹ方向の各スクライブライン（１６）上において、そ
れぞれ第１及び第２のシングルマーク（３１）及び（３
２）のうちから、それぞれｎ８本及びｎ２　本の隣り合
うシングルマークによってそれぞれ１組のマルチマーク
（３０）として、これらｎ１本及びｎ２本に関してのみ
、マーク検出線のレーザー光の照射スキャンをＸ方向及
びＹ方向に行って、その回折光を光−電気変換検出装置
によって電気信号としてとり出す。すなわち、マルチマ
ーク（３０）として例えば４本のシングルマークを用い
る場合について説明すると、第３の工程が第１の工程に
対してのみ位置合せ精度を必要とするとき、つまりその
第１及び第２の工程に対する精度の重みが１：０のとき
は、４本の第１のシングルマーク（３１，）〜（３１，
）　のみを、それぞれＸ方向及びＹ方向の各１組のマル
チマーク（３０，）としてこれらマーク（３１、）〜（
３１４）　　のみにマフ −ク検出線のスキャンを行ってその位置合せを行なう。

同様の精度の重みの比を３＝１とするときハｎ　Ｉ＝　
３　、　１２　＝　１として隣り合う例えば３本の第１
のシングルマーク（３１２）　（３１，）　（３１，）
　　と更にそれに隣り合う１本の第２のシングルマーク
（３２，）を１組のマルチマーク（ａＯａ）　　として
同様の位置合せを行なう。同様に第１図Ａで示す各組合
せによるマルチマーク（３０３）　（３０，）　、更に
全体として４本のマルチマークに限らず任意の本数及び
組合せによってマルチマーク（３０）とする。

このようにしてＸ方向及びＹ方向に関してそれぞれ第１
図Ｃに示すように複数個（図示の例では４個）のピーク
を有する信号波形を得る。したがってそのピーク位置を
平均化することによってＸ及びＹについての位置検出を
行ない、前述した第８図におけると同様にＮＳＲ装置に
おいて露光パターン（４）とウェファ（１）の相対的位
置合せを行って、フォトレジスト層（３５）に対する露
光処理を行なう。

その後はフォトレジスト層（３５）の現像処理を行ない
、これをエツチングレジストとしてウェットエツチング
或いはＲＩＥ（反応性イオンエツチング）等のドライエ
ツチングによる選択的エツチングを行って第３図及び第
４図で説明した絶縁膜（３）に対するコンタクト窓（１
５）の穿設を行なう。

ここに上述のシングルマーク（３１）及び（３２）の第
１及び第２のマークパターン（３３）及び（３４）は例
えば各辺を４μｍ程度とする正方形パターンとすること
ができ、各シングルマーク（３１）、　（３２）　　の
ピッチは２０μｍ程度に選定し得るものであり、マーク
検出線としては例えば６３３ｎｍのレーザー光による。

このようなマルチマーク（３０）によって得た位置検出
信号は、第１図Ｃに示すように、第１のシングルマーク
（３１）と第２のシングルマーク（３２）とでピークの
レベルに相違が出てくるが、これは、信号処理等によっ
て何ら支障を来すことなく位置検出を行なうことができ
る。

な右、上述した例では第２の工程で、マルチマーク（３
０）の一部となるシングルマーク（３１）を位置合せマ
ークとして用いたが、第１の工程で、これらマーク（３
１）とは別のマークを形成し、これによ９０って第２の工程の位置合せを行なうようにすることもで
きる。

また、図示の例では第１及び第２のシングルマーク（３
１）及び（３２）が４本づつ配列された場合であるが、
互いに異なる本数に形成することもできるなど種々の配
列態様をとることができる。

また、上述した例では、第１〜第３の工程による場合を
説明したが、続いて第４の工程以下を繰返してフォトリ
ソグラフィ工程が行なわれる場合に本発明を適用するこ
ともできる。

また、上述した例ではエツチング工程でのフォトリング
ラフィ工程に適用した場合であるが、各種フォトレジス
トに対する露光工程に本発明を適用することができる。

〔発明の効果〕

上述したように本発明によれば、ル−ヤーのマーク検出
による既存の露光装置を用いるにもかかわらず第１の工
程及び第２の工程によって形成される第１及び第２のシ
ングルマーク（３１）及び（３２）の組合せによってマ
ルチマーク（３０）を形成して、これによって第３の工
程の位置の検出を行なうようにしたことによって、順次
箱１の工程及び第２の工程間でのずれ、第２の工程及び
第３の工程間でのずれの積み重ねられる効果を解消でき
、精度の向上をはかることができると共に、マルチマー
ク（３０）として第１及び第２のシングルマーク（３１
）及び（３２）の各本数を選定して用いるので各精度の
重みを各マーク（３１）及び（３２）の形成後に選定す
ることができるという実用上火なる便益がある。

【図面の簡単な説明】

第１図は本発明方法の一例の説明に供する図、第２図・
は本発明方法の各工程でのマークパターンの平面図、第
３図は本発明によって得ようとする半導体装置の一例の
拡大平面図、第４図はそのＡ−へ線上の拡大断面図、第
５図はウェファの平面図、第６図はその要部の拡大図、
第７図は従来の方法の露光マスクの位置合せのための説
明図、第８図は縮小投影露光装置の構成図、第９図は比
較例の説明図である。１２（２）はウェファ、（１０）は活性領域、（１２）は表
面絶縁層、（１４）はゲート電極、（１５）はコンタク
ト窓、（３１）　（（３１，）　（３１２）　（３１３
）・・・・）及び（３２）　（（３２，）　（３２２）
（３２３）・・・・）は第１及び第２のシングルマーク
、（３０）　（（３０、）　（３０□）（３０３）・・
・・〉はマルチマークである。代理人松隈秀盛５第４図第図第８図口口口口Ｌ７（律）−マーク特開平３−１５１６２６　（１０）

Claims

【特許請求の範囲】　半導体装置の製造工程における第１の工程で作られる
第１のシングルマークの配列と、第２の工程で作られる
第２のシングルマークの配列とを並置して設け、上記第１及び第２のシングルマークの両配列に差し渡り
、上記第１のシングルマークの所要数と上記第２のシン
グルマークの所要数とを１のマルチマークとして用いて
、このマルチマークにマーク検出線照射によって位置検
出を行って第３の工程における露光パターンの位置合せ
をなし、上記マルチマークとして組合せ用いる上記第１
及び第２のシングルマークは、上記第３の工程における
位置合せのそれぞれ上記第１及び第２の工程による加工
部に対する位置合せ精度の重みに対応した数の組合せに
選定することを特徴とする露光位置合せ方法。