KR20010112104A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010112104A
KR20010112104A KR1020010033253A KR20010033253A KR20010112104A KR 20010112104 A KR20010112104 A KR 20010112104A KR 1020010033253 A KR1020010033253 A KR 1020010033253A KR 20010033253 A KR20010033253 A KR 20010033253A KR 20010112104 A KR20010112104 A KR 20010112104A
Authority
KR
South Korea
Prior art keywords
alignment
layer
alignment mark
wiring
holes
Prior art date
Application number
KR1020010033253A
Other languages
English (en)
Inventor
사이토히로후미
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010112104A publication Critical patent/KR20010112104A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

관통홀들이 제1 내지 제8절연층들에 형성될 때, 최저의 배선층에 마련된 정렬마크를 사용하여 정렬이 수행된다. 절연층들에 마련된 정렬마크들은 받침대를 갖는 스크라이브선의 두 영역들에 하나씩 걸러 겹치게 형성되어, 정렬마크들에 의해 점유된 면적은 감소된다.

Description

반도체장치 및 그 제조방법{Semiconductor device and method of manufacturing the same}
본 발명은 반도장치 및 그 제조방법에 관한 것으로, 보다 상세하게는, 정렬영역에 형성된 스크라이브선(scribe line)과 같은 정렬마크에 의해 점유되는 면적을 줄이는 반도체장치 및 그 제조방법에 관한 것이다.
다층배선구조를 갖는 반도체장치는 포토리소그라피를 이용하여 복수개의 절연층들 또는 배선층들을 쌓아 형성되나, 정렬마크는 각 층에 대하여 포토리소그라피에 의해 전사된 패턴들을 위치 정하기 위해 사용된다. 정렬마크들은 노광시스템에 따라 다양한 형상들을 가지나, 일반적으로는, 수 ㎛의 각도를 갖는 마크들을 수내지 수십 개의 매트릭스형상들로 배치함으로써 형성된다. 반도체기판의 위치정하기(positioning)는 정렬마크를 레이저빔으로 노광하고 반사된 광을 검출함으로써 수행된다. 그 다음, 층이 형성된 후, 마스크패턴이 전사되는 레지스트패턴을 사용하여 이 층에 대한 식각 등의 처리를 수행함으로써 배선 및 관통홀들이 형성된다.
이 경우, 기존의 정렬마크를 사용한 반도체제조방법(제1종래기술)이 도 1a 내지 도 1g를 참조하여 설명될 것이다. 도 1a 내지 1g는 제1종래기술에 따른 반도체장치의 제조공정들에서의 정렬마크의 형성방법을 개략적 및 순차적으로 보여주는 도면들로서, 스크라이브선과 같은 정렬영역의 단면들을 도시한다. 또한, 이 종래기술은 하나의 정렬영역만을 보여주며, 트랜지스터 등이 형성되는 회로패턴을 보여주지는 않는다.
먼저, 소정의 트랜지스터 등이 Si와 같은 반도체기판(미도시)의 회로패턴영역에 형성된다(미도시). 다음에, 도 1a에 보인 것처럼, 실리콘산화막 등으로 구성된 제1절연층(1)이 형성되고, 그 후, Al 등으로 된 금속층이 증착된 다음, 레지스트층이 형성되고, 그 후 기초가 되는 반도체기판 위에 미리 형성된 마크(미도시)를 기준으로 사용하여 정렬이 수행된 다음, 레지스트층이 노광된다. 그리고, 노광에 의해 형성된 레지스트패턴을 마스크로서 사용하여 건식식각과 같은 공정이 수행되어, 제1배선층이 회로패턴영역에 형성되고, 동시에, 제1배선층과 동일한 금속층으로 이루어진 정렬마크(2a)가 스크라이브선과 같은 정렬영역에 형성된다. 게다가, 종래기술에서 설명된 정렬마크는 소정의 간격으로 배치된 약 수십 개의 행들과 세 개의 열들을 갖는 마크들로 구성되고, 라인방향의 단면이 설명될 것이다.
다음으로, 제2절연층(3)이 제1배선층 위에 증착된 후, 레지스트층이 형성되고, 정렬마크(2a)를 기준으로 사용하여 노광이 수행된다. 그리고, 노광에 의해 형성된 레지스트패턴을 마스크로서 사용하여 건식식각공정이 수행되어, 제1관통홀들이 회로패턴영역에 형성되고, 동시에, 제1관통홀들이 배치된 정렬마크(3a)가 정렬영역에 형성된다.
더구나, 제1관통홀들은 미도시된 회로패턴영역 내의 제1배선층 위에 형성되나, 제1배선층은 도 1a에 보인 제2절연층(3) 아래의 정렬영역 내에 형성되기 때문에, 제2절연층(3)의 두께는 회로패턴영역의 두께보다 더 두껍다. 이 경우, 관통홀들을 형성하는 건식식각의 조건이 회로패턴영역 내의 절연층의 두께에 따라 설정되므로, 정렬영역 내의 제1관통홀들은, 제2절연층(3)을 관통하지 못하고 제2절연층(3)의 중간부분에서 식각이 중단되는 형상을 가진다.
다음으로, 도 1b에 보인 것처럼, Al과 같은 금속층이 제2절연층(3) 위에 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 다음, 금속층이 증착된 정렬마크(3a)를 기준으로 사용하여 정렬을 수행함으로써 레지스트패턴(미도시)이 형성된다. 이 레지스트패턴을 마스크로서 사용하여 건식식각공정이 수행되어, 제2배선층(4)이 회로패턴영역에 형성된다. 더구나, 도 1c에 보인 것처럼, 정렬마크(4a)가 정렬영역 내에 형성된다.
다음으로, 도 1d에 보인 것처럼, 제3절연층(5)이 제2배선층(4) 위에 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 후, 제2배선층(4)으로 형성된 정렬마크(4a)를 기준으로 사용하여 노광이 수행되어, 소정의 개공을 갖는레지스트패턴(미도시)이 형성된다. 그 후, 레지스트패턴을 마스크로서 사용하여 건식식각이 수행되어, 제3절연층(5)을 관통하는 제2관통홀들이 회로패턴영역에 형성되고, 동시에, 제2관통홀들이 배치된 정렬마크(5a)가 정렬영역에 형성된다.
다음에, 도 1e에 보인 것처럼, Al과 같은 금속층이 제3절연층(5) 위에 증착된 후, 소정의 레지스트층이 형성되고, 그 후, 금속층이 증착된 정렬마크(5a)를 기준으로 사용하여 정렬이 수행되어, 레지스트패턴(미도시)이 형성된다. 이 레지스트패턴을 마스크로서 사용하여 건식식각공정이 수행되어, 제3배선층(6)이 회로패턴영역에 형성되고, 동시에, 도 1f에 보인 것처럼, 정렬마크(6a)가 정렬영역에 형성된다. 그 후, 도 1g에 보인 것 같이 복수개의 배선층들(이 종래기술에서는 7개의 층들)이 적층된 반도체장치가 동일한 공정들을 순차적으로 반복함으로써 제조된다.
이와 같이, 기존에는, 각각의 배선층(4, 6)의 패턴들을 형성할 때, 배선층들(4, 6) 바로 아래의 절연층들(3, 5)의 관통홀들로 구성된 정렬마크들(3a, 5a)을 사용하여 정렬이 수행되고, 배선금속으로 이루어진 정렬마크들(4a, 5a)이 스크라이브선과 같은 정렬영역에 새로이 형성된다. 반면, 각각의 절연층(3, 5)에 관통홀들을 형성할 때, 절연층들 바로 아래의 배선층들(2, 4)로 이루어진 정렬마크들(2a, 4a)을 사용하여 정렬이 수행되고, 관통홀들로 이루어진 정렬마크들(3a, 5a)이 정렬영역에 형성된다.
즉, 다른 대안이 되는 적층된 배선층들 및 절연층들의 경우, 절연층들에 배선층들 및 관통홀들을 형성함에 따라 새로운 정렬마크들이 형성되므로, 증착된 배선층들 및 절연층들의 합과 동일한 수의 정렬마크들이 정렬영역의 새로운 위치에형성된다. 상세하게는, 7개의 배선층들이 이 종래기술에서 보여진 바와 같이 형성되는 경우, 절연층들을 포함하여 총 14개의 정렬마크들이 형성된다.
그러나, 다층배선구조를 갖는 최근의 반도체장치에서는, 정렬마크들의 수가 다층형상으로 만들어짐으로써 증가되고 동시에 보다 정확한 정렬이 미소화에 의해 요구되기 때문에, 정렬마크를 구성하는 배치된 마크들의 수는 증가되고, 하나의 정렬마크에 의해 점유되는 면적이 커지게 된다. 한편, 정렬마크의 형상은 사용되는 노광시스템에 의해 결정되므로, 그 형상은 자유로이 변화될 수 없고, 스크라이브선과 같은 정렬영역에서 정렬마크에 의해 점유된 면적은 전체 반도체장치에 대해 커지게 되고, 그래서 반도체장치의 동작을 확인하기 위한 다른 부속물이나 점검패턴이 스크라이브선 속으로 삽입될 수 없다는 문제가 있다.
이 문제를 해결하는 방법으로서, 일본공개특허공보 평9-232207호 등은 각각의 절연층 또는 금속층에 형성된 정렬마크들을 반도체기판에 수직한 방향으로 서로 겹치게 배치하는 방법을 설명하고 있다. 이 방법은 도 2a 내지 도 2g 및 도 3을 참조하여 아래에서 설명될 것이다. 도 2a 내지 도 2g 및 도 3은 제1종래기술의 개량으로서, 정렬마크에 의해 점유된 면적을 감소시키는 제2종래기술을 순차적으로 보여주는 단면도들이고, 전술한 제1종래기술에 유사한 정렬영역만을 도시한다.
먼저, 전술한 제1종래기술과 동일한 방식으로, 소정의 트랜지스터 등이 Si와 같은 반도체기판(미도시) 위에 형성된 후, 도 2a에 보인 것처럼, 산화실리콘층 등으로 이루어진 제1절연층(1)과 Al 등으로 된 금속층이 증착된다. 다음에, 소정의 레지스트층(미도시)이 형성되고, 반도체기판의 소정의 위치에 미리 형성된 마크(미도시)를 기준으로 사용하여 노광이 수행되어, 레지스트패턴이 형성된다. 그리고, 건식식각이 레지스트패턴을 마스크로서 사용하여 수행되어, 제1배선층이 회로패턴영역에 형성되고, 동시에, 금속층이 매트릭스형상으로 배열된 정렬마크(2a)가 정렬영역의 제1영역에 형성된다.
다음에, 제2절연층(3)이 제1배선층 위에 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 후, 제1정렬마크(2a)를 기준으로 사용하여 노광이 수행된다. 그리고, 노광에 의해 형성된 레지스트패턴(미도시)을 마스크로 사용하여 건식식각이 수행되어, 제2절연층을 관통하는 제1관통홀들이 회로패턴영역에 형성되고, 동시에, 제1관통홀들이 매트릭스형상으로 배열된 정렬마크(3a)가 정렬영역의 제2영역에 형성된다. 그밖에, 정렬마크(3a)가 제2절연층(3)을 관통하지 않고 식각이 제2절연층(3)의 중간부분에서 중단하는 이유는, 전술한 제1종래기술의 이유와 동일하다.
다음에, 도 2b 및 도 2c에 보인 것처럼, 금속층이 제2절연층(3) 위에 형성된 후, 소정의 레지스트패턴(미도시)이 형성되고, 그 후, 이전의 공정에서 형성된 제1관통홀들로 이루어진 정렬마크(3a)를 기준으로 사용하여 정렬을 수행함으로써 레지스트패턴(미도시)이 형성된다. 그리고, 건식식각공정이 레지스트패턴을 마스크로서 사용하여 수행되나, 제2종래기술에서는, 제2배선층(4)으로 이루어진 정렬마크(4a)가 스크라이브선의 제3영역에 형성되고, 동시에, 차광층(4d)이 제1영역에서의 정렬마크(2a)의 상부에 형성된다.
다음에, 도 2d에 보인 것처럼, 제3절연층(5)이 제2배선층(4) 위에 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 후, 정렬마크(4a)를 기준으로 사용하여 노광이 수행되어, 개공을 갖는 레지스트패턴(미도시)이 차광층(4d) 위에 형성된다. 그 후, 건식식각이 레지스트패턴을 마스크로 서 사용하여 수행되어, 제3절연층(5)을 관통하는 제2관통홀들이 회로패턴영역에 형성되고, 차광층(4d)에 도달하는 정렬마크(5a)가 정렬영역의 제1영역에 형성된다.
다음에, 도 2e 및 도 2f에 보인 것처럼, Al과 같은 금속층이 제3절연층(5) 위에 증착된 후, 소정의 레지스트패턴(미도시)이 형성되고, 그 후, 이전의 공정에서 형성된 제2관통홀들로 이루어진 정렬마크(5a)를 기준으로 사용하여 정렬이 수행되어, 레지스트패턴(미도시)이 형성된다. 그리고, 건식식각공정이 이 레지스트패턴을 마스크로서 사용하여 수행되어, 제3배선층(6)으로 이루어진 정렬마크(6a)가 정렬영역의 제4영역에 형성되고, 동시에, 차광층(6d)이 제3영역의 정렬마크(4a) 상부에 형성된다.
다음에, 도 2g에 보인 것처럼, 제4절연층(7)이 제3배선층(6) 위에 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 후, 제4영역의 정렬마크(6a)를 기준으로 사용하여 노광이 수행되어, 개공을 갖는 레지스트패턴(미도시)이 차광층(6d) 위에 형성된다. 그 후, 건식식각이 레지스트패턴을 마스크로서 사용하여 수행되어, 차광층(6d)에 도달하는 제3관통홀들로 이루어진 정렬마크(7a)가 차광층(6d)이 형성된 제3영역에 형성된다. 그 후, 도 3에 보여진 반도체장치는 도 2a 내지 도 2g의 전술한 공정들을 반복함으로써 제조될 수 있다.
전술한 제2종래기술에서 설명된 방법에서는, 관통홀들로 이루어진 다른 정렬마크들(5a, 7a, 15a)이 차광층들(4d, 6d, 14d)을 개재하여 배선층으로 이루어진 정렬마크들(2a, 4a, 12a)의 상층에 형성되므로, 정열마크에 의해 점유되는 비율은 감소될 수 있으나, 차광층들이 전체 정렬마크들을 덮도록 형성되고 정렬마크가 수 개 ×수십 개의 마크들을 배열함으로써 형성되는 것이 필요하므로, 큰 면적을 갖는 다수의 차광층들, 구체적으로는, 약 수십 ㎛ ×수백 ㎛의 사이즈를 갖는 금속층으로 이루어진 다수의 차광층들이 정렬영역에 배치된다.
본 발명의 목적은, 차광층과 같은 큰 사이즈를 갖는 금속층을 별도로 제공하지 않으면서도 스크라이브선의 정렬마크에 의해 점유되는 면적을 줄일 수 있는 반도체장치 및 그 제조방법을 제공함에 있다.
도 1a 내지 도 1g는 제1종래기술에 따른 정렬마크를 사용한 반도체장치 제조방법을 순차적으로 보여주는 단면도들,
도 2a 내지 도 2g는 제2종래기술의 정렬마크를 사용한 반도체장치 제조방법을 순차적으로 보여주는 단면도들,
도 3은 도 2g의 다음 공정을 보여주는 단면도,
도 4a 내지 도 4h는 본 발명의 제1실시예에 따른 반도체장치 제조방법을 순차적으로 보여주는 단면도들,
도 5는 도 4h의 다음 공정을 보여주는 단면도,
도 6은 본 발명에 사용된 정렬마크의 배열을 개략적으로 보여주는 평면도,
도 7은 제7영역에 제공된 제6배선층으로써 실험적으로 만들어진 정렬마크로부터 반사된 레이저빔의 세기분포를, 반사된 레이저빔의 세기를 나타내는 세로축과 스크라이브선을 따른 길이를 나타내는 가로축으로 보여주는 측정데이터이며,
도 8은 제1배선층으로써 실험적으로 만들어진 정렬마크로부터 반사된 레이저빔의 세기분포를, 반사된 레이저빔의 세기를 나타내는 세로축과 스크라이브선을 따른 길이를 나타내는 가로축으로 보여주는 측정데이터이며,
도 9a 내지 도 9j는 본 발명의 제2실시예에 따른 반도체장치 제조방법을 순차적으로 보여주는 단면도들,
도 10a는 도 9j의 다음 공정을 순차적으로 보여주는 단면도이고, 도 10b는 본 발명의 제2실시예의 변형 실시예를 보여주는 단면도,
도 11a 내지 도 11l은 본 발명의 제3실시예에 따른 반도체장치 제조방법을 순차적으로 보여주는 단면도들.
*도면의 주요부분에 대한 부호의 설명
1, 3, 5, 7, 9 : 절연층 2a, 3a, 5a, 7a : 정렬마크
2b, 4b, 6b, 8b : 받침대 4, 6, 8, 12 : 배선층
4c, 8c : 리드(lid)
본 발명의 일 양태에 따르면, 배선층들 및 절연층들이 번갈아 적층된 다층배선구조로 형성되고, 각 층의 정렬이 소정의 정렬영역에 마련된 정렬마크를 사용하여 수행되는 반도체장치 제조방법이 제공되고, 이 방법은, 상기 절연층에 대한 상기 배선층의 정렬을, 상기 배선층을 형성할 때, 상기 배선층 바로 아래의 상기 절연층에 마련된 복수개의 관통홀들로 형성된 정렬마크를 사용하여 수행하는 단계; 및 상기 배선층에 대한 상기 절연층의 정렬을, 상기 절연층들의 각각에 관통홀들을 형성할 때, 최저의 배선층에 마련된 정렬마크를 사용하여 수행하는 단계를 반도체장치 제조방법.
본 발명에 따르면, 상기 관통홀들의 형상보다 큰 형상을 갖는 밑받침(underlay)을, 상기 배선층을 형성하는 동일한 단계에서, 상기 배선층 바로위의 상기 절연층 내에 형성되어야 하는 상기 정렬마크의 각각의 관통홀에 정렬된 위치에 형성하는 것이 바람직하다.
또한, 상기 배선층을 형성할 때, 상기 배선층의 식각이, 상기 배선층 바로 아래의 상기 절연층에 형성된 상기 정렬마크의 각각의 관통홀의 내벽으로부터 상기 관통홀의 상부에지 위로 바깥쪽으로 연장하는 볼록부분을 형성하도록 수행될 수 있다.
게다가, 본 발명에 따르면, 상기 절연층의 각각에 형성된 상기 정렬마크들이 상기 소정의 정렬영역 내의 2개 또는 3개의 영역들에 순차적으로 형성되고, 각 영역 내의 상기 정렬마크들은 기판에 수직한 방향에서 보았을 때 서로 겹치게 되도록 배치된 구성이 제공될 수 있다.
본 발명의 다른 양태에 따르면, 배선층들 및 절연층들이 번갈아 적층된 다층배선구조를 가지고, 각 층의 정렬이 소정의 정렬영역에 마련된 정렬마크를 사용하여 수행되는 반도체장치가 제공되며, 이 반도체장치는, 상기 절연층들에 마련된 관통홀들을 가지며, 상기 절연층들에 대한 상기 배선층들의 정렬에 사용되는 정렬마크들; 및 최저의 배선층에 마련되어, 상기 절연층들 모두의 정렬에 사용되는 정렬마크를 포함한다.
본 발명에 따르면, 밑받침이, 상기 절연층들의 각각에 형성된 상기 정렬마크의 각각의 관통홀의 하부에, 상기 절연층 바로 아래에 상기 배선층을 형성하는 단계에, 형성되는 것이 바람직하다. 상기 밑받침의 형상은 기판에 수직한 방향에서 보았을 때 상기 관통홀들의 형상보다 큰 형상이다.
또한, 볼록부분이 상기 절연층 바로 위의 배선층으로 형성되어 상기 절연층들의 각각에 형성된 상기 정렬마크의 상기 관통홀의 상부에지로부터 바깥쪽으로 연장될 수 있다.
게다가, 본 발명에 따르면, 상기 절연층들의 각각에 형성된 상기 정렬마크들은 상기 소정의 정렬영역 내에 2개 또는 3개의 영역들에 순차적으로 형성될 수 있고, 각각의 영역 내의 상기 정렬마크들은 기판에 수직한 방향에서 보았을 때 서로 겹치게 되도록 배치될 수 있다.
본 발명의 전술한 및 다른 목적들, 특징들 및 이점들은 첨부 도면들에 관련한 다음의 설명으로부터 더 잘 이해될 것이다.
이하, 본 발명의 실시예들에 따른 반도체장치 및 그 제조방법이 첨부 도면들을 참조하여 상세히 설명될 것이다.
본 발명에 따른 다층배선구조를 갖는 반도체장치를 제조하는 방법에서는, 하나의 바람직한 실시형태로서, 제1 내지 제8절연층들에 관통홀들을 형성할 때, 최저의 층인 제1배선층에 마련된 정렬마크(도 10a 및 도 10b의 2a)를 사용하여 정렬이 수행되고, 절연층에 마련된 정렬마크들(도 10a 및 도 10b의 3a, 5a, 7a)이 스크라이브선과 같은 두 영역들에 하나씩 걸러(alternatively) 겹치게 하여 형성되고, 그래서 정렬마크들에 의해 점유된 면적이 감소될 수 있다.
본 발명의 전술한 바람직한 실시형태를 상세히 설명하기 위하여, 본 발명의 실시예들이 첨부 도면들을 참조하여 설명될 것이다.
[제1실시예]
먼저, 본 발명의 제1실시예에 따른 정렬마크를 사용하여 반도체장치를 제조하는 방법이 도 4a 내지 도 4h, 도 5, 도 6, 도 7 및 도 8을 참조하여 설명될 것이다. 도 4a 내지 도 4h 및 도 5는 본 발명의 제1실시예에 따른 반도체장치를 제조하는 방법을 순차적으로 보여주는 단면도들로서, 정렬마크들이 형성된 스크라이브선과 같은 정렬영역의 단면들을 도시한다. 또한, 도 6은 본 발명에 사용되는 정렬마크의 배열을 개략적으로 보여주는 단면도이고, 도 7 및 도 8은 정렬마크로부터 반사된 정렬용 레이저빔의 세기분포를 보여주는 측정데이터이다.
우선, 소자분리절연층과 게이트전극이 Si와 같은 반도체기판(미도시) 위에 형성되고, 소정의 트랜지스터가 형성된다(미도시). 그 후, 도 4a에 보인 것처럼, 산화실리콘층으로 이루어진 제1절연층(1)이 약 1.3㎛의 두께로 증착된 후, 관통홀이 회로패턴영역의 소정의 영역에 형성된다(미도시). 다음에, Ti/TiN 등으로 된 기초금속이 스퍼터링법에 의해 약 70㎚의 두께로 증착된 후, Al 등으로 된 금속층이 약 400㎚의 두께로 형성된다. 이어서, 레지스트층이 형성되고, 반도체기판에 이전에 형성된 마크(미도시)를 기준으로 사용하여 노광이 수행된다.
그리고, 플라즈마식각과 같은 건식식각이 노광에 의해 형성된 레지스트패턴을 마스크로서 사용하여 수행되어, 제1배선층(미도시)이 회로패턴영역에 형성된다. 그 후, 금속층들이 매트릭스형상으로 배치된 정렬마크(2a)가 정렬영역의 제1영역 내에 형성되고, 동시에, 다음 공정에서 형성하려는 관통홀들의 밑받침(underlay)이 되는 받침대(saucer, 2b)가 제2영역에 형성된다.
이 경우, 받침대(2b)의 형상이 관통홀의 형상보다 약간 크고 받침대들이 서로 분리되도록 형성되기 때문에, 큰 사이즈를 갖는 금속층이 종래기술처럼 스크라이브선에 남겨지는 것은 방지될 수 있다. 게다가, 나중에 설명될 것처럼, 받침대(2b)를 제공함에 의해, 그 상층에 형성된 절연층의 두께는 회로패턴의 두께 및 정렬영역의 두께와 동일할 수 있고, 웨이퍼표면에서의 정렬마크형상들의 균일성이 향상될 수 있다. 더구나, 도 6에 보인 것처럼, 정렬마크는 3 열들의 마크들이 소정의 간격으로 수십 개의 행들로 배치된 형상을 갖는 마크를 사용한다.
다음에, 도 4b에 보인 것처럼, 산화실리콘층 등이 제1배선층 위에 증착된 후, 평탄화가 화학기계적연마(CMP)공정이나 에치백공정에 의해 수행되고, 산화실리콘층 등이 다시 증착되어, 약 1.3㎛ 두께의 제2절연층(3)이 형성된다. 그 후, 소정의 레지스트층이 형성되고, 그 후, 제1배선층으로 이루어진 정렬마크(2a)를 기준으로 사용하여 노광이 수행된다. 노광에 의해 형성된 레지스트패턴을 마스크로서 사용하여 건식식각이 수행되어, 제1관통홀들이 회로패턴영역에 형성되고, 동시에, 제1관통홀들이 매트릭스형상으로 배치된 정렬마크(3a)가 정렬영역의 제2영역내의 받침대(2b) 위에 형성된다.
제1종래기술에서는, 제2절연층(3)은 제1배선층을 가지지 않기 때문에, 제1관통홀들을 개공함에 의한 정렬영역에서의 그 두께는 제1배선층을 갖는 회로패턴영역의 두께보다 더 두껍게 되고, 그로 인해, 정렬마크(3a)의 식각은 제2절연층(3)의 중간부분에서 중단되었지만, 이 실시예에서는, 이전의 공정에서 형성된 받침대(2b)가 제2절연층(3)의 하층에 놓여지기 때문에, 제2절연층(3)의 두께는 회로패턴영역의 두께 및 정렬영역의 두께와 동일하고, 그래서 제2정렬마크(3a)는 제2절연층을관통하여 형성된다. 더구나, 관통홀을 형성하는 절연층의 두께에 따라, 관통홀들의 단(step)이 받침대(2b)로 인해 정렬을 수행하기에는 너무 작게 되는 경우가 있으나, 이 경우에는, 받침대(2b)를 형성하는 것이 불필요하다.
다음에, 도 4c에 보인 것처럼, Ti/TiN 및 Al과 같은 금속층들(미도시)이 제2절연층(3) 위에 증착된 후, 레지스트층이 형성되고, 그 후, 제1관통홀들에 금속층들을 증착한 정렬마크(3a)를 기준으로 사용하여 노광이 수행된다. 이 때, 전술한 바와 같이, 정렬마크(3a)가 제2절연층(3)을 관통하여 형성되므로, 웨이퍼표면에서의 정렬마크형상의 균일성은 향상될 수 있어, 정렬마크의 측정에러가 줄어들 수 있다. 그리고, 노광에 의해 형성된 레지스트패턴(미도시)을 마스크로서 사용하여 건식식각이 수행되어, 제2배선층(4)이 회로패턴영역에 형성된다. 이 때, 도 4d에 보인 것처럼, 새로운 정렬마크가 정렬영역에 형성되지 않으나, 제3절연층(5)의 관통홀들을 그 위에 형성하기 위한 밑받침이 되는 받침대(4b)가 제3영역에 형성된다. 게다가, 관통홀들 밖으로 내밀어진 리드(lid, 4c)가 정렬마크(3a) 위에 형성될 수 있다. 리드(4c)는 정렬마크(3a)의 내벽들에 증착된 제2배선층(4)으로 이루어진 측벽들이 벗겨지는 것을 방지할 수 있다.
다음에, 도 4e에 보인 것처럼, 산화실리콘층 등으로 이루어진 제3절연층(5)이 제2배선층(4) 위에 약 1.3㎛의 두께로 증착된 후, 소정의 레지스트층(미도시)이 형성되고, 그 후, 노광이 수행된다. 제2절연층(3)의 경우와 마찬가지로, 이 실시예에서는, 도 4a의 제1배선층으로 형성된 정렬마크(2a)가 사용된다. 즉, 기존에는, 제3절연층(5)의 정렬은 제3절연층(5) 바로 아래의 제2배선층(4)으로 형성된 정렬마크를 사용하여 수행되었지만, 바람직한 실시예에서는, 제3절연층(5) 및 제2절연층(3)의 적층은 He-He와 같은 레이저빔 및 정렬용 할로겐광을 충분히 투과할 수 있고 정렬광을 반사하는 금속층이 제1정렬마크(2a)의 상부에 형성되지 않으므로, 정렬은 정렬마크(2a)를 기준으로 사용하여 수행된다.
이와 같이, 이 실시예에서는, 노광은 정렬마크(2a)를 기준으로 사용하여 수행되고, 개공을 갖는 레지스트패턴이 제2배선층(4)으로 형성된 받침대(4b) 위에 형성되며, 그 후, 건식식각이 레지스트패턴을 마스크로서 사용하여 수행되어, 제3절연층(5)을 관통하는 제2관통홀들이 회로패턴영역에 형성되고, 제2관통홀들이 배치된 정렬마크(5a)는 정렬영역의 제2영역 내의 받침대(4b) 위에 형성된다.
동일한 방식으로, 도 4f에 보인 것처럼, Ti/TiN 및 Al과 같은 금속층들이 제3절연층(5) 위에 증착된 후, 이전의 공정에서 형성된 제2관통홀들로 이루어진 정렬마크(5a)를 기준으로 사용하여 제3배선층(6)이 형성되고, 동시에, 도 4g에 보인 것처럼, 관통홀들로 이루어진 정렬마크를 그 위에 형성하려는 밑받침이 되는 받침대(6b)가 정렬영역의 제4영역에 형성된다. 그리고, 도 4h에 보인 것처럼, 산화실리콘층 등으로 이루어진 제4절연층(7)이 제3배선층(6) 위에 증착되고, 도 4b에 보인 것처럼, 제1정렬마크(2a)를 기준으로 사용하여 노광이 수행되어, 제3관통홀들이 배치된 정렬마크(7a)가 정렬영역의 제4영역 내의 받침대(6b) 위에 형성된다. 그 후, 도 5에 보인 것처럼, 복수개의 배선층들이 다층으로 적층된 반도체장치가 동일한 공정들을 반복함으로써 제조된다.
이 경우, 제2 내지 제8절연층들의 관통홀들과 폴리이미드로 이루어진 최상의층인 보호층을 형성하기 위한 정렬에서는, He-He의 레이저빔과 할로겐광과 같은 정렬광이 적층된 절연층들을 충분히 투과할 수 있음이 확인된다. 본 발명의 발명자에 의해 행해진 실험에 의하면, 실험적인 정렬마크가 제6배선층(12) 위에 형성되었으며, 제7절연층(13)에 관통홀을 형성하기 위한 정렬이 제1배선층으로 형성된 정렬마크(2a) 및 전술한 실험적인 정렬마크를 각각 사용하여 수행되었고, 두 정렬들로부터의 신호세기들이 비교되었다. 그 결과들은 도 7 및 도 8에 보여진다.
도 7 및 도 8은 정렬마크들로부터 반사된 정렬광들의 세기분포를 보여주는 것으로, 도 7은 제7영역에서 보여진 제6배선층(12)으로 형성된 실험적인 정렬마크의 데이터를 보여주고, 도 8은 제1배선층으로 형성된 정렬마크(2a)의 데이터를 보여준다. 게다가, 도 7 및 도 8에서, 가로축은 스크라이브선상의 거리를 나타내고, 세로축은 반사된 광의 세기를 나타낸다. 둘을 비교하면, 도 8에서, 정렬광이 제2 내지 제7절연층들의 6개 층들을 통과한 후의 파형임에도 불구하고, 반사된 광의 파형은 제7절연층만을 투과하는 도 7의 반사된 광의 파형과는 다르지 않아, 정렬은 제1배선층으로 형성된 정렬마크(2a)만을 사용하여 수행될 수 있음을 알 수 있다.
반사된 광의 파형은 광이 투과되는 절연층들의 재료 및 두께와 같은 조건들에 의존하지만, 본 발명의 발명자는, Ti/TiN 및 Al로 된 8개의 층들을 배선층으로서 증착하며, 약 1.3㎛ 두께의 산화실리콘층들을 배선층들 사이의 절연층으로서 증착하고, 최상의 표면의 폴리이미드로 이루어진 보호층을 증착한 구조를 갖는 반도체장치의 제조 시에 제1정렬마크(2a)가 사용될 수 있음을 확인하였다.
이와 같이, 이 실시예의 정렬마크를 사용한 반도체장치 제조방법에 의하면,관통홀들이 제1배선층의 처리 시에 형성된 정렬마크(2a)를 사용하여 제1배선층의 상층에 증착된 모든 절연층들에 형성되므로, 새로운 정렬마크를 각각의 배선층 위에 형성하는 것이 불필요하고, 정렬마크들의 수는 종래기술에 비해 감소될 수 있다. 따라서, 정렬면적은 감소될 수 있고, 동작 등의 확인을 위한 다른 부속물이나 점검패턴이 배치될 수 있다. 게다가, 종래기술과는 달리 큰 사이즈를 갖는 차광층과 같은 금속층을 형성하는 것이 불필요하므로, 정렬영역이 스크라이브선에 형성되는 경우, 다이싱공정 중의 금속조각들의 산란에 의해 단락이 일어날 가능성이 없다. 전술한 효과는 세 개 이상의 배선층들을 제공하는 경우에 달성될 수 있고, 더 많은 층들이 제공되면 더 좋은 효과가 나타나나, 본 발명의 발명자에 의해 수행된 실험에 의하면, 8개의 배선층들이 적층된 반도체장치가 전술한 방법을 사용하여 제조될 수 있음이 확인되었다.
게다가, 이 실시예가 Ti/TiN 및 Al을 배선층의 재료로서 그리고 산화실리콘층을 절연층의 재료로서 사용하는 경우를 설명하지만, 본 발명은 전술한 실시예에 한정되지 않고, 텅스텐과 같은 다른 전도성재료들이 배선층으로서 사용될 수 있고, 산화실리콘층 및 질화실리콘층으로 구성된 적층된 층, SOG 및 다른 절연성재료들이 절연층으로서 사용될 수 있다.
[제2실시예]
다음으로, 본 발명의 제2실시예에 따른 정렬마크를 사용한 반도체장치 제조방법이 도 9a 내지 도 9j, 도 10a 및 도 10b를 참조하여 설명될 것이다. 도 9a 내지 도 9j, 도 10a 및 도 10b는 제2실시예에 따른 반도체장치 제조방법을 순차적으로 보여주는 단면도들로서, 정렬마크들이 형성된 스크라이브선과 같은 정렬영역의 구성을 도시한다. 게다가, 이 실시예는 절연층들 내의 관통홀들이 정렬마크에 의해 점유되는 면적을 더 감소시키도록 하나씩 걸러 적층됨으로써 형성된다는 점에서는 제1실시예와는 다르고, 다른 조건들은 제1실시예의 조건들과 동일하다.
먼저, 제1실시예와 동일한 방식으로, 도 9a에 보인 것처럼, 소자분리절연층 및 게이트전극이 Si와 같은 반도체기판(미도시) 위에 형성되고, 그 후, 산화실리콘층 등으로 이루어진 제1절연층(1)이 약 1.3㎛의 두께로 그 위에 증착된다. 다음으로, Ti/TiN 및 Al과 같은 금속층들이 약 70㎛ 및 400㎛의 두께로 증착되고, 반도체기판에 이전에 형성된 마크(미도시)를 기준으로 사용하여, 제1배선층(미도시)이 회로패턴영역에 형성되고, 동시에, 제1정렬마크(2a)가 정렬영역의 제1영역에 형성되고, 다음의 공정에서 형성되는 관통홀들의 밑받침이 되는 받침대(2b)가 정렬영역의 제2영역에 형성된다.
다음에, 도 9b에 보여진 바와 같이, 산화실리콘층 등으로 이루어진 제2절연층(3)이 제1배선층 위에 증착되고, 약 1.3㎛의 두께가 되도록 평탄화가 CMP공정 또는 에치백공정에 의해 수행되고, 그 후, 제1정렬마크(2a)를 기준으로 사용하여, 제1관통홀들이 회로패턴영역에 형성되고, 동시에, 제1관통홀들이 매트릭스형상으로 배치된 정렬마크(3a)가 정렬영역의 제2영역 내의 받침대(2b) 위에 형성된다.
다음에, 도 9c 및 도 9d에 보인 것처럼, Al과 같은 금속층이 제2절연층(3) 위에 증착된 후, 정렬마크(3a)를 기준으로 사용하여 노광이 수행되어, 제2배선층(4)이 회로패턴영역에 형성되고, 동시에, 그 위에 형성하려는제3절연층(5) 내의 관통홀들의 밑받침이 되는 받침대(4b)가 제3영역에 형성되고, 제1관통홀들 밖으로 내밀어진 리드(4c)가 제2영역에 형성된다.
다음으로, 도 9e 및 도 9f에 보인 것처럼, 제3절연층(5)이 제1배선층 위에 증착된 후, 전술한 제1실시예와 동일한 방식으로, 제1배선층으로 형성된 정렬마크(2a)를 기준으로 사용하여 노광이 수행되어, 제3절연층(5)을 관통하는 제2관통홀들이 회로패턴영역에 형성되고, 동시에, 제2관통홀들이 배치된 정렬마크들(5a)이 제3영역 내의 받침대(4b) 위에 형성된다. 그 후, Al과 같은 금속층이 제3절연층(5) 위에 증착된다.
이어서, 제3배선층(6)이 이전의 공정에서 형성된 제2관통홀들로 이루어진 정렬마크들(5a)을 기준으로 사용하여 형성된다. 그러나, 도 9g에 보인 것처럼, 이 실시예에서는, 제1실시예와는 달리, 그 위에 형성하려는 관통홀들로 이루어진 정렬마크의 밑받침이 되는 받침대(6b)가, 제1배선층으로 형성된 받침대가 배치된 스크라이브선 등의 제2영역과 겹쳐지게 형성된다.
다음으로, 도 9h에 보인 것처럼, 제4절연층(7)이 제3배선층(6) 위에 증착된 후, 도 9e의 공정처럼, 정렬마크(2a)를 기준으로 사용하여 노광이 수행되어, 제3관통홀들이 회로패턴영역에 형성되고, 동시에, 제3관통홀들이 배치된 정렬마크(7a)가 정렬영역의 제2영역 내의 받침대(6b) 위에 형성된다. 그 후, 도 9i 및 도 9j에 보인 것처럼, Al과 같은 금속층이 제4절연층(7) 위에 증착된 후, 노광이 정렬마크(7a)를 기준으로 사용하여 수행되어, 제4배선층(8)이 회로패턴영역에 형성되고, 동시에, 그 위에 형성하려는 제5절연층 내의 관통홀들의 밑받침이 되는 받침대(8b)와 제3관통홀들 밖으로 내밀어진 리드(8c)가 정렬영역의 제3영역에 형성된다. 도 10a에 보인 것처럼, 복수개의 배선층들이 다층으로 적층된 반도체장치가 동일한 공정들을 반복함으로써 제조될 수 있다.
이 경우, 제3관통홀들이 제1관통홀들 위에 겹치게 형성되었지만, 받침대(6b)가 제3관통홀들의 하부에 형성되므로, 제3관통홀들을 형성하기 위한 건식식각이 과도하게 수행될 지라도, 받침대(6b)는 식각스토퍼가 되고, 따라서, 제3관통홀들은 하층의 제1관통홀들에 결코 연결되지 않는다. 게다가, 제4배선층(8)을 형성하기 위한 정렬을 수행하는 경우, 배선층의 금속이 전체 기판을 덮으므로, 하층의 제1관통홀들로 이루어진 정렬마크(3a)나 제1관통홀에 형성된 제2배선층(4)은 정렬에 장애물이 되지 않는다.
더구나, 복수개의 절연층들이 적층됨에도 불구하고, 전술한 제1실시예와 마찬가지로, 정렬용 레이저빔이 절연층들을 효율적으로 투과하므로, 상층인 절연층에 관통홀들을 형성하기 위한 정렬은 제1배선층으로 이루어진 정렬마크(2a)를 기준으로 사용하여 수행될 수 있다. 게다가, 절연층의 재료 또는 두께에 따라 정렬광을 검출하기 어려운 경우, 도 10b에 보인 것처럼, 임시정렬마크(18)가 임의의 배선층(도 10b의 제4배선층(8)) 위에 형성되어, 이것이 정렬마크(2a) 대신 사용될 수 있다.
이와 같이, 본 발명의 정렬마크를 사용한 반도체장치 제조방법에 따르면, 제1배선층을 처리할 때 형성된 정렬마크(2a)를 사용하여 제1배선층 위에 증착된 모든 절연층들에 관통홀들이 형성되고 관통홀들은 하층의 관통홀들과 겹치는 위치에번갈아 형성되므로, 정렬마크들의 수와 정렬마크에 의해 점유되는 면적은 전술한 제1실시예에 비하여 더욱 감소될 수 있다. 따라서, 칩사이즈가 효과적으로 이용될 수 있고, 동작을 확인하기 위한 다른 부속물이나 점검패턴이 배치될 수 있다.
[제3실시예]
다음으로, 본 발명의 제3실시예에 따른 정렬마크를 사용한 반도체장치 제조방법이 도 11a 내지 도 11l을 참조하여 설명될 것이다. 도 11a 내지 도 11l은 제3실시예에 따른 반도체장치 제조방법을 순차적으로 보여주는 단면도들로서, 정렬마크들이 형성된 스크라이브선영역의 구성을 도시한다. 게다가, 이 실시예는 절연층들의 관통홀들이 3 영역들에 순차적으로 적층됨으로써 형성된다는 점에서는 전술한 제2실시예와는 다르며, 다른 조건들은 제2실시예의 조건들과 동일하다.
먼저, 전술한 제2실시예와 동일한 방식으로, 도 11a 내지 도 11e에 보인 것처럼, 제1절연층(1), 제1배선층, 정렬마크(2a) 및 받침대(2b), 제2절연층(3) 및 제1관통홀들로 이루어진 정렬마크(3a), 제2배선층(4) 및 받침대(4b), 그리고 제3절연층(5) 및 제2관통홀들로 이루어진 정렬마크(5a)가 Si와 같은 반도체기판(미도시) 위에 형성된다.
다음에, 도 11f에 보인 것처럼, Ti/TiN 및 Al과 같은 금속층들이 각각 약 70㎚ 및 400㎚의 두께로 증착된 후, 제2관통홀들로 이루어진 정렬마크(5a)를 기준으로 사용하여 제3배선층(6)이 형성되나, 이 실시예에서는, 제2실시예와는 달리 도 11g에 보인 것처럼, 그 위에 형성하려는 관통홀들로 이루어진 정렬마크의 밑받침이 되는 받침대(6b)가 정렬영역의 제4영역에 형성된다. 게다가, 도 11h에 보인 것처럼, 제4절연층(7)이 제3배선층(6) 위에 증착된 후, 전술한 제1 및 제2실시예들과 마찬가지로, 제1정렬마크(2a)를 기준으로 사용하여 노광이 수행되어, 관통홀들이 배치된 정렬마크(7a)가 스크라이브선의 제4영역 내의 받침대(6b) 위에 형성된다.
그 후, 도 11i 및 도 11j에 보인 것처럼, Al 등의 금속층이 제4절연층(7) 위에 형성된 후, 노광이 정렬마크(7a)를 기준으로 사용하여 수행되어, 그 위에 형성하려는 제4절연층(9)의 관통홀들의 밑받침이 되는 받침대(8b)와 제3관통홀들 밖으로 내밀어진 리드(8c)가 정렬영역의 제2영역에 형성된다. 도 11l에 보인 것처럼, 복수개의 배선층들이 다층으로 적층된 반도체장치가 동일한 공정들을 반복함으로써 제조될 수 있다.
이 경우, 이 실시예에서는, 관통홀들이 3개의 영역들에서 순차적으로 겹치도록 형성되고, 이는, 각 절연층의 두께에 따라, 관통홀들에 형성된 측벽들이 박리되는 것을 방지하기 위한 리드의 울퉁불퉁함이 그 상층의 받침대에 반영되어, 관통홀들의 형상이 무질서하게 될 수 있는 경우, 울퉁불퉁함에 의해 야기된 영향이 상부 및 하부의 관통홀들 사이에 삽입되는 더 많은 절연층들을 형성함으로써 경감되기 때문이다. 따라서, 관통홀들이 형성된 영역은 이 실시예에서는 3개이나, 영역들의 수는 제조조건들에 따라 적절히 증가될 수 있다.
더구나, 복수개의 절연층들이 적층되었지만, 정렬광이 절연층들을 효율적으로 투과하므로, 전술한 제1 및 제2실시예들과 마찬가지로, 제1배선층으로 형성된 정렬마크(2a)는 상부 절연층에 관통홀들을 형성할 때의 기준으로서 사용된다. 게다가, 절연층의 재료나 두께에 따라 정렬광을 검출하기 어려운 경우, 제2실시예와 마찬가지로, 임시정렬마크가 임의의 배선층 위에 마련될 수 있다.
이와 같이, 이 실시예의 정렬마크를 사용한 반도체장치 제조방법에 따르면, 관통홀들은, 제1배선층으로 형성된 정렬마크(2a)를 사용하여 제1배선층 위에 증착된 모든 절연층들 내에 형성되고, 관통홀들은 3 영역들에서 하층의 관통홀들과 순차적으로 겹치는 위치에 형성되고, 그에 따라, 새로운 정렬마크가 각각의 배선층에 형성되는 종래기술에 비하여, 정렬마크들의 수와 정렬마크에 의해 점유되는 면적이 더욱 감소될 수 있다.
본 발명의 기술적 정신이 첨부 도면들과 이 도면들에 대응하는 본 발명의 바람직한 실시예들을 참조하여 개시되었지만, 이 명세서에서의 기재는 예시적인 목적만을 위한 것이고, 본 발명을 제한하기 위한 것은 아니다.
또한, 이 기술분야의 숙련자들은 다양한 변형, 추가 및 대체가 본 발명의 범위 및 정신을 벗어남 없이 가능함을 알 것이다. 그러므로, 본 발명은 첨부의 청구항들 및 그 등가물들만으로 제한되며, 전술한 변형, 추가 및 대체를 포함한다.
상술한 바와 같이, 본 발명에 따르면, 관통홀들은 제1배선층 위에 증착된 모든 절연층들에 그리고 제1배선층으로 형성된 정렬마크를 사용하여 반도체장치의 보호층으로서 사용되는 최상의 층인 폴리이미드층에 형성되며, 관통홀들로 형성된 정렬마크들은 서로 겹치게 되고, 정렬마크들은 절연층에 관통홀들을 형성할 때 새로운 영역에 형성되므로, 정렬마크에 의해 점유된 면적은 감소될 수 있고, 따라서, 칩사이즈는 효과적으로 이용될 수 있다.
게다가, 본 발명에 따르면, 밑받침이 되는 받침대가 관통홀들의 하부영역에 형성되고, 정렬마크가 받침대까지 관통홀들을 관통하게 형성되어, 웨이퍼표면에서의 정렬마크의 균일성은 향상될 수 있고, 그로 인해, 관통홀들 위의 배선층의 패턴은 정확하게 형성되는 효과가 나타난다.
더구나, 본 발명에 의하면, 하부층의 정렬마크로부터 반사된 광을 막기 위한 차광층이 제공되는 것이 불필요하므로, 반도체장치 제공 시에 단락(short)을 야기하는 금속막조각들의 발생이 방지될 수 있다.

Claims (12)

  1. 배선층들 및 절연층들이 번갈아 적층된 다층배선구조로 형성되고, 각 층의 정렬이 소정의 정렬영역에 마련된 정렬마크를 사용하여 수행되는 반도체장치 제조방법에 있어서,
    상기 배선층을 형성할 때, 상기 절연층에 대한 상기 배선층의 정렬을, 상기 배선층 바로 아래의 상기 절연층에 마련된 복수개의 관통홀들로 형성된 정렬마크를 사용하여 수행하는 단계; 및
    상기 절연층들의 각각에 관통홀들을 형성할 때, 상기 배선층에 대한 상기 절연층의 정렬을 최저의 배선층에 마련된 정렬마크를 사용하여 수행하는 단계를 포함하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 관통홀들의 형상보다 큰 형상을 갖는 밑받침(underlay)을, 상기 배선층을 형성하는 단계에서, 상기 배선층 바로 위의 상기 절연층 내에 형성되어야 하는 상기 정렬마크의 각각의 관통홀에 정렬된 위치에 형성하는 단계를 더 포함하는 반도체장치 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 배선층 바로 아래의 상기 절연층에 형성된 상기 정렬마크의 각각의 관통홀의 내벽으로부터 상기 관통홀의 상부에지 위로 바깥쪽으로 연장하는 볼록부분을 형성하도록 상기 배선층의 식각을 수행하는 단계를 더포함하는 반도체장치 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연층의 각각에 형성된 상기 정렬마크들은 상기 소정의 정렬영역 내의 2개 또는 3개의 영역들에 순차적으로 형성되고, 각 영역 내의 상기 정렬마크들은 기판에 수직한 방향에서 보았을 때 서로 겹치게 되도록 배치된 반도체장치 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연층은 산화실리콘층 또는 폴리이미드로 형성되고, 상기 배선층들 중의 적어도 3 층들이 형성되는 반도체장치 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 정렬마크들은 스크라이브선영역에 마련된 반도체장치 제조방법.
  7. 배선층들 및 절연층들이 번갈아 적층된 다층배선구조를 가지고, 각 층의 정렬이 소정의 정렬영역에 마련된 정렬마크를 사용하여 수행되는 반도체장치에 있어서,
    상기 절연층들에 마련된 관통홀들을 가지며, 상기 절연층들에 대한 상기 배선층들의 정렬에 사용되는 정렬마크들; 및
    최저의 배선층에 마련되어, 상기 절연층들 모두의 정렬에 사용되는 정렬마크를 포함하는 반도체장치.
  8. 제7항에 있어서, 상기 절연층 바로 아래에 상기 배선층을 형성하는 동일한 단계에서 형성되고, 상기 절연층들의 각각에 형성된 상기 정렬마크의 각각의 관통홀의 하부에 마련된 밑받침을 포함하고,
    상기 밑받침의 형상은 기판에 수직한 방향에서 보았을 때 상기 관통홀들의 형상보다 큰 형상인 반도체장치.
  9. 제7항 또는 제8항에 있어서, 상기 절연층 바로 위의 배선층에 형성되고 상기 절연층들의 각각에 형성된 상기 정렬마크의 상기 관통홀의 상부에지로부터 바깥쪽으로 연장되는 볼록부분을 포함하는 반도체장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 절연층들의 각각에 형성된 상기 정렬마크들은 상기 소정의 정렬영역 내의 2개 또는 3개의 영역들에 순차적으로 형성되고, 각각의 영역 내의 상기 정렬마크들은 기판에 수직한 방향에서 보았을 때 서로 겹치게 되도록 배치된 반도체장치.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 절연층들은 산화실리콘층 또는 폴리이미드로 형성되고, 상기 배선층들 중의 적어도 3 층들이 형성된 반도체장치.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 정렬마크들은 스크라이브선영역에 형성되는 반도체장치.
KR1020010033253A 2000-06-13 2001-06-13 반도체장치 및 그 제조방법 KR20010112104A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000176249A JP4504515B2 (ja) 2000-06-13 2000-06-13 半導体装置及びその製造方法
JP2000-176249 2000-06-13

Publications (1)

Publication Number Publication Date
KR20010112104A true KR20010112104A (ko) 2001-12-20

Family

ID=18677989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033253A KR20010112104A (ko) 2000-06-13 2001-06-13 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6514851B2 (ko)
EP (1) EP1164639B1 (ko)
JP (1) JP4504515B2 (ko)
KR (1) KR20010112104A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
JP2005109145A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
WO2005106929A1 (ja) * 2004-04-27 2005-11-10 Fujitsu Limited 半導体ウェハ及びその製造方法
JP4373874B2 (ja) * 2004-08-04 2009-11-25 富士通マイクロエレクトロニクス株式会社 半導体装置、半導体基板
JP4168344B2 (ja) * 2004-09-27 2008-10-22 セイコーエプソン株式会社 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法
US7288836B2 (en) * 2005-08-29 2007-10-30 United Microelectronics Corp. Stacked alignment mark and method for manufacturing thereof
US20070167056A1 (en) * 2006-01-17 2007-07-19 Universal Scientific Industrial Co., Ltd. Multi-layer printed circuit board, and method for detecting errors in laminating order of layers thereof
KR101274828B1 (ko) * 2006-01-30 2013-06-13 가부시키가이샤 니콘 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체
JP4240044B2 (ja) 2006-03-22 2009-03-18 セイコーエプソン株式会社 半導体装置の製造方法
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
JP5425363B2 (ja) * 2006-11-28 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置、及び表示装置
US7932157B2 (en) * 2007-06-30 2011-04-26 Sandisk Corporation Test structure formation in semiconductor processing
US7830028B2 (en) * 2007-06-30 2010-11-09 Sandisk Corporation Semiconductor test structures
US7998640B2 (en) 2007-06-30 2011-08-16 Sandisk Corporation Mask reuse in semiconductor processing
JP4967904B2 (ja) * 2007-07-31 2012-07-04 富士電機株式会社 半導体装置
US8115113B2 (en) 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2009277719A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置及びその製造方法
US9076798B2 (en) * 2009-05-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing structures for semiconductor substrates and methods of fabrication thereof
CN103019052B (zh) * 2011-09-23 2015-10-21 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片
JP5382096B2 (ja) * 2011-11-28 2014-01-08 富士電機株式会社 半導体装置およびその製造方法
KR101332858B1 (ko) * 2012-03-09 2013-11-22 앰코 테크놀로지 코리아 주식회사 멀티 스택 다이의 정렬 인식 장치
US9006584B2 (en) 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
JP6300301B2 (ja) * 2013-11-20 2018-03-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017053999A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置および検査パターン配置方法
CN106597818B (zh) * 2015-10-19 2018-09-14 无锡华润上华科技有限公司 对位标记、形成对位标记的方法及半导体器件
KR102563921B1 (ko) 2016-02-02 2023-08-04 삼성전자 주식회사 반도체 소자
WO2018125079A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Systems, methods and devices for creating alignment features or registration features
US11114407B2 (en) * 2018-06-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and manufacturing method thereof
KR20220088538A (ko) 2020-12-18 2022-06-28 삼성전자주식회사 반도체 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653212A (ja) * 1992-07-31 1994-02-25 Canon Inc 半導体装置の製造方法
JPH09270465A (ja) * 1995-07-19 1997-10-14 Ricoh Co Ltd 半導体装置の製造方法
JPH11354415A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置
JP2001210571A (ja) * 2000-01-25 2001-08-03 Daido Steel Co Ltd アライメントマークの形成方法
JP2002025899A (ja) * 2000-07-10 2002-01-25 Oki Electric Ind Co Ltd アライメントマークおよびアライメント方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766200A (ja) * 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置の製造方法
US5545593A (en) * 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device
JP3498420B2 (ja) * 1995-03-29 2004-02-16 セイコーエプソン株式会社 露光方法及び露光装置
JP3420391B2 (ja) * 1995-06-20 2003-06-23 キヤノン株式会社 電気回路基板におけるアライメントマーク構造
US5976971A (en) * 1995-07-19 1999-11-02 Ricoh Company, Ltd. Fabrication process of a semiconductor device having an interconnection structure
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits
JP3572555B2 (ja) * 1996-02-23 2004-10-06 富士通株式会社 アライメント・マークの形成方法
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5933744A (en) * 1998-04-02 1999-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment method for used in chemical mechanical polishing process
US6248484B1 (en) * 1999-06-25 2001-06-19 Chartered Semiconductor Manufacturing Ltd. Hybrid alignment marks for optimal alignment of three-dimensional layers
JP2001083688A (ja) * 1999-07-13 2001-03-30 Matsushita Electronics Industry Corp フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
US6261918B1 (en) * 1999-10-04 2001-07-17 Conexant Systems, Inc. Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653212A (ja) * 1992-07-31 1994-02-25 Canon Inc 半導体装置の製造方法
JPH09270465A (ja) * 1995-07-19 1997-10-14 Ricoh Co Ltd 半導体装置の製造方法
JPH11354415A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置
JP2001210571A (ja) * 2000-01-25 2001-08-03 Daido Steel Co Ltd アライメントマークの形成方法
JP2002025899A (ja) * 2000-07-10 2002-01-25 Oki Electric Ind Co Ltd アライメントマークおよびアライメント方法

Also Published As

Publication number Publication date
EP1164639A3 (en) 2007-07-18
EP1164639B1 (en) 2012-08-08
US20010050437A1 (en) 2001-12-13
JP4504515B2 (ja) 2010-07-14
US6514851B2 (en) 2003-02-04
US6617669B2 (en) 2003-09-09
JP2001358048A (ja) 2001-12-26
US20030057452A1 (en) 2003-03-27
EP1164639A2 (en) 2001-12-19

Similar Documents

Publication Publication Date Title
KR20010112104A (ko) 반도체장치 및 그 제조방법
US5308682A (en) Alignment check pattern for multi-level interconnection
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
KR100296158B1 (ko) 반도체 기판 및 반도체 장치의 제조방법
EP1046192A1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partially recessed oxide pattern
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR101215645B1 (ko) 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
US6555922B1 (en) IC bonding pad combined with mark or monitor
KR19980079957A (ko) 바이어 홀 개구 검사용 첵크 패턴
JP2000077312A (ja) 半導体装置
US6441497B1 (en) Semiconductor device fabricated on multiple substrates and method for fabricating the same
KR20110001690A (ko) 오버레이 버니어 및 그 형성 방법
KR100217898B1 (ko) 포토마스크
KR100468699B1 (ko) 반도체 제조 공정의 오버랩 측정용 오버레이 키
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
JPH1022236A (ja) 半導体装置およびその製造方法
JP3004313B2 (ja) 半導体装置の製造方法
JPH05102322A (ja) 半導体装置の製造方法
JP2004022631A (ja) 半導体装置およびパターン配置方法
JPH1167620A (ja) アライメントマークを有する半導体装置
KR20080070215A (ko) 정렬 마크 및 이의 제조 방법
JPH03151626A (ja) 露光位置合せ方法
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
JPH08321532A (ja) 合わせマークの位置ずれ検査方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application