KR101274828B1 - 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체 - Google Patents

처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체 Download PDF

Info

Publication number
KR101274828B1
KR101274828B1 KR1020087017092A KR20087017092A KR101274828B1 KR 101274828 B1 KR101274828 B1 KR 101274828B1 KR 1020087017092 A KR1020087017092 A KR 1020087017092A KR 20087017092 A KR20087017092 A KR 20087017092A KR 101274828 B1 KR101274828 B1 KR 101274828B1
Authority
KR
South Korea
Prior art keywords
pattern
processing
substrate
information
layer
Prior art date
Application number
KR1020087017092A
Other languages
English (en)
Other versions
KR20080097994A (ko
Inventor
신이치 오키타
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20080097994A publication Critical patent/KR20080097994A/ko
Application granted granted Critical
Publication of KR101274828B1 publication Critical patent/KR101274828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32018—Adapt process as function of results of quality measuring until maximum quality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

최초의 공정 A에서, 측정 검사기에 의해 측정된 실측 전사 위치가 검은 원으로 표시되어 있다. ×로 표시되는 공정 B의 목표 전사 위치는, 그 검은 원과 동일한 위치가 된다. 이후, 각 공정의 가중치가 동일하면, ×로 도시되는 공정 C, D, E의 목표 전사 위치 Xtarget은 측정 검사기에서 측정된 그 층보다 이전 공정에서의 실제 전사 위치(검은 원)에 대하여 전체적인 어긋남이 최소가 되는 중용 위치, 즉 다른 복수의 공정에 대하여 타당한 위치가 된다. 이것에 의해, 디바이스의 생산성을 향상시킬 수 있다.

Description

처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체{METHOD AND DEVICE FOR DETERMINING PROCESSING CONDITIONS, DISPLAY AND DISPLAYING METHOD, PROCESSOR, MEASURING INSTRUMENT AND ALIGNER, SUBSTRATE PROCESSING SYSTEM, AND COMPUTER READABLE INFORMATION RECORDING MEDIUM HAVING PROGRAM}
본 발명은, 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템, 그리고 프로그램 및 정보 기록 매체에 관한 것이며, 더 자세하게는 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 방법 및 장치, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 방법 및 장치, 상기 처리 조건 결정 장치 또는 표시 장치를 구비하는 처리 장치, 측정 장치 및 노광 장치, 상기 처리 장치, 측정 장치 및 노광 장치 등을 구비하는 기판 처리 시스템, 그리고 처리 조건 결정 방법 또는 표시 방법을 실현하는 프로그램 및 이 프로그램이 기록된 정보 기록 매체에 관한 것이다.
회로 패턴을 기판 상에 계층적으로 쌓아 중첩시키는 디바이스 제조 공정에서는, 각 층의 회로 패턴의 중첩 정밀도와 선폭 정밀도가 높게 유지되어야 하고, 이 들을 적절히 관리하는 것이 중요한 과제이다. 중첩과 선폭을 관리하기 위해, 실제 프로세스에 앞서, 테스트 웨이퍼에 대한 선행 노광, 그 노광 결과의 중첩 오차 및 선폭 오차의 계측, 그 계측 결과에 기초하는 노광 장치에서의 얼라이먼트 관련 파라미터 및 노광량, 동기 정밀도, 포커스 제어 관련의 제어계 파라미터의 조정이 종래 행해지고 있다.
일반적으로, 중첩은 지금까지 형성된 어느 한 층(좌표 축마다 다른 경우가 있음)만을 중첩 기준으로 하여 관리되고 있고, 선폭은 층마다 독립적으로 관리되고 있다. 이러한 경우에는 디바이스 패턴을 적층시켜 감에 따라 그 전사 위치가 서서히 한 방향으로 어긋나 있다고 하여도, 전체로서 디바이스가 불량이 되지 않도록 중첩 오차의 허용 레벨을 모든 층에서 매우 엄격하게 설정해야 한다. 그러나 중첩 오차의 허용 레벨은 층에 따라 다르기 때문에, 전술한 바와 같은 관리 하에서는, 중첩 오차의 허용도가 비교적 큰 층에 대해서도 필요 이상의 엄격함으로 정렬이 행해지고 있었다.
또한, 각 층의 디바이스 패턴은 컨택트홀 등을 통해 복수의 층에 대하여 전기적인 결합되는 경우도 많고, 이 경우에는 어느 한 층에 대한 관리만으로는 불충분하다.
본 발명은, 제1 관점에서 볼 때, 물체 상에 프로세스마다 적층 형성되는 패턴 각각에 대한 처리 조건을 결정하는 처리 조건 결정 방법으로서, 정보 처리 장치를 이용하여, 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초해서, 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하는 결정 공정을 포함하는 처리 조건 결정 방법이다.
이것에 의하면, 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초하여, 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하기 때문에, 그 처리 대상 층의 패턴을, 복수의 층에 걸친 프로세스에서의 패턴의 형성 정보에 대하여 타당한 것으로 할 수 있다.
본 발명은, 제2 관점에서 볼 때, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치이다. 이것에 의하면, 본 발명의 처리 조건 결정 방법을 이용하여 상기 처리 조건을 결정하기 때문에, 그 처리 대상 층의 패턴을, 복수의 층에 걸친 프로세스에서의 패턴의 형성 정보에 대하여 타당한 것으로 할 수 있다.
본 발명은, 제3 관점에서 볼 때, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 방법으로서, 정보 처리 장치를 이용하여, 이미 상기 물체 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 동적으로 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하는 표시 공정을 포함하는 표시 방법이다.
이것에 의하면, 이미 상기 물체 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 동적으로 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하기 때문에, 그 표시를 보면, 그 처리 조건이 복수의 층에 대하여 타당한 것을 확인할 수 있다.
본 발명은, 제4 관점에서 볼 때, 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치이다. 이것에 의하면, 본 발명의 표시 방법을 이용하여 상기 처리 조건을 표시하기 때문에, 그 표시를 보면, 처리 조건이 복수의 층에 대하여 타당한 것을 확인할 수 있다.
본 발명은, 제5 관점에서 볼 때, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치에 있어서, 본 발명의 처리 조건 결정 장치를 포함하는 제1 처리 장치이다. 이것에 의하면, 본 발명의 처리 조건 결정 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 결정할 수 있다.
본 발명은, 제6 관점에서 볼 때, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치에 있어서, 본 발명의 표시 장치를 포함하는 제2 처리 장치이다. 이것에 의하면, 본 발명의 표시 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 확인할 수 있다.
본 발명은, 제7 관점에서 볼 때, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치에 있어서, 본 발명의 처리 조건 결정 장치를 포함하는 제1 측정 장치이다. 이것에 의하면, 본 발명의 처리 조건 결정 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 결정할 수 있다.
본 발명은, 제8 관점에서 볼 때, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치에 있어서, 본 발명의 표시 장치를 포함하는 제2 측정 장치이다. 이것에 의하면, 본 발명의 표시 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 확인할 수 있다.
본 발명은, 제9 관점에서 볼 때, 물체 상에 패턴을 전사하는 노광 장치에 있어서, 본 발명의 처리 조건 결정 장치를 포함하는 제1 노광 장치이다. 이것에 의하면, 본 발명의 처리 조건 결정 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 결정할 수 있다.
본 발명은, 제10 관점에서 볼 때, 물체 상에 패턴을 전사하는 노광 장치에 있어서, 본 발명의 표시 장치를 포함하는 제2 노광 장치이다. 이것에 의하면, 본 발명의 표시 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 확인할 수 있다.
본 발명은, 제11 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제1 기판 처리 시스템이다.
본 발명은, 제12 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제2 기판 처리 시스템이다.
본 발명은, 제13 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 표시 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제3 기판 처리 시스템이다.
본 발명은, 제14 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 표시 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제4 기판 처리 시스템이다.
본 발명은, 제15 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제5 기판 처리 시스템이다.
본 발명은 제16 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제6 기판 처리 시스템이다.
본 발명은, 제17 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 표시 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 처리 조건 결정 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제7 기판 처리 시스템이다.
본 발명은, 제18 관점에서 볼 때, 물체 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서, 본 발명의 처리 조건 결정 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리 조건 결정 장치와; 본 발명의 표시 방법을 이용하여, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 표시 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치와; 상기 표시 장치를 포함하며, 물체 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치와; 상기 표시 장치를 포함하며, 물체 상에 패턴을 전사하는 노광 장치 중 적어도 하나를 포함하는 제8 기판 처리 시스템이다.
이들 제1 내지 제8 기판 처리 시스템에 의하면, 상기 각종 장치를 포함하고 있기 때문에, 복수의 층을 고려한 처리 조건을 결정 및/또는 확인할 수 있다.
본 발명은, 제19 관점에서 볼 때, 물체 상에 프로세스마다 패턴을 적층 형성하는 기판 처리 시스템에 있어서, 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보를 통괄 관리하는 데이터 관리부를 포함하는 제9 기판 처리 시스템이다. 이러한 데이터 관리부를 포함하고 있으면, 복수의 프로세스에 걸친 처리 조건의 통괄적인 관리가 가능해진다.
본 발명은, 제20 관점에서 볼 때, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 결정하는 처리를 컴퓨터에 실행시키는 프로그램으로서, 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초하여, 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하는 결정 단계를 컴퓨터에 실행시키는 제1 프로그램이다.
이것에 의하면, 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초하여, 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하기 때문에, 그 처리 대상 층의 패턴을, 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 대하여 타당한 것으로 할 수 있다.
본 발명은, 제21 관점에서 볼 때, 물체 상에 프로세스마다 적층 형성되는 패턴에 대한 처리 조건을 표시하는 단계를 컴퓨터에 실행시키는 프로그램으로서, 이미 상기 물체 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 동적으로 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하게 하는 단계를 컴퓨터에 실행시키는 제2 프로그램이다.
이것에 의하면, 이미 상기 물체 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 동적으로 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하기 때문에, 그 표시를 보면, 그 처리 조건이 복수 층에 대하여 타당한 것을 확인할 수 있다.
본 발명의 제1, 제2 프로그램은 컴퓨터에 의해 판독 가능한 정보 기록 매체에 기록될 수 있다. 따라서, 본 발명은 또 다른 관점에서 볼 때, 본 발명의 제1, 제2 프로그램 중 어느 하나가 기록된 컴퓨터에 의해 판독 가능한 정보 기록 매체라고도 할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 디바이스 제조 시스템의 개략 구성을 도시하는 도면이다.
도 2는 디바이스 제조 시스템에서의 디바이스 제조 공정을 나타내는 흐름도이다.
도 3은 디바이스 제조 공정에서의 웨이퍼의 흐름과, 데이터의 흐름을 나타내는 흐름도이다.
도 4는 분석 처리를 나타내는 제1 흐름도이다.
도 5는 분석 처리를 나타내는 제2 흐름도이다.
도 6은 분석 처리에서 결정된 목표 전사 위치의 변동의 양태를 나타내는 도 면이다.
도 7은 중첩 오차 체크의 양태를 나타내는 도면이다.
도 8은 복수의 층에 걸친 중첩 오차와 선폭 오차의 변동을 나타내는 그래프이다.
도 9는 표시되는 디바이스의 단면의 그래픽 이미지의 일례를 나타내는 도면이다.
이하, 본 발명의 일 실시형태를 도 1∼도 7에 기초하여 설명한다.
도 1에는, 일 실시형태에 따른 처리 조건 결정 방법을 적절하게 적용할 수 있는 디바이스 제조 시스템의 개략적인 구성이 도시되어 있다. 디바이스 제조 시스템(1000)은 기판, 예컨대 반도체 웨이퍼(이하, 「웨이퍼」라고 기술함)를 처리하고, 마이크로 디바이스를 제조하기 위해 디바이스 제조 공장 내에 구축된 시스템이다. 도 1에 도시하는 바와 같이, 이 디바이스 제조 시스템(1000)은 노광 장치(100)와, 그 노광 장치(100)에 인접하여 배치된 트랙(200)과, 관리 컨트롤러(160)와, 분석 장치(500)와, 호스트 시스템(600)과, 디바이스 제조 처리 장치군(900)을 구비하고 있다.
[노광 장치]
노광 장치(100)는, 디바이스 패턴을 포토레지스트가 도포된 웨이퍼에 전사하는 장치이다. 노광 장치(100)는 노광용 조명광을 사출하는 조명계, 이 조명광에 의해 조명되는 디바이스 패턴 등이 형성된 레티클을 유지하는 스테이지, 조명광에 의 해 조명된 디바이스 패턴 등을 투영하는 투영 광학계, 노광 대상이 되는 웨이퍼를 유지하는 스테이지, 및 이들의 제어계 등을 구비하고 있다. 노광 장치(100)는 노광용 조명광에 대하여, 상기 각 스테이지를 구동하여, 레티클과 웨이퍼와의 동기 주사와, 웨이퍼의 스텝핑을 교대로 반복함으로써, 레티클 상의 디바이스 패턴을 웨이퍼 상의 복수의 상이한 영역으로 전사한다. 즉, 노광 장치(100)는 주사 노광(스텝 앤드 스캔) 방식의 노광 장치이다.
노광 장치의 제어계는, 조명광의 강도(노광량)를 제어하는 노광량 제어계와, 양 스테이지의 동기 제어 및 투영 광학계의 초점 심도 내에 웨이퍼면을 일치시키는 오토포커스/레벨링 제어(이하, 단순히 포커스 제어라고 함) 등을 행하는 스테이지 제어계를 구비하고 있다.
노광량 제어계는, 노광량을 검출할 수 있는 각종 노광량 센서의 검출값에 기초하여, 노광량을 그 목표값에 일치시키도록 제어하는 피드백 제어를 행하고 있다. 스테이지 제어계는, 스테이지의 위치를 계측하는 간섭계의 계측값에 기초하여 피드백 제어를 행함으로써, 양 스테이지의 위치 제어 및 속도 제한을 실현하고 있다. 노광 장치(100)에는 웨이퍼면의 포커스/레벨링 어긋남을 복수 검출점으로써 검출하는 다점 AF(오토 포커스) 센서가 설치되어 있다. 스테이지 제어계는, 이 다점 AF 센서의 복수 검출점 중, 예컨대 9개의 검출점(9 채널)에서 웨이퍼면 높이를 검출하고, 노광 영역에 대응하는 웨이퍼면을 투영 광학계의 이미지면(像面)에 일치시키는 피드백 제어를 행함으로써, 포커스 제어를 실현하고 있다.
또한, 노광 장치(100)에서는, 양 스테이지의 동기 제어에 관련되는 2차원 좌 표계를 XY 좌표계(동기 주사 방향을 Y축 방향으로 하고 있음)로 하고, 투영 광학계의 광축과 평행한 좌표축을 Z축으로 하여, XYZ 좌표계 하에서 스테이지 제어를 행하고 있다. 이하에서는 스테이지 제어계 중, 양 스테이지의 동기 제어를 행하는 제어계를 동기 제어계로 하고, 스테이지 위치(웨이퍼면)의 Z 위치 및 X축 주위, Y축 주위의 회전량을 제어하는 제어계를 포커스 제어계로서 설명한다.
[제어계 파라미터]
노광 장치(100)에서는, 상기 각 제어계의 동작을 규정하는 몇가지 팩터가 제어계 파라미터화되어 있어, 이들 값을 자유롭게 설정할 수 있게 되어 있다. 제어계 파라미터는, 그 설정값을 변경할 때에, 프로세스를 일단 정지하여 장치 조정이 필요한 조정계 파라미터와, 장치 조정을 필요로 하지 않는 비조정계 파라미터로 대별된다.
조정계 파라미터의 대표예에 대해서 몇 가지를 설명한다. 우선, 노광량 제어계와 관련해서는, 노광량을 검출하는 노광량 센서의 조정 파라미터, 및 웨이퍼면 상의 조명광의 강도를 계측하는 조도 계측 센서의 조정 파라미터 등이 있다. 또한, 동기 제어계와 관련해서는, 스테이지의 위치 측정용 간섭계로부터의 레이저 빔을 반사하기 위해 웨이퍼 또는 레티클을 유지하는 스테이지 상에 설치된 이동 거울의 굴곡에 기인하는 위치 오차를 보정하는 이동 거울 굴곡 보정용의 보정 함수의 계수값 등의 파라미터, 피드백 제어의 위치 루프 게인, 속도 루프 게인, 적분시 상수 등이 있다. 또한, 포커스 제어계와 관련해서는 노광시의 웨이퍼면과 투영 렌즈 이미지면을 일치시킬 때의 포커스 제어의 오프셋 조정값인 포커스 오프셋, 노광시에 웨이퍼면을 투영 렌즈 상면과 일치(평행)시키기 위한 레벨링 조정 파라미터, 다점 AF 센서의 개개의 검출점의 센서인 위치 검출 소자(PSD)의 선형성, 센서간 오프셋, 각 센서의 검출 재현성, 채널간 오프셋, 웨이퍼 상에서의 AF빔 조사 위치(즉, 검출점), 그 외 AF면 보정 등에 관련되는 파라미터 등이 있다. 이들 조정계 파라미터의 값은 모두 장치의 캘리브레이션 또는 시운전에 의해 조정해야 하는 것이다.
다음에, 비조정계 파라미터의 대표예에 대해서 몇 가지를 설명한다. 우선, 노광량 제어계와 관련해서는, 예컨대 조명계에서의 ND 필터의 선택에 관한 파라미터, 및 노광량 목표값 등이 있다. 또한, 동기 제어계와 관련해서는, 예컨대 스테이지의 주사(스캔) 속도 등이 있다. 또한 포커스 제어계와 관련해서는, 예컨대 9 채널분의 포커스 센서의 선택 상태, 후술하는 포커스 단차 보정 맵 관련 파라미터, 포커스 오프셋의 미세 조정량, 웨이퍼 외측 가장자리의 에지 쇼트에서의 스캔 방향 등이 있다. 이들 파라미터의 설정값은 모두, 장치를 캘리브레이션하지 않고 값을 변경하는 것이 가능하고, 노광 레시피에 의해 지정되어 있는 것이 많다. 또한 ND 필터에 대해서는, 어떤 웨이퍼에 대한 노광 시작시에, 노광량 목표값을 적당히(예컨대 최소로) 설정한 상태에서 1회만 행해지는 평균 파워 체크의 결과에 의해 선택된다. 또한 이 ND 필터의 선택에 의해서는 스캔 속도도 어느 정도 미세 조정된다.
웨이퍼 상에 전사 형성되는 디바이스 패턴의 선폭 및 전사 위치는 노광량, 동기 정밀도, 포커스의 각 제어 오차에 의해 설계값으로부터 어긋난다. 그래서 노광 장치(100)에서는 노광량 제어계로부터 얻어지는 노광량 오차에 관련되는 제어량의 시계열 데이터(노광량 트레이스 데이터), 동기 제어계로부터 얻어지는 동기 정 밀도 오차에 관련되는 제어량의 시계열 데이터(동기 정밀도 트레이스 데이터), 포커스 제어계로부터 얻어지는 포커스 오차에 관련되는 제어량의 시계열 데이터(포커스 트레이스 데이터)를 로깅하고, 이들 데이터를 패턴 선폭 및/또는 전사 위치의 분석 평가에 이용하고 있다.
또한, 노광 장치(100)에는 웨이퍼를 유지하는 스테이지가 2대 설치되어 있다. 계속해서 처리되는 웨이퍼는 양 스테이지에 교대로 로드되어 순차 노광된다. 이와 같이 하면, 한쪽 스테이지에 유지된 웨이퍼에 대한 노광을 행하고 있을 때에, 다른쪽 스테이지 상에 웨이퍼를 로드하여, 얼라이먼트 등을 행할 수 있기 때문에, 1대의 스테이지에서 웨이퍼 교환→얼라이먼트→노광을 반복하여 행하는 것보다 작업 처리량이 향상된다. 도 1에서는, 한쪽 스테이지에 유지된 웨이퍼에 대하여 주사 노광을 행하는 부분이 처리부 1로서 표시되어 있고, 다른쪽 스테이지에 유지된 웨이퍼에 대하여 주사 노광을 행하는 부분이 처리부 2로서 표시되어 있다.
그런데, 웨이퍼 상에는 디바이스 패턴이 전사 형성된 복수개 영역이 있다. 이 영역은 각각 1회의 노광 광조사에 의해 형성된 영역이기 때문에, 쇼트 영역이라고도 불리고 있다. 각 쇼트 영역에는 웨이퍼 마크가 부설되어 있다. 웨이퍼 마크는 그 형상 등으로부터 그 위치 정보를 검출하는 것이 가능한 마크이다. 웨이퍼 마크로서는, 예컨대 라인 앤드 스페이스 마크를 이용할 수 있다. 웨이퍼 마크의 형상으로서는, 그 외에도 박스 마크, 십자 마크 등을 채용할 수 있다.
노광 장치(100)에서는, 웨이퍼 상의 쇼트 영역에 대하여, 레티클 상의 디바이스 패턴을 정확히 중첩 노광시켜야 한다. 정확한 중첩 노광을 실현하기 위해서 는, 각 쇼트 영역의 위치를 정확히 파악해야 한다. 웨이퍼 마크는 각 쇼트 영역의 위치(그 중심 위치)를 파악하기 위해 설치되어 있다. 웨이퍼 마크는, 그것이 부설된 쇼트 영역의 디바이스 패턴과 함께 전사 형성된 것이기 때문에, 웨이퍼 상에서의 이들의 위치 관계는 거의 고정적이며, 마크의 위치를 알면 그 쇼트 영역의 중심 위치를 알 수 있다.
웨이퍼 마크의 위치를 계측하기 위해, 노광 장치(100)에는, 이 웨이퍼 마크의 위치를 계측하기 위한 얼라이먼트계가 설치되어 있다. 이 얼라이먼트계에서는, 웨이퍼 마크가 포함되는 웨이퍼면에 관한 파형, 예컨대 그 웨이퍼면의 요철에 대응하는 파형을, 내부에 구비하는 얼라이먼트 센서를 이용하여 예컨대 광전 검출한다. 이 광전 검출에 의해, 이 웨이퍼 마크를 포함하는 웨이퍼면에 상당하는 파형 데이터를 얻을 수 있다. 얼라이먼트계에서는 검출한 파형 데이터로부터, 마크에 대응하는 파형(마크 파형)을 추출하고, 그 추출 결과에 기초하여 얼라이먼트 센서의 검출 시야 내에서의 마크 파형의 위치를 검출한다. 얼라이먼트계에서는, 검출된 마크 파형의 위치와, 얼라이먼트 센서의 검출 시야의 위치에 기초하여, XY 좌표계에서의 웨이퍼 마크의 위치를 산출한다. 노광 장치(100)에서는, 그 산출 결과에 기초하여, 디바이스 패턴의 전사 위치가 결정된다.
또한, 디바이스 패턴의 정확한 중첩 노광을 행하기 위해서는, 웨이퍼 상의 모든 쇼트 영역의 위치 정보를 계측하여도 좋지만, 그러면 작업 처리량에 영향을 미칠 우려가 있다. 그래서 노광 장치(100)에서는, 실제로 계측하는 웨이퍼 마크를 한정하고, 계측된 웨이퍼 마크의 위치의 계측 결과로부터, 웨이퍼 상의 쇼트 영역 의 배열을 통계적으로 추정하는 글로벌 얼라이먼트 기술을 채용하고 있다. 노광 장치(100)에서는, 이 글로벌 얼라이먼트로서, 설계 상의 쇼트 배열에 대한 실제 쇼트 배열의 어긋남을, X, Y의 다항식으로 표현하고, 통계 연산을 하여 그 다항식에서의 타당한 계수를 구하는, 소위 EGA 방식의 웨이퍼 얼라이먼트가 채용되고 있다. EGA 방식의 웨이퍼 얼라이먼트에서는, 우선 계측 대상 웨이퍼 마크를 계측하는 쇼트 영역을 몇 개 선택한다. 선택된 쇼트 영역을 샘플 쇼트라고 한다. 얼라이먼트계에서는, 샘플 쇼트에 부설된 웨이퍼 마크(샘플 마크)의 위치를 계측한다. 이러한 계측 동작을 이하에서는 EGA 계측이라고 부른다.
이 EGA 계측으로는, 파형 데이터가 마크 파형을 추출하는 것으로서 적절한지의 여부를 판단하고 있다. 구체적으로는, 파형 데이터로부터, 그 마크 파형을 어느 정도 정확히 검출할 수 있는지의 여부를, 파형 데이터의 형상으로부터 구하고, 그것을 수치화하며, 검출 결과 스코어로서 산출하고 있다. 이 검출 결과 스코어가 정해진 임계값보다 양호한 경우에는 마크를 검출할 수 있던 것으로 하여, 샘플 마크의 마크 검출 결과를 OK로 하고, 검출 결과 스코어가 정해진 임계값 이하인 경우에는, 마크를 검출할 수 없었던 것으로 하여 샘플 마크의 마크 검출 결과를 NG로 하고 있다.
EGA 방식의 웨이퍼 얼라이먼트에서는, 이 EGA 계측의 결과, 즉 몇 개의 샘플 마크의 위치 정보에 기초하는 통계 연산에 의해, 각 쇼트 영역의 XY 위치 좌표를 나타내는 보정량을 추정한다. 이러한 연산을 이하에서는 EGA 연산이라고 부른다. 또한, EGA 방식의 웨이퍼 얼라이먼트에 대해서는, 예컨대 일본 특허 공개 소61- 44429호 공보 및 이것에 대응하는 미국 특허 제4,780,617호 명세서 등에 상세히 개시되어 있고, 본 국제 출원에서 지정한 지정국(또는 선택한 선택국)의 국내 법령이 허용하는 한에서, 상기 공보 및 대응하는 상기 미국 특허 명세서에서의 개시를 원용하여 본 명세서의 기재의 일부로 한다.
이 다항식에 의해 구해지는, 각 쇼트 영역 위치의 XY 보정량을 EGA 보정량이라고 한다. EGA 방식의 웨이퍼 얼라이먼트로 구해지는 다항식의 계수는 최소 제곱법으로 구한 것이기 때문에, 마크 위치의 실측값과, EGA 보정량에 의해 보정된 마크 위치 간에는 어긋남(비선형 성분의 오차)이 남는다. 이 어긋남을 잔차(殘差)라고 한다. 이 잔차는 중첩 정밀도의 관점에서 볼 때 작은 편이 바람직한 것은 물론이다.
잔차를 작게 하기 위한 수단의 하나가 EGA 다항식 모델의 고차화이다. 예컨대 EGA 다항식 모델을 1차식이 아닌, 2차식 또는 3차식으로 할 때 잔차는 당연히 작아진다. 단, 다항식을 고차화하는 경우에는, 그에 맞춰 샘플 쇼트의 수를 늘려야 한다.
또한, 어떤 일부의 샘플 마크의 계측 결과가 실제의 쇼트 배열로부터 현저히 어긋나 있는 경우에는, 전체의 잔차가 커지는 경향이 있다. 따라서, 이러한 샘플 마크의 계측 위치에 대해서는 EGA 연산에 이용되지 않도록 리젝트하는 것이 바람직하다. 즉, EGA 계측에 의해 샘플 마크의 위치 중 몇 개를 EGA 연산에 이용하지 않도록 하여, 추정 정밀도를 높여 가는 것도 가능하다. 이와 같이, 샘플 마크의 수 및/또는 배치의 선택은 EGA 방식의 웨이퍼 얼라이먼트에서 중요한 팩터가 된다.
[얼라이먼트 관련 파라미터]
노광 장치(100)에서는, 상기 얼라이먼트계에 의한 EGA 방식의 웨이퍼 얼라이먼트에 관련되는 동작을 규정하는 몇 가지 팩터를 파라미터화하고, 얼라이먼트 관련 파라미터로서 그 설정값을 설정할 수 있다. 얼라이먼트 관련 파라미터는, 그 값을 조정함에 있어서, 얼라이먼트계에 의한 계측을 재차 필요로 하지 않는 파형 처리 파라미터와, 계측이 재차 필요한 실측 필요 파라미터로 대별된다.
파형 처리 파라미터로서는, 예컨대 이미 계측된 샘플 마크로부터 선택되며, 실제로 EGA 연산에 이용되는 샘플 마크의 조합(샘플 마크의 수 및/또는 위치)이 있다. 즉, 계측된 샘플 마크를 모두 EGA 연산에 이용하는 것이 아니라, 그 중 샘플 마크의 적당한 조합에 의한 EGA 연산을 하는 것으로 한 경우, 그 조합이 파형 처리 파라미터가 된다. 또한 마크 단위·쇼트 영역 단위에서의 샘플 마크의 리젝트 지정, 마크 검출시의 리젝트 한계값(샘플 마크를 EGA 연산으로부터 리젝트하는지 여부의 기준이 되는 임계값) 등도 파형 처리 파라미터에 포함된다.
또한, 얼라이먼트계가 복수 종류의 얼라이먼트 센서를 구비하고, 모든 센서로 마크 검출을 행하고 있던 경우에, 실제의 마크 위치의 검출에 이용된 파형 데이터를 검출한 얼라이먼트 센서의 종류[FIA(Field Image Alignment) 방식인지, LSA(Laser Step Alignment) 방식인지 등]도 파형 처리 파라미터에 포함된다. 또한, 파형 데이터에 대한 처리 조건, 즉 신호 처리 조건[신호 처리 알고리즘(에지 추출법, 템플릿 매칭법, 되돌림 자기상관법 등), 슬라이스 레벨 등]도 파형 처리 파라미터에 포함된다.
또한, EGA 다항식 모델의 종류[6 파라미터 모델, 10 파라미터 모델, 쇼트 내 평균화 모델, 쇼트 팩터 간접 적용 모델, 고차 EGA 처리 조건(사용 차수와 사용 보정 계수) 등], 가중 EGA 처리 조건, EGA 옵션 기능의 확장 EGA 처리 조건(쇼트 내 다점 EGA 실시 조건, EGA 계산 모델, 쇼트 성분 보정 조건 등), 계측된 마크의 계측 위치에 가해야 하는 보정량(얼라이먼트 보정값 등) 등도 파형 처리 파라미터에 포함된다.
또한, 실측 필요 파라미터에는, 샘플 마크의 종류(마크 형상이 다른 경우를 포함함), 수 및/또는 배치(새로운 샘플점을 계측하는 경우), 마크 계측시에 마크를 조명할 때의 조명 조건(조명 파장, 명/암 시야, 조명 강도, 위상차 조명의 유무 등), 마크 검출시의 포커스 상태(포커스 오프셋 등), 마크 검출에 이용하는 얼라이먼트 센서를 변경할 때의 얼라이먼트 센서의 지정 등이 포함된다.
제어계 파라미터 및 얼라이먼트 관련 파라미터는 전술한 것에 한정되지 않는다. 또한 제어계 파라미터 및 얼라이먼트 관련 파라미터는 기본적으로 모두 가변적이지만, 모든 얼라이먼트 관련 파라미터를 가변으로 하지 않고, 그 일부 얼라이먼트 파라미터를 불변(고정)으로 해 두어도 좋다. 이 때에, 어떤 얼라이먼트 파라미터를 고정으로 할지는, 사용자가 적절하게 선택할 수 있다.
전술한 바와 같이, 노광 장치(100)에는 장치 파라미터로서, 제어계 파라미터와 얼라이먼트 관련 파라미터를 설정할 수 있도록 되어 있다. 이들 설정값에 대해서는 레티클 상의 디바이스 패턴이 웨이퍼 상에 양호하게 전사되도록, 어느 정도 조정해 두어야 한다.
[트랙]
트랙(200) 내에는, 노광 장치(100)에서의 웨이퍼의 노광 전후(즉, 사전, 사후)에서, 그 웨이퍼에 대한 여러 가지 측정 검사를 할 수 있는 복합적인 측정 검사기(120)와, 코터·디벨로퍼(이하, C/D로 약술함)(110)가 설치되어 있다.
[코터·디벨로퍼]
C/D(110)는 웨이퍼에 대하여 포토레지스트(감광제)를 도포하고, 노광 후의 웨이퍼를 현상한다. C/D(110)는 노광 장치(100) 및 측정 검사기(120)와는 독립적으로 동작 가능하다. C/D(110)는 트랙(200)의 반송 라인을 따라 배치되어 있다. 따라서, 이 반송 라인에 의해 노광 장치(100)와, C/D(110)와, 측정 검사기(120)의 사이에서 웨이퍼의 반송이 가능해진다.
[측정 검사기]
측정 검사기(120)는 노광 전에 측정하는 사전 측정 검사기와, 노광 후에 측정하는 사후 측정 검사기를 구비하고 있다.
사전 측정 검사기는 웨이퍼가 노광 장치(100)에 반송되기 전에, 노광 장치(100)에서의 노광 조건을 최적화하기 위한 측정을 수행한다. 사전 측정 검사기의 측정 대상 중 하나로, 노광 대상이 되는 웨이퍼의 표면 상태가 있다. 사전 측정 검사기는 웨이퍼의 이전 층의 각 영역에 형성된 디바이스 패턴 등에 의해 발생한 개개의 웨이퍼면의 표면 형상(요철)인 소위 쇼트 평탄도(디바이스 포토그래피, 또는 포커스 단차라고도 함)를 측정한다. 이 쇼트 평탄도(flatness)를 노광 전에 알고 있으면, 그 정보를 포커스 제어에 반영함으로써, 그 제어 정밀도를 향상시킨다. 사 전 측정기에는, 예컨대 노광 장치(100)에서의 다점 AF 센서와 매칭된 다점 AF 센서가 설치되어 있고, 이것에 의해, 웨이퍼면이 검출되며, 쇼트 평탄도가 측정된다. 측정 검사기(120)는 노광 장치(100) 및 C/D(110)는 독립적으로 동작 가능하다. 또한 측정 검사기(120)는 사전 측정기에서의 이 쇼트 평탄도의 측정 결과를, 시스템 내의 통신 네트워크를 통해 외부에 데이터 출력할 수 있다.
사전 측정 검사기는, 그 외에 노광 장치(100)에 반입되기 전에, 웨이퍼 상에 형성된 웨이퍼 마크를 계측(EGA 계측)할 수 있다. 이 사전 측정에 의해, 그 웨이퍼 마크가 샘플 마크로서 적합한지의 여부를 판단함으로써, 노광 장치(100)의 EGA 계측을 효율적으로 할 수 있다. 사전 측정 검사기는 노광 장치(100)의 얼라이먼트계와 동등한 웨이퍼 상의 웨이퍼 마크의 위치 계측 기능을 갖고 있다. 즉, 측정 검사기(120)는 노광 장치(100)의 얼라이먼트계와 매칭된 얼라이먼트계를 갖고 있다. 이 얼라이먼트계에서는, 노광 장치(100)의 얼라이먼트계와 마찬가지로 얼라이먼트 관련 파라미터를 설정할 수 있고, 노광 장치(100)의 얼라이먼트계와 동일한 상태에서 샘플 마크를 계측하는 것이 가능하다. 또한 사전 측정 검사기에서는, 이 EGA 계측의 결과에 기초하여, EGA 연산을 하는 것도 가능해져 있다. 즉, 측정 검사기(120)에는 얼라이먼트 유닛과 동일한 내용의 얼라이먼트 유닛 라이브러리가 탑재되어 있다. 이 얼라이먼트 유닛 라이브러리는 최적화 대상 노광 장치의 기종, 및 소프트웨어 버전에 대응한 것이 복수 탑재되어 있고, 선택 전환 가능한 구성으로 되어 있다.
측정 검사기(120)의 사후 측정 검사기는 노광 장치(100)로 전사되어 C/D(110)로 현상된 노광 후(사후)의 웨이퍼 상의 레지스트 패턴 등의 선폭 및 중첩 오차를 측정한다. 또한, 측정 검사기(120)는 웨이퍼 상의 각 층의 디바이스 패턴의 결함·이물 검사, 프로빙(probing) 처리, 리페어 처리 등을 행한다. 또한, 이 C/D(110) 및 측정 검사기(120)에서도 처리부 1, 2가 설치되어 있어 처리 시간의 단축이 실현되고 있다.
그런데, 노광 장치(100)와, C/D(110)와, 측정 검사기(120)는 서로 인라인 접속되어 있다. 여기서, 인라인 접속이란, 장치 사이 및 각 장치 내의 처리 유닛 사이를, 로봇 아암 및/또는 슬라이더 등의 웨이퍼를 자동 반송하는 반송 장치를 통해 접속하는 것을 의미한다. 이 인라인 접속에 의해 노광 장치(100)와 C/D(110) 사이에서의 웨이퍼의 전달 시간을 특히 짧게 할 수 있다.
인라인 접속된 노광 장치(100)와 C/D(110)와 측정기(120)는 일체화되어 하나의 기판 처리 장치(100, 110, 120)로 간주될 수도 있다. 기판 처리 장치(100, 110, 120)는 웨이퍼에 대하여, 포토레지스트 등의 감광제를 도포하는 도포 공정과, 감광제가 도포된 웨이퍼 상에 마스크 또는 레티클의 패턴을 전사하는 노광 공정과, 노광 공정이 종료된 웨이퍼를 현상하는 현상 공정 등을 행한다.
즉, 디바이스 제조 시스템(1000)에서는, 노광 장치(100)와, C/D(110)와, 측정 검사기(120)가 복수대 설치되어 있다. 각 기판 처리 장치(100, 110, 120), 디바이스 제조 처리 장치군(900)은 온도 및 습도가 관리된 클린룸 내에 설치되어 있다. 또한 각 장치 사이에서는 정해진 통신 네트워크(예컨대 LAN: Local Area Network)를 통해 데이터 통신을 할 수 있다. 이 통신 네트워크는 고객의 공장, 사업소 또는 회사에 설치된 소위 인트라네트라고 불리는 네트워크이다.
기판 처리 장치(100, 110, 120)에서는, 웨이퍼를 복수개(예컨대 20개, 25개 또는 50개)를 1 단위(로트라고 함)로 하여 처리한다. 디바이스 제조 시스템(1000)에 있어서, 웨이퍼는 1 로트를 기본 단위로서 처리되어 제품화되어 있다.
또한, 이 디바이스 제조 시스템(1000)에 있어서, 측정 검사기(120)는 트랙(200) 내에 배치되고, 노광 장치(100) 및 C/D(110)와 인라인 접속되어 있지만, 측정 검사기(120)를 트랙(200) 밖에 배치하며, 인접하게 하여 인라인 접속하여도 좋고, 또는 노광 장치(100) 및 C/D(110)와는 오프라인으로 구성하여도 좋다.
[분석 장치]
분석 장치(500)는 노광 장치(100) 및 트랙(200)과 독립적으로 동작하는 장치이다. 분석 장치(500)는 각종 장치로부터 각종 데이터(예컨대 그 장치의 처리 내용)를 수집하고, 웨이퍼에 대한 일련의 프로세스에 관한 데이터를 분석한다. 이러한 분석 장치(500)를 실현하는 하드웨어로서는, 예컨대 퍼스널 컴퓨터(이하, 적절하게「PC」라고 약술함)를 채용할 수 있다. 이 경우, 분석 처리는 분석 장치(500)의 CPU(도시 생략)에서 실행되는 분석 프로그램의 실행에 의해 실현된다. 이 분석 프로그램은 CD-ROM 등의 미디어(정보 기록 매체)에 기록되고, 이 미디어로부터 PC에 설치된 상태에서 실행된다. 분석 장치(500)는 얼라이먼트 시뮬레이터 및 선폭 시뮬레이터를 구비하고 있다.
얼라이먼트 시뮬레이터는 디폴트 설정된 정해진 기준 얼라이먼트 조건(기준 얼라이먼트 파라미터) 하에서 실시된 EGA 연산 결과(기준 연산 결과)로서의 기준 EGA 데이터를 노광 장치(100)로부터 취득한다. 여기서, 기준 얼라이먼트 조건(기준 얼라이먼트 파라미터)이란, 계측 대상이 되는 샘플 쇼트의 특정, 그 마크를 계측할 때의 조명 조건, 얻어진 마크 신호에 대한 파형 처리 알고리즘 및 EGA 연산 모델 등이 미리 디폴트로 정해진 조건으로 설정되어 있는 조건(파라미터)의 것(후술하는 파형 처리 파라미터 및 실측 파라미터를 포함함)이며, 노광 장치(100)에서 실제로 적용된 얼라이먼트 조건이다. 얼라이먼트 시뮬레이터는 기준 얼라이먼트 조건의 일부 또는 전부를 변경하여 실시된 EGA 연산 결과(비교 연산 결과)로서의 비교 EGA 데이터를 노광 장치(100)로부터 취득한다. 얼라이먼트 시뮬레이터는 사후 측정 검사기에 의해 실측된 디바이스 패턴의 중첩 오차의 계측 결과를 취득하고, 기준 EGA 데이터, 그 기준 EGA 데이터에 대응하는 중첩 오차의 계측 결과, 및 비교 EGA 데이터 등에 기초하여, 최적의 얼라이먼트 조건을 추정한다.
선폭 시뮬레이터는 노광 장치(100)에서 취득되는 노광량, 동기 정밀도, 포커스의 트레이스 데이터로부터 산출되는 노광량, 동기 정밀도, 포커스의 각 제어 오차의 통계값에 기초하여, 디바이스 패턴의 선폭의 시뮬레이션값을 산출할 수 있다.
[디바이스 제조 처리 장치군]
디바이스 제조 처리 장치군(900)으로서는 CVD(Chemical Vapor Deposition) 장치(910)와, 에칭 장치(920)와, 화학적 기계적 연마를 행하여 웨이퍼를 평탄화하는 처리를 행하는 CMP(Chemical Mechanical Polishing) 장치(930)와, 산화·이온 주입 장치(940)가 설치되어 있다. CVD 장치(910)는 웨이퍼 상에 박막을 생성하는 장치이고, CMP 장치(920)는 화학 기계 연마에 의해 웨이퍼 표면을 평탄화하는 연마 장치이다. 또한, 에칭 장치(920)는 현상된 웨이퍼에 대하여 에칭을 행하는 장치이고, 산화·이온 주입 장치(940)는 웨이퍼 표면에 산화막을 형성하며, 또는 웨이퍼 상의 정해진 위치에 불순물을 주입하기 위한 장치이다. CVD 장치(910), 에칭 장치(920), CMP 장치(930) 및 산화·이온 주입 장치(940)에도 2개의 처리부(처리부 1, 2)가 설치되어 있고, 작업 처리량의 향상이 도모되고 있다. 또한 CVD 장치(910), 에칭 장치(920), CMP 장치(930) 및 산화·이온 주입 장치(940)에도, 노광 장치(100) 등과 마찬가지로, 상호 간에 웨이퍼를 반송할 수 있게 하기 위한 반송 경로가 설치되어 있다. 디바이스 형성 장치군(900)에는 도시되어 있지 않지만, 이 외에도 다이싱 처리, 패키징 처리, 본딩 처리 등을 행하는 장치도 포함되어 있다.
[디바이스 제조 공정]
다음에, 호스트(600)의 제어에 의해 행해지는 디바이스 제조 공정의 일례에 대해서 설명한다. 도 2는 디바이스 제조 공정의 흐름도를 나타내고, 도 3은 디바이스 제조 공정에서의 반복 공정에 따른 부분의 웨이퍼의 흐름과 데이터의 흐름을 나타내고 있다. 이 디바이스 제조 시스템(1000)에서의 디바이스 제조 프로세스는 호스트(600) 및 관리 컨트롤러(160)에 의해 스케쥴링되어 관리되고 있다. 도 2, 도 3은 모두, 1개의 웨이퍼에 대한 일련의 프로세스로 되어 있지만, 실제로는, 로트 단위로 웨이퍼마다, 도 2, 도 3에 나타내는 처리가 반복된다.
도 2, 도 3에 나타내는 바와 같이, 우선 CVD 장치(910)에서 웨이퍼 상에 막을 생성하고(단계 201), 그 웨이퍼를 C/D(110)에 반송하며, C/D(110)에서 그 웨이퍼 상에 레지스트를 도포한다(단계 202). 다음에, 웨이퍼를 측정 검사기(120)에 반 송하고, 측정 검사기(120)에서 사전 계측을 행한다(단계 203). 사전 계측으로는, 예컨대 웨이퍼 상에 이미 형성된 이전 층의 복수의 쇼트 영역 중, 계측 대상으로서 선택된 쇼트 영역(이하, 계측 쇼트라고 함)에 대해서, 쇼트 평탄도(쇼트 영역의 포커스 단차)를 측정한다. 이 계측 쇼트의 수 및 배치는 임의의 것으로 할 수 있지만, 예컨대 도 3에 나타내는 바와 같이, 웨이퍼 외주부의 8 쇼트로 할 수 있다. 이 외에, 사전 계측으로는, EGA 계측 및 EGA 연산을 하여 샘플 마크의 선별 등의 웨이퍼 얼라이먼트의 최적화를 행하거나, 웨이퍼 상의 이물 및 결함 등의 검사 등을 행하거나 한다.
측정 검사기(120)의 측정 결과는 노광 장치(100)에 보내진다. 이 측정 결과는 노광 장치(100)에서의 주사 노광시의 포커스 제어, 웨이퍼 얼라이먼트 등에 이용된다.
또한, 사전의 EGA 계측 및 EGA 연산 등의 웨이퍼 얼라이먼트의 최적화 등을 행하는 경우에는, 노광 장치(100)는 측정 검사기(120)에 대하여, 얼라이먼트 관련 파라미터 등의 EGA 계측 및 EGA 연산에 필요한 데이터를 전송한다(도 3의 [1]). 측정 검사기(120)는 측정 검사 결과에 기초하는, 얼라이먼트 관련 파라미터의 최적값 등에 관한 정보를 노광 장치(100)에 송신한다(도 3의 [2]). 노광 장치(100)는 얼라이먼트 관련 파라미터의 최적값을 설정한다.
계속해서, 웨이퍼를 노광 장치(100)에 반송하여 노광 장치(100) 내의 스테이지에 로드하며, 웨이퍼 얼라이먼트를 행한 후, 노광 장치(100)로써 레티클 상의 회로 패턴을 웨이퍼 상에 전사한다(단계 205). 이 때, 노광 장치(100)에서는 계측 쇼 트 노광중의 상기 노광량, 동기 정밀도, 포커스 트레이스 데이터를 모니터링하여, 내부 메모리에 기억해 둔다. 다음에, 웨이퍼를 C/D(110)에 반송하여, C/D(110)로써 현상한다(단계 207).
이 후, 웨이퍼는 측정 검사기(120)에 반송된다. 그리고 측정 검사기(120)에서 웨이퍼에 대한 사후 측정 검사가 행해진다(단계 209). 여기서는, 예컨대 웨이퍼 상에 형성된 레지스트 상의 선폭 및 중첩 오차가 측정되거나, 패턴 상의 이물 및 결함이 검사되거나 한다.
분석 장치(500)는 노광 장치(100) 또는 측정 검사기(120)로부터의 정보에 기초하여 선폭 또는 중첩에 관해 분석한다(단계 211). 도 3에 나타내는 바와 같이, 분석 장치(500)는 분석 도중에서, 필요에 따라 측정 검사기(120) 및/또는 노광 장치(100)에 대하여, 각종 데이터(제어 트레이스 데이터, 제어계 파라미터, 얼라이먼트 관련 파라미터 및 얼라이먼트 결과)의 전송 요구를 생성한다([1]'). 노광 장치(100) 및/또는 측정 검사기(120)는 그 요구에 따라서, 각종 데이터를 분석 장치(500)에 보낸다([2]'). 분석 장치(500)는 분석 결과에 따라서 각 장치에 분석 정보를 생성한다([3]'). 또한, 이 분석 장치(500)에서의 분석 처리 및 데이터 흐름의 상세에 대해서는 후술한다. 또한 측정 검사기(120)가 각종 데이터를 취득한 후, 노광 장치(100)는 내부에 기억하는 트레이스 데이터 등을 신속히 삭제하여도 좋다.
한편, 웨이퍼는 측정 검사기(120)로부터 에칭 장치(920)에 반송되어 에칭 장치(920)로써 에칭, 불순물 확산, 배선 처리(알루미늄, 구리 등), CVD 장치(910)로써 성막이, CMP 장치(930)로써 평탄화가, 산화·이온 주입 장치(940)로써 이온 주 입 등이 필요에 따라 행해진다(단계 213). 그리고 전체 공정이 완료되고, 웨이퍼 상에 모든 패턴이 형성되었는지 여부를, 호스트(600)에서 판단한다(단계 215). 이 판단이 부정이면 단계 201로 복귀하고, 긍정이면 단계 217로 진행한다. 이와 같이, 성막·레지스트 도포 ∼ 에칭 등이라는 일련의 프로세스가 공정 수만큼 반복 실행됨으로써, 웨이퍼 상에 디바이스 패턴이 적층되어 가고, 반도체 디바이스가 형성된다.
반복 공정 완료 후, 프로빙 처리(단계 217), 리페어 처리(단계 219)가 디바이스 형성 장치군(900)에서 실행된다. 이 단계 219에서, 메모리 불량 검출시에는, 예컨대 용장 회로로 치환하는 처리가 행해진다. 분석 장치(500)는 검출한 선폭 또는 중첩 이상이 발생한 지점 등의 정보를, 프로빙 처리, 리페어 처리를 행하는 장치에 보내도록 할 수도 있다. 도시되지 않는 검사 장치에서는, 웨이퍼 상의 중첩 이상이 발생한 지점에 대해서는, 칩 단위로 프로빙 처리, 리페어 처리의 처리 대상으로부터 제외할 수 있다. 그 후, 다이싱 처리(단계 221), 패키징 처리, 본딩 처리(단계 223)가 실행되고, 최종적으로 제품 칩이 완성된다. 또한 단계 209의 사후 측정 검사 공정은 단계 213의 에칭 후에 행하여도 좋다. 이 경우, 웨이퍼의 에칭 후에 형성되는 상에 대하여 선폭 및/또는 중첩 오차가 측정된다.
[분석 장치의 처리]
다음에, 단계 211에서의 분석 장치(500)에 의한 분석 처리에 대해서 상세히 설명한다. 이 분석 처리에서는, 지금까지의 공정에 대한 측정 검사기(120)의 측정 결과를 분석하고, 다음번의 공정(다음 공정)에서의 쇼트 영역의 목표 전사 위치 Xtarget을 결정한다. 여기서는 다음 식으로 나타내는 평가 함수 Φ를 설정하고, 그 평가 함수 Φ의 값이 0에 가장 가까운 목표 전사 위치 Xtarget을 산출한다.
Figure 112008050476419-pct00001
여기서, i는 웨이퍼의 각 층의 번호를 나타낸다. vi는 i번째 층의 가중치(웨이트)이며 0 이상의 실수를 설정할 수 있다. 이 가중치는 대상이 되는 다음 공정에 대한 그 층의 전기적인 결합 등에 의해 주어지는 중첩 요구 정밀도의 중요도를 나타내는 웨이트이다. 여기서, 예컨대 타겟에 대하여 절연된 층에 대해서는 vi=0으로 설정하는 것도 가능하다.
m은 최적화 대상 공정수이다. 여기서 m은, 통상 대상 층 직전 층의 번호가 되지만, 대상 층을 포함하는 그 이상의 층의 경우는 동일 제품의 다른 웨이퍼의 측정 결과를 사용해서 본 웨이퍼의 본 공정 이후의 중첩을 예측하여, 목표 전사 위치 Xtarget을 산출하는 것도 가능하다. (Xmean)i는 측정 검사기(120)에서 측정된 i번째 층의 실측 전사 위치이다. 즉, 상기 수학식 (1)에는 다음번 공정에서의 목표 전사 위치 Xtarget과, i번째 층의 실측 전사 위치 (Xmean)i와의 차분과 i번째 층의 가중치 vi를 곱한 값의 1∼m번째의 층까지의 곱셈합의 항이 포함되어 있다.
또한, 상기 수학식 (1)에서는, 2개의 평가 함수 Φ(곱셈합항 +ρ의 식과 곱셈합항 -ρ의 식)가 정의되어 있지만, 본 실시형태에서는, 그 중 곱셈합의 값이 플러스인지 마이너스인지에 의해 평가 함수 Φ로서 이용하는 식이 선택된다. 일반적으로는, 이 곱셈합의 값이 플러스이면 위의 식이 선택되고, 곱셈합의 값이 마이너스이면 아래의 식이 선택된다. 후술하는 바와 같이, ρ의 값은 0 이상의 실수이기 때문에, ρ는 평가 함수 Φ의 값을 0에 근접하도록 작용한다.
ρ는 선폭 관리를 나타내는 함수이고, 그 값은 다음식을 이용하여 산출된다.
Figure 112008050476419-pct00002
여기서, u는 현 공정에서의 선폭 변동에 따라서 주어지는 중첩 허용도를 나타내는 웨이트이다. 수학식 (1)에서 선폭 어긋남에 따른 중첩 허용도를 고려하지 않는 경우에는 u=0이 설정되고, 이 경우에는 결과적으로 ρ=0이 된다. Wtarget은 대상 층에서의 목표 선폭값이고, Wdesign은 그 대상 층에서의 설계 선폭값이다. 즉, 상기 수학식 (2)는, 목표 선폭값 Wtarget과 설계 선폭값 Wdesign과의 차에, 선폭 중심을 기준으로 하는 좌측과 우측을 고려하여 1/2을 곱하여 나타낸 대상 층에서의 선폭 어긋남을 나타내는 값으로 되어 있다.
단, {(Wtarget)-(Wdesign)}<0, 즉 대상 층에서 선폭이 가늘어져 버리는 경우는, 통상 ρ=0으로 한다. 이것에 의해 ρ의 값은 항상 0 이상이 된다. 대상 층에서, 선 폭을 설계값보다 가늘게 하는 경우에는, 중첩 정밀도를 보다 엄격히 규정해야 하기 때문에, ρ=0으로 하고, 선폭 변동에 따른 중첩 허용도를 0으로 한다. 한편, 대상 층의 선폭 Wtaget을 그 설계값 Wdesign보다 굵게 하는 경우에는, 선폭에 따라서 중첩 오차의 허용 범위를 넓게 취할 수 있기 때문에, ρ로서 선폭 변동에 따른 플러스의 값을 설정한다. 여기서, 대상 층의 중첩 요구에 따라서, 대상 층의 선폭 Wtaget을 그 설계값 Wdesign보다 가늘게 함으로써, 중첩 오차의 허용 범위를 넓히는 경우도 있다.
요컨대, 이 ρ는 대상 층의 선폭에 기초하는 중첩 오차의 허용값의 조정값이다. 이 ρ를 도입함으로써, 중첩 이상을 검출할 때에, 대상 층의 선폭도 고려할 수 있게 된다. 또한 본 실시형태에서는 목표 선폭에도 상한 및 하한이 있고, 분석 처리에서, 목표 선폭이 그 상한 및 하한을 초과하지 않도록 담보해야 한다.
또한, 평가 함수 Φ는 X축 방향, Y축 방향 개별로 설정하여도 좋다. 즉, 동일층의 가중치를 X축 방향과 Y축 방향으로 개별로 설정하고, Xtarget과 마찬가지로 하여 Ytarget을 산출하여도 좋다.
도 4, 도 5는 이 분석 처리의 흐름도를 나타내고 있다. 도 4에 나타내는 바와 같이, 우선 단계 301에서, 측정 검사기(120)에 대하여, 측정 데이터의 전송 요구를 생성한다. 다음 단계 303에서는, 측정 검사기(120)로부터 받은 현 공정(레지스트 패턴이 형성된 공정)의 계측 쇼트의 각 샘플점에서의 중첩 오차 등의 측정 데이터(즉, 현 공정의 계측 쇼트의 중첩 오차의 실측값)를 판독한다. 다음 단계 305 에서는, 그 웨이퍼의 현 공정의 층까지의 중첩 또는 선폭에 관한 데이터를, 도시되지 않는 기억 장치로부터 판독한다. 여기서 판독하는 데이터로서는, 전회의 층까지의 각 층의 계측 쇼트 영역의 실측 전사 위치[즉, (Xmean)i] 등이 있다.
다음 단계 307에서는, 다른 웨이퍼의 데이터를 이용하는지의 여부를 판단한다. 이 판단은 미리 설정되어 있는 정보에 기초하여 행해진다. 여기서, 이 웨이퍼에 관한 데이터만을 목표 전사 위치 Xtarget의 산출에 이용하는 경우에는 판단이 부정이지만, 다른 웨이퍼에 관한 데이터(지금까지 동일한 프로세스로 경험적으로 얻어진 데이터)도 목표 전사 위치 Xtarget의 산출에 이용하는 경우에는 판단이 긍정이다. 이 단계 307에서의 판단이 긍정이면 단계 309로 진행하고, 부정이면 단계 311로 진행한다. 단계 309에서는, 다른 웨이퍼에서의 중첩에 관한 데이터를 도시되지 않는 기억 장치로부터 판독한다. 또한, 이 시점에서, 평가 함수 Φ에서의 곱셈합항의 곱셈합 수 m이 결정된다.
다음 단계 311에서는, 각 층의 가중치 vi가 설정되었는지 여부를 판단한다. 이 시점에서, 분석 장치(500)의 화면 상에는, 각 층 가중치의 설정 화면이 표시되어 있다. 오퍼레이터는, 그 화면을 참조하면서 마우스 또는 키보드 등을 조작하여, 각 층의 가중치 vi를 설정한다. 각 층의 가중치 vi는 전술한 바와 같이, 대상 층(다음번 노광되는 층)과의 전기적인 결합 등을 고려하여 결정된다. 여기서는 이 vi 외, 수학식 (2)의 u도 함께 설정된다.
또한, 이 가중치 vi는 자동적으로 설정되도록 하여도 좋다. 즉, 대상층과, 각 층과의 전기적인 결합에 의해 가중치를 미리 계산해 둬, 도시되지 않는 기억 장치에 저장해 두고, 그 가중치를 계산에 이용하도록 하여도 좋다. 이 경우에는 분석 장치(500)의 화면 상에 가중치의 설정 화면을 표시할 필요는 없고, 단계 311을 행할 필요는 없다.
단계 311에서의 판단이 긍정이면, 다음 단계 313으로 진행한다. 단계 313에서는 평가 함수 Φ의 값이 0에 가장 근접하는 대상 층의 목표 전사 위치 Xtarget과, 목표 선폭 Wtarget을, 예컨대 최소 제곱법을 이용하여 산출한다. 이 경우, 수학식 (1) 중의 곱셈합항의 값에 의해 ρ의 취급이 다르게 되는 것은 전술한 바와 같다.
다음 단계 315에서는, 산출된 목표 선폭 Wtarget의 절대값과 임계값을 비교한다. 이 임계값은 미리 설정되어 있는 중첩 오차의 임계값이다. 이 임계값은 대상 층에서 허용할 수 있는 선폭의 상한 및 하한값에 기초하여 결정된다. 여기서는, ｜Wtarget｜이 그 임계값을 초과하였는지의 여부를 판단한다. 이 판단이 긍정이면 단계 317로 진행하고, 부정이면 도 5의 단계 321로 진행한다. 단계 317에서는 목표 선폭 Wtarget과 임계값을 표시한다. 이 표시는 그래픽적인 표시이어도 좋고, 단순한 수치 표시여도 좋다. 이 표시에서는, 이 목표 전사 위치가 옳은지의 여부(OK인지 NG인지)를 확인하기 위한 버튼도 표시된다.
오퍼레이터는, 포인팅 디바이스를 조작하여, OK인지 NG인지를 지정한다. 단 계 319에서는, 이 지정이 OK(선폭이 OK)인지의 여부를 판단한다. 이 판단이 긍정이면, 도 5의 단계 321로 진행하고, 부정이면, 단계 313으로 복귀한다. 즉, 상기 단계 313에서 산출된 목표 선폭 Wtarget이 허용 범위 바깥에 있다면, 단계 313으로 복귀하여 목표 전사 위치 Xtarget 및 목표 선폭 Wtarget을 재계산한다. 즉, 목표 선폭 Wtarget이 임계값 이내에 있거나, 오퍼레이터에 의해 OK가 지정될 때까지, 단계 313→315→317→319가 반복된다. 또한, 단계 319에서의 판단이 적어도 1회 NG가 되면, ρ의 값을 강제적으로 0으로 설정하여도 좋다. 이와 같이 하면, 단계 313에서의 산출 대상은 목표 전사 위치로만 되기 때문에, 단계 315∼단계 319의 처리는 생략할 수 있다. 또한, 단계 313에서, ｜Wtarget｜이 그 임계값을 초과하였다면, 절대값이 그 임계값이 되는 선폭을 Wtarget으로 하여도 좋다(부호는 원래의 데이터에 따른다).
도 5의 단계 321에서는, 산출된 목표 전사 위치 Xtarget의 절대값과, 임계값을 비교한다. 이 임계값은 미리 설정되어 있는 중첩 오차의 임계값이다. 여기서는 ｜Xtarget｜이 그 임계값을 초과하였는지의 여부를 판단한다. 이 판단이 긍정이면 단계 323으로 진행하고, 부정이면 단계 327로 진행한다. 단계 323에서는 목표 전사 위치 Xtarget과 임계값을 표시한다. 이 표시는 그래픽적인 표시여도 좋고, 단순한 수치 표시여도 좋다. 이 표시에서는, 이 목표 전사 위치 Xtarget이 옳은지의 여부(OK인지 NG인지)를 확인하기 위한 버튼도 표시된다. 오퍼레이터는 포인팅 디바이스를 조작하여 OK인지 NG인지를 지정한다.
다음의 단계 325에서는, 오퍼레이터에 의한 지정이 OK인지의 여부를 판단한다. 이 판단이 긍정이면 단계 327로 진행하고, 부정이면 도 4의 단계 313으로 복귀한다. 즉, 상기 단계 313에서 산출된 목표 전사 위치 Xtarget이 허용 범위 바깥에 있으면 단계 313으로 복귀하여, 목표 전사 위치 Xtarget을 재계산한다. 즉, 목표 전사 위치 Xtarget이 임계값 이내에 있거나, 오퍼레이터에 의해 OK가 지정될 때까지, 단계 313→315→317→319→321→323→325가 반복된다.
또한, 단계 315에서의 목표 선폭 Wtarget과, 단계 321에서의 목표 전사 위치 Xtarget의 임계값을, 단계 313에서의 경계 조건으로서 설정해 두어도 좋다. 이 경우에는 양쪽 모두 절대값이 임계값 이내에서 산출되기 때문에, 단계 315∼단계 319, 단계 321∼단계 325를 행할 필요는 없다.
단계 327에서는, 산출된 목표 전사 위치 Xtarget, 목표 선폭 Wtarget에 기초하여, 대상 층에서의 전사 위치가 Xtarget만큼 어긋나도록, 얼라이먼트 시뮬레이터를 이용하여 얼라이먼트 관련 파라미터를 최적화하고, 전사되는 패턴의 선폭이 목표 선폭 Wtarget이 되도록, 선폭 시뮬레이터를 이용하여 제어계 파라미터를 최적화한다. 얼라이먼트 시뮬레이터 및 선폭 시뮬레이터에 의한 파라미터의 최적화는 노광 장치(100)에서의 로그 데이터와, 측정 검사기(120)에서의 측정 검사 결과에 기초하여 행해진다. 예컨대 Xtarget을 얼라이먼트 관련 파라미터의 오프셋량으로서 추가하거나, 노광량, 동기 정밀도, 포커스의 제어 오차와, 선폭과의 관계를 나타내는 테이블을 미리 작성해 두고, 그 테이블에서, 목표 선폭에 대응하는 노광량, 동기 정밀도, 포커스의 제어 오차가 실제로 노광중에 발생하는 제어계 파라미터를 최적인 것으로서 구하거나 할 수 있다. 이 얼라이먼트 관련 파라미터와, 제어계 파라미터는 쇼트마다 최적화될 수 있다. 본 발명은 이 최적화 방법에만 한정되지 않는다. 또한, 목표 선폭 Wtarget이 산출되어 있지 않은 경우에는, 제어계 파라미터를 최적화할 필요는 없다.
다음 단계 329에서는 최적화한 얼라이먼트 관련 파라미터, 제어계 파라미터에 관한 데이터를 노광 장치(100) 및/또는 측정 검사기(120)에 통지하고, 처리를 종료한다.
도 6의 (A)∼(D)에는 5개의 공정 A∼E를 실행할 때에, 실제의 전사 위치가 전술한 분석 처리에 의해 산출된 목표 전사 위치 Xtarget의 변동 양태의 일례가 도시되어 있다. 도 6의 (A)∼(D)에서는, 설계 상의 전사 위치를 원점 0으로서 표시하고있다. 또한, 이 예에서는, 다른 공정을 고려하지 않고, 목표 전사 위치 Xtarget이 산출되어 있다. 도 6의 (A)에서는, 최초의 공정 A에서, 측정 검사기(120)에서 측정한 실측 전사 위치가 검은 원으로 표시되어 있다. 수학식 (1)에 의하면(ρ=0으로 함), 공정 B의 목표 전사 위치[도 6의 (A)에서는 ×로 표시되어 있음]는, 그 검은 원과 동일한 위치가 된다. 또한 도 6의 (A)에서는, 이 목표 전사 위치에 따라서 전사된 패턴의 실제 전사 위치가 흰 원으로 표시되어 있다.
이후, 도 6의 (B), (C), (D)에 도시하는 바와 같이, 각 공정의 가중치가 동일하면, ×로 표시하는 공정 C, D, E의 목표 전사 위치 Xtarget은 측정 검사기(120)에서 측정한 그보다 이전 공정에서의 실제 전사 위치(검은 원으로 표시되어 있음)에 대하여, 어긋남이 최소가 되는 중용 위치가 된다.
또한, 도 6의 (A)∼(D)에서는, 종래에서의 목표 전사 위치가 삼각형으로 표시되어 있다. 도 6의 (A)∼(D)에 나타내는 바와 같이, 공정 B∼공정 E에서는, 바로 아래의 층만을 중첩의 기준층으로 하고 있기 때문에, 바로 아래 층의 실제의 전사 위치에 대응하는 위치가 목표 전사 위치로 되어 있다. 이 경우, 노광 장치(100)에서는, +X로 어긋나는 특성을 갖고 있는 경우에는, 윗 층으로 감에 따라서, 실제의 전사 위치가 +X로 어긋나게 된다. 도 6의 (A)∼(D)를 종합하면 알 수 있는 바와 같이, 공정 A∼E에서의 실제의 전사 위치의 어긋남은 좁은 범위로 억제되어 있다.
또한, 도 4, 도 5의 흐름도에 나타내는 분석 처리에서는, 대상 층(다음번 노광층) 위치 Xtarget을 산출하였지만, 분석 장치(500)에서는, 이것과 같은 방법으로, 다음번 노광층이 아니라, 현 공정을 대상 층으로 하여, 현 공정에서의 중첩 어긋남을 분석하는 것도 가능하다. 즉, 측정 검사기(120)에 의해 측정된 실측 전사 위치가 지금까지의 층의 전사 위치에 의해 산출된 기준 위치에 기초하는 허용 범위 내에 들어가 있는지의 여부를 체크할 수 있다. 이 경우, 상기 수학식 (1)에서는, 레지스트 이미지가 형성된 현 공정을 레지스트층으로 하고, (Xmean)i를 다른 복수의 층에서의 실측 전사 위치로 하여, 현 공정에서의, 중첩 오차의 허용 범위의 기준 위 치 Xtarget을 산출하면 좋다. 여기서, 수학식 (1)에서는 ρ=0으로 하여도 좋지만, 그 이외의 경우에는, 목표 선폭 Wtarget으로 하여, 측정 검사기(120)에 의해 측정된 실측 선폭을 이용할 수 있다.
도 7의 (A)∼(D)에는, 5개의 공정 A∼E를 실행할 때에, 측정 검사기(120)에서 측정된 실측 전사 위치의 허용 범위의 체크 양태의 일례가 모식적으로 도시되어 있다. 도 7의 (A)에서는, 최초의 공정 A에서, 측정 검사기(120)에 의해 측정된 목표 전사 위치가 검은 원으로 표시되어 있다. 수학식 (1)에 의하면(ρ=0으로 함), 공정 B의 기준 위치[도 7의 (A)에서는 ×로 표시되어 있음]는, 그 검은 원과 동일한 위치가 된다. 이후, 도 7의 (B)∼(D)에 도시하는 바와 같이, 각 공정의 가중치가 동일하면, 공정 C, D, E의 기준 위치는 측정 검사기(120)에서 측정된 그보다 이전 공정에서의 실제의 전사 위치에 대하여, 어긋남이 최소가 되는 중용 위치가 된다. 도 7의 (B), (C)에 도시하는 바와 같이, 공정 C, D 모두, 흰 원으로 표시되는 실제의 전사 위치는 각각의 허용 범위 내에 있지만, 도 7의 (D)에 도시하는 바와 같이, 공정 E에서는 실제의 전사 위치가 허용 범위 바깥에 있기 때문에, 중첩 에러가 된다.
중첩 에러를 검출한 경우에는, 여러 가지 조치를 취할 수 있다. 예컨대 중첩 에러를 검출하여 비로소, 얼라이먼트 관련 파라미터 및/또는 제어계 파라미터를 최적화하여도 좋고, 이상이 검출된 지점을 기억하여, 그 지점을 칩 단위, 쇼트 단위, 웨이퍼 단위, 로트 단위로, 그 후의 처리 대상(패턴의 결함 검사 또는, 패턴 상에 부착된 이물의 검사)으로부터 제외하여도 좋다. 어떤 단위로, 그 후의 처리 대상으로부터 제외할지는, 중첩 에러의 발생 빈도에 따라서 결정하면 좋다.
또한, 중첩 에러의 발생 빈도에 따라서, 측정 검사기(120)에서의 측정 검사, 즉 상기 중첩 오차, 선폭 오차의 계측, 파라미터의 최적화 처리 등의 횟수를, 예컨대 3개 간격→10개 간격→로트 선두와 같이 줄이거나, 이상이 발생한 경우에는, 그 반대로 늘리거나 하여도 좋다.
또한, 도 4, 도 5에 나타내는 흐름도는 주로 중첩을 분석하는 흐름도이지만, 분석 장치(500)에서는 선폭을 분석하여도 좋다. 이 경우, 평가 함수는 각 공정(그 웨이퍼에서의 지금까지의 노광 공정 또는, 다른 웨이퍼에서의 다음번 이후의 노광 공정)에서의 선폭 목표값과, 선폭 실측값과의 차의 곱셈합에 따른 평가 함수 Φ를 최소로 하는, 다음번의 노광 공정에서의 선폭의 목표값을 산출한다. 그리고 산출된 선폭의 목표값에 기초하여, 선폭 어긋남에 따른 노광량/동기 정밀도/포커스의 각 제어계 파라미터를 최적화하게 된다. 분석 장치(500)에는, 노광량 오차, 동기 정밀도 오차, 포커스 오차와, 선폭과의 상관 관계를 나타내는 테이블이 등록되어 있고, 그 테이블을 참조하면, 원하는 선폭을 얻을 수 있는 제어계 파라미터를 역산(逆算)하는 것이 가능해진다.
전술한 바와 같이, 상기 목표 전사 위치, 목표 선폭의 산출, 오차 체크에서는, 과거에 얻은 정보를 이용할 수 있다. 도 8에는, 과거에 얻은 공정 A∼공정 J에서의 중첩 오차 및 선폭의 변동을 나타내는 그래프의 일례가 표시되어 있다. 이 그래프에서는 중첩 오차 및 선폭 오차가 꺽은선 그래프로 표시되고, 표준 편차(3σ) 의 크기가 세로 방향의 양쪽 화살표로 표시되어 있다. 각 공정의 중첩 오차와 선폭은, 상기 수학식 (1)의 (Xmean)i로서 이용할 수 있다. 또한, 각 공정의 중첩 오차와 선폭의 3σ는 도 4, 도 5의 단계 315, 321의 임계값으로서, 또는 허용 범위 체크에서의 허용 범위로서 이용할 수 있다. 즉, 본 실시형태에서는 허용 범위는 일정하지만, 그것을 과거에 얻은 중첩 오차의 3σ를 판정한 값으로 할 수 있다.
또한, 분석 장치(500)는, 측정 검사기(120)로부터 얻어진 측정 결과 및 상기 분석 처리로, 산출된 목표 전사 위치 또는 목표 선폭 등의 정보를 표시할 수 있게 되어 있다. 예컨대, 분석 장치(500)는 도 6의 (A)∼(D)에 나타내는 바와 같은, 목표 전사 위치와 실제 전사 위치와의 관계, 및 도 7의 (A)∼(D)에 나타내는 바와 같은, 실측 전사 위치와, 중첩 오차의 허용 범위와의 관계를 그대로 표시할 수 있다. 디바이스의 제조를 관리하는 오퍼레이터는 이 표시를 보고, 이들 전사 위치 또는 허용 범위가 복수 층에 걸쳐 타당한지의 여부를 확인할 수 있다.
또한, 도 8에 도시하는 그래프와 같은 형태로, 목표 전사 위치와 실제의 전사 위치와의 관계 및 실측 전사 위치와 중첩 오차의 허용 범위와의 관계 등을 표시하는 것도 가능하다.
또한, 도 9에 도시하는 바와 같이, 중첩과 선폭을 실제 디바이스의 단면도에 반영한 것을 표시할 수 있다. 도 9에서는, 5개의 층(하나의 소자층 및 5개의 배선층)으로 구성된 디바이스의 단면이 도시되어 있다. 이 단면도에서의, 게이트 산화막, 게이트 전극, 소스, 드레인, 게이트, 실리콘 산화막, 텅스텐의 표시 폭(도 9의 ①∼⑤의 양쪽 화살표로 나타내는 폭)은, 이들의 설계값에 추가로, 목표 전사 위치 Xtarget 및 목표 선폭 Wtarget을 반영한 것으로 되어 있다. 즉, 이 그래픽 이미지를 보면, 층 사이의 어긋남 상태, 각 구성 요소의 사이즈 등을 실제 디바이스 구조에 가까운 형태로 확인하는 것이 가능해진다.
이들 표시는 모두, 목표 전사 위치, 허용값 등의 처리 조건을 복수의 층에 걸쳐 표시하는 것이고, 층간의 이들의 비교가 용이해진다.
또한, 이들의 표시에 의하면, 결정된 처리 조건과 함께, 디폴트 처리 조건도 비교 표시할 수 있다. 도 6의 (A)∼(D)에 있어서의 삼각형으로 표시하는 위치와, 목표 위치의 동시 표시는 이 표시에 해당한다. 또한, 도 4의 단계 317의 선폭 비교 표시, 도 5의 단계 323의 전사 위치 비교 표시도 이 표시에 해당한다. 또한, 도 9에 도시하는 디바이스 단면에 대해서, 설계값과 같은 단면도와, 분석 처리에서 결정된 처리 조건의 단면도를 동시에 표시할 수도 있다.
또한, 각 층의 처리 조건과 함께, 그 처리 조건에 따른 처리 결과도 동시에 표시할 수 있다. 예컨대 도 6의 (A)∼(D)에서는, 각 공정에 있어서의 ×로 표시하는 전사 목표 위치 Xtarget과, 검은 원으로 표시하는 실제의 전사 위치가 동시에 표시되어 있다.
[정리]
이상 상세히 설명한 바와 같이, 본 실시형태에 의하면, 웨이퍼 상에 프로세스마다 적층 형성되는 디바이스 패턴 등에 대한 처리 조건, 예컨대 노광 장치(100) 에서의 목표 전사 위치, 목표 선폭을 실현하는 얼라이먼트 관련 파라미터 및 제어계 파라미터 등을 결정할 때에, 과거에 실행된 복수의 층에 걸친 프로세스에서의 디바이스 패턴 등의 형성 상태에 관한 데이터, 예컨대 웨이퍼 상에 이미 형성된 복수 층에 걸친 패턴의 실제의 전사 위치에 관한 데이터를 이용하기 때문에, 그 처리 대상 층의 패턴을, 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 대하여 밸런스가 취해진 타당한 것으로 할 수 있다.
또한, 이 방법에 의해 결정되는 처리 조건으로서는, 노광 장치(100)에서의 얼라이먼트 관련 파라미터, 제어계 파라미터 외에, 예컨대 측정 검사기(120)에서의 중첩 오차의 허용값 체크에 관한 것도 포함된다. 즉, 지금까지의 각 공정의 중첩 어긋남에 의해 결정되는 범위를 그 공정의 중첩의 허용 범위로서 결정하였다. 이것에 의해, 복수의 층에 걸친 중첩 어긋남을 고려한 허용값 체크가 가능해졌다.
또한, 이러한 경우, 상기 수학식 (1)에서의 ρ와 같이, 과거에 실행된 복수의 층에 걸친 프로세스에서의 디바이스 패턴 등의 형성 상태에 관한 데이터로서는 중첩 오차뿐만 아니라, 선폭 어긋남도 고려할 수 있다.
또한, 본 실시형태에 의하면, 과거에 실행된 복수의 층에 걸친 프로세스에서의 디바이스 패턴 등의 형성 상태에 관한 데이터로서 이용할 수 있는 것은, 처리 대상으로 되어 있는 웨이퍼 상에 이미 형성된 복수 층에 걸친 패턴의 중첩 또는 선폭에 관한 데이터이지만, 이 외, 다른 웨이퍼에 대하여 실행된 프로세스 중, 웨이퍼 상에 이제부터 적층되는 디바이스 패턴의 형성에 대응하는 프로세스, 즉 다른 웨이퍼에서 행해진 동일한 프로세스에서의, 중첩 또는 선폭에 관한 데이터도 이용 할 수 있다. 이것에 의해, 그 프로세스에 대해서 경험적으로 얻은 모든 데이터를, 그 프로세스가 실행되는 웨이퍼에서의 처리 조건을 결정할 때에, 유효하게 활용하는 것이 가능해진다.
또한, 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 데이터를 고려하여, 각 층의 디바이스 패턴에 대한 처리 조건을 결정할 때에는, 복수의 층 각각의 중첩 어긋남 및 선폭 어긋남 데이터의 가중치를 개별로 설정할 수 있도록 되어 있다. 이것에 의해, 그 층과 관련성이 강한 층(예컨대, 컨택트홀 등을 통해 전기적으로 접속되는 층, 얼라이먼트 계측시에 사용하는 얼라이먼트 마크가 형성된 층 등), 및 엄밀한 정밀도가 요구되는 층 등에 대해서는 가중시키고, 관련성이 약한 층, 및 요구 정밀도가 비교적 엄밀하지 않은 층 등에 대해서는, 가중치를 작게 할 수 있게 된다. 예컨대 상기 관련성이 약한 층, 및 요구 정밀도가 비교적 엄밀하지 않은 층 등에 대한 가중치 0으로 하면, 관련성이 강한 층에만 한정하여 각 층의 디바이스 패턴에 대한 처리 조건을 결정할 수 있다.
또한, 결정되는 처리 조건을, 측정 검사기(120)에서 측정되는 중첩 어긋남의 허용값으로 한 경우에는, 그 허용값은 각 층의 두께를 고려하여 결정할 수 있다. 각 층의 두께에 관한 정보는, 노광 레시피에 설계 정보로서 포함되어 있다. 예컨대 그 층이 두꺼우면, 중첩 오차가 동일한 양이어도 디바이스 동작에 영향을 줄 정도의 오차가 되지 않는 경우도 있으므로, 이 경우에는 가중치를 설정할 때에 두께를 고려하는 편이 바람직하다. 예컨대 층간 절연막 중에 컨택트홀을 통과시키는 경우에, 그 층의 두께도 가중치를 설정할 때에 고려하는 것이 바람직하다. 이와 같이, 가중치의 설정에서 두께를 고려함으로써, 그 허용값은 디바이스의 적층 방향을 고려한 공간적으로 밸런스가 취해진 타당한 허용값이 된다.
또한, 본 실시형태에서는, 분석 장치(500)에 있어서, 가중치 설정 화면을 표시하고, 인간-머신 인터페이스를 통해, 각 층의 가중치 설정값을 입력 가능한 것으로 하였지만, 미리 설정되어 있어도 좋고, 전술한 바와 같이, 상기 두께 등을 포함하는 노광 레시피에 포함되는 설계 데이터에 기초하여 자동적으로 산출되도록 하여도 좋다.
또한, 본 실시형태에 의하면, 노광 장치(100)에서의 얼라이먼트 관련 파라미터, 및 디바이스 패턴 전사 상태를 좌우하는 제어계 파라미터, 즉 웨이퍼 상에 디바이스 패턴을 전사하기 위한 노광용 조명광의 노광량 제어계 파라미터, 디바이스 패턴을 웨이퍼 상에 투영하는 투영 광학계(투영 렌즈)의 포커스 제어계 파라미터, 디바이스 패턴과 웨이퍼 사이의 동기 제어 어긋남에 관한 제어계 파라미터 등을 최적화하였지만, 중첩 또는 선폭에 영향을 주는 파라미터이면, 다른 파라미터를 조정하도록 하여도 좋다. 즉, 본 발명은 조정하는 파라미터에 제한은 없다. 또한, 분석 장치(500)의 연산 능력을 고려하여, 조정하는 파라미터를 미리 제한해 두어도 좋다.
또한, 파라미터의 최적화 등에 대해서는, 측정 검사기(120)의 측정 결과에 기초할 필요는 없고, 얼라이먼트 시뮬레이터 및 선폭 시뮬레이터를 이용하여, 노광중에 취득된 노광량/동기 제어/포커스의 트레이스 데이터, 및 EGA 계측 결과, EGA 연산 결과 등으로부터 선폭 오차, 중첩 오차 등을 추정하고, 그 추정값에 기초하여 파라미터를 최적화하도록 하는 것도 가능하다.
또한, 본 실시형태에 의하며, 전사 위치의 허용 범위의 기준 위치를 결정하는 데, 선폭도 고려하였다. 이와 같이 하면, 중첩 오차의 허용도를 융통성있게 조정할 수 있게 된다. 각 층의 요구 정밀도에 따른 프로세스를 실현할 수 있게 된다. 반대로, 선폭의 허용 범위를 조정하는 데, 중첩 오차를 고려하도록 하여도 좋은 것은 물론이다.
또한, 본 실시형태에 의하면, 목표 전사 위치 또는 목표 선폭 등이 임계값을 초과하고, 디폴트 설정값 등으로부터 현저히 다르게 된 경우에는, 그것이 옳은지의 여부(OK인지 NG인지)를 묻는 확인 화면을 표시한다. 이것에 의해, 목표 전사 위치 또는 목표 선폭이 타당한 것인지의 여부를 오퍼레이터가 확인할 수 있게 된다. 이 경우, 목표 전사 위치, 목표 선폭 등과 함께, 디폴트 (설계 상의)전사 위치, 선폭 등도 표시한 쪽이 확인하기 쉬운 것은 물론이다.
또한, 본 실시형태에서는, 측정 검사기(120)에서의 사후 계측, 및 과거의 복수의 층의 디바이스 패턴의 형성 상태를 고려한 처리 조건의 결정은, 층마다 매회 행해질 필요는 없는 것으로 하였다. 결정된 처리 조건에 따라서, 웨이퍼 상에 형성된 패턴의 중첩 오차 또는 선폭 오차를 계측하고, 그 계측 결과에 기초하여, 사후 계측 및/또는 처리 조건을 결정하는 빈도를 증감시키도록 하면, 불필요한 계측, 연산을 하지 않아도 되기 때문에, 디바이스의 생산성이 향상한다. 또한, 마찬가지로, 측정 검사기(120)에서의 사전 계측의 계측 빈도도 증감하도록 할 수 있다.
또한, 본 실시형태에서는, 이상이 검출된 웨이퍼에 대해서는, 이상이 검출된 부위, 칩 단위, 쇼트 단위, 웨이퍼 단위, 로트 단위로, 후속하는 검사 처리 등의 처리 대상으로부터 제외시킬 수 있다. 이것에 의해, 웨이퍼의 결함을 신속하게 검출하여, 프로세스의 효율화가 실현된다.
또한, 본 실시형태에서는, 분석 장치(500)에서 노광 장치(100)의 파라미터를 최적화하였지만, 측정 검사기(120)에서의 측정 검사 조건을 최적화하여도 좋은 것은 물론이다. 이 최적화 후에는 그 측정 검사 조건에서 측정 검사가 행해지기 때문에, 계측 정밀도가 향상하게 된다.
또한, 본 실시형태에서는, 측정 검사기(120)에서의 측정 검사 결과가 이상이었던 경우에만 처리 조건을 최적화하는 것으로 하여도 좋은 것으로 하였다. 또한, 처리 조건의 최적화에 한하지 않고, 측정 검사기(120)의 측정에 대해서도, 측정 검사 결과에서의 이상 발생 빈도에 따라서, 그 횟수를 증감시키도록 하여도 좋은 것으로 하였다. 또한 본 실시형태에서는, 이러한 측정 검사 결과에서의 이상 발생 빈도에 따라서, 각 층의 디바이스 패턴의 결함 또는 패턴 상에 부착된 이물의 검사 횟수를, 쇼트 단위, 로트 내의 웨이퍼 단위, 로트 단위로 증감시키도록 하여도 좋은 것으로 하였다. 이것에 의해, 쓸데없는 처리의 발생을 저감할 수 있게 된다.
또한, 본 실시형태에서는, 평가 함수를, 이번의 노광 공정의 전사 목표 위치와, 다른 공정의 전사 위치의 어긋남의 곱셈합으로 하였지만, 이번의 노광 공정의 전사 목표 위치와, 다른 공정의 전사 위치의 어긋남의 제곱합으로 하여도 좋다.
또한, 본 실시형태에 의하면, 이미 상기 물체 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 동적으로 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시 하였다. 이와 같이 하면, 전후의 복수 층 패턴의 형성 상태를 고려하여 동적으로 결정된 각 층마다의 처리 조건이 타당한 것을 오퍼레이터가 시각적으로 확인할 수 있게 된다.
또한, 본 실시형태에 의하면, 이 표시에 있어서, 동적으로 변경된 처리 조건에 관한 정보와, 디폴트 처리 조건에 관한 정보를 동시에 표시하거나, 각 층의 처리 조건과 함께, 그 처리 조건에 따라서 실행된 처리 결과에 관한 정보도 동시에 표시하는 등으로써, 처리 조건의 타당성을 다면적인 관점으로부터 확인하기 쉽게 하였다.
또한, 본 실시형태에서는, 이러한 처리 조건의 결정 및 표시를 분석 장치(500)에서 행하는 것으로 하였지만, 측정 검사기(120)에서 행하도록 하여도 좋고, 노광 장치(100), 관리 컨트롤러(160), 호스트(600) 등으로 행하여도 좋다.
또한, 본 실시형태에서는, 노광 장치(100)와, C/D(110)와, 측정 검사기(120)가 인라인으로 접속되어 있는 것으로 하였다. 이와 같이, 각종 장치가 인라인으로 접속되어 있으면, 웨이퍼 프로세스를 효율화하는 것이 가능해진다. 그러나 이들이 오프라인이어도 좋은 것은 전술한 바와 같다.
또한, 관점을 바꾸면, 본 실시형태에 따른 디바이스 제조 시스템은 과거에 실행된 복수의 층에 걸친 프로세스에서의 패턴의 형성 상태에 관한 정보를 통괄 관리하는 데이터 관리부를 갖는 시스템이라고 파악할 수 있다. 이러한 데이터 관리부를 구비하고 있으면, 복수의 프로세스에서의 처리 조건의 통괄적인 관리가 가능해진다.
전술한 처리 조건의 결정 및 표시는, 이들의 처리 순서가 기술된 소프트웨어 프로그램을, 정보 처리 장치, 즉 컴퓨터가 실행함으로써 실현되는 것이다. 이러한 소프트웨어 프로그램은, 인터넷 또는 사내 LAN(인트라네트) 등의 통신 네트워크를 통해, 컴퓨터에 다운로드되고, 설치되거나, 광디스크 등의 기록 미디어, 즉 정보 기록 매체 등을 통해, 컴퓨터에 설치된다.
또한, 디바이스 패턴을 유리 플레이트 상에 전사하는 공정, 박막 자기 헤드의 제조 공정, 및 촬상 소자(CCD 등), 마이크로머신, 유기 EL, DNA칩 등의 제조 공정 외, 모든 디바이스 제조 공정에서의, 공정 관리(선폭 관리, 중첩 관리)에 본 발명을 적용할 수 있는 것은 물론이다.
또한, 본 발명은 유리 플레이트 등의 기판을 처리하여, 액정 표시 소자를 제조하는 액정 기판 제조 시스템에도 적용할 수 있다. 또한, 액정 표시 소자에 한정되지 않고, 다른 종류의 디스플레이의 제조 공정에도 적용할 수 있다.
본 발명은, 기판 상에 디바이스 패턴을 계층적으로 형성하는 디바이스 제조 공정이면, 노광 공정 이외에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 처리 조건 결정 방법, 처리 조건 결정 장치, 표시 방법, 표시 장치, 처리 장치, 측정 장치, 노광 장치, 기판 처리 시스템, 프로그램 및 정보 기록 매체는, 디바이스 패턴을 쌓아 형성된, 계층적인 구조를 갖는 디바이스를 제조하는 데 적합하다.

Claims (72)

  1. 기판 상에 프로세스마다 적층 형성되는 패턴 각각에 대한 패턴 형성을 위한 처리 조건을 결정하는 처리 조건 결정 방법으로서,
    정보 처리 장치를 이용하여, 이미 실행된 복수의 층에 걸친 패턴 형성 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초해서, 패턴 형성 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하는 결정 공정을 포함하고,
    상기 패턴의 형성 상태에 관한 정보는, 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보인 것인 처리 조건 결정 방법.
  2. 제1항에 있어서, 상기 패턴의 형성 상태에 관한 정보는,
    상기 기판 상에 이미 형성된 복수 층에 걸친 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보와,
    다른 기판에 대하여 실행된 프로세스 중, 상기 기판 상에 이제부터 적층되는 패턴의 형성에 대응하는 프로세스에 있어서의 중첩 및 선폭 중 하나 이상에 관한 정보
    중 하나 이상을 포함하는 것인 처리 조건 결정 방법.
  3. 제2항에 있어서, 상기 처리 조건을 결정할 때에, 복수의 층 각각의 중첩 어긋남 및 선폭 어긋남 중 하나 이상이 가중되어 있는 것인 처리 조건 결정 방법.
  4. 제3항에 있어서, 처리 조건을 결정하는 디바이스 패턴층과의 관련성에 따라서, 복수의 층 각각의 가중치가 결정되고, 상기 디바이스 패턴층과의 관련성은 전기적으로 상호 접속되는 층인지 여부 및 얼라이먼트 마크가 형성된 층인지 여부 중 하나 이상에 의해 결정되는 것인 처리 조건 결정 방법.
  5. 제3항에 있어서, 상기 각 층의 두께를 고려하여 그 층의 가중치가 결정되는 것인 처리 조건 결정 방법.
  6. 제3항에 있어서, 상기 정보 처리 장치에서는, 인간-머신 인터페이스를 통해, 상기 각 층의 가중치에 관한 정보를 입력할 수 있는 것인 처리 조건 결정 방법.
  7. 제1항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 처리 조건은 상기 노광 공정에서의 상기 패턴과 상기 기판의 위치 맞춤에 관한 조건을 포함하는 것인 처리 조건 결정 방법.
  8. 제7항에 있어서, 상기 위치 맞춤에 관한 조건은 상기 패턴의 전사 목표 위치에 관한 조건을 포함하는 것인 처리 조건 결정 방법.
  9. 제1항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 처리 조건은 상기 노광 공정에서의 상기 패턴의 전사 조건을 포함하는 것인 처리 조건 결정 방법.
  10. 제9항에 있어서, 상기 전사 조건은, 상기 기판 상에 패턴을 전사하기 위한 에너지빔의 에너지에 관한 조건과, 상기 패턴을 상기 기판 상에 투영하는 광학계의 포커스에 관한 조건과, 상기 패턴을 얹은 스테이지와 상기 기판을 얹은 스테이지와의 동기 제어에 관한 조건과, 상기 패턴과 상기 기판 간의 상대 위치 어긋남에 관한 조건 중 하나 이상을 포함하는 것인 처리 조건 결정 방법.
  11. 제1항에 있어서, 상기 처리 조건은, 처리 대상이 되는 층의 패턴의 중첩 어긋남 및 선폭 어긋남 중 하나 이상에서의 허용값에 관한 정보를 포함하는 것인 처리 조건 결정 방법.
  12. 제11항에 있어서, 상기 패턴의 형성 상태에 관한 정보는, 복수 층에 걸친 패턴의 중첩에 관한 정보와, 선폭에 관한 정보 중 하나 이상을 포함하고,
    적어도 그 어느 하나의 정보의 복수 층에 걸친 어긋남에 관한 정보를 고려하여, 중첩 어긋남 및 선폭 어긋남 중 하나 이상의 허용값에 관한 정보를 결정하는 것인 처리 조건 결정 방법.
  13. 제1항에 있어서, 그 결정된 처리 조건이 디폴트 처리 조건과 다른 경우에, 상기 정보 처리 장치는 인간-머신 인터페이스를 통해, 상기 결정된 처리 조건을 표시하는 것인 처리 조건 결정 방법.
  14. 제13항에 있어서, 상기 결정된 처리 조건을 상기 디폴트 처리 조건과 함께 표시하는 것인 처리 조건 결정 방법.
  15. 제1항에 있어서, 상기 결정 공정에서 결정된 처리 조건에 따라서 상기 기판 상에 형성된 패턴의 중첩 오차 및 선폭 오차 중 하나 이상을 계측하는 계측 공정을 더 포함하는 처리 조건 결정 방법.
  16. 제15항에 있어서, 상기 계측 공정의 계측 결과와 임계값과의 비교 결과에 기초하여, 그 층의 패턴의 중첩 이상 및 선폭 이상 중 하나 이상을 검출하는 검출 공정을 더 포함하고,
    이상이 검출된 경우에만, 상기 결정 공정을 수행하는 처리 조건 결정 방법.
  17. 제16항에 있어서, 상기 검출 공정에서 이상이 검출된 상기 기판 중 적어도 일부를, 정해진 처리 단위로 후속 처리 대상으로부터 제외시키는 처리 조건 결정 방법.
  18. 제15항에 있어서, 상기 계측 공정에서 계측된 패턴의 중첩 오차 및 선폭 오차 중 하나 이상에 따라서, 상기 계측 공정 및 상기 결정 공정을 수행하는 빈도를 증감시키는 것인 처리 조건 결정 방법.
  19. 제16항에 있어서, 상기 검출 공정에서의 이상 발생 빈도에 따라서, 그 각 층의 패턴의 결함 또는 패턴 상에 부착된 이물의 검사 횟수를 증감시키는 처리 조건 결정 방법.
  20. 기판 상에 프로세스마다 적층 형성되는 패턴 각각에 대한 패턴 형성을 위한 처리 조건을 결정하는 처리 조건 결정 장치로서,
    이미 실행된 복수의 층에 걸친 패턴 형성 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초해서, 패턴 형성 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하는 정보 처리 장치를 포함하고,
    상기 패턴의 형성 상태에 관한 정보는, 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보인 것인 처리 조건 결정 장치.
  21. 기판 상에 프로세스마다 적층 형성되는 패턴에 대한 패턴 형성을 위한 처리 조건을 표시하는 표시 방법으로서,
    정보 처리 장치를 이용하여, 이미 상기 기판 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하는 표시 공정
    을 포함하는 표시 방법.
  22. 제21항에 있어서, 상기 표시 공정에서는 변경된 처리 조건에 관한 정보와, 디폴트 처리 조건에 관한 정보를 동시에 표시하는 것인 표시 방법.
  23. 제21항에 있어서, 상기 표시 공정에서는, 상기 각 층의 처리 조건과 함께, 그 처리 조건에 따라서 실행된 처리 결과에 관한 정보도 동시에 표시하는 것인 표시 방법.
  24. 제23항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 각 층의 처리 조건은, 그 층의 패턴과 상기 기판과의 위치 맞춤에 관한 조건 및 그 층의 패턴의 전사 조건 중 하나 이상이며,
    상기 처리 결과는, 그 층과 다른 층과의 중첩 오차 및 선폭 오차 중 하나 이상을 포함하는 것인 표시 방법.
  25. 기판 상에 프로세스마다 적층 형성되는 패턴에 대한 패턴 형성을 위한 처리 조건을 표시하는 표시 장치로서,
    이미 상기 기판 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하게 하는 정보 처리 장치
    를 포함하는 표시 장치.
  26. 기판 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치로서,
    제20항에 기재한 처리 조건 결정 장치를 포함하는 처리 장치.
  27. 기판 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치로서,
    제25항에 기재한 표시 장치를 포함하는 처리 장치.
  28. 기판 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치로서,
    제20항에 기재한 처리 조건 결정 장치를 포함하는 측정 장치.
  29. 기판 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치로서,
    제25항에 기재한 표시 장치를 포함하는 측정 장치.
  30. 기판 상에 패턴을 전사하는 노광 장치로서,
    제20항에 기재한 처리 조건 결정 장치를 포함하는 노광 장치.
  31. 기판 상에 패턴을 전사하는 노광 장치로서,
    제25항에 기재한 표시 장치를 포함하는 노광 장치.
  32. 기판 상에 패턴을 형성하는 일련의 프로세스를 실행하는 기판 처리 시스템으로서,
    제20항에 기재한 처리 조건 결정 장치;
    제25항에 기재한 표시 장치;
    기판 상에 패턴을 형성하는 프로세스를 실행하는 처리 장치;
    기판 상에 형성된 패턴에 관한 정보를 측정하는 측정 장치; 및
    기판 상에 패턴을 전사하는 노광 장치
    를 포함하는 기판 처리 시스템.
  33. 제32항에 있어서, 2개 이상이 인라인으로 접속된, 상기 노광 장치, 상기 처리 장치 및 상기 측정 장치를 포함하는 기판 처리 시스템.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 기판 상에 프로세스마다 패턴을 적층 형성하는 기판 처리 시스템으로서,
    이미 실행된 복수의 층에 걸친 패턴 형성 프로세스에서의 패턴의 형성 상태에 관한 정보를 통괄 관리하는 데이터 관리부를 포함하고,
    상기 패턴의 형성 상태에 관한 정보는, 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보인 것인 기판 처리 시스템.
  49. 기판 상에 프로세스마다 적층 형성되는 패턴에 대한 패턴 형성을 위한 처리 조건을 결정하는 처리를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체로서,
    이미 실행된 복수의 층에 걸친 패턴 형성 프로세스에서의 패턴의 형성 상태에 관한 정보에 기초하여, 패턴 형성 처리 대상이 되는 층의 패턴에 대한 처리 조건을 결정하는 결정 단계를 포함하고,
    상기 패턴의 형성 상태에 관한 정보는, 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보인 것인 처리를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  50. 제49항에 있어서, 상기 패턴의 형성 상태에 관한 정보는,
    상기 기판 상에 이미 형성된 복수 층에 걸친 패턴의 중첩 및 선폭 중 하나 이상에 관한 정보와,
    다른 기판에 대하여 실행된 프로세스 중, 상기 기판 상에 이제부터 적층되는 패턴의 형성에 대응하는 프로세스에 있어서의 중첩 및 선폭 중 하나 이상에 관한 정보
    중 하나 이상을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  51. 제50항에 있어서, 상기 처리 조건을 결정할 때에, 복수의 층 각각의 중첩 어긋남 및 선폭 어긋남 중 하나 이상이 가중되어 있는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  52. 제51항에 있어서, 처리 조건을 결정하는 디바이스 패턴층과의 관련성에 따라서, 복수의 층 각각의 가중치가 결정되고, 상기 디바이스 패턴층과의 관련성은 전기적으로 상호 접속되는 층인지 여부 및 얼라이먼트 마크가 형성된 층인지 여부 중 하나 이상에 의해 결정되는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  53. 제51항에 있어서, 상기 각 층의 두께를 고려하여 그 층의 가중치가 결정되는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  54. 제51항에 있어서, 인간-머신 인터페이스를 통해, 상기 각 층의 가중치에 관한 정보를 입력하는 단계를 컴퓨터에 더 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  55. 제49항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 처리 조건은 처리 대상이 되는 층의 패턴과 상기 기판과의 위치 맞춤에 관한 조건을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  56. 제55항에 있어서, 상기 위치 맞춤에 관한 조건은 상기 패턴의 전사 목표 위치에 관한 조건을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  57. 제49항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 처리 조건은 처리 대상이 되는 층의 패턴의 전사 조건을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  58. 제57항에 있어서, 상기 전사 조건은, 상기 기판 상에 패턴을 전사하기 위한 에너지빔의 에너지에 관한 조건과, 상기 패턴을 상기 기판 상에 투영하는 광학계의 포커스에 관한 조건과, 상기 패턴을 얹은 스테이지와 상기 기판을 얹은 스테이지와의 동기 제어에 관한 조건과, 상기 패턴과 상기 기판 간의 상대 위치 어긋남에 관한 조건 중 하나 이상을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  59. 제49항에 있어서, 상기 처리 조건은, 처리 대상이 되는 층의 패턴의 중첩 어긋남 및 선폭 어긋남 중 하나 이상에 관한 허용값을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  60. 제59항에 있어서, 상기 패턴의 형성 상태에 관한 정보는, 복수 층에 걸친 패턴의 중첩에 관한 정보와, 선폭에 관한 정보 중 하나 이상을 포함하고,
    적어도 그 어느 하나의 정보의 복수 층에 걸친 어긋남에 관한 정보를 고려하여, 중첩 어긋남 및 선폭 어긋남 중 하나 이상의 허용값에 관한 정보를 결정하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  61. 제49항에 있어서, 그 결정된 처리 조건이 디폴트 처리 조건과 다른 경우에, 정보 처리 장치는 인간-머신 인터페이스를 통해, 상기 결정된 처리 조건을 표시하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  62. 제61항에 있어서, 상기 결정된 처리 조건을 상기 디폴트 처리 조건과 함께 표시하는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  63. 제49항에 있어서, 상기 결정 단계에서 결정된 처리 조건에 따라서 상기 기판 상에 형성된 패턴의 중첩 오차 및 선폭 오차 중 하나 이상을 계측하는 계측 단계를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  64. 제63항에 있어서, 상기 계측 단계의 계측 결과와 임계값과의 비교 결과에 기초하여, 그 층의 패턴의 중첩 이상 및 선폭 이상 중 하나 이상을 검출하는 검출 단계를 컴퓨터에 더 실행시키고,
    이상이 검출된 경우에만, 상기 결정 단계를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  65. 제64항에 있어서, 상기 검출 단계에서 이상이 검출된 상기 기판 중 적어도 일부를, 정해진 처리 단위로 후속 처리 대상으로부터 제외시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  66. 제63항에 있어서, 상기 계측 단계에서 계측된 패턴의 중첩 오차 및 선폭 오차 중 하나 이상에 따라서, 상기 계측 단계 및 상기 결정 단계를 수행하는 빈도를 증감시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  67. 제64항에 있어서, 상기 검출 단계에서의 이상 발생 빈도에 따라서, 그 각 층의 패턴의 결함 또는 패턴 상에 부착된 이물의 검사 횟수를 증감시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  68. 기판 상에 프로세스마다 적층 형성되는 패턴에 대한 패턴 형성을 위한 처리 조건을 표시하는 단계를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체로서,
    이미 상기 기판 상에 적층된 복수 층의 패턴에 대하여, 각 층마다 변경된 처리 조건에 관한 정보를 복수 층에 걸쳐 표시하게 하는 표시 단계를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  69. 제68항에 있어서, 상기 표시 단계에서는, 변경된 처리 조건에 관한 정보와, 디폴트 처리 조건에 관한 정보를 동시에 표시하게 하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  70. 제69항에 있어서, 상기 표시 단계에서는 상기 각 층의 처리 조건과 함께, 그 처리 조건에 따라서 실행된 처리 결과에 관한 정보도 동시에 표시하게 하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  71. 제70항에 있어서, 상기 프로세스는 상기 패턴을 상기 기판 상에 전사 형성하는 노광 공정을 포함하고,
    상기 각 층의 처리 조건은, 그 층의 패턴과 상기 기판과의 위치 맞춤에 관한 조건 및 그 층의 패턴의 전사 조건 중 하나 이상이며,
    상기 처리 결과는, 그 층과 다른 층과의 중첩 오차 및 선폭 오차 중 하나 이상을 포함하는 것인 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체.
  72. 삭제
KR1020087017092A 2006-01-30 2007-01-26 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체 KR101274828B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00020214 2006-01-30
JP2006020214 2006-01-30
PCT/JP2007/051276 WO2007086511A1 (ja) 2006-01-30 2007-01-26 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体

Publications (2)

Publication Number Publication Date
KR20080097994A KR20080097994A (ko) 2008-11-06
KR101274828B1 true KR101274828B1 (ko) 2013-06-13

Family

ID=38309297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017092A KR101274828B1 (ko) 2006-01-30 2007-01-26 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체

Country Status (5)

Country Link
US (1) US8566756B2 (ko)
JP (1) JP4998853B2 (ko)
KR (1) KR101274828B1 (ko)
TW (1) TWI461853B (ko)
WO (1) WO2007086511A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118404A (ja) * 2008-11-11 2010-05-27 Sharp Corp プロセス制御システム
NL2004400A (en) * 2009-04-09 2010-10-12 Asml Holding Nv Tunable wavelength illumination system.
EP3073322B1 (en) * 2009-09-30 2020-07-01 SNU R & DB Foundation Image processing-based lithography system and target object coating method
TWI417942B (zh) * 2009-12-17 2013-12-01 Ind Tech Res Inst 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統
JP5221611B2 (ja) * 2010-09-13 2013-06-26 株式会社東芝 ドーズデータ生成装置、露光システム、ドーズデータ生成方法および半導体装置の製造方法
US9164398B2 (en) * 2013-02-27 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay metrology method
TWI768409B (zh) 2015-02-23 2022-06-21 日商尼康股份有限公司 基板處理系統及基板處理方法、以及元件製造方法
CN107250915B (zh) 2015-02-23 2020-03-13 株式会社尼康 测量装置、光刻系统及曝光装置、以及管理方法、重迭测量方法及组件制造方法
KR102552792B1 (ko) 2015-02-23 2023-07-06 가부시키가이샤 니콘 계측 장치, 리소그래피 시스템 및 노광 장치, 그리고 디바이스 제조 방법
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
EP3339958A1 (en) * 2016-12-22 2018-06-27 ASML Netherlands B.V. A method for optimization of a lithographic process
CN109891324B (zh) 2016-10-26 2021-05-25 Asml荷兰有限公司 用于光刻过程的优化的方法
KR102383298B1 (ko) * 2016-11-09 2022-04-06 도쿄엘렉트론가부시키가이샤 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US11181829B2 (en) * 2017-09-06 2021-11-23 Asml Netherlands B.V. Method for determining a control parameter for an apparatus utilized in a semiconductor manufacturing process
JP7173730B2 (ja) * 2017-11-24 2022-11-16 キヤノン株式会社 処理装置を管理する管理方法、管理装置、プログラム、および、物品製造方法
EP3495889A1 (en) * 2017-12-07 2019-06-12 ASML Netherlands B.V. Method for controlling a manufacturing apparatus and associated apparatuses
JP6808684B2 (ja) 2018-06-14 2021-01-06 キヤノン株式会社 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法
KR20200040104A (ko) * 2018-10-08 2020-04-17 삼성전자주식회사 조합된 모델 함수를 산출하는 방법, 리소그래피 장치 세팅 방법, 리소그래피 방법, 리소그래피 장치
JP7130524B2 (ja) * 2018-10-26 2022-09-05 東京エレクトロン株式会社 基板処理装置の制御装置および基板処理装置の制御方法
US20220146946A1 (en) * 2019-03-22 2022-05-12 Asml Netherlands B.V. Method for controlling a lithographic apparatus and associated apparatuses
JP7224254B2 (ja) * 2019-07-17 2023-02-17 東京エレクトロン株式会社 基板処理装置、情報処理装置、及び基板処理方法
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274017A (ja) * 1995-03-29 1996-10-18 Seiko Epson Corp 露光方法及び露光装置
JP2004228153A (ja) 2003-01-20 2004-08-12 Fujitsu Ltd パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840775B2 (ja) * 1989-11-08 1998-12-24 ソニー株式会社 露光位置合せ方法
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JP3336436B2 (ja) * 1991-04-02 2002-10-21 株式会社ニコン リソグラフィシステム、情報収集装置、露光装置、及び半導体デバイス製造方法
JPH0536583A (ja) * 1991-07-30 1993-02-12 Hitachi Ltd 位置合せ方法および半導体集積回路装置の製造方法
US6078380A (en) * 1991-10-08 2000-06-20 Nikon Corporation Projection exposure apparatus and method involving variation and correction of light intensity distributions, detection and control of imaging characteristics, and control of exposure
US5525808A (en) * 1992-01-23 1996-06-11 Nikon Corporaton Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions
JP3402750B2 (ja) * 1994-05-25 2003-05-06 キヤノン株式会社 位置合わせ方法及びそれを用いた素子の製造方法
US5621500A (en) * 1995-05-25 1997-04-15 Nikon Corporation Method and apparatus for projection exposure
US6522386B1 (en) * 1997-07-24 2003-02-18 Nikon Corporation Exposure apparatus having projection optical system with aberration correction element
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
JP2001052991A (ja) * 1999-08-13 2001-02-23 Nec Corp 電子線露光方法及び半導体装置の製造方法
US6538721B2 (en) * 2000-03-24 2003-03-25 Nikon Corporation Scanning exposure apparatus
US20020021433A1 (en) * 2000-03-24 2002-02-21 Shinichi Okita scanning exposure apparatus
JP4504515B2 (ja) * 2000-06-13 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002064046A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd 露光方法およびそのシステム
KR100393228B1 (ko) * 2001-07-26 2003-07-31 삼성전자주식회사 자기 정렬 무노광 패턴 형성 프로세스를 이용한 플래쉬메모리 소자의 제조 방법
WO2003075328A1 (fr) * 2002-03-01 2003-09-12 Nikon Corporation Procede de reglage d'un systeme optique de projection, procede de prediction, procede d'evaluation, procede de reglage, procede d'exposition, dispositif d'exposition, programme et procede de fabrication dudit dispositif
US6912435B2 (en) * 2002-08-28 2005-06-28 Inficon Lt Inc. Methods and systems for controlling reticle-induced errors
JP2004086078A (ja) * 2002-08-29 2004-03-18 Fujitsu Ltd レチクル製作システム
US6869739B1 (en) * 2003-01-28 2005-03-22 International Business Machines Corporation Integrated lithographic print and detection model for optical CD
JP2004311773A (ja) * 2003-04-08 2004-11-04 Nikon Corp 位置検出装置、露光装置およびそれを用いたデバイス製造方法
WO2004099874A1 (ja) * 2003-04-16 2004-11-18 Nikon Corporation パターン決定方法及びシステム、マスクの製造方法、結像性能調整方法、露光方法及び装置、並びにプログラム及び情報記録媒体
EP1477851A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
JP4194514B2 (ja) * 2003-06-26 2008-12-10 キヤノン株式会社 露光用マスクの設計方法及び製造方法
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
WO2005073807A1 (en) * 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
TWI233637B (en) * 2004-03-17 2005-06-01 Promos Technologies Inc Method of correcting lithography process and method of forming overlay mark
WO2005096353A1 (ja) * 2004-03-31 2005-10-13 Nikon Corporation アライメント条件決定方法及び装置、並びに露光方法及び装置
CN1969370A (zh) * 2004-04-28 2007-05-23 尼康股份有限公司 解析方法、曝光装置及曝光装置系统
TWI451475B (zh) * 2004-08-19 2014-09-01 尼康股份有限公司 An alignment information display method and a recording medium having a program, an alignment method, an exposure method, a component manufacturing method, a display system, a display device, a measurement device, and a measurement method
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
JP4643401B2 (ja) * 2005-09-07 2011-03-02 株式会社東芝 テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法
US8090875B2 (en) * 2005-10-28 2012-01-03 Nikon Corporation Device and method for connecting device manufacturing processing apparatuses, program, device manufacturing processing system, exposure apparatus and method, and measurement and inspection apparatus and method
US7656529B1 (en) * 2006-05-30 2010-02-02 Mehrdad Nikoonahad Overlay error measurement using fourier optics
US8102408B2 (en) * 2006-06-29 2012-01-24 Kla-Tencor Technologies Corp. Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
JP4378648B2 (ja) * 2006-10-06 2009-12-09 エルピーダメモリ株式会社 照射パターンデータ作成方法、マスク製造方法、及び描画システム
JP4714180B2 (ja) * 2007-05-01 2011-06-29 株式会社東芝 フォトマスク管理方法、フォトマスク洗浄可能回数生成方法、及びフォトマスク管理システム
US7913196B2 (en) * 2007-05-23 2011-03-22 United Microelectronics Corp. Method of verifying a layout pattern
JP4380729B2 (ja) * 2007-05-24 2009-12-09 ソニー株式会社 パターン設計方法、パターン設計プログラムおよびパターン設計装置
JP4703693B2 (ja) * 2008-08-08 2011-06-15 株式会社東芝 露光方法、半導体装置の製造方法、及びマスクデータの作成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274017A (ja) * 1995-03-29 1996-10-18 Seiko Epson Corp 露光方法及び露光装置
JP2004228153A (ja) 2003-01-20 2004-08-12 Fujitsu Ltd パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2007086511A1 (ja) 2007-08-02
TW200732858A (en) 2007-09-01
JP4998853B2 (ja) 2012-08-15
US20080294280A1 (en) 2008-11-27
TWI461853B (zh) 2014-11-21
US8566756B2 (en) 2013-10-22
JPWO2007086511A1 (ja) 2009-06-25
KR20080097994A (ko) 2008-11-06

Similar Documents

Publication Publication Date Title
KR101274828B1 (ko) 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체
JP5077770B2 (ja) デバイス製造方法、デバイス製造システム及び測定検査装置
KR101440630B1 (ko) 중첩 관리 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 디바이스 제조 시스템 및 디바이스 제조 방법, 및 정보 기록 매체
KR101087515B1 (ko) 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
KR101555709B1 (ko) 해석 장치, 처리 장치, 측정 장치, 노광 장치, 기판 처리시스템, 해석 방법 및 프로그램
US6614540B1 (en) Method and apparatus for determining feature characteristics using scatterometry
CN110573966B (zh) 用于优化光刻工艺的方法和装置
US20070105244A1 (en) Analytical apparatus, processing apparatus, measuring and/or inspecting apparatus, exposure apparatus, substrate processing system, analytical method, and program
TW201812474A (zh) 預測由疊對誤差造成之圖案化缺陷之方法
JP2011119457A (ja) 位置合わせ条件最適化方法及びシステム、パターン形成方法及びシステム、露光装置、デバイス製造方法、並びに重ね合わせ精度評価方法及びシステム
JP5128065B2 (ja) 情報処理装置、デバイス製造処理システム、デバイス製造処理方法、プログラム
JP4873230B2 (ja) 露光方法、露光装置、計測方法及び計測装置
JP5838594B2 (ja) ダブルパターニング最適化方法及びシステム、パターン形成方法、露光装置、並びにデバイス製造方法
JP5152612B2 (ja) 情報管理方法、情報管理システム、プログラム、記録媒体、パターン検査装置及び基板検査装置
JP4947269B2 (ja) 測定検査方法、測定検査装置、露光装置及びデバイス製造処理装置
JP2013254849A (ja) パターン形成最適化方法及びシステム、露光方法及び装置、検出装置、並びにデバイス製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 7