JP4380729B2 - パターン設計方法、パターン設計プログラムおよびパターン設計装置 - Google Patents
パターン設計方法、パターン設計プログラムおよびパターン設計装置 Download PDFInfo
- Publication number
- JP4380729B2 JP4380729B2 JP2007137541A JP2007137541A JP4380729B2 JP 4380729 B2 JP4380729 B2 JP 4380729B2 JP 2007137541 A JP2007137541 A JP 2007137541A JP 2007137541 A JP2007137541 A JP 2007137541A JP 4380729 B2 JP4380729 B2 JP 4380729B2
- Authority
- JP
- Japan
- Prior art keywords
- physical layout
- result
- value
- calculation
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
図1は、第1実施形態に係るパターン設計方法を説明するフローチャートである。この方法は、図8に示す従来方法と同じステップS101〜S104およびステップS105、ステップS107〜S109に、レイアウトの形状スクリーニングの処理であるステップS106、ステップS110〜S111と、前記処理を行う際に必要なパラメータの入力を加えたものである。
本実施形態のパターン設計方法を用いることにより、デバイスのレイアウト、および断面構造のばらつきをテクノロジファイルにフィードバックすることで抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
第2実施形態に係るパターン設計方法は、上記説明した第1実施形態にかかるステップを配置配線ツールの内部で行うものである。第2実施形態に係るパターン設計方法の流れを図5、図6に示す。
本実施形態のパターン設計方法を用いることにより、デバイスのレイアウト、および断面構造のばらつきをテクノロジファイルにフィードバックすることで抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
第3実施形態に係るパターン設計方法は、第1もしくは第2実施形態で処理して作成したテクノロジファイルを複数組み合わせることで抽出方法の精度を向上させるものである。
容量値のコーナーの差分=
√((CA−Ctypcal)2+(CB−Ctypical) 2 +(Cc−Ctypcal)2) …(式1)
となる。
容量値のコーナーに相当する差分=
√(C1*(Cw−Ctypcal)2+C2*(CA−Ctypcal)2) …(式2)
となる。
Ptotal=ΣCi×Pj …(式3)
ただし、Ciは、各層間膜およびメタルの容量に対する感度に基づく重み、P j は、各層間膜およびメタルの厚さに対する確率密度である。
第3実施形態によれば、コーナーの定義をより高精度に行うことによって容量抽出の精度を上げることが可能となる。また、こうした容量抽出の精度向上により、これまで過剰に追い込んでいた容量のコーナーが緩和され、抽出に必要な設計マージンが減少し、設計マージンの浪費を防止することが可能となる。
Claims (8)
- 回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーションをコンピュータで行い、当該転写シミュレーションおよび段差シミュレーション計算の結果と予め設定した基準との比較をコンピュータで行う工程と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算をコンピュータで行う工程と、
前記比較の結果、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトをライブラリに登録し、当該ライブラリに登録された物理レイアウトの抵抗値および容量値をコンピュータで計算し、当該計算の結果が予め設定した許容範囲内であれば前記物理レイアウトから得られるパラメータを用いて電気的特性の計算をコンピュータで行い、許容範囲内でなければ前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算をコンピュータで行う工程と
を備えることを特徴とするパターン設計方法。 - 前記基準は、前記物理レイアウトのパターンの転写後の幅の許容値、段差の許容値を含む
ことを特徴とする請求項1記載のパターン設計方法。 - 前記電気的特性の計算を行う際に用いる前記パラメータは、前記物理レイアウトを構成する各層のパターンの線幅および前記線幅のばらつき量、各層の層間膜の厚さおよび前記厚さのばらつき量、誘電率の値および前記誘電率のばらつき量、および前記物理レイアウトを構成する各層のパターンの線幅および前記線幅のばらつき量、各層の層間膜の厚さおよび厚さのばらつき量を含む
ことを特徴とする請求項1記載のパターン設計方法。 - 回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーションをコンピュータで行い、当該転写シミュレーションおよび段差シミュレーション計算の結果と予め設定した基準との比較をコンピュータで行う工程と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算をコンピュータで行う工程と、
前記比較の結果、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトの抵抗値および容量値を計算し、当該計算の結果が予め設定した許容範囲内であれば前記物理レイアウトから得られるパラメータを用いて電気的特性の計算をコンピュータで行い、許容範囲内でなければ前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算をコンピュータで行う工程と
を備えることを特徴とするパターン設計方法。 - コンピュータを用いて、半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計方法において、
前記半導体集積回路の設計データから物理レイアウトを構成する機能セルの配置配線を行う工程と、
前記物理レイアウトの線幅、段差、抵抗値、容量値および抵抗値と容量値との積に関する各パラメータの値および各ばらつきの設定値を取得する工程と、
前記物理レイアウトの半導体基板上における転写像の線幅および段差の計算を行う工程と、
前記計算の結果、半導体基板上における転写像の線幅および段差の両方が前記ばらつきの範囲内である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記線幅および段差いずれかが前記ばらつきの範囲外である場合は前記ばらつきの値と計算値とを比較して前記物理レイアウトおよび段差の修正が必要であるかを判断する工程と、
前記判断の結果、段差および物理レイアウトの修正が必要である場合には修正を行い、修正が不要である場合は前記ばらつきの範囲を超える箇所に対する容量値の再計算が必要であるかを判断する工程と、
前記容量値の再計算が不要である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、必要である場合は容量値を計算後、当該容量値と抵抗値との積を算出し、当該積が前記ばらつきの範囲外である場合は容量抽出のパラメータの変更を行う工程と
を備えることを特徴とするパターン設計方法。 - コンピュータを用いて、半導体集積回路の設計データより半導体回路の抵抗値および容量値を抽出し、タイミング検証を行うパターン設計方法において、
予め、前記半導体回路の抵抗値、容量値、抵抗値と容量値との積に関する各パラメータの値、前記半導体回路のパターンの転写後の寸法に関する情報および段差に関する情報の許容範囲を設定する工程と、
前記設計データを構成する各機能ブロックを配置配線した物理レイアウトの半導体基板上における転写後の寸法に関する情報を求める工程と、
前記物理レイアウトの半導体基板上における断面方向の段差に関する情報を求める工程と、
前記許容範囲と、前記転写後の寸法に関する情報および前記段差に関する情報とを比較する工程と、
前記比較の結果、前記許容範囲に収まる場合はスケマティック検査およびデザインルールチェック、近接効果補正、近接効果検証処理を行う工程と、
前記比較の結果、前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合は、その許容範囲に収まらないパターンの半導体基板上の座標における断面方向の物理レイアウト部分の抵抗値および容量値を電磁方程式を用いて算出する工程と、
前記算出の結果と前記許容範囲とを再び比較し、前記算出の結果が予め設定したばらつき量を加味した抵抗値および容量値の範囲内である場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、
前記転写後の寸法に関する情報および前記段差に関する情報のいずれかが前記許容範囲に収まらない場合はその転写後の寸法に関する情報および段差に関する情報をライブラリに登録する工程と、
前記物理レイアウトの抵抗値と容量値との積を求めて前記許容範囲と比較をする工程と、
前記抵抗値と容量値との積が前記許容範囲に収まる場合は前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行う工程と、
前記抵抗値と容量値との積が前記許容範囲に収まらない場合は前記物理レイアウトから得られるパラメータを変更する工程と
を備えることを特徴とするパターン設計方法。 - 回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーションおよび段差シミュレーション計算の結果と予め設定した基準との比較を行うステップと、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトをライブラリに登録し、当該ライブラリに登録された物理レイアウトの抵抗値および容量値を計算し、当該計算の結果が予め設定した許容範囲内であれば前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、許容範囲内でなければ前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行うステップと
をコンピュータによって実行させることを特徴とするパターン設計プログラム。 - 回路設計データから生成された物理レイアウトデータを用いて転写シミュレーション計算および段差シミュレーション計算を行い、当該転写シミュレーション計算の結果および段差シミュレーションの結果と予め設定した基準との比較を行う手段と、
前記比較の結果、前記基準を満たしている場合には前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、前記基準を満たしていない場合には当該基準を満たさない部分の座標の断面方向の物理レイアウトをライブラリに登録し、当該ライブラリに登録された物理レイアウトの抵抗値および容量値を計算し、当該計算の結果が予め設定した許容範囲内であれば前記物理レイアウトから得られるパラメータを用いて電気的特性の計算を行い、許容範囲内でなければ前記転写シミュレーション計算および段差シミュレーションの結果を前記パラメータに反映させて電気的特性の計算を行いパラメータの抽出を行う手段と
を備えることを特徴とするパターン設計装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137541A JP4380729B2 (ja) | 2007-05-24 | 2007-05-24 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
US12/124,435 US8028267B2 (en) | 2007-05-24 | 2008-05-21 | Pattern designing method, pattern designing program and pattern designing apparatus |
US13/213,714 US8839158B2 (en) | 2007-05-24 | 2011-08-19 | Pattern designing method, pattern designing program and pattern designing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137541A JP4380729B2 (ja) | 2007-05-24 | 2007-05-24 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008293240A JP2008293240A (ja) | 2008-12-04 |
JP4380729B2 true JP4380729B2 (ja) | 2009-12-09 |
Family
ID=40073579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137541A Active JP4380729B2 (ja) | 2007-05-24 | 2007-05-24 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8028267B2 (ja) |
JP (1) | JP4380729B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007086511A1 (ja) * | 2006-01-30 | 2007-08-02 | Nikon Corporation | 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
JP4380729B2 (ja) * | 2007-05-24 | 2009-12-09 | ソニー株式会社 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
US8225256B2 (en) * | 2009-03-13 | 2012-07-17 | Synopsys, Inc. | Method and apparatus for accelerating project start and tape-out |
JP5504693B2 (ja) * | 2009-05-20 | 2014-05-28 | ソニー株式会社 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム |
KR20110106709A (ko) * | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 레이아웃 검사 방법 |
US8407632B2 (en) * | 2010-09-14 | 2013-03-26 | International Business Machines Corporation | Detecting dose and focus variations during photolithography |
KR101904417B1 (ko) * | 2012-03-30 | 2018-10-08 | 삼성전자주식회사 | 반도체 집적 회로 및 그 설계 방법 |
US9003345B2 (en) * | 2013-03-14 | 2015-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for tuning technology files |
KR20210067761A (ko) | 2019-11-29 | 2021-06-08 | 삼성전자주식회사 | 나노시트를 포함하는 집적 회로를 제조하기 위한 방법 및 컴퓨팅 시스템 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US5637031A (en) * | 1996-06-07 | 1997-06-10 | Industrial Technology Research Institute | Electrochemical simulator for chemical-mechanical polishing (CMP) |
JP4018309B2 (ja) | 2000-02-14 | 2007-12-05 | 松下電器産業株式会社 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
JP2005301618A (ja) | 2004-04-09 | 2005-10-27 | Sharp Corp | 寄生容量抽出方法およびプログラム |
JP2006038896A (ja) | 2004-07-22 | 2006-02-09 | Matsushita Electric Ind Co Ltd | マスクパターン作製方法 |
JP4455359B2 (ja) | 2005-01-31 | 2010-04-21 | Necエレクトロニクス株式会社 | 半導体装置設計プログラム |
JP2005294852A (ja) | 2005-04-13 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
US7689962B2 (en) * | 2006-02-08 | 2010-03-30 | Roberto Suaya | Extracting high frequency impedance in a circuit design using an electronic design automation tool |
US7454300B2 (en) * | 2006-02-08 | 2008-11-18 | Roberto Suaya | Extracting high frequency impedance in a circuit design using broadband representations |
US7685558B2 (en) * | 2006-05-15 | 2010-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for detection and scoring of hot spots in a design layout |
US7886262B2 (en) * | 2006-08-15 | 2011-02-08 | Chew Marko P | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization |
WO2008045900A1 (en) * | 2006-10-09 | 2008-04-17 | Mentor Graphics Corporation | Properties in electronic design automation |
JP4380729B2 (ja) * | 2007-05-24 | 2009-12-09 | ソニー株式会社 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
US7783999B2 (en) * | 2008-01-18 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical parameter extraction for integrated circuit design |
US8266571B2 (en) * | 2008-06-10 | 2012-09-11 | Oasis Tooling, Inc. | Methods and devices for independent evaluation of cell integrity, changes and origin in chip design for production workflow |
-
2007
- 2007-05-24 JP JP2007137541A patent/JP4380729B2/ja active Active
-
2008
- 2008-05-21 US US12/124,435 patent/US8028267B2/en active Active
-
2011
- 2011-08-19 US US13/213,714 patent/US8839158B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8028267B2 (en) | 2011-09-27 |
US20080295049A1 (en) | 2008-11-27 |
JP2008293240A (ja) | 2008-12-04 |
US8839158B2 (en) | 2014-09-16 |
US20110302543A1 (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380729B2 (ja) | パターン設計方法、パターン設計プログラムおよびパターン設計装置 | |
US10552565B2 (en) | Simultaneous multi-layer fill generation | |
US8245180B2 (en) | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same | |
KR101097710B1 (ko) | 얕은 트렌치 분리 응력 및 광학적 근접 효과들을 균형화함으로써 반도체 장치를 제조하는 방법 | |
US7917871B2 (en) | Method and program for pattern data generation using a modification guide | |
JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
JP4530049B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
TWI598758B (zh) | 用於積體電路佈局產生的方法、裝置以及計算機程式產品 | |
JP5530804B2 (ja) | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 | |
JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
CN105488244B (zh) | 用于设计半导体装置的方法和系统 | |
CN112668272A (zh) | 保持一致性的光学邻近校正方法和使用其制造掩模的方法 | |
US20060195808A1 (en) | Method for correcting the optical proximity effect | |
US20080034332A1 (en) | Optimization Of Geometry Pattern Density | |
JP5671357B2 (ja) | リソグラフィ検証装置およびリソグラフィシミュレーションプログラム | |
US6848096B2 (en) | Apparatus for correcting data of layout pattern | |
JP2006093631A (ja) | 半導体集積回路の製造方法および半導体集積回路の製造装置 | |
JP4282447B2 (ja) | リソグラフィ評価方法、リソグラフィプロセスおよびプログラム | |
JP2006237440A (ja) | 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置 | |
US20090199153A1 (en) | Exposure condition setting method and program for setting exposure conditions | |
US10593631B2 (en) | Warping reduction in silicon wafers | |
JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
JP5035434B2 (ja) | 半導体装置の設計支援プログラムおよび半導体装置の設計システム | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
KR20230092243A (ko) | 광 근접 보상 시스템 및 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4380729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |