JP4455359B2 - 半導体装置設計プログラム - Google Patents
半導体装置設計プログラム Download PDFInfo
- Publication number
- JP4455359B2 JP4455359B2 JP2005024557A JP2005024557A JP4455359B2 JP 4455359 B2 JP4455359 B2 JP 4455359B2 JP 2005024557 A JP2005024557 A JP 2005024557A JP 2005024557 A JP2005024557 A JP 2005024557A JP 4455359 B2 JP4455359 B2 JP 4455359B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- condition
- parasitic
- program
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
W=W0+αW×σW
T=T0+αT×σT
で表される。係数αWと係数αTの各々は、−Aから+Aまでの値をとり得るとする。この値Aは、例えば3である。この時、幅Wは、中心値W0から±3σWの範囲(99.7%の範囲)で表され、統計学的に充分である。膜厚Tについても同様である。係数αWが±Aの場合は、幅Wが最大限ばらついた場合に相当する。また、係数αTが±Aの場合は、膜厚Tが最大限ばらついた場合に相当する。
上述のLPEツール30及び検証ツール40の命令に従って、演算処理装置20は、以下に示される処理を実行する。
まず、LPEツール30に内蔵されたライブラリ構築部31により、RCライブラリ11が構築される。RCライブラリ11は、RCが抽出される対象である配線(以下、「ターゲット配線」と参照される)に対する寄生RCを示すRCパラメータを格納する。RCパラメータとして、寄生RCの値そのものが格納されていてもよいし、所定の基準値に対する寄生RCの比が格納されていてもよい。RCパラメータは、様々な配線層や、ターゲット配線の様々な形状(幅・厚さ)や、ターゲット配線周囲の様々な配線状況ごとに算出される。このような形状や周囲の配線環境は、以下「パターン(配線構造)」と参照される。
図示されない自動レイアウトツールや手作業によって、ネットリスト12に相当するLSIのレイアウトが決定される。決定されたレイアウトを示すレイアウトデータ13は、記憶装置10に格納される。
ステップS30:
次に、LPEツール30に内蔵されたRC抽出部32によって、LPE処理(寄生RC抽出処理)が実行される。まず、RC抽出部32(演算処理装置20)は、記憶装置10に格納されたネットリスト12とレイアウトデータ13を読み込む。
次に、RC抽出部32は、そのレイアウトデータ13が示すレイアウトに含まれる全ての配線について、寄生RCを抽出(算出)する。図4は、寄生RC抽出処理を説明するための概念図である。図4においては、ある1本のターゲット配線70のレイアウトが示されている。このターゲット配線70は、例として、配線層M1に形成される第1配線と、配線層M2に形成される第2配線から構成されている。寄生RC抽出処理においては、例えば、図中の矢印で示されるように、ターゲット配線70が順番に解析されていく。ここで、上記RCライブラリ11を参照することによって、各点における配線構造(断面構造)に応じたパターンが選択される。例えば、第1配線と第2配線に対しては、それぞれ異なるパターンが選択される。選択されたパターンに対応付けられたRCパラメータが読み出されることによって、ターゲット配線70に関する寄生RCが算出される。レイアウト中の全ての配線を順番にターゲット配線70とすることによって、全ての配線に関する寄生RCが算出される。
RC抽出部32は、上記ステップS40で算出された寄生RCをネットリスト12に付加することによって、寄生RC付ネットリスト14を作成する。図5A及び図5Bのそれぞれは、ネットリスト12及び寄生RC付ネットリスト14を説明するための概念図である。例として、図5A及び図5Bには、図4で示されたターゲット配線70に関連するネットリスト12及び寄生RC付ネットリスト14が示されている。図5A及び図5Bに示されているように、寄生RC付ネットリスト14には、寄生抵抗及び寄生容量が付加されている。RC抽出部32は、作成した寄生RC付ネットリスト14を出力し、記憶装置10に格納する。
次に、検証ツール40によって、設計されたLSIの動作検証(遅延検証・タイミング検証)が行われる。検証ツール40(演算処理装置20)は、上記ステップS50で作成された寄生RC付ネットリスト14を記憶装置10から読み出し、その寄生RC付ネットリスト14に基づいて動作検証を行う。その動作検証の結果が“フェイル”であった場合(ステップS70;No)、ステップS20が再度実行される。つまり、検証結果に基づいてレイアウトの修正が行われ、レイアウトデータ13が再度作成される。その後、再度LPE処理及び動作検証が行われる。動作検証の結果が“パス”であった場合(ステップS70;Yes)、ステップS20で作成されたレイアウトデータ13が最終的なレイアウトデータとして採用される。
まず、本発明で扱われる「プロセスばらつき」について詳しく説明する。半導体装置の実際の製造プロセスにおいては、配線等の構造は狙いどおりに製造されない場合がある。つまり、配線の断面積(幅・厚さ)、層間絶縁膜の厚さ等は、所望の値からばらつく可能性がある。そのようなプロセスばらつきは、配線の寄生RCに影響を与え、ひいては遅延に影響を与える。
次に、本発明に係るRCライブラリ11の構築、すなわち図2におけるステップS10について詳しく説明する。RCライブラリ11は、1つのパターンについて、「複数の条件」における複数のRCパラメータを格納する。その複数の条件には、上記センター条件と共に、プロセスばらつきに応じた条件も含まれる。ここで、プロセスばらつきに関連するファクターは様々であり、その全ての組み合わせを考慮することは現実的ではない。LPE処理の結果は遅延検証に用いられるので、プロセスばらつきのうち遅延が最大・最小になる条件(以下、「コーナー条件」と参照される)さえ分かればよい。
次に、本発明に係るLPE処理、すなわち図2におけるステップS40について詳しく説明する。図14は、本発明に係るLPE処理を要約的に示すフローチャートであり、ステップS40に含まれる内容を示している。このLPE処理では、上述のように作成されたRCライブラリ11が参照される。
まず、設計中のLSIのレイアウトに含まれる複数の配線から、1つのターゲット配線70が選択される(ステップS41)。次に、図13に示されたRCライブラリ11が参照され、センター条件Centerにおける、ターゲット配線70の寄生RCが抽出される(ステップS42)。この寄生RCの抽出処理は、上述の図4に示された手法で実行される。つまり、1つのターゲット配線70に対して、様々なパターンが順次参照されればよい。例えば、図15は、本実施の形態に係る寄生RCの抽出処理を概念的に示している。この例において、ターゲット配線70は、配線層M1に形成される第1配線と、配線層M2に形成される第2配線と、配線層M3に形成される第3配線とから構成されている。この時、例えば、第1配線に関連する寄生RCとして、パターン1(図13参照)に対応付けられたセンター容量値C1及びセンター抵抗値R1が用いられる。同様に、第2配線の寄生RCとしてパターン2が参照され、第3配線の寄生RCとしてパターン3が参照される。このようにして、ターゲット配線70に関するセンター条件における寄生RCが抽出される。
本発明の第2の実施の形態によれば、図14に示された上述のステップS43において読み込まれたコーナー比βR,βCに対して、後に示される補正処理が行われる(ステップS47)。その補正処理によって、コーナー比βRから補正比βR’が導出され、コーナー比βCから補正比βC’が導出される。そして、導出された補正比βR’及びβC’を用いることによって、コーナー条件における、ターゲット配線70の寄生RCが抽出される。具体的には、ステップS42で得られたセンター抵抗値R(Center)と、ある補正比βR’とを掛けることによって、あるコーナー条件における抵抗値R(Corner)が算出される。また、ステップS42で得られたセンター容量値C(Center)と、ある補正比βC’とを掛けることによって、あるコーナー条件における容量値C(Corner)が算出される(ステップS45)。
(ΔC12+ΔC22+ΔC32)1/2/(ΔC1+ΔC2+ΔC3)
=C0×(β−1)×γC
で与えられる。すなわち、図16に示された例の場合、補正パラメータγR及びγCは、次の式で与えられる。
10 記憶装置
11 RCライブラリ
12 ネットリスト
13 レイアウトデータ
14 寄生RC付ネットリスト
15 配線長データ
20 演算処理装置
30 LPEツール
31 ライブラリ構築部
32 RC抽出部
40 検証ツール
50 入力装置
60 表示装置
70 ターゲット配線
71 配線
72 層間絶縁膜
80 ノード
81〜83 配線要素
84 分岐点
85〜87 配線要素
90〜99 配線要素
101 第1ノード
102 第2ノード
110 カップリング容量
Claims (22)
- LSIのレイアウトから寄生抵抗・容量を抽出するためのプログラムであって、
(A)ターゲット配線を含む配線構造を、複数のパターン用意するステップと、
(B)前記複数のパターンの各々について、前記ターゲット配線に関連する寄生抵抗及び寄生容量を示すパラメータを格納するライブラリを作成するステップと
をコンピュータに実行させ、
前記(B)ステップは、前記各々のパターンごとに、前記配線構造の製造時のばらつきに応じた複数の条件に対する前記パラメータを算出するステップを含み、
前記複数の条件は、少なくとも、第0〜第2条件を含み、
前記ターゲット配線の所望の幅及び所望の膜厚を、それぞれW 0 及びT 0 とし、
前記ターゲット配線の幅及び膜厚の分布の標準偏差を、それぞれσ W 及びσ T とし、
前記ターゲット配線の製造時の幅W及び膜厚Tは、係数α W とα T を用いることにより、
W=W 0 +α W ×σ W
T=T 0 +α T ×σ T
で表される時、
前記第0条件は、前記幅W及び前記膜厚Tが、それぞれ前記W 0 及び前記T 0 の場合であり、
前記第1条件は、α W 2 +α T 2 が一定の条件下で前記ターゲット配線における遅延が最大になる場合であり、
前記第2条件は、α W 2 +α T 2 が一定の条件下で前記ターゲット配線における遅延が最小になる場合であり、
前記複数の条件は、更に、第3条件及び第4条件を含み、
前記遅延に関連する他のファクターのばらつき範囲が±σ o で表される時、
前記第1条件は、前記他のファクターのばらつきが+σ o と−σ o の一方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最大になる場合であり、
前記第3条件は、前記他のファクターのばらつきが+σ o と−σ o の他方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最大になる場合であり、
前記第2条件は、前記他のファクターのばらつきが+σ o と−σ o の一方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最小になる場合であり、
前記第4条件は、前記他のファクターのばらつきが+σ o −σ o の他方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最小になる場合である
プログラム。 - 請求項1に記載のプログラムであって、
前記第1条件の場合、前記ターゲット配線に関連する前記寄生抵抗と前記寄生容量の一方が最大になり、他方が最小になり、
前記第2条件の場合、前記一方が最小になり、前記他方が最大になる
プログラム。 - 請求項1に記載のプログラムであって、
前記第1条件における前記係数αWとαTは、前記第3条件における前記係数αWとαTに等しく、
前記第2条件における前記係数αWとαTは、前記第4条件における前記係数αWとαTに等しい
プログラム。 - 請求項1に記載のプログラムであって、
前記ライブラリには、
前記第0条件に対しては、前記パラメータとして、前記寄生抵抗の値であるセンター抵抗値と、前記寄生容量の値であるセンター容量値とが格納され、
前記第1〜第4条件の各々に対しては、前記パラメータとして、前記寄生抵抗の前記センター抵抗値に対する比βRと、前記寄生容量の前記センター容量値に対する比βCとが格納される
プログラム。 - 請求項1乃至4のいずれかに記載のプログラムであって、
更に、
(C)前記LSIのネットリストを読み込むステップと、
(D)前記LSIのレイアウトを示すレイアウトデータを読み込むステップと、
(E)前記ライブラリに格納された前記パラメータを参照することによって、前記レイアウトに含まれる全ての配線に関して、前記複数の条件のそれぞれにおける前記寄生抵抗及び前記寄生容量を算出するステップと、
(F)前記算出された寄生抵抗及び寄生容量を前記ネットリストに付加することによって、寄生RC付ネットリストを生成するステップと
をコンピュータに実行させる
プログラム。 - 請求項4に記載のプログラムであって、
更に、
(C)前記LSIのネットリストを読み込むステップと、
(D)前記LSIのレイアウトを示すレイアウトデータを読み込むステップと、
(E)前記ライブラリに格納された前記センター抵抗値、前記センター容量値、及び前記比βR及びβCを参照することによって、前記レイアウトに含まれる全ての配線に関して、前記複数の条件のそれぞれにおける前記寄生抵抗及び前記寄生容量を算出するステップと、
(F)前記算出された寄生抵抗及び寄生容量を前記ネットリストに付加することによって、寄生RC付ネットリストを生成するステップと
をコンピュータに実行させる
プログラム。 - 請求項6に記載のプログラムであって、
前記(E)ステップは、
前記第1〜第4条件の各々に対しては、前記比βR及びβCを前記センター抵抗値及び前記センター容量値のそれぞれに乗ずることによって、前記寄生抵抗及び前記寄生容量を算出するステップを含む
プログラム。 - 請求項6に記載のプログラムであって、
前記(E)ステップは、
(E1)ノードの構成に基づき前記比βR及びβCを補正することによって、補正比βR’及びβC’を生成するステップと、
(E2)前記第1〜第4条件の各々に対しては、前記補正比βR’及びβC’を前記センター抵抗値及び前記センター容量値のそれぞれに乗ずることによって、前記寄生抵抗及び前記寄生容量を算出するステップと
を含む
プログラム。 - 請求項11に記載のプログラムであって、
前記ある配線に対する前記補正比βR’が複数算出される場合、前記算出された複数の補正比βR’のうち最も大きいものが採用される
プログラム。 - 請求項9乃至12のいずれかに記載のプログラムであって、
ノード間のカップリング容量に関しては、各ノード毎に算出される複数の補正比βC’のうち最も大きいものが採用される
プログラム。 - ライブラリを参照することによって、LSIのレイアウトから寄生抵抗・容量を抽出するためのプログラムであって、
ターゲット配線を含む配線構造をパターンとするとき、
前記ライブラリは、複数のパターンの各々に関して、前記ターゲット配線に関連する寄生抵抗及び寄生容量を示すパラメータを、前記配線構造の製造時のばらつきに応じた複数の条件に対して格納し、
前記プログラムは、
(a)前記LSIのネットリストを読み込むステップと、
(b)前記LSIのレイアウトを示すレイアウトデータを読み込むステップと、
(c)前記ライブラリに格納された前記パラメータを参照することによって、前記レイアウトに含まれる全ての配線に関して、前記複数の条件のそれぞれにおける前記寄生抵抗及び前記寄生容量を算出するステップと、
(d)前記算出された寄生抵抗及び寄生容量を前記ネットリストに付加することによって、寄生RC付ネットリストを生成するステップと
をコンピュータに実行させ、
前記ターゲット配線の所望の幅及び所望の膜厚を、それぞれW 0 及びT 0 とし、
前記ターゲット配線の幅及び膜厚の分布の標準偏差を、それぞれσ W 及びσ T とし、
前記ターゲット配線の製造時の幅W及び膜厚Tは、係数α W とα T を用いることにより、
W=W 0 +α W ×σ W
T=T 0 +α T ×σ T
で表される時、
前記複数の条件は、少なくとも、第0〜第2条件を含み、
前記第0条件は、前記幅W及び前記膜厚Tが、それぞれ前記W 0 及び前記T 0 の場合であり、
前記第1条件は、α W 2 +α T 2 が一定の条件下で前記ターゲット配線における遅延が最大になる場合であり、
前記第2条件は、α W 2 +α T 2 が一定の条件下で前記ターゲット配線における遅延が最小になる場合であり、
前記複数の条件は、更に、第3条件及び第4条件を含み、
前記遅延に関連する他のファクターのばらつき範囲が±σ o で表される時、
前記第1条件は、前記他のファクターのばらつきが+σ o と−σ o の一方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最大になる場合であり、
前記第3条件は、前記他のファクターのばらつきが+σ o と−σ o の他方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最大になる場合であり、
前記第2条件は、前記他のファクターのばらつきが+σ o と−σ o の一方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最小になる場合であり、
前記第4条件は、前記他のファクターのばらつきが+σ o と−σ o の他方であり且つα W 2 +α T 2 が一定の条件下で、前記遅延が最小になる場合である
プログラム。 - 請求項14に記載のプログラムであって、
前記ライブラリには、
前記第0条件に対しては、前記パラメータとして、前記寄生抵抗の値であるセンター抵抗値と、前記寄生容量の値であるセンター容量値とが格納され、
前記第1〜第4条件の各々に対しては、前記パラメータとして、前記寄生抵抗の前記センター抵抗値に対する比βRと、前記寄生容量の前記センター容量値に対する比βCとが格納される
プログラム。 - 請求項15に記載のプログラムであって、
前記(c)ステップは、
前記第1〜第4条件の各々に対しては、前記比βR及びβCを前記センター抵抗値及び前記センター容量値のそれぞれに乗ずることによって、前記寄生抵抗及び前記寄生容量を算出するステップを含む
プログラム。 - 請求項15に記載のプログラムであって、
前記(c)ステップは、
(c1)ノードの構成に基づき前記比βR及びβCを補正することによって、補正比βR’及びβC’を生成するステップと、
(c2)前記第1〜第4条件の各々に対しては、前記補正比βR’及びβC’を前記センター抵抗値及び前記センター容量値のそれぞれに乗ずることによって、前記寄生抵抗及び前記寄生容量を算出するステップと
を含む
プログラム。 - 請求項20に記載のプログラムであって、
前記ある配線に対する前記補正比βR’が複数算出される場合、前記算出された複数の補正比βR’のうち最も大きいものが採用される
プログラム。 - 請求項18乃至21のいずれかに記載のプログラムであって、
ノード間のカップリング容量に関しては、各ノード毎に算出される複数の補正比βC’のうち最も大きいものが採用される
プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024557A JP4455359B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体装置設計プログラム |
US11/341,581 US7475377B2 (en) | 2005-01-31 | 2006-01-30 | Semiconductor device design system and method, and software product for the same |
US12/213,412 US8099706B2 (en) | 2005-01-31 | 2008-06-19 | Software product for semiconductor device design |
US12/289,296 US8042081B2 (en) | 2005-01-31 | 2008-10-24 | Method and system for manufacturing a semiconductor device having plural wiring layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024557A JP4455359B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体装置設計プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006209702A JP2006209702A (ja) | 2006-08-10 |
JP4455359B2 true JP4455359B2 (ja) | 2010-04-21 |
Family
ID=36914321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024557A Expired - Fee Related JP4455359B2 (ja) | 2005-01-31 | 2005-01-31 | 半導体装置設計プログラム |
Country Status (2)
Country | Link |
---|---|
US (3) | US7475377B2 (ja) |
JP (1) | JP4455359B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7954072B2 (en) * | 2006-05-15 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Model import for electronic design automation |
US20080066025A1 (en) * | 2006-09-07 | 2008-03-13 | Masakazu Tanaka | Method for analyzing characteristic of circuit included in integrated circuit based on process information and the like |
US7761835B2 (en) | 2006-12-11 | 2010-07-20 | Elpida Memory, Inc. | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters |
JP4846605B2 (ja) | 2007-01-19 | 2011-12-28 | 富士通セミコンダクター株式会社 | タイミング検証方法、及びタイミング検証装置 |
JP2008218666A (ja) * | 2007-03-02 | 2008-09-18 | Nec Electronics Corp | 半導体装置の評価方法及び評価システム |
US8145337B2 (en) * | 2007-05-04 | 2012-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment |
US7974728B2 (en) * | 2007-05-04 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | System for extraction of key process parameters from fault detection classification to enable wafer prediction |
JP4380729B2 (ja) | 2007-05-24 | 2009-12-09 | ソニー株式会社 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
JP2009009284A (ja) * | 2007-06-27 | 2009-01-15 | Denso Corp | 回路設計情報表示装置及びコンピュータプログラム |
US7831941B2 (en) * | 2008-01-02 | 2010-11-09 | International Business Machines Corporation | CA resistance variability prediction methodology |
US7783999B2 (en) * | 2008-01-18 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical parameter extraction for integrated circuit design |
US8037575B2 (en) * | 2008-02-28 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shape and timing equivalent dimension extraction |
JP4635072B2 (ja) * | 2008-03-31 | 2011-02-16 | 株式会社東芝 | 統計的タイミング解析装置および統計的タイミング解析方法 |
JP2009283647A (ja) * | 2008-05-22 | 2009-12-03 | Nec Electronics Corp | 半導体装置のプロセス管理方法及びプロセス管理用データ |
JP2010073137A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体集積回路設計方法及び設計プログラム |
US8001494B2 (en) | 2008-10-13 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Table-based DFM for accurate post-layout analysis |
JP2010165827A (ja) | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 半導体装置の設計方法、及び、設計プログラム |
JP2010165828A (ja) | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 感度解析システム、感度解析プログラム |
US8176444B2 (en) | 2009-04-20 | 2012-05-08 | International Business Machines Corporation | Analyzing multiple induced systematic and statistical layout dependent effects on circuit performance |
US8806386B2 (en) * | 2009-11-25 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Customized patterning modulation and optimization |
US8745554B2 (en) * | 2009-12-28 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Practical approach to layout migration |
WO2012147285A1 (ja) * | 2011-04-25 | 2012-11-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の配線方法及び配線装置 |
US8453089B2 (en) * | 2011-10-03 | 2013-05-28 | Globalfoundries Singapore Pte. Ltd. | Method and apparatus for pattern adjusted timing via pattern matching |
CN102508974B (zh) * | 2011-11-15 | 2013-02-20 | 华东师范大学 | 基于版图变化改变互连延迟参数的集成电路分析方法 |
US8751975B2 (en) | 2012-04-13 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC corner solutions for double patterning technology |
US9361423B2 (en) | 2012-04-13 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC corner solutions for double patterning technology |
US8769451B2 (en) * | 2012-07-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
US8769452B2 (en) * | 2012-10-31 | 2014-07-01 | International Business Machines Corporation | Parasitic extraction in an integrated circuit with multi-patterning requirements |
US8806402B2 (en) | 2012-10-31 | 2014-08-12 | International Business Machines Corporation | Modeling multi-patterning variability with statistical timing |
US8850378B2 (en) | 2012-10-31 | 2014-09-30 | International Business Machines Corporation | Hierarchical design of integrated circuits with multi-patterning requirements |
US10885258B1 (en) * | 2018-09-25 | 2021-01-05 | Synopsys, Inc. | Fixing ESD path resistance errors in circuit design layout |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296561A (ja) | 1998-04-07 | 1999-10-29 | Toshiba Corp | ワーストケース・モデルパラメータ生成方法及び装置 |
JP2001265826A (ja) * | 2000-03-16 | 2001-09-28 | Nec Corp | 回路シミュレーション方法および装置 |
JP4124671B2 (ja) | 2003-02-25 | 2008-07-23 | 富士通株式会社 | 半導体集積回路設計装置 |
US7360191B2 (en) * | 2003-11-06 | 2008-04-15 | Clear Shape Technologies, Inc. | Delta information design closure integrated circuit fabrication |
US7281223B2 (en) * | 2004-08-31 | 2007-10-09 | Texas Instruments Incorporated | System and method for modeling an integrated circuit system |
-
2005
- 2005-01-31 JP JP2005024557A patent/JP4455359B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-30 US US11/341,581 patent/US7475377B2/en not_active Expired - Fee Related
-
2008
- 2008-06-19 US US12/213,412 patent/US8099706B2/en not_active Expired - Fee Related
- 2008-10-24 US US12/289,296 patent/US8042081B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080263495A1 (en) | 2008-10-23 |
US8099706B2 (en) | 2012-01-17 |
US8042081B2 (en) | 2011-10-18 |
US20060190876A1 (en) | 2006-08-24 |
US7475377B2 (en) | 2009-01-06 |
JP2006209702A (ja) | 2006-08-10 |
US20090070725A1 (en) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455359B2 (ja) | 半導体装置設計プログラム | |
US10796053B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
US11475195B2 (en) | Computer-implemented method and computing system for designing integrated circuit by considering timing delay | |
US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
US9934349B2 (en) | Method for verifying design rule checks | |
JPH10335472A (ja) | レイアウト設計方法およびレイアウト設計装置 | |
US8707230B1 (en) | Method and system for semiconductor simulation | |
US8984459B2 (en) | Methods and apparatus for layout verification | |
US11176306B2 (en) | Methods and systems to perform automated Integrated Fan-Out wafer level package routing | |
US20030196180A1 (en) | Method to simplify and speed up design rule/electrical rule checks | |
US8601430B1 (en) | Device matching tool and methods thereof | |
KR20180016354A (ko) | Drc 데크 검증을 위한 테스트 레이아웃들의 자동 생성 | |
US10970456B1 (en) | Identifying root cause of layout versus schematic errors | |
US9262571B2 (en) | Layout migration with hierarchical scale and bias method | |
JP2008028161A (ja) | 半導体装置の設計方法及び設計システム | |
JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
JP2013109498A (ja) | 設計支援装置 | |
US7657858B2 (en) | Automated electrostatic discharge structure placement and routing in an integrated circuit | |
US6665846B2 (en) | Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit | |
US8219948B2 (en) | Layout verification device, layout verification program, and layout verification method of layout pattern of semiconductor device | |
JP5011194B2 (ja) | セル遅延ライブラリとその作成方法、及び遅延解析方法 | |
JP2008218666A (ja) | 半導体装置の評価方法及び評価システム | |
US9202000B1 (en) | Implementing designs of guard ring and fill structures from simple unit cells | |
TWI845737B (zh) | 執行自動化整合扇出晶圓級封裝佈線的方法及系統、及其非暫時性電腦可讀媒體 | |
US20230037826A1 (en) | Computer-implemented method and computing system for designing integrated circuit by considering timing delay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |