JP2009009284A - 回路設計情報表示装置及びコンピュータプログラム - Google Patents
回路設計情報表示装置及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2009009284A JP2009009284A JP2007168958A JP2007168958A JP2009009284A JP 2009009284 A JP2009009284 A JP 2009009284A JP 2007168958 A JP2007168958 A JP 2007168958A JP 2007168958 A JP2007168958 A JP 2007168958A JP 2009009284 A JP2009009284 A JP 2009009284A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- information
- parasitic element
- parasitic
- layout data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】回路動作のシミュレーション結果に問題がある場合、その原因となっている配線の特定が容易となるように情報を提示できる回路設計情報表示装置を提供する。
【解決手段】回路設計情報表示装置11は、回路のレイアウトデータ1より、同一の配線層内,又は異なる配線層間で隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、それら2つの配線ノード並びに寄生容量素子の情報を含む寄生容量リスト17を生成し、ディスプレイ15に寄生容量リスト17を表示する。
【選択図】図1
【解決手段】回路設計情報表示装置11は、回路のレイアウトデータ1より、同一の配線層内,又は異なる配線層間で隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、それら2つの配線ノード並びに寄生容量素子の情報を含む寄生容量リスト17を生成し、ディスプレイ15に寄生容量リスト17を表示する。
【選択図】図1
Description
本発明は、回路のレイアウトデータに基づいて、回路設計に関する情報を表示する装置,及びその装置を制御するコンピュータによって実行されるプログラムに関する。
ICやLSIなどの半導体集積回路では、配線に潜在する寄生容量の影響によって回路が設計通りに動作しない場合がある。そのため、従来より、CAD(Computer Aided Design)ツールの一種であるLPE(Layout Parasitic Extraction)ツールを使用して、回路のレイアウトデータから寄生容量の情報を含んだネットリストを作成し、回路動作をシミュレーション(論理シミュレーション)して事前に検証を行うことで、設計を支援するものがある。
図9は、従来の一般的な回路動作のシミュレーション手順を示すものである。半導体集積回路のレイアウト設計後のデータ1と回路図のCADデータより抽出されるネットリスト2とを、LVS(Layout Versus Schematics)ツール3により比較検証する。レイアウトデータ1には、配線ノード間に付帯する寄生容量や寄生抵抗,或いは寄生インダクタンスの情報(寄生素子情報)も付与されている。
次に、LPE(Layout Parasitic Extraction)ツール4により、寄生情報付きのネットリスト5を作成すると、そのネットリスト5に基づいてシミュレーション6を行う。図10には、上記の処理行程に対応するイメージを示す。図10(a)は、レイアウトデータのイメージであり、図10(b)は、(a)のレイアウトデータに対応する回路部分に、寄生素子情報(この場合、R,C成分のみ)を付加したネットリストのイメージである。但し、寄生素子の情報はシミュレーションのために付加されるものであるから、実際には図10(b)のように視覚化されることはない。
そして、図10(c)は、上記セットリストに基づいて回路動作(信号伝搬状態)をシミュレーションした場合のイメージである。すなわち、寄生素子の影響によって、入力信号INに対して、出力信号OUTの変化タイミングに遅延が発生していることが示されている。このような従来技術の一例は、例えば特許文献1などに開示されている。
特開2004−78428号公報
従来、上記のようにシミュレーションを行った結果、回路動作が不適切であることが判明した場合、回路のどの部分の配線が原因であるのかを特定するには、専ら経験に基づいて判断するしかなかった。回路規模が小さい場合は、原因個所の推測・特定が容易であったが、回路規模が大きくなると経験に頼るだけでは原因個所の特定が困難となり、非常に時間を要するという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路動作のシミュレーション結果に問題がある場合、その原因となっている配線の特定が容易となるように情報を提示できる回路設計情報表示装置,及びその装置を制御するコンピュータによって実行されるプログラムを提供することにある。
請求項1記載の回路設計情報表示装置によれば、情報リスト生成手段は、回路のレイアウトデータより、同一の配線層内,又は異なる配線層間で隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、前記2つの配線ノード並びに前記寄生素子情報を含む寄生素子情報リストを生成し、表示手段に、その寄生素子情報リストが表示される。したがって、配線ノード間に潜在する寄生素子の情報が視覚化されるので、回路動作のシミュレーション結果に問題がある場合は、作業者が寄生素子情報リストを参照することで、問題の原因をより容易に特定できるようになる。
請求項2記載の回路設計情報表示装置によれば、表示制御手段は、寄生素子情報リストを、寄生素子の素子定数が大きいものから降順にソートして表示手段に表示させるので、問題の原因である可能性が高い配線部分を優先的に表示させて、問題の特定を一層容易にすることができる。
請求項3記載の回路設計情報表示装置によれば、ネットリスト生成手段は、レイアウトデータより隣接する2つの配線ノード間に属する寄生素子の情報を抽出して、その寄生素子情報を含む寄生情報付きネットリストを生成し、レイアウトデータ生成手段は、寄生情報付きネットリストより、同一の配線ノードについて異なる層に属する配線を分離した配線分離レイアウトデータを生成し、表示手段に配線分離レイアウトデータも表示させる。すなわち、1つの配線ノードでも、ビアホールなどを介して複数の層に亘るように配線がレイアウトされているものがある。そのような場合には、配線レイアウトを層毎に分けて表示することで、作業者はより実態的な配線状態について検討することができる。
請求項4記載の回路設計情報表示装置によれば、レイアウトデータ生成手段は、分離した配線毎に異なる名称を付与し、表示手段にその配線の名称も併せて表示させるので、分離された配線の区別をより明確に視認することができる。
請求項5記載の回路設計情報表示装置によれば、レイアウトデータ生成手段は、配線分離レイアウトデータにおける寄生素子情報を、分離した配線毎に関連付けるように生成し、表示手段に、寄生素子情報を分離した配線毎に表示させる。すなわち、実際の配線ノード間に潜在する寄生素子は、層毎に分離された配線のレイアウトに応じて異なるはずであるから、上記の形態で表示させることで、寄生素子の情報をより実態的に把握することができ、問題となっている個所をより詳細に特定できる。
請求項6記載の回路設計情報表示装置によれば、情報リスト生成手段は、配線分離レイアウトデータに基づいて、寄生素子情報を分離した配線毎に関連付けるように抽出し、寄生素子情報リストを生成する。斯様に構成すれば、寄生素子情報リストにおける寄生素子情報の表示も請求項5の表示形態に対応して行われるので、寄生素子情報リストを参照することによっても、寄生素子の情報をより実態的に把握することができる。
(第1実施例)
図1乃至図4は本発明の第1実施例を示すものであり、図9と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図3(a)には、回路設計情報表示装置11の実態構成(パーソナルコンピュータ)を示す。回路設計情報表示装置11は、パーソナルコンピュータの本体(情報リスト生成手段,表示制御手段,ネットリスト生成手段,レイアウトデータ生成手段)12,操作・入力手段としてのキーボード13並びにマウス14,表示手段としてのディスプレイ15を備えている。そして、本体12の内部には、回路設計情報表示装置11としての機能を実現するため図示しないCPUによって実行されるコンピュータプログラム16が、例えばハードデスクなどの記憶装置にインストールされている。
図1乃至図4は本発明の第1実施例を示すものであり、図9と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図3(a)には、回路設計情報表示装置11の実態構成(パーソナルコンピュータ)を示す。回路設計情報表示装置11は、パーソナルコンピュータの本体(情報リスト生成手段,表示制御手段,ネットリスト生成手段,レイアウトデータ生成手段)12,操作・入力手段としてのキーボード13並びにマウス14,表示手段としてのディスプレイ15を備えている。そして、本体12の内部には、回路設計情報表示装置11としての機能を実現するため図示しないCPUによって実行されるコンピュータプログラム16が、例えばハードデスクなどの記憶装置にインストールされている。
尚、回路設計情報表示装置11としてのパーソナルコンピュータは、その他回路図設計用のCADツールや、レイアウト設計用のCADツールなども備えた回路設計支援装置として構成されるものでも良い。
図1は、図9相当図である。本実施例の回路設計情報表示装置11は、寄生情報付きネットリスト5の作成並びにシミュレーション6までは、図9と同様に行う(尚、シミュレーション6については、回路設計情報表示装置とは独立のツールでも良い)。但し、寄生情報付きネットリスト5を作成する際に、配線ノード間の寄生素子情報より、ここでは特に寄生容量に関する情報を別個に抽出し、カップリング容量リスト17を作成する。この容量リスト17のデータフォーマットは、例えばCSV(Comma Separated Value)や、テキストファイル、バイナリファイルなどにする。
また、寄生情報付きネットリスト5から、同一配線ノードにおける配線毎に分離したレイアウトデータ(配線分離レイアウトデータ)18を作成する。このデータ18のフォーマットは、GDS,DXF,ガーバー等とする。尚、レイアウトデータの配線ノードを配線毎に分離するには、レイアウトデータの層(レイヤー)を利用して1つの配線ノードが属する層を1つだけに割り当て、配線ノードが重複しないようにする。そして、分離した配線毎に、ユニークなノード名を情報として付与する。
図2は、容量リスト17をCSVフォーマットのデータとして出力し、例えばExcel(登録商標)などの表計算ソフトにおいてマクロ機能を使用し、ディスプレイ(表示手段)に表示させた場合の一例を示す。Node1,Node2は、隣接する配線ノードの名称であり、容量値(F)は、それら2つの配線ノード間に属する寄生容量(素子定数)の値である。尚、ここで言う「隣接する」の意味は、同一の配線層内で隣接する場合と、異なる配線層間(上下層間)において隣接する場合とを含む。Layer1,Layer2は、各配線ノードが属している層の情報(GDSフォーマット)であり、座標1,座標2は、それぞれの配線ノードに属する、選択された1点の座標データである。尚、図2では、容量値が大きいものから降順にソートしたものが表示されている。
そして、図3は、レイアウトデータ18に基づいて、隣接する2つの配線ノードをディスプレイ15に表示させた場合のイメージを示す。図3(a)は、配線ノード(1):Node1を、垂直的な配線構造を無視した1つのノードとして表示させている。但し、上述したように、レイアウトデータ18は、1つの配線ノードを、配線層毎の配線に分離したデータも有しているので、図3(b)に示すように、配線毎に分離した状態での表示も可能となっている。図3(b)では、配線ノード(1)が、上層の配線LUの両端に、VIA(スルーホール)を介して下層の配線LD_1,LD_2が接続された一連の配線であることを示している。
作業者は、寄生情報付きネットリスト5に基づきシミュレーション6を行い、回路動作を確認する。その結果、動作に不具合があることが判明した場合は、回路設計情報表示装置11により容量リスト17をディスプレイ15に表示させ、容量値を参照して問題の原因となっている可能性が高い配線ノードを特定する。そして、例えば図4に示すように、ネットリスト5では顕在化されていない寄生容量素子を、対応する容量値の実態がある素子としてインバータ19,20の間の配線に付加することで、問題がある配線経路のみを部分的にシミュレーションすることも可能となる。
以上のように本実施例によれば、回路設計情報表示装置11は、回路のレイアウトデータ1より、同一の配線層内,又は異なる配線層間で隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、それら2つの配線ノード並びに寄生容量素子の情報を含む寄生容量リスト17を生成し、ディスプレイ15に、その寄生容量リスト17を表示するようにした。したがって、配線ノード間に潜在する寄生容量の情報が視覚化されるので、回路動作のシミュレーション結果に問題がある場合に、作業者が寄生容量リスト17を参照することで、問題の原因をより容易に特定できるようになる。
その場合、回路設計情報表示装置11は、寄生容量リスト17を、寄生容量値が大きいものから降順にソートしてディスプレイ15に表示させるので、問題の原因である可能性が高い配線部分を優先的に表示させて、問題の特定を一層容易にすることができる。また、回路設計情報表示装置11は、寄生情報付きネットリスト5より、同一の配線ノードについて異なる層に属する配線を分離した配線分離レイアウトデータ18を生成し、ディスプレイ15にそのレイアウトデータ18も表示させるので、作業者はより実態的な配線状態について検討することができる。
(第2実施例)
図5乃至図7は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第1実施例では、図3(b)に示すように、1つの配線ノードを構成する配線、配線層毎に分離して表示したが、第2実施例では、その表示を、図5に示すように配線層の上下方向について行う。
図5乃至図7は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第1実施例では、図3(b)に示すように、1つの配線ノードを構成する配線、配線層毎に分離して表示したが、第2実施例では、その表示を、図5に示すように配線層の上下方向について行う。
図5では、配線ノード(1)が上層の配線2ALと、VIAを介して接続される下層の配線1AL(1)とからなり、配線ノード(1)に隣接する配線ノード(2)は、下層の配線1AL(2)のみであることを示している。そして、配線ノード(1),(2)間の寄生容量は、配線1AL(1)−1AL(2)間の容量値C1と、上層の配線2AL−下層の配線1AL(2)間の容量値C2とに分けられて表示されている。また、「2AL」,「1AL」は配線毎に付された名称であり、配線名称も併せて表示される。すなわち、配線分離レイアウトデータ18において、1つの配線ノードについて分離された配線と、他方の配線ノードとの寄生容量値が夫々分けられた状態で情報化されている。
また、図6は、図5のレイアウト表示形態に対応したカップリング容量リスト21の表示形態である。斯様な容量リスト21の作成は、図7に示す回路設計情報表示装置22によって行われる。すなわち、容量リスト21は、LPE4の結果と、配線分離レイアウトデータ18とから、容量情報抽出部(情報リスト生成手段)23によって作成される。
尚、図6は、図5に示すものと同一の配線ノードに対応するものではない。例えばリスト左端の「No.」における1−1,1−2,1−3は、No.1の配線ノードVB_SCDの分離配線を示し、それぞれ配線名として1#VB_SCD,2#VB_SCD,3#VB_SCDが付されている。また、先頭の数字は各配線が属する層を示す。そして、対応する容量値は、各配線とNode2のGND_Aとの間の容量値を示している。すなわち、配線ノードVB_SCD,GND_Aとの間の容量値はトータルで19.8pFであり、その内訳が
1#VB_SCD,GND_A → 10pF
2#VB_SCD,GND_A → 9pF
3#VB_SCD,GND_A → 0.8pF
となっている。
1#VB_SCD,GND_A → 10pF
2#VB_SCD,GND_A → 9pF
3#VB_SCD,GND_A → 0.8pF
となっている。
以上のように第2実施例によれば、回路設計情報表示装置22は、1つの配線ノードについて分離した配線毎に異なる名称を付与し、ディスプレイ15にその配線の名称も併せて表示させるので、分離された配線の区別をより明確に視認することができる。また、配線ノード間の寄生容量値も分離した配線毎に関連付けるように生成して表示させるので、作業者は、層毎に分離された配線のレイアウトに応じて異なる寄生容量値を、より実態的に把握して問題の原因となっている個所をより詳細に特定できる。
更に、回路設計情報表示装置22は、容量リスト21についても、分離した配線毎に容量値を付すように生成するので、作業者は、容量リスト21を参照することによっても、寄生素子の情報を実態的に把握できる。
(第3実施例)
図8は本発明の第3実施例を示すものである。第3実施例は、半導体集積回路がSOI(Silicon On Insulator)基板構造やトレンチ分離構造を採用して構成される場合に対応して、図8(a)に示すように、基板の層間や、基板層と配線間の寄生容量、また、図8(b)に示すように、基板−絶縁膜−基板間の寄生容量も表示させる場合を示す。
図8は本発明の第3実施例を示すものである。第3実施例は、半導体集積回路がSOI(Silicon On Insulator)基板構造やトレンチ分離構造を採用して構成される場合に対応して、図8(a)に示すように、基板の層間や、基板層と配線間の寄生容量、また、図8(b)に示すように、基板−絶縁膜−基板間の寄生容量も表示させる場合を示す。
図8(a)では、シリコン基板24a,24b間に、材料にSiO2を用いた絶縁膜層25が配置されている場合、シリコン基板24a,24b間の寄生容量値C3と、シリコン基板24bとその上層に配置される配線26との間の寄生容量値C4とを表示している。また、図8(b)では、シリコン基板27にトレンチ28,29が形成され、その内部に絶縁膜30,31が充填されている場合に、基板27a,27b間の寄生容量値C5,基板27b,27c間の寄生容量値C6を表示している。
尚、図8のような表示は、基板構造について、材料の誘電率や、基板層の厚さ、トレンチの幅サイズなどの基本的なデータがあれば、それらを抽出して寄生容量値を算出できるから、その算出結果に基づいて行えば良い。
以上のように構成される第3実施例によれば、回路の半導体レベルの構造についても寄生容量値を表示することができる。
以上のように構成される第3実施例によれば、回路の半導体レベルの構造についても寄生容量値を表示することができる。
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
LVS3は、必要に応じて実行すれば良い。
容量リストの表示順は、必ずしも容量値が大きいものから降順で表示する必要はない。
また、寄生素子情報は、寄生容量のみに限ることなく、寄生抵抗,寄生インダクタンスを合わせて表示しても良いし、必要に応じてそれらを適宜組み合わせたり、何れか1つだけを表示しても良い。
第2実施例において、分離配線レイアウトと、容量リスト21との何れか一方だけを表示させても良い。
半導体集積回路の設計に限ることなく、ディスクリート素子を用いた回路の設計やシミュレーションに適用しても良い。
LVS3は、必要に応じて実行すれば良い。
容量リストの表示順は、必ずしも容量値が大きいものから降順で表示する必要はない。
また、寄生素子情報は、寄生容量のみに限ることなく、寄生抵抗,寄生インダクタンスを合わせて表示しても良いし、必要に応じてそれらを適宜組み合わせたり、何れか1つだけを表示しても良い。
第2実施例において、分離配線レイアウトと、容量リスト21との何れか一方だけを表示させても良い。
半導体集積回路の設計に限ることなく、ディスクリート素子を用いた回路の設計やシミュレーションに適用しても良い。
図面中、1はレイアウトデータ、11は回路設計情報表示装置、12はパソコン本体(情報リスト生成手段,表示制御手段,ネットリスト生成手段,レイアウトデータ生成手段)、15はディスプレイ(表示手段)、16はコンピュータプログラム、17はカップリング容量リスト、18は配線分離レイアウトデータ、21はカップリング容量リスト、22は回路設計情報表示装置、23は容量情報抽出部(情報リスト生成手段)を示す。
Claims (12)
- 回路のレイアウトデータより、同一の配線層内又は異なる配線層間において隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、前記2つの配線ノード並びに前記寄生素子情報を含む寄生素子情報リストを生成する情報リスト生成手段と、
前記寄生素子情報リストを表示する表示手段とを備えることを特徴とする回路設計情報表示装置。 - 前記寄生素子情報リストを、前記寄生素子の素子定数が大きいものから降順にソートして前記表示手段に表示させる表示制御手段を備えたことを特徴とする請求項1記載の回路設計情報表示装置。
- 前記レイアウトデータより、隣接する2つの配線ノード間に属する寄生素子の情報を抽出し、前記寄生素子情報を含む寄生情報付きネットリストを生成するネットリスト生成手段と、
前記寄生情報付きネットリストより、同一の配線ノードについて異なる層に属する配線を分離した配線分離レイアウトデータを生成するレイアウトデータ生成手段とを備え、
前記表示手段に、前記配線分離レイアウトデータも表示させることを特徴とする請求項1又は2記載の回路設計情報表示装置。 - 前記レイアウトデータ生成手段は、分離した配線毎に異なる名称を付与し、
前記表示手段に、前記配線の名称も併せて表示させることを特徴とする請求項3記載の回路設計情報表示装置。 - 前記レイアウトデータ生成手段は、前記寄生素子情報を、分離した配線毎に関連付けるように生成し、
前記表示手段に、前記寄生素子情報を、分離した配線毎に表示させることを特徴とする請求項4記載の回路設計情報表示装置。 - 前記情報リスト生成手段は、前記配線分離レイアウトデータに基づいて、前記寄生素子情報を分離した配線毎に関連付けるように抽出し、前記寄生素子情報リストを生成することを特徴とする請求項3乃至5の何れかに記載の回路設計情報表示装置。
- 回路のレイアウトデータより、前記回路の設計に関する情報を抽出して表示手段に表示させる回路設計情報表示装置を制御するコンピュータにより実行されるプログラムにおいて、
回路のレイアウトデータより、同一の配線層内又は異なる配線層間において隣接する2つの配線ノード間に属する寄生素子の情報を抽出させ、前記2つの配線ノード並びに前記寄生素子情報を含む寄生素子情報リストを生成させ、
前記寄生素子情報リストを前記表示手段に表示させることを特徴とするコンピュータプログラム。 - 前記寄生素子情報リストを、前記寄生素子の素子定数が大きいものから降順にソートさせて前記表示手段に表示させることを特徴とする請求項7記載のコンピュータプログラム。
- 前記レイアウトデータより、隣接する2つの配線ノード間に属する寄生素子の情報を抽出させ、前記寄生素子情報を含む寄生情報付きネットリストを生成させ、
前記寄生情報付きネットリストより、同一の配線ノードについて異なる層に属する配線を分離した配線分離レイアウトデータを生成させ、
前記表示手段に、前記配線分離レイアウトデータも表示させることを特徴とする請求項7又は8記載のコンピュータプログラム。 - 前記配線分離レイアウトデータにおいて、分離させた配線毎に異なる名称を付与させ、
前記表示手段に、前記配線の名称も併せて表示させることを特徴とする請求項9記載のコンピュータプログラム。 - 前記寄生素子情報を、分離した配線毎に関連付けるように生成させ、
前記表示手段に、前記寄生素子情報を、分離した配線毎に表示させることを特徴とする請求項10記載のコンピュータプログラム。 - 前記配線分離レイアウトデータに基づいて、前記寄生素子情報を分離させた配線毎に関連付けるように抽出させ、前記寄生素子情報リストを生成させることを特徴とする請求項8乃至11の何れかに記載のコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168958A JP2009009284A (ja) | 2007-06-27 | 2007-06-27 | 回路設計情報表示装置及びコンピュータプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168958A JP2009009284A (ja) | 2007-06-27 | 2007-06-27 | 回路設計情報表示装置及びコンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009009284A true JP2009009284A (ja) | 2009-01-15 |
Family
ID=40324321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007168958A Pending JP2009009284A (ja) | 2007-06-27 | 2007-06-27 | 回路設計情報表示装置及びコンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009009284A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442374A (ja) * | 1990-06-07 | 1992-02-12 | Mitsubishi Electric Corp | 寄生要素表示方法 |
JPH11175580A (ja) * | 1997-12-16 | 1999-07-02 | Sony Corp | 集積回路設計装置 |
JP2004110627A (ja) * | 2002-09-20 | 2004-04-08 | Asahi Kasei Microsystems Kk | 半導体装置の設計方法および装置 |
JP2005182632A (ja) * | 2003-12-22 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の寄生情報表示装置および寄生情報表示方法 |
JP2005327021A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 回路表示装置及び回路表示方法及び回路表示プログラム |
JP2006171818A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | クロストーク検証装置およびクロストーク検証方法 |
JP2006209702A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置設計プログラム |
JP2006260373A (ja) * | 2005-03-18 | 2006-09-28 | Denso Corp | 設計支援装置および設計支援プログラム |
-
2007
- 2007-06-27 JP JP2007168958A patent/JP2009009284A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442374A (ja) * | 1990-06-07 | 1992-02-12 | Mitsubishi Electric Corp | 寄生要素表示方法 |
JPH11175580A (ja) * | 1997-12-16 | 1999-07-02 | Sony Corp | 集積回路設計装置 |
JP2004110627A (ja) * | 2002-09-20 | 2004-04-08 | Asahi Kasei Microsystems Kk | 半導体装置の設計方法および装置 |
JP2005182632A (ja) * | 2003-12-22 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の寄生情報表示装置および寄生情報表示方法 |
JP2005327021A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 回路表示装置及び回路表示方法及び回路表示プログラム |
JP2006171818A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | クロストーク検証装置およびクロストーク検証方法 |
JP2006209702A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置設計プログラム |
JP2006260373A (ja) * | 2005-03-18 | 2006-09-28 | Denso Corp | 設計支援装置および設計支援プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103544333B (zh) | 半导体器件设计方法、系统和计算机程序产品 | |
CN103294842B (zh) | 半导体器件设计方法、系统和计算机可读介质 | |
US9501593B2 (en) | Semiconductor device design method, system and computer program product | |
Kahng et al. | VLSI physical design: from graph partitioning to timing closure | |
US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
US8336002B2 (en) | IC design flow enhancement with CMP simulation | |
TWI598758B (zh) | 用於積體電路佈局產生的方法、裝置以及計算機程式產品 | |
CN102439469A (zh) | 单元意识错误模型创建和模式生成 | |
US11170150B2 (en) | Method for making a semiconductor device | |
TW201245994A (en) | System and method for automatic extraction of power intent from custom analog/custom digital/mixed signal schematic designs | |
KR20180092692A (ko) | Beol을 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템 | |
Kong et al. | Automatic bus planner for dense PCBs | |
US8671382B2 (en) | Method of generating RC technology file | |
US7886240B2 (en) | Modifying layout of IC based on function of interconnect and related circuit and design structure | |
US8930868B2 (en) | Trace routing according to freeform sketches | |
JP2009009284A (ja) | 回路設計情報表示装置及びコンピュータプログラム | |
JP4998150B2 (ja) | 半導体集積回路のフロアプラン編集装置 | |
US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
Jagtap et al. | A methodology for early exploration of TSV placement topologies in 3D stacked ICs | |
Shelar | An algorithm for routing with capacitance/distance constraints for clock distribution in microprocessors | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP2008123458A (ja) | 半導体集積回路の設計方法 | |
Lienig et al. | Steps in Physical Design: From Netlist Generation to Layout Post Processing | |
Boon et al. | Speeding Parasitic-Extraction Stage in Layout-Change-Order Validation Cycle Through Net-Tracing and Layout Trimming | |
Meng et al. | Effective ESD Design Through PERC Programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |