JP2006171818A - クロストーク検証装置およびクロストーク検証方法 - Google Patents

クロストーク検証装置およびクロストーク検証方法 Download PDF

Info

Publication number
JP2006171818A
JP2006171818A JP2004359263A JP2004359263A JP2006171818A JP 2006171818 A JP2006171818 A JP 2006171818A JP 2004359263 A JP2004359263 A JP 2004359263A JP 2004359263 A JP2004359263 A JP 2004359263A JP 2006171818 A JP2006171818 A JP 2006171818A
Authority
JP
Japan
Prior art keywords
circuit
parasitic capacitance
crosstalk
net
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004359263A
Other languages
English (en)
Inventor
Takeya Okada
武也 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004359263A priority Critical patent/JP2006171818A/ja
Publication of JP2006171818A publication Critical patent/JP2006171818A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路のレイアウト時に、クロストークの原因となる寄生容量を的確に探し出し、その寄生容量が発生したレイアウト箇所をエラー表示することができるクロストーク検証装置およびクロストーク検証方法を提供する。
【解決手段】設計者がクロストークの影響を分析したいネットを指定するネット指定手段107と、レイアウトパターン101から抽出した寄生容量をデータベース化した寄生容量情報105から、ネット指定手段107によって指定されたネットを接続情報として片側端子にもつ寄生容量を選択する寄生容量選択手段108と、寄生容量選択手段108で選択された寄生容量を1つずつ回路データに付加した回路を生成する回路生成手段109と、回路生成手段109で得た回路を回路シミュレーションする回路シミュレータ111と、その結果を表示するエラー出力手段112とを備える。
【選択図】図1

Description

本発明は、半導体集積回路のレイアウト設計において、レイアウトした配線間の寄生容量に起因して起こる信号干渉の検証技術に関するものである。
半導体集積回路では、ある配線の信号変化が他の配線の信号に干渉するといった配線間の信号干渉現象(以下、クロストークと呼ぶ)が発生し、これにより、必要とする信号へのノイズ混入やそれらによる回路動作不良を引き起こしている。
このような配線間のクロストークは、半導体集積回路の配線パターン、つまり配線の重なりや配線の隣接などにより作り出される寄生容量が介在することによって発生し、特に近年では、半導体集積回路における回路規模の大型化による集積度の大幅なアップにより、配線間がさらに近接化し発生しやすくなっている。
そこで、従来から、半導体集積回路のレイアウト設計時に、レイアウトした配線間に作り出される多くの寄生容量の中から、上記のようなクロストークを引き起こす要因となる寄生容量を自動的に選択するためのクロストーク検証装置が提案されている。
以上のような従来のクロストーク検証装置(例えば、特許文献1を参照)について、図面を用いて以下に説明する。
図9は従来のクロストーク検証装置の構成を説明するためのブロック図である。図9に示すクロストーク検証装置では、半導体集積回路のレイアウト設計時に、レイアウトした(901〜909)配線間に作り出される多くの寄生容量の中から、クロストークを引き起こす寄生容量を自動的に選択するため、同時変化ノード抽出部910で同時に変化するノード情報912を生成し、またカップリング容量抽出部911でレイアウトパターンから寄生容量を抽出しカップリング容量情報913を生成し、選択ノード判定部914で同時に変化したノードの寄生容量だけを選択し、ノードおよびカップリング容量情報915を生成し、ノードおよびカップリング容量情報915とネットリスト904によりクロストーク検証用の回路データを生成し、クロストーク解析部916により動作確認を行うようにしている。
特開2003−186943号公報
しかしながら、上記のような従来のクロストーク検証装置では、同時に変化するノードに着目して寄生容量を選択しているが、例えば大規模化した半導体集積回路では、同時に変化するノードに限定して寄生容量を選択しても、その数は膨大な量となり、それらの寄生容量に対するレイアウト修正を実行するためには、多大な工数が必要となるという問題点を有していた。
一方、作業者である設計者は、一度クロストークが確認されると、それを改善するためレイアウト修正を行う場合には、確認されたクロストークについて全ての寄生容量を分析し、真にクロストークの原因となる寄生容量を探し出して特定し、その寄生容量に対するレイアウト修正を実行しなければならず、その分析作業とレイアウト修正箇所の特定には熟練した技術と多大な工数が必要となるという問題点も有していた。
本発明は、上記従来の問題点を解決するもので、半導体集積回路のレイアウト設計時に、設計者が、クロストークの原因となる寄生容量のみに対応したレイアウトの修正箇所を、容易にかつ正確に把握できて、クロストークの原因となる寄生容量に対するレイアウト修正を素早く的確に行うことができ、レイアウト設計時の作業工数を削減することができるクロストーク検証装置およびクロストーク検証方法を提供する。
上記の課題を解決するために、本発明の請求項1記載のクロストーク検証装置は、半導体集積回路のレイアウトパターンにおける配線間のクロストークを検証するためのクロストーク検証装置であって、前記レイアウトパターンから寄生容量を抽出しデータベース化した寄生容量情報、および集積化対象の回路に前記抽出した寄生容量を付加して第1の寄生容量付き回路を生成するレイアウト回路生成手段と、設計者が前記クロストークの影響について確認したいネットを指定するためのネット指定手段と、前記レイアウト回路生成手段からの寄生容量情報における前記寄生容量のデータベースから、前記ネット指定手段で指定されたネットを接続情報として持つ寄生容量を選択する寄生容量選択手段と、前記寄生容量選択手段で選択された寄生容量を接続情報毎に分類し、前記集積化対象の回路に前記分類毎の寄生容量を付加して第2の寄生容量付き回路を生成する回路生成手段と、前記レイアウト回路生成手段からの第1の寄生容量付き回路と前記回路生成手段からの第2の寄生容量付き回路を回路シミュレーションする回路シミュレータと、前記回路シミュレータによる前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果を比較し、その比較結果がエラー状態を示す前記ネットについてエラー信号を出力するエラー出力手段とを備えたことを特徴とする。
また、本発明の請求項2記載のクロストーク検証装置は、請求項1記載のクロストーク検証装置であって、ノイズ周波数と誤差値を入力する入力手段を備え、前記エラー出力手段は、前記比較結果として、前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果の間で、前記入力手段から入力されたノイズ周波数での振幅の差を求め、その振幅差について前記入力手段から入力された誤差値以内かの判定結果が前記エラー状態を示す場合に、そのネットについてエラー信号を出力するよう構成したことを特徴とする。
また、本発明の請求項3記載のクロストーク検証方法は、半導体集積回路のレイアウトパターンにおける配線間のクロストークを検証するためのクロストーク検証方法であって、前記レイアウトパターンから寄生容量を抽出しデータベース化した寄生容量情報、および集積化対象の回路に前記抽出した寄生容量を付加して第1の寄生容量付き回路を生成する第1の工程と、第1の工程で生成した前記第1の寄生容量付き回路を回路シミュレーションする第2の工程と、設計者が前記クロストークの影響について確認したいネットを指定する第3の工程と、第1の工程で生成した前記寄生容量情報における前記寄生容量のデータベースから、第3の工程で指定した前記ネットを接続情報として持つ寄生容量を選択する第4の工程と、第4の工程で選択した寄生容量を接続情報で分類し、前記集積化対象の回路に前記分類毎の寄生容量を付加して第2の寄生容量付き回路を生成する第5の工程と、第5の工程で生成した前記第2の寄生容量付き回路を回路シミュレーションする第6の工程と、第2の工程による回路シミュレーション結果と第6の工程による回路シミュレーション結果を比較し、その比較結果がエラー状態を示す前記ネットについてエラー信号を出力する第7の工程とを有する方法としたことを特徴とする。
また、本発明の請求項4記載のクロストーク検証方法は、請求項3記載のクロストーク検証方法であって、ノイズ周波数と誤差値を入力する第8の工程を有し、第7の工程では、前記比較結果として、前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果の間で、第8の工程で入力されたノイズ周波数での振幅の差を求め、その振幅差について第8の工程で入力された誤差値以内かの判定結果が前記エラー状態を示す場合に、そのネットについてエラー信号を出力する方法としたことを特徴とする。
以上により、半導体集積回路のレイアウト設計時に行うクロストーク検証において、自動的に、膨大な寄生容量群から、容易にかつ素早く、クロストークの原因となる寄生容量のみを的確に特定し、その寄生容量が発生したレイアウト箇所をレイアウト修正箇所とするエラー信号を出力することができる。
以上のように本発明によれば、半導体集積回路のレイアウト設計時に行うクロストーク検証において、自動的に、膨大な寄生容量群から、容易にかつ素早く、クロストークの原因となる寄生容量のみを的確に特定し、その寄生容量が発生したレイアウト箇所をレイアウト修正箇所とするエラー信号を出力することができる。
そのため、半導体集積回路のレイアウト設計時に、作業者が、クロストークの原因となる寄生容量のみに対応したレイアウトの修正箇所を、容易にかつ正確に把握できて、クロストークの原因となる寄生容量に対するレイアウト修正を素早く的確に行うことができ、レイアウト設計時の作業工数を削減することができる。
以下、本発明の実施の形態を示すクロストーク検証装置およびクロストーク検証方法について、図面を参照しながら具体的に説明する。
(実施の形態1)
本発明の実施の形態1のクロストーク検証装置およびクロストーク検証方法を説明する。
図1は本実施の形態1のクロストーク検証装置の構成を示すブロック図である。図1において、レイアウト回路生成手段103は、半導体集積回路のレイアウトパターン101に対して、論理演算によりトランジスタや抵抗などの半導体素子を認識させ、等電位追跡によって、前記半導体素子と配線の接続関係からなる回路データ(ネットリスト)を生成し、その後、配線パターンから寄生容量を計算し、寄生容量の値とその接続情報とそのレイアウト座標を抽出し、寄生容量情報105を生成する。図3に寄生容量情報105の例を示す。図3に示す寄生容量情報105としては、容量値、接続情報1、接続情報2、レイアウト座標が保持される。さらに加えて、レイアウト回路生成手段103では、全寄生容量が付加された全寄生容量付き回路104を生成する。
ネット指定手段107は、作業者である設計者が、クロストークの影響を受けたネットとして分析したいネットを選択指定するための入力手段である。寄生容量選択手段108は、ネット指定手段107で選択されたネットに接続している寄生容量を、寄生容量情報105から全て選択する手段である。回路生成手段109は、寄生容量選択手段108で得た寄生容量から、接続ネット毎に寄生容量を分類し、寄生容量付き回路110を生成する。つまり、寄生容量選択手段108で選択された寄生容量は、片側の接続情報が前記ネット指定手段107で指定されたネットになるので、他方の接続情報毎に寄生容量を分類し、分類された寄生容量毎に寄生付き回路110を生成する。回路生成手段109では寄生容量付き回路110を接続情報毎に複数個生成することになる。
回路シミュレータ111は、全寄生容量付き回路104や寄生容量付き回路110を入力として、回路シミュレーションし、クロストークが発生するかを確認できる解析手段であり、一般に、SPICEなどの回路シミュレータがある。エラー出力手段112は、回路シミュレーション結果である波形表示やレイアウトのエラー表示などをするための手段である。
以上のように構成されたクロストーク検証装置について、その動作を図面を用いて以下に説明する。
図2は本実施の形態1のクロストーク検証方法における手順を示すフローチャートである。図2に示すように、STEP1で、対象のレイアウトパターン101から寄生容量を抽出し、STEP2で全寄生容量が付加された全寄生容量付き回路104を生成する。STEP1の全寄生容量の抽出と、STEP2の全寄生容量付き回路生成には、市販のLPE(Layout Parasitic Extraction)ツールを利用することで容易に行うことができる。
ここで、生成された全寄生容量付きの回路情報について説明する。
図4は本実施の形態1のクロストーク検証方法における全寄生容量付き回路を示す表示例である。図4において、411〜416はトランジスタ素子、417〜419は抵抗素子を表す。また、400〜408はレイアウトパターン101から抽出した寄生容量である。400〜408の寄生容量は全て寄生容量情報105に保持される。この回路の場合の寄生容量を寄生容量情報105に格納した結果として、それらの格納例を図3に示す。寄生容量情報105には、それぞれの寄生容量の容量値、接続情報、レイアウト座標が格納されている。
STEP3で、STEP2で抽出した全ての寄生容量を集積化対象の回路に付加した第1の寄生容量付き回路として全寄生容量付き回路104を回路シミュレータに入力し、クロストークが発生しているかどうかを確認するための回路シミュレーション1を実行する。STEP4で、STEP3のシミュレーション結果からクロストークが発生しているかどうかを確認し、クロストークが発生していない場合は処理を終了し、クロストークが発生している場合は、本発明におけるSTEP5以下の処理に移行する。
STEP5で、設計者がネット指定手段107を用いてクロストークの影響を受けたネットとして分析したいネットを選択した場合、ネット指定手段107により、設計者がクロストークの影響を受けたネットとして分析するために選択したネットが指定される。図4の例において、設計者がトランジスタ412とトランジスタ416の間のネットを分析したい場合、設計者はネット指定手段107を用いて「OUTB」を選択することになり、ネット指定手段107により、設計者が分析するために選択したネットとして、「OUTB」が指定される。
STEP6で、寄生容量情報105から、STEP5で選択されたネットについて関係のある寄生容量を全て選択する。例えば、図3に示す接続情報例では、「OUTB」を選択した場合には、接続情報として「OUTB」が定義されている寄生容量400、401、402が選択される。
STEP7で、STEP6で得られた寄生容量を接続情報毎に分類し、その接続情報の分類毎に寄生容量を集積化対象の回路に付加した第2の寄生容量付き回路として寄生容量付き回路110を生成する。例えば図3の寄生容量情報の場合、寄生容量400と401における接続情報には、接続情報2として同一の「OUTB」があり、さらに「OUTB」とは異なるが同一の接続情報として「NETA」が接続情報1にあり、これら「OUTB」および「NETA」がそれぞれ同一の接続情報であることから、寄生容量400と401は同じグループの寄生容量として分類され、集積化対象の回路における同じ部分に付加される。これら寄生容量400、401だけを付加した寄生容量付き回路110の回路図を図5に示す。同様の方法で、寄生容量402を付加した寄生容量付き回路110も生成される。STEP8で、STEP7で得られた接続情報毎の寄生容量付き回路110についてだけ、それぞれ個別に回路シミュレーション2を実行する。
STEP9で、エラー出力手段112において、STEP3のシミュレーション結果から得られたクロストークと、STEP8のシミュレーション結果から得られた各クロストークとを、それぞれ比較し、ネット指定手段107により指定されたネットのうち、STEP3およびSTEP8の各STEP毎に得られたクロストークが最も類似したシミュレーション結果に対応するネットについて、それぞれエラー信号を画面表示や音響などにより出力する。さらに、寄生容量情報105にあるレイアウト座標をエラー出力手段112に出力することも可能である。
以上のようにして、ネット指定手段107により指定されたネットのうち、STEP3およびSTEP8の各STEP毎に得られたクロストークが最も類似したシミュレーション結果に対応するネットについて、それぞれエラー信号を画面表示や音響などにより出力するとともに、寄生容量情報105にあるレイアウト座標をエラー出力手段112に出力することにより、半導体集積回路のレイアウト設計時に行うクロストーク検証において、自動的に、膨大な寄生容量群から、容易にかつ素早く、クロストークの原因となる寄生容量のみを的確に特定し、その寄生容量が発生したレイアウト箇所をレイアウト修正箇所とするエラー信号を出力することができる。
以上の結果、半導体集積回路のレイアウト設計時に、設計者が、STEP3およびSTEP8のそれぞれの処理で得られた各クロストークが最も類似したシミュレーション結果に着目することができ、クロストークの原因となる寄生容量のみに対応したレイアウトの修正箇所を、容易にかつ正確に把握できて、クロストークの原因として最も影響する寄生容量に対するレイアウト修正を、素早く的確に行うことができ、レイアウト設計時の作業工数を削減することができる。
(実施の形態2)
本発明の実施の形態2のクロストーク検証装置およびクロストーク検証方法を説明する。
図6は本実施の形態2のクロストーク検証装置の構成を示すブロック図である。図7は本実施の形態2のクロストーク検証方法における手順を示すフローチャートである。図6および図7に示すように、本実施の形態2のクロストーク検証装置の基本構成および処理方法は、前述の実施の形態1の基本構成および処理方法と同様であり、本実施の形態2のクロストーク検証装置において、実施の形態1との相違点は、設計者がノイズ周波数と誤差値を入力するためのノイズ周波数・誤差値入力手段113を設け、エラー出力手段112で、クロストークの影響をノイズ周波数における振幅により判定する機能を持たせたところである。
以上のような機能を持つクロストーク検証装置におけるクロストーク検証方法について、図7を用いて以下に説明する。なお、図7に示すように、STEP1からSTEP8については、前述の実施の形態1と同様の処理方法であり、ここでの説明は省略する。
STEP9´で、設計者はノイズ周波数・誤差値入力手段113から、クロストークとして認識したノイズ周波数と、判定に用いる誤差値を入力する。クロストークは所望の出力信号周波数に対して、他の信号線の周波数が重なることにより発生する。図8に周波数と振幅の関係で表された回路シミュレーション結果を示す。801が所望の出力信号であり、802が所望の出力信号の周波数に対して10倍の周波数を持つノイズ出力である。設計者は、図8の結果を得た場合、ノイズ周波数・誤差値入力手段113でノイズ周波数である1GHzを入力し、判定に用いる誤差値を入力する。
STEP10´で、STEP9´で指定されたノイズ周波数において、STEP3で得られたクロストーク結果の振幅とSTEP8で得た回路シミュレーション結果の振幅との差分をとり、これらの振幅差が誤差値以内かどうかを判定する。STEP11´では、STEP10´の判定で誤差値以内の場合に、STEP3で得られたクロストーク結果がSTEP8で得られた回路シミュレーション結果と最も類似しているネットであると判断し、エラー情報として、寄生容量情報105にあるレイアウト座標を、エラー出力手段112に出力する。
以上のようにして、設計者により指定されたノイズ周波数において、STEP3で得られたクロストーク結果の振幅とSTEP8で得た回路シミュレーション結果の振幅との振幅差が、設計者により指定された誤差値以内かどうかを判定することにより、半導体集積回路のレイアウト設計時に行うクロストーク検証において、自動的に、膨大な寄生容量群から、容易にかつ素早く、クロストークの原因となる寄生容量のみを的確に特定し、その寄生容量が発生したレイアウト箇所をレイアウト修正箇所とするエラー信号を出力することができる。
以上の結果、半導体集積回路のレイアウト設計時に、設計者が、クロストーク検証時の対象とするノイズ周波数およびシミュレーション結果の振幅の誤差値を、任意に選択指定することができて、用途に応じて適したクロストーク検証のみに絞って実行することができ、設計者が選択指定したノイズ周波数および振幅の誤差値においてクロストークの原因となる寄生容量のみに対応したレイアウトの修正箇所を、容易にかつ正確に把握できて、クロストークの原因として最も影響する寄生容量に対するレイアウト修正を、素早く的確に行うことができ、レイアウト設計時の作業工数を削減することができる。
本発明のクロストーク検証装置およびクロストーク検証方法は、半導体集積回路のレイアウト設計時に、設計者が、クロストークの原因となる寄生容量のみに対応したレイアウトの修正箇所を、容易にかつ正確に把握できて、クロストークの原因となる寄生容量に対するレイアウト修正を素早く的確に行うことができ、レイアウト設計時の作業工数を削減することができるもので、半導体集積回路におけるクロストークの原因である寄生容量の分析装置等に適用できる。
本発明の実施の形態1のクロストーク検証装置の構成を示すブロック図 同実施の形態1のクロストーク検証方法における手順を示すフローチャート 同実施の形態1のクロストーク検証装置における寄生容量情報の構成説明図 同実施の形態1のクロストーク検証方法における全寄生容量付き回路を示す表示例 同実施の形態1のクロストーク検証方法における寄生容量付き回路を示す表示例 本発明の実施の形態2のクロストーク検証装置の構成を示すブロック図 同実施の形態2のクロストーク検証方法における手順を示すフローチャート 同実施の形態2のクロストーク検証装置における動作の説明図 従来のクロストーク検証装置の構成を示すブロック図
符号の説明
101 レイアウトパターン
102 スケマティック回路
103 レイアウト回路生成手段
104 全寄生容量付き回路
105 寄生容量情報
107 ネット指定手段
108 寄生容量選択手段
109 回路生成手段
110 寄生容量付き回路
111 回路シミュレータ
112 エラー出力手段
113 ノイズ周波数・誤差値入力手段
400〜408 寄生容量
411〜416 トランジスタ素子
417〜419 抵抗素子
OUTB クロストークを確認する接続情報
801 出力信号
802 ノイズ信号
901 回路入力部
902 回路データ
903 ネットリスト生成部
904 ネットリスト
905 レイアウト入力部
906 レイアウトパターン
907 入力パターン
908、909 指定条件
910 同時変化ノード抽出部
911 カップリング容量抽出部
912 ノード情報
913 カップリング容量情報
914 選択ノード判定部
915 ノードおよびカップリング容量情報
916 クロストーク解析部
917 波形データ
918 波形表示部

Claims (4)

  1. 半導体集積回路のレイアウトパターンにおける配線間のクロストークを検証するためのクロストーク検証装置であって、前記レイアウトパターンから寄生容量を抽出しデータベース化した寄生容量情報、および集積化対象の回路に前記抽出した寄生容量を付加して第1の寄生容量付き回路を生成するレイアウト回路生成手段と、設計者が前記クロストークの影響について確認したいネットを指定するためのネット指定手段と、前記レイアウト回路生成手段からの寄生容量情報における前記寄生容量のデータベースから、前記ネット指定手段で指定されたネットを接続情報として持つ寄生容量を選択する寄生容量選択手段と、前記寄生容量選択手段で選択された寄生容量を接続情報毎に分類し、前記集積化対象の回路に前記分類毎の寄生容量を付加して第2の寄生容量付き回路を生成する回路生成手段と、前記レイアウト回路生成手段からの第1の寄生容量付き回路と前記回路生成手段からの第2の寄生容量付き回路を回路シミュレーションする回路シミュレータと、前記回路シミュレータによる前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果を比較し、その比較結果がエラー状態を示す前記ネットについてエラー信号を出力するエラー出力手段とを備えたことを特徴とするクロストーク検証装置。
  2. 請求項1記載のクロストーク検証装置であって、ノイズ周波数と誤差値を入力する入力手段を備え、前記エラー出力手段は、前記比較結果として、前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果の間で、前記入力手段から入力されたノイズ周波数での振幅の差を求め、その振幅差について前記入力手段から入力された誤差値以内かの判定結果が前記エラー状態を示す場合に、そのネットについてエラー信号を出力するよう構成したことを特徴とするクロストーク検証装置。
  3. 半導体集積回路のレイアウトパターンにおける配線間のクロストークを検証するためのクロストーク検証方法であって、前記レイアウトパターンから寄生容量を抽出しデータベース化した寄生容量情報、および集積化対象の回路に前記抽出した寄生容量を付加して第1の寄生容量付き回路を生成する第1の工程と、第1の工程で生成した前記第1の寄生容量付き回路を回路シミュレーションする第2の工程と、設計者が前記クロストークの影響について確認したいネットを指定する第3の工程と、第1の工程で生成した前記寄生容量情報における前記寄生容量のデータベースから、第3の工程で指定した前記ネットを接続情報として持つ寄生容量を選択する第4の工程と、第4の工程で選択した寄生容量を接続情報で分類し、前記集積化対象の回路に前記分類毎の寄生容量を付加して第2の寄生容量付き回路を生成する第5の工程と、第5の工程で生成した前記第2の寄生容量付き回路を回路シミュレーションする第6の工程と、第2の工程による回路シミュレーション結果と第6の工程による回路シミュレーション結果を比較し、その比較結果がエラー状態を示す前記ネットについてエラー信号を出力する第7の工程とを有することを特徴とするクロストーク検証方法。
  4. 請求項3記載のクロストーク検証方法であって、ノイズ周波数と誤差値を入力する第8の工程を有し、第7の工程では、前記比較結果として、前記第1の寄生容量付き回路と前記第2の寄生容量付き回路の各回路シミュレーション結果の間で、第8の工程で入力されたノイズ周波数での振幅の差を求め、その振幅差について第8の工程で入力された誤差値以内かの判定結果が前記エラー状態を示す場合に、そのネットについてエラー信号を出力することを特徴とするクロストーク検証方法。
JP2004359263A 2004-12-13 2004-12-13 クロストーク検証装置およびクロストーク検証方法 Pending JP2006171818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004359263A JP2006171818A (ja) 2004-12-13 2004-12-13 クロストーク検証装置およびクロストーク検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004359263A JP2006171818A (ja) 2004-12-13 2004-12-13 クロストーク検証装置およびクロストーク検証方法

Publications (1)

Publication Number Publication Date
JP2006171818A true JP2006171818A (ja) 2006-06-29

Family

ID=36672536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359263A Pending JP2006171818A (ja) 2004-12-13 2004-12-13 クロストーク検証装置およびクロストーク検証方法

Country Status (1)

Country Link
JP (1) JP2006171818A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009284A (ja) * 2007-06-27 2009-01-15 Denso Corp 回路設計情報表示装置及びコンピュータプログラム
JP2009123068A (ja) * 2007-11-16 2009-06-04 Sharp Corp 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体
JP2010039969A (ja) * 2008-08-08 2010-02-18 Renesas Technology Corp クロストークノイズの判定方法およびプログラム
JP2010108048A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 電流判定プログラム、電流判定装置および電流判定方法
WO2023029007A1 (zh) * 2021-09-03 2023-03-09 华为技术有限公司 用于电子设计自动化的方法和设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009284A (ja) * 2007-06-27 2009-01-15 Denso Corp 回路設計情報表示装置及びコンピュータプログラム
JP2009123068A (ja) * 2007-11-16 2009-06-04 Sharp Corp 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体
JP2010039969A (ja) * 2008-08-08 2010-02-18 Renesas Technology Corp クロストークノイズの判定方法およびプログラム
JP2010108048A (ja) * 2008-10-28 2010-05-13 Fujitsu Microelectronics Ltd 電流判定プログラム、電流判定装置および電流判定方法
WO2023029007A1 (zh) * 2021-09-03 2023-03-09 华为技术有限公司 用于电子设计自动化的方法和设备

Similar Documents

Publication Publication Date Title
TWI423057B (zh) 佈局對原理圖錯誤系統及方法
US7559045B2 (en) Database-aided circuit design system and method therefor
US6564365B1 (en) Method of simultaneously displaying schematic and timing data
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
US20140310670A1 (en) Failure analysis and inline defect characterization
US8230382B2 (en) Model based simulation of electronic discharge and optimization methodology for design checking
US20050197817A1 (en) Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
JP2011065377A (ja) 寄生素子の抽出システムと抽出方法
US7134112B1 (en) Incremental routing in integrated circuit design
US6581196B2 (en) Automated crosstalk identification system
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法
US6865725B2 (en) Method and system for integrated circuit design
US20120317526A1 (en) Verification method, computer-readable recording medium, and design verification apparatus
JP4676911B2 (ja) クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置
CN115774982A (zh) 一种布线质量检测方法、装置及存储介质
US8612913B1 (en) Automated approach to planning critical signals and busses
JP2009140216A (ja) 回路解析方法、回路解析プログラム、及び回路解析装置
JP2007299268A (ja) 基板レイアウトチェックシステムおよび方法
JP4202222B2 (ja) 伝送線路解析方法及び装置
US9087175B2 (en) Information processing apparatus and design verification method
JP4648865B2 (ja) プリント基板パターン設計装置およびプログラム
JPH07262257A (ja) レイアウト検証装置
JP5287540B2 (ja) 回路設計装置および回路設計プログラム
US7725276B2 (en) Signal waveform analyzing device
US7072819B2 (en) Method for locating functional mistakes in digital circuit designs