JP2007299268A - 基板レイアウトチェックシステムおよび方法 - Google Patents
基板レイアウトチェックシステムおよび方法 Download PDFInfo
- Publication number
- JP2007299268A JP2007299268A JP2006127680A JP2006127680A JP2007299268A JP 2007299268 A JP2007299268 A JP 2007299268A JP 2006127680 A JP2006127680 A JP 2006127680A JP 2006127680 A JP2006127680 A JP 2006127680A JP 2007299268 A JP2007299268 A JP 2007299268A
- Authority
- JP
- Japan
- Prior art keywords
- evaluation value
- power supply
- bypass capacitor
- path
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】IC21の電源ピン22から電源供給源hを経由して当該ICのグランドピン23に戻る第1の経路評価値Sを算出する第1の経路評価値算出部6と、前記電源ピン22からバイパスコンデンサ25を経由してIC21のグランドピン23に戻る第2の経路評価値Tを算出する第2の経路評価値算出部9を備える。そして前記第1の経路評価値Sと第2の経路評価値Tを評価して、基板レイアウトがバイパスコンデンサを効果的に機能させる配置かどうか判定し、その判定結果を出力する。
【選択図】図1
Description
高速ICは、高速にスイッチング動作を行うため、スイッチングノイズを発生させる。スイッチングノイズを除去するため、高速ICを搭載するプリント基板には、高速ICの電源ピンの近傍にバイパスコンデンサを配置するのが一般的である。バイパスコンデンサを適切に配置することにより、高速ICの高速スイッチング動作によって発生する電源電圧の変動を、バイパスコンデンサが蓄えた電荷で補って安定させることができる。また、発生したスイッチングノイズを高速ICのグランドピンへ帰還させて、ノイズを高速IC周辺で閉じ込めることができるという効果が得られる。
プリント基板に搭載する各種部品の配置や配線パターン等のレイアウトは、レイアウト設計者が回路図データを元にCAD(Computer Aided Design)システムを用いて作成するレイアウトデータによって定義される。そのレイアウトデータの作成において、バイパスコンデンサが有効に機能しない位置に配置されるレイアウトミスが発生することがある。
また本発明は、前記電源供給源をレギュレータ端子、電源端子または電源配線と電源プレーンとの接続部とするものである。これにより電源側経路を正確に評価することができる。
また本発明は、前記第1の経路評価値を、前記電源ピンと前記電源供給源間の評価値と、前記グランドピンとグランドプレーン間の評価値に基づいて算出するものである。これにより、電源ピンと電源供給源間と、グランドピンとグランドプレーン間の評価値を算出するので、精度の高いチェックを行うことができる。
また本発明は、前記第2の経路評価値を、前記電源ピンと前記バイパスコンデンサ間の評価値と、前記グランドピンと前記バイパスコンデンサ間の評価値と、前記バイパスコンデンサの評価値に基づいて算出するものである。これにより、電源ピンとバイパスコンデンサ間と、グランドピンとバイパスコンデンサ間と、バイパスコンデンサの評価値を算出するので、精度の高いチェックを行うことができる。
また本発明は、前記第1および第2の経路評価値を、予め算出された配線形状、ビア形状、用いるバイパスコンデンサに応じた評価値が格納されたモデルライブラリを用いて算出するものである。これにより、経路評価値の算出のスピードを高速にすることができる。
また本発明は、前記第1および第2の評価値の算出時に、一定値以上の面積である前記電源プレーンと接続する電源供給源または一定値以上の面積である前記グランドプレーンまでの評価値を求めるものである。これにより、評価値が無視できないプレーンの評価値を考慮して判定を行うことができる。
また本発明は、プリント基板に搭載されたICとバイパスコンデンサのレイアウトをチェックする処理をコンピュータに行わせるプログラムであって、前記ICの電源ピンからの配線が電源供給源を経由して、前記ICのグランドピンに戻る第1の経路評価値を、基板レイアウト情報に基づいて算出する第1の経路評価値算出ステップと、前記ICの電源ピンから前記バイパスコンデンサを経由して、ICのグランドピンに戻る第2の経路評価値を、基板レイアウト情報に基づいて算出する第2の経路評価値算出ステップと、前記第1の経路評価値と第2の経路評価値を比較して、基板レイアウトが前記バイパスコンデンサを効果的に機能させる配置かどうかを判定する判定ステップと、前記判定部の判定結果を出力する出力ステップとを含む基板レイアウトチェックプログラムである。
図1は、本発明の実施形態である基板レイアウトチェックシステムを示す構成ブロック図である。本発明の基板レイアウトチェックシステムは、通常基板レイアウト設計に用いられるCADシステムの一部として組み入れられて構成することができる。
基板レイアウト作成部2は、入力部より入力された回路図データ、基板情報や部品情報に基づいて、コマンドに従い基板レイアウトを作成する。ここで作成された基板レイアウトとしては、基板情報、部品情報、端子情報、ネット情報、配線情報などがある。基板情報とは、基板の層構成、寸法、形状、材質の電気特性などである。部品情報とは、部品識別情報、部品種別情報、寸法、形状、配置座標情報、電気特性などである。端子情報とは、端子種別情報、端子座標情報、寸法、形状、配置座標情報などである。ネット情報とは、接続関係を示す種別情報、接続端子番号情報などである。配線情報とは、配置種別情報、幅、厚さ、始点と終点の座標情報などである。
モデルライブラリ4は、バイパスコンデンサの配置の良否を評価する経路評価値を算出するために必要なバイパスコンデンサ等のインダクタンスや抵抗といったモデル情報を格納する。経路評価値とは、本発明のレイアウトの判定に用いる値であり、経路の配線長、インダクタンス、インピーダンスなどに相当する値である。
経路評価値算出部5は、記憶部3に格納されている基板レイアウト情報及びモデルライブラリ4に格納されているモデル情報を用いて、第1の経路評価値S及び第2の経路評価値Tを算出する。
また、第2の経路評価値Tは、第2の評価値算出部9において、電源ピン-パスコン間評価値算出部10が算出する電源ピンとバイパスコンデンサ間の評価値cと、パスコン-グランドピン間評価値算出部11が算出するバイパスコンデンサとグランドピン間の評価値dと、パスコン評価値算出部12が算出するバイパスコンデンサの評価値eを加算することにより算出される。即ち、T=c+d+eである。
したがって、第1の経路評価値Sは、グランドプレーンのインダクタンスが無視できるくらい非常に小さい時において、電源ピンで発生したノイズが電源供給源、グランドプレーンを経由してICに戻る経路中のインダクタンス値により示される。
また第2の経路評価値Tは、グランドプレーンのインダクタンスが無視できるくらい非常に小さい時において、電源ピンで発生したノイズがバイパスコンデンサを経由してICに戻る経路中のインダクタンス値により示される。
出力部14は、エラー判定部13で判定された結果情報を出力し、CAD設計者または基板レイアウトチェックのユーザに報知する。出力部14は、液晶やプラズマのようなディスプレイが代表的であるが、スピーカ、ベル、ブザーのような音響装置でもよい。
以下では評価値としてインダクタンスの大きさを用いた処理について説明するが、評価値として配線長またはインピーダンス等の他の値を用いる場合においても同様の手順により算出することができる。
電源プレーン26と電源配線24との接続点を電源供給源hとするので、接続する電源プレーン26の評価値の大きさが無視出来る場合にのみ評価値算出の対象とする。例えば評価値としてインダクタンス値を用いる場合、一定の面積以上の電源プレーンのインダクタンスは非常に小さくなるため、一定の面積をもつ電源プレーンを評価値算出の対象として抽出する。
次のステップS33では、選択された電源供給源h1と電源ピン22との経路を第1の経路Ka1として、第1の経路に関する基板レイアウト情報を記憶部3より抽出する。ここで抽出する基板レイアウト情報とは、この経路中に存在する配線の配線長、配線幅、厚さ等の配線情報、ビアの個数やビアの形状等、ビア情報等の配線経路のインダクタンス値を算出するための情報である。
次のステップS35では、上記ステップ31で抽出された電源供給源h1〜h3の全てについて評価値が算出されているかをチェックし、算出されていない電源供給源があれば、ステップS32に戻り、他の電源供給源を選択し、上記同様の処理を行う。即ち、全ての電源供給源が処理されるまで、ステップS32〜S35を繰り返す。全ての電源ピン22から電源供給源h1〜h3の経路Ka1〜Ka3について評価値a1〜a3が算出されていることが確認された時、ステップS36において、最も小さな評価値a0を抽出し、これを電源ピン-電源供給源間の評価値aとし、このフローを終了する。
図2において、電源配線24の配線形状が全て同じである時、インダクタンス値La1〜La3は距離に比例すると近似できるので、電源ピン22から最短の距離にある電源プレーン26aと電源ピン22間のインダクタンス値を電源ピンと電源供給源間の評価値aとしてもよい。
図2に示す基板配線図は、グランド配線28により、グランドプレーンを経由せずにIC21のグランドピン23aに接続されているため、グランドプレーンを経由しない経路Kdが存在すると判定される。しかし、図7に示す基板配線図の場合、バイパスコンデンサ25からグランド配線30によってグランドプレーン27に直接接続されるので、グランドピン23までの経路において、グランドプレーン27を経由しない経路は存在しないと判定される。
ステップS61において、バイパスコンデンサ25からIC21のグランドピン23までの全て経路がグランドプレーンを経由する場合(ステップS61のY)、ステップS62、S63をスキップして、ステップS64に進む。
ステップS64は、バイパスコンデンサ-グランドプレーン間の経路Kdについて、その評価値を、図3〜図5で説明した評価値算出と同様にして、バイパスコンデンサとグランドプレーン間の評価値を算出する。ステップS65においても、図3〜図5で説明した評価値算出と同様にして、グランドピンとグランドプレーン間の評価値を算出する。通常、グランドピン-グランドプレーン間評価値算出部8で算出される評価値bと同じ値となるため、グランドピン-グランドプレーン間評価値算出部8で算出された値をそのまま用いてもよい。
また第2の評価値Tは、グランドプレーン27のインダクタンスが無視できるくらい非常に小さい時において、電源ピン22で発生したノイズがバイパスコンデンサ25を経由してIC21に戻る場合の経路中のインダクタンスの値を示す。
この判定結果は、出力部により出力される。もし判定結果がバイパスコンデンサが有効に機能していないと判定された場合、CAD設計者はバイパスコンデンサの配置を変更し、再度本発明の判定を実施する。
2 基板レイアウト作成部
3 記憶部
4 モデルライブラリ
5 評価値算出部
6 第1の評価値算出部
7 電源ピン-電源供給源間評価値算出部
8 グランドピン-グランドプレーン間評価値算出部
9 第2の評価値算出部
10 電源ピン-パスコン間評価値算出部
11 パスコン-グランドピン間評価値算出部
12 パスコン評価値算出部
13 エラー判定部
14 出力部
21 IC
22 電源ピン
23a、23b グランドピン
24 電源配線
25 バイパスコンデンサ
26a、26b 電源プレーン
27a、27b、27c グランドプレーン
28、29、30 グランド配線
Claims (10)
- プリント基板に搭載されたICとバイパスコンデンサのレイアウトをチェックするシステムであって、
基板レイアウト情報を記憶する記憶部と、
前記ICの電源ピンからの配線が電源供給源を経由して、前記ICのグランドピンに戻る第1の経路評価値を、前記基板レイアウト情報に基づいて算出する第1の経路評価値算出部と、
前記ICの電源ピンから前記バイパスコンデンサを経由して、ICのグランドピンに戻る第2の経路評価値を、前記基板レイアウト情報に基づいて算出する第2の経路評価値算出部と、
前記第1の経路評価値と第2の経路評価値を比較して、基板レイアウトが前記バイパスコンデンサを効果的に機能させる配置かどうかを判定する判定部と、
前記判定部の判定結果を出力する出力部と
を備えることを特徴とする基板レイアウトチェックシステム。 - 前記第1および第2の経路評価値は、各経路のインピーダンス、インダクタンスまたは配線長とすることを特徴とする請求項1に記載の基板レイアウトチェックシステム。
- 前記電源供給源はレギュレータ端子、電源端子または電源配線と電源プレーンとの接続部とすることを特徴とする請求項1または2に記載の基板レイアウトチェックシステム。
- 前記第1の経路評価値は、前記電源ピンと前記電源供給源間の評価値と、前記グランドピンとグランドプレーン間の評価値に基づいて算出することを特徴とする請求項1乃至3のいずれか1項に基板レイアウトチェックシステム。
- 前記第2の経路評価値は、前記電源ピンと前記バイパスコンデンサ間の評価値と、前記グランドピンと前記バイパスコンデンサ間の評価値と、前記バイパスコンデンサの評価値に基づいて算出することを特徴とする請求項1乃至3のいずれか1項に記載の基板レイアウトチェックシステム。
- 前記第1および第2の経路評価値が複数算出される時、それぞれ最小の評価値を用いることを特徴とする請求項1乃至5のいずれか1項に記載の基板レイアウトチェックシステム。
- 前記第1および第2の経路評価値は、予め算出された配線形状、ビア形状、用いるバイパスコンデンサに応じた評価値が格納されたモデルライブラリを用いて算出することを特徴とする請求項1乃至6のいずれか1項に記載の基板レイアウトチェックシステム。
- 前記第1および第2の経路評価値の算出時に、一定値以上の面積である前記電源プレーンと接続する電源供給源または一定値以上の面積である前記グランドプレーンまでの評価値を求めることを特徴とする請求項1に記載の基板レイアウトチェックシステム。
- プリント基板に搭載されたICとバイパスコンデンサのレイアウトをチェックする方法であって、
前記ICの電源ピンからの配線が電源供給源を経由して、前記ICのグランドピンに戻る第1の経路評価値を、基板レイアウト情報に基づいて算出する第1の経路評価値算出ステップと、
前記ICの電源ピンから前記バイパスコンデンサを経由して、ICのグランドピンに戻る第2の経路評価値を、基板レイアウト情報に基づいて算出する第2の経路評価値算出ステップと、
前記第1の経路評価値と第2の経路評価値を比較して、基板レイアウトが前記バイパスコンデンサを効果的に機能させる配置かどうかを判定する判定ステップと、
前記判定部の判定結果を出力する出力ステップと
を備えることを特徴とする基板レイアウトチェック方法。 - プリント基板に搭載されたICとバイパスコンデンサのレイアウトをチェックする処理をコンピュータに行わせるプログラムであって、
前記ICの電源ピンからの配線が電源供給源を経由して、前記ICのグランドピンに戻る第1の経路評価値を、基板レイアウト情報に基づいて算出する第1の経路評価値算出ステップと、
前記ICの電源ピンから前記バイパスコンデンサを経由して、ICのグランドピンに戻る第2の経路評価値を、基板レイアウト情報に基づいて算出する第2の経路評価値算出ステップと、
前記第1の経路評価値と第2の経路評価値を比較して、基板レイアウトが前記バイパスコンデンサを効果的に機能させる配置かどうかを判定する判定ステップと、
前記判定部の判定結果を出力する出力ステップと
を含むことを特徴とする基板レイアウトチェックプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127680A JP4575326B2 (ja) | 2006-05-01 | 2006-05-01 | 基板レイアウトチェックシステムおよび方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127680A JP4575326B2 (ja) | 2006-05-01 | 2006-05-01 | 基板レイアウトチェックシステムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007299268A true JP2007299268A (ja) | 2007-11-15 |
JP4575326B2 JP4575326B2 (ja) | 2010-11-04 |
Family
ID=38768703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006127680A Expired - Fee Related JP4575326B2 (ja) | 2006-05-01 | 2006-05-01 | 基板レイアウトチェックシステムおよび方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4575326B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009151362A (ja) * | 2007-12-18 | 2009-07-09 | Ydc Corp | 基板設計装置 |
WO2011151992A1 (ja) * | 2010-06-03 | 2011-12-08 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
WO2023188736A1 (ja) * | 2022-03-30 | 2023-10-05 | 三菱電機株式会社 | プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175702A (ja) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | 回路設計方法 |
JP2004192618A (ja) * | 2002-11-26 | 2004-07-08 | Matsushita Electric Ind Co Ltd | レイアウトチェックシステム |
WO2005076163A1 (ja) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム |
-
2006
- 2006-05-01 JP JP2006127680A patent/JP4575326B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175702A (ja) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | 回路設計方法 |
JP2004192618A (ja) * | 2002-11-26 | 2004-07-08 | Matsushita Electric Ind Co Ltd | レイアウトチェックシステム |
WO2005076163A1 (ja) * | 2004-02-05 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009151362A (ja) * | 2007-12-18 | 2009-07-09 | Ydc Corp | 基板設計装置 |
WO2011151992A1 (ja) * | 2010-06-03 | 2011-12-08 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
US8910106B2 (en) | 2010-06-03 | 2014-12-09 | Murata Manufacturing Co., Ltd. | Capacitor arrangement assisting method and capacitor arrangement assisting device |
JP5664649B2 (ja) * | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
US9117049B2 (en) | 2010-06-03 | 2015-08-25 | Murata Manufacturing Co., Ltd. | Capacitor arrangement assisting method and capacitor arrangement assisting device |
WO2023188736A1 (ja) * | 2022-03-30 | 2023-10-05 | 三菱電機株式会社 | プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体 |
WO2023188051A1 (ja) * | 2022-03-30 | 2023-10-05 | 三菱電機株式会社 | プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体 |
JP7459412B2 (ja) | 2022-03-30 | 2024-04-01 | 三菱電機株式会社 | プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP4575326B2 (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559045B2 (en) | Database-aided circuit design system and method therefor | |
JP4389224B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
EP1577803A2 (en) | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon | |
JP6599057B1 (ja) | 設計支援装置、設計支援方法および機械学習装置 | |
US10140399B2 (en) | Corner database generator | |
JP4575326B2 (ja) | 基板レイアウトチェックシステムおよび方法 | |
JP4858702B2 (ja) | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム | |
KR100999016B1 (ko) | 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법 | |
JP2007027152A (ja) | プリント基板の設計方法 | |
EP2151774A1 (en) | Library for electric circuit simulation, recording medium storing it, and library generation system | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
JP2009199338A (ja) | 電源回路の設計支援装置と設計支援方法 | |
JP4998150B2 (ja) | 半導体集積回路のフロアプラン編集装置 | |
JP6287853B2 (ja) | 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム | |
JP2009042905A (ja) | 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体 | |
JP2005293556A (ja) | 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 | |
JP5287523B2 (ja) | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム | |
JP4998213B2 (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
JPWO2009037738A1 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
JP2004192618A (ja) | レイアウトチェックシステム | |
JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
JP2009205449A (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
JP2008158694A (ja) | バイパスコンデンサチェックシステム、方法および電子機器 | |
JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |