JP4676911B2

JP4676911B2 - クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置

Info

Publication number: JP4676911B2
Application number: JP2006071334A
Authority: JP
Inventors: 宗明松村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-03-15
Filing date: 2006-03-15
Publication date: 2011-04-27
Anticipated expiration: 2026-03-15
Also published as: JP2007249533A

Description

この発明は、解析対象回路のクロストークを解析するクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置に関する。

近年、半導体プロセス技術の発展に伴い、システムＬＳＩの高速化、高機能化が進んでいる。これにより、システムＬＳＩ間のインターフェースの信号伝送の高速化が進み、信号配線間に発生するクロストークの問題が顕在化している。

クロストークが発生すると、信号波形の品質が劣化し、論理反転による回路の誤動作、遅延変動によるタイミングマージン割れなどを引き起こす。さらに、入出力回路（ＩＯ回路）の駆動能力の増加に伴い、クロストークによる影響が増加すると予測される。また、ＬＳＩ間のインターフェースの信号伝送の高速化、小振幅化に伴い、タイミングマージンやノイズ耐性が低下することが懸念されている。

そのため、クロストークが信号伝送に与える影響を正確に認識した上で、パッケージ設計やプリント基板設計をおこなうことが望まれる。ここで、従来のクロストーク解析モデルを示す。図１９は、従来のクロストーク解析モデルについて示す説明図である。

図１９に示すように、従来のクロストーク解析モデルでは、アグレッサ配線１９０１、ビクティム配線１９０２、および接地電源（ＶＳＳ電源）からなる等価回路に関するモデルを生成（以下、「モデル化」という）し、波形品質劣化量や遅延変動量を求めていた。そして、シールド配線などによる対策の効果を定量化していた。

また、クロストークを検証する技術として、クロストークの影響による各ネットの遅延時間の変動量を求め、予め設定されている各ネットの遅延時間の許容変動量と比較することにより、クロストークの影響による不具合を検出する技術が知られている（たとえば、下記特許文献１参照。）。

特許第３００５５７８号公報

しかしながら、従来のクロストーク解析モデルおよび上述した特許文献１に記載の従来技術では、リターン電流の経路としてＶＳＳ電源を通るリターン電流経路はモデル化されていたが、ＶＤＥ電源（ドライバを駆動する外部電源）を通るリターン電流経路はモデル化されていない。

クロストークは、信号伝送間における電流の流れ、つまり、リターン電流の経路に大きく依存する。これは、信号配線間のインダクタンスが、リターン電流経路の面積に依存するためである。ここで、リターン電流経路について説明する。図２０は、リターン電流経路について示す説明図である。図２０に示すように、リターン電流経路は、ＶＳＳ電源を流れる経路２００１とＶＤＥ電源を流れる経路２００２の２つが存在する。

従来のクロストーク解析モデルでは、ＶＤＥ電源のリターン電流経路がモデル化されていないため、ＶＤＥ電源を流れるリターン電流は、クロストークのシミュレーションにおいて、ＶＳＳ電源のリターン電流経路を流れることになる。このような構成では、ＶＳＳ電源のリターン電流経路とＶＤＥ電源のリターン電流経路が異なる面積を持つ場合には、クロストークを精度よく解析することができない。そのため、クロストークノイズの過大評価による過剰な設計制約のために設計が複雑化・困難化してしまうということや、クロストークノイズの過小評価により設計後に問題が発覚するということがしばしば発生していた。

この発明は、上述した従来技術による問題点を解消するため、回路の高品質化および回路設計の作業効率の容易化を図ることができるクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかるクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置は、クロストークの解析対象回路の回路情報の入力を受け付け、入力された回路情報に基づいて、解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、ビクティム配線と解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、ビクティム配線と接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定し、特定された配線およびリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成することを特徴とする。

この発明によれば、ビクティム配線の周辺の等価回路を正確に再現することにより、クロストークの影響を正確に再現することができる。

また、上記発明において、ビクティム配線から所定の領域内にシールド配線があるか否かを判断し、判断された判断結果に基づいて、クロストーク解析モデルを生成することとしてもよい。

この発明によれば、ビクティム配線の周辺の回路構成に応じて、ＶＤＥリターン電流経路およびＶＳＳリターン電流経路をモデル化したクロストーク解析モデル、あるいはＶＤＥリターン電流経路を考慮せずにＶＳＳリターン電流経路をモデル化したクロストーク解析モデルのいずれか一方を選択することができる。

また、上記発明において、シールド配線が存在すると判断された場合、クロストーク解析モデルを生成することとしてもよい。

また、上記発明において、シールド配線が存在しないと判断された場合、アグレッサ配線、ビクティム配線、およびＶＳＳリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成することとしてよい。

この発明によれば、ＶＤＥリターン電流経路をモデル化しないため、クロストーク解析モデルの生成時間とクロストークの解析時間を低減することができる。

また、上記発明において、生成されたクロストーク解析モデルを用いて、解析対象回路のクロストークに関するシミュレーションを実行し、実行された実行結果を出力することとしてもよい。

この発明によれば、ビクティム配線に生じるクロストークの影響を確認することができる。

また、上記発明において、実行された実行結果に基づいて、ビクティム配線に関する信号波形の変動量を算出し、算出された算出結果に基づいて、ビクティム配線に生じるクロストークによる波形品質劣化量を決定することとしてもよい。

この発明によれば、クロストークによる波形品質劣化量を精度よく解析することができる。

また、上記発明において、実行された実行結果に基づいて、ビクティム配線に関する信号波形の遅延時間を算出し、算出された算出結果に基づいて、ビクティム配線に生じるクロストークによる遅延変動量を決定することとしてもよい。

この発明によれば、クロストークによる遅延変動量を精度よく解析することができる。

本発明にかかるクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置によれば、回路の高品質化および回路設計の作業効率の容易化を図ることができるという効果を奏する。

以下に添付図面を参照して、この発明にかかるクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置の好適な実施の形態を詳細に説明する。

（クロストーク解析装置のハードウェア構成）
まず、この発明の実施の形態にかかるクロストーク解析装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかるクロストーク解析装置のハードウェア構成を示すブロック図である。

図１において、クロストーク解析装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。

ここで、ＣＰＵ１０１は、クロストーク解析装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。

ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータをクロストーク解析装置に読み取らせたりする。

また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ
−ＲＷ）、ＭＯ、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。

Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。

キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

スキャナ１１２は、画像を光学的に読み取り、クロストーク解析装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。

つぎに、この発明のクロストーク解析装置によって生成されるクロストーク解析モデルについて説明する。図２は、この発明に実施の形態にかかるクロストーク解析モデルについて示す説明図である。図２において、クロストーク解析モデル２００は、ダイモデル２０１と、パッケージモデル２０２と、プリント基板モデル２０３と、レシーバモデル２０４とにより構成されている。

ダイモデル２０１は、ビクティム信号が入力されるドライバＩＯ回路２１０（以下、「ビクティムドライバ」という）とアグレッサ信号が入力されるドライバＩＯ回路２１１（以下「アグレッサドライバ」という）と、高電位電源（以下、「ＶＤＥ電源」という）、接地電源（以下、「ＶＳＳ電源」という）をモデル化している。

また、パッケージモデル２０２とプリント基板モデル２０３は、ＶＤＥリターン電流経路、ビクティム配線、アグレッサ配線、ＶＳＳリターン電流経路をモデル化している。ここで、ＶＤＥリターン電流経路とは、ビクティム配線と解析対象回路２００のＶＤＥ電源を通るリターン電流経路である。

また、ＶＳＳリターン電流経路とは、ビクティム配線と解析対象回路２００のＶＳＳ電源を通るリターン電流の経路である。パッケージモデル２０１とプリント基板モデル２０３の詳細については後述する。レシーバモデル２０４では、レシーバを容量Ｃ₁〜Ｃ₄によりモデル化している。

つぎに、パッケージモデルとプリント基板モデルの等価回路について説明する。図３は、パッケージモデルとプリント基板モデルについて示す説明図である。図３において、ビクティム配線、アグレッサ配線、ＶＳＳリターン電流経路、ＶＤＥリターン電流経路は、それぞれ抵抗Ｒ_ij、容量Ｃ_ij、インダクタンスＬ_ij（ｉ＝１〜４、ｊ＝１〜４）とによりモデル化されている。

ここで、ｉ＝ｊ場合は、モデル化された各配線あるいは各電流経路の抵抗、容量、インダクタンスである。具体的には、たとえば、Ｌ₁₁は、ビクティム配線の自己インダクタンスである。また、ｉ≠ｊの場合には、各配線間の相互抵抗、相互容量、相互インダクタンスである。具体的には、たとえば、Ｃ₁₃は、ビクティム配線とＶＳＳリターン電流経路との相互容量である。また、図３では、図示を省略しているが、各配線間の相互抵抗もモデル化されている。

（クロストーク解析装置の機能的構成）
つぎに、この発明の実施の形態にかかるクロストーク解析装置の機能的構成について説明する。図４は、この発明の実施の形態にかかるクロストーク解析装置の機能的構成を示す説明図である。図４において、クロストーク解析装置４００は、入力部４０１と、特定部４０２と、判断部４０３と、生成部４０４と、実行部４０５と、算出部４０６と、決定部４０７と、出力部４０８と、により構成されている。また、実行部４０５と、算出部４０６と、決定部４０７とにより、解析部４０９を構成する。

入力部４０１は、解析対象回路の回路情報４１０の入力を受け付ける。回路情報４１０は、具体的には、たとえば、トランジスタを含むネットリストである。回路情報４１０には、ダイ（パッケージに収められているチップ）、パッケージ、プリント基板に関する接続情報が記述されている。入力された回路情報４１０は、特定部４０２に出力される。

特定部４０２は、入力部４０１によって入力された回路情報４１０に基づいて、解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、ビクティム配線と解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、ビクティム配線と接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定する。

判断部４０３は、ビクティム配線から所定の領域内にシールド配線があるか否かを判断する。図５は、シールド配線の判断手法について示す説明図である。図５において、ビクティム配線５０１の周囲には、アグレッサ配線５０２〜５０４と、シールド配線５０５が配置されている。

判断部４０３は、具体的には、たとえば、ビクティム配線５０１から当該ビクティム配線に垂直な方向のＸｍｍの範囲内にビクティム配線が配置されている場合に、所定の領域内にシールド配線５０５が存在すると判断する。より具体的には、ビクティム配線５０１と符号５０６ａおよび符号５０６ｂとの間にシールド配線５０５が存在する場合に、所定の領域内にシールド配線５０５が存在すると判断する。

図４の説明に戻り、生成部４０４は、特定部４０２によって特定された配線およびリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成する。具体的には、たとえば、クロストーク解析モデルを構成する各モデル（図１、図２参照）を生成し、これらのモデルを接続することにより、クロストーク解析モデルを生成する。以下では、クロストーク解析モデルを構成する各モデルの生成手法について説明する。

まず、ダイモデルの生成方法について説明する。ダイモデル２０１は、ビクティムドライバ、アグレッサドライバ、ＶＤＥ電源、ＶＳＳ電源をモデル化している。具体的には、たとえば、ビクティムドライバとアグレッサドライバの情報を回路情報４１０から抽出する。

そして、たとえば、回路ライブラリからビクティムドライバとアグレッサドライバのモデルを選択することによりモデル化する。ビクティムドライバとアグレッサドライバのモデル化には、トランジスタを含むネットリストを用いている。また、ビクティムドライバとアグレッサドライバのモデルが選択されると、クロストークの解析に用いられる入力信号が生成される。この入力信号については、後述する。

つぎに、パッケージモデルの生成手法について説明する。パッケージモデルは、アグレッサ配線と、ビクティム配線と、ＶＳＳリターン電流経路と、ＶＤＥリターン電流経路とを、抵抗Ｒ_ij、対地容量Ｃ_ij、インダクタンスＬ_ijによりモデル化する。

具体的には、たとえば、回路情報４１０からパッケージに関するビクティム配線、アグレッサ配線、ＶＤＥ電源プレーン、接地電源プレーンの回路情報４１０を抽出する。ここで、抽出された回路情報４１０から得られる断面形状について説明する。

図６は、パッケージの断面形状について示す説明図である。図６において、パッケージ６００は、ビクティム配線６０１と、アグレッサ配線６０２と、ＶＤＥプレーン６０３と、ＶＳＳプレーン６０４とにより構成されている。

抵抗Ｒ_ij、容量Ｃ_ij、インダクタンスＬ_ijのパラメータは、このパッケージ６００の断面構造に対して、たとえば、電磁界解析ソルバを用いて算出する。算出された抵抗Ｒ_ij、容量Ｃ_ij、インダクタンスＬｉｊを式（１）、式（２）、式（３）に示す。

各回路素子のパラメータは、式（１）、式（２）、式（３）に示されるように、それぞれＲ_Matrix、Ｌ_Matrix、Ｃ_Matrixとして算出される。そして、算出した各パラメータを各回路素子（Ｒ_ij、Ｃ_ij、Ｌ_ij）に割り当てることにより、パッケージモデルが生成される。プリント基板モデルの生成手法については、パッケージモデルの生成手法と同様のため、説明を省略する。

つぎに、レシーバモデルの生成手法について説明する。レシーバモデルは、ビクティム配線のレシーバと、アグレッサ配線のレシーバとを容量（コンデンサ）によりモデル化する。具体的には、たとえば、回路情報４１０からビクティム配線のレシーバとアグレッサ配線のレシーバとの情報を抽出する。そして、抽出された各レシーバの容量を算出する。そして、算出された容量をそれぞれのコンデンサに割り当てることにより、レシーバモデルが生成される。

また、生成部４０４は、判断部４０３によってシールド配線が存在しないと判断された場合、アグレッサ配線、ビクティム配線、およびＶＳＳリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成する。具体的には、たとえば、回路情報４１０からアグレッサ配線、ビクティム配線、およびＶＳＳリターン電流配線の情報を抽出し、抽出した情報からクロストーク生成モデルを生成する。クロストークモデル生成手法については、上述した説明と同様のため、説明を省略する。

実行部４０５は、生成部４０４によって生成されたクロストーク解析モデル２００を用いて、解析対象回路のクロストークに関するシミュレーションを実行する。図７は、クロストークのシミュレーション手法について示す説明図である。なお、図面では、一部を抜粋して表示している。図７において、クロストーク解析モデルは、ビクティムドライバ７０１と、４つのアグレッサドライバ７０２〜７０５を有している。

これらのビクティムドライバ７０１と各アグレッサドライバ７０２〜７０５に、クロストーク解析用の信号を入力する。そして、ビクティム配線７０１からレシーバ入力端子７２０に入力される信号波形を検出する。

また、本発明のクロストーク解析装置を用いておこなわれるシミュレーションには、波形品質劣化量を算出する際におこなわれるシミュレーションと、遅延変動量の算出の際におこなわれるシミュレーションがある。波形品質劣化量と遅延変動量の詳細については、後述する。以下では、上述した波形品質劣化量と遅延変動量の算出の際におこなわれるシミュレーションについて説明する。

まず、波形品質劣化量を算出する際のシミュレーションについて説明する。波形品質劣化量を算出する際のシミュレーションでは、ビクティムドライバ７０１とアグレッサドライバ７０２〜７０５に、以下に示す４つパターンの入力信号が入力される。図８は、波形品質劣化量のシミュレーションをおこなう際に入力される入力信号を示すテーブルである。

テーブル８００において、「Ｈｉｇｈ」とは、電圧レベルが一定のＨｉｇｈレベル信号である。また、「Ｌｏｗ」とは、電圧レベルが一定のＬｏｗレベル信号である。また、「遷移」とは、Ｌｏｗレベル（Ｈｉｇｈレベル）からＨｉｇｈレベル（Ｌｏｗレベル）に遷移する信号である。

パターン１は、Ｈｉｇｈレベル信号のクロストークが発生していない状態（以下、「理想状態」という）の電圧レベルを算出する入力信号である。パターン２は、Ｌｏｗレベル信号の理想状態の電圧レベルを算出する入力信号である。パターン３は、Ｈｉｇｈレベルのクロストークを算出する入力信号である。パターン４は、Ｌｏｗレベルのクロストークを算出する入力信号である。

つぎに、遅延変動量のシミュレーションをおこなう際に用いられる入力信号について説明する。図９は、遅延変動量のシミュレーションをおこなう際に入力される入力信号について示すテーブルである。テーブル９００において、「Ｌｏｗレベル→Ｈｉｇｈレベル」とは、ＬｏｗレベルからＨｉｇｈレベルに遷移する入力信号（以下、「立ち上がり信号」という）である。また、「Ｈｉｇｈレベル→Ｌｏｗレベル」とは、ＨｉｇｈレベルからＬｏｗレベルに遷移する入力信号（以下、「立ち下がり信号」という）である。

また、パターン１は、立ち上がりの理想状態の遅延時間を算出する入力信号である。パターン２は、立ち下がりの理想状態の遅延時間を算出する入力信号である。パターン３は、立ち上がりの遅延変動量を算出する入力信号である。パターン４は、立ち下がりの遅延変動量を算出する入力信号である。

また、上述した、パターン３およびパターン４のアグレッサドライバに入力される信号波形は、ビクティムドライバに入力される信号波形に対して遷移するタイミングをずらして入力される。ここで、パターン３とパターン４のアグレッサに入力される信号について示す。

図１０は、ビクティムドライバとアグレッサドライバに入力される信号波形について示す説明図である。図１０では、パターン３の入力信号（立ち上がり信号波形）について示している。波形１００１は、ビクティムドライバに入力される信号波形であり、波形１００２〜１００７は、アグレッサドライバに入力される信号波形である。図１０において、波形１００２〜１００７は、波形１００１に対して、遷移タイミングをずらして入力される。

図４の説明に戻り、算出部４０６は、実行部４０５によって実行された実行結果に基づいて、ビクティム配線に関する信号波形の変動量を算出する。具体的には、たとえば、レシーバの入力端子に入力される信号波形と、理想状態において得られる信号波形（期待値）とから信号波形の変動量を算出する。

ここで、信号波形の変動量について説明する。図１１は、信号波形の変動量について示す説明図である。信号波形の変動量は、Ｈｉｇｈレベル信号の信号波形の変動量（図１１（ａ））と、Ｌｏｗレベル信号の信号波形の変動量（図１１（ｂ））とをそれぞれ算出する。以下では、Ｈｉｇｈレベル信号の信号波形の変動量の算出手法について説明する。

図１１において、破線によって示される波形１１０１は、実行部４０５によってシミュレーションした結果得られる信号波形である。また、実線によって示される波形１１０２は、理想状態において得られる信号波形である。信号波形の変動量とは、ある時刻における波形１１０１と波形１１０２の差分の絶対値である。

図４の説明に戻り、決定部４０７は、算出部４０６によって算出された算出結果に基づいて、ビクティム配線に生じるクロストークによる波形品質劣化量を決定する。ここで、波形品質劣化量とは、図１１に示した、波形１１０１の最大値と波形１１０２の差分、および波形１１０１の最小値と波形１１０２の差分である。

具体的には、図１１に示す矢印１１０３と矢印１１０４値の大きさである。図１１（ａ）および図１１（ｂ）に示すように、Ｈｉｇｈレベル信号の±ΔＶおよびＬｏｗレベル信号の±ΔＶがそれぞれ波形品質劣化量である。

決定部４０７は、算出部４０６によって算出された算出結果から、波形１１０１の最大値、および最小値を特定する。そして、特定した最大値とＨｉｇｈレベル信号の差分、最小値とＨｉｇｈレベル信号の差分をそれぞれ算出し、波形品質劣化量を決定する。

図４の説明に戻り、算出部４０６は、実行部４０５によって実行された実行結果に基づいて、ビクティム配線に関する信号波形の遅延時間を算出する。具体的には、たとえば、立ち上がり信号と立ち下がり信号の理想状態の遅延時間とを算出する。そして、理想状態の信号波形とレシーバの入力端子に入力される信号波形とからレシーバの入力端子に入力される信号波形の遅延時間を算出する。遅延時間は、立ち上がり信号波形の遅延時間と立ち下がり信号波形の遅延時間がそれぞれ算出される。

図１０に示したように、遅延変動量のシミュレーションでは、アグレッサドライバには、ビクティム信号に対して遷移タイミングをずらした複数の信号波形が入力される。これにより、レシーバの入力端子には、遅延が変動した複数の信号波形が入力される。算出部４０６は、これらの信号波形の遅延時間を算出する。

また、決定部４０７は、算出部４０６によって算出された算出結果に基づいて、ビクティム配線に生じるクロストークによる遅延変動量を決定する。ここで、遅延変動量について説明する。図１２は、クロストークによる遅延変動量について示す説明図である。図１２に示すように、遅延変動量は、立ち上がり信号波形の変動量（図１２（ａ））と、立ち下がり信号波形の変動量（図１２（ｂ））とをそれぞれ算出する。以下では、立ち上がり信号波形の変動量について説明する。

図１２（ａ）において、波形１２０１は、ビクティムドライバに入力される立ち上がり信号波形である。また、波形１２０２は、理想状態においてレシーバの入力端子に入力される立ち上がり信号波形である。また、破線によって示される波形１２０３および１２０４は、それぞれ実行部４０５によってシミュレーションした結果得られる波形である。ここでは、算出部４０６によって算出された遅延時間のうち、遅延時間が最小（波形１２０３）、および最大（波形１２０４）を図示している。

遅延変動量は、まず、算出部４０６によって算出された立ち上がり信号波形および立ち下がり信号波形の遅延時間の最大値および最小値を特定する。具体的には、たとえば、図１２（ａ）および（ｂ）において、遅延時間の最大値は、＋ΔＤ１および＋ΔＤ２である。そして、＋Ｄ１と＋Ｄ２のうち遅延時間の大きい値を遅延変動量と決定する。また、遅延時間の最小値は、−ΔＤ１および−ΔＤ２である。そして、−ΔＤ１と−ΔＤ２のうち遅延時間の小さい値を遅延変動量（最悪値）と決定する。

出力部４０８は、実行部４０５によって実行された実行結果を出力する。具体的には、たとえば、図１１に示した波形品質劣化量あるいは図１２に示した遅延変動量を表示画面に表示する。また、出力部４０８は、決定部４０７によって決定された決定結果を出力する。具体的には、たとえば、決定された信号波形劣化量と遅延変動量を表示装置に表示する。

なお、上述した入力部４０１、特定部４０２、判断部４０３、生成部４０４、実行部４０５、算出部４０６、決定部４０７、および出力部４０８は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７などに記録されたプログラムを、ＣＰＵ１０１が実行することによってその機能を実現する。

（クロストーク解析装置の解析処理手順）
つぎに、この発明の実施の形態にかかるクロストーク解析装置の解析処理手順について説明する。図１３は、この発明の実施の形態にかかるクロストーク解析装置の解析処理手順の一例について示すフローチャートである。

図１３のフローチャートにおいて、まず、入力部４０１により、回路情報４１０の入力を受け付けたか否かを判断する（ステップＳ１３０１）。そして、受け付けるのを待って、受け付けた場合（ステップＳ１３０１：Ｙｅｓ）、特定部４０２により、アグレッサ配線およびビクティム配線（各配線）とＶＳＳリターン電流およびＶＤＥリターン電流経路（各電流経路）特定する（ステップＳ１３０２）。

そして、生成部４０４により、ダイモデル生成処理を実行する（ステップＳ１３０３）。つぎに、パッケージモデル生成処理を実行する（ステップＳ１３０４）。続いて、プリント基板モデル生成処理を実行する（ステップＳ１３０５）。つぎに、レシーバモデル生成処理を実行する（ステップＳ１３０６）。そして、クロストーク解析処理を実行する（ステップＳ１３０７）。そして、出力部４０８により、クロストーク解析結果を出力する（ステップＳ１３０８）。これにより、一連の処理を終了する。

つぎに、上述したダイモデル生成処理について説明する。図１４は、ダイモデル生成処理手順の一例について示すフローチャートである。図１４において、まず、回路情報４１０からドライバ情報を抽出する（ステップＳ１４０１）。つぎに、抽出したドライバ情報を参照し、ビクティムドライバを選択する（ステップＳ１４０２）。

そして、アグレッサドライバを選択する（ステップＳ１４０３）。続いて、ビクティムドライバ、アグレッサドライバにそれぞれ入力する入力信号を生成する（ステップＳ１４０４）。そして、ステップＳ１３０４に移行する。これにより、一連の処理を終了する。

つぎに、上述したパッケージモデル生成処理手順について説明する。図１５は、パッケージモデル生成処理手順の一例について示すフローチャートである。パッケージモデル生成処理は、まず、判断部４０３により、所定の領域内にシールド配線が存在するか否かを判断する（ステップＳ１５０１）。

所定の領域内にシールド配線が存在すると判断された場合（ステップＳ１５０１：Ｙｅｓ）、アグレッサ配線およびビクティム配線（各配線）とＶＳＳリターン電流経路およびＶＤＥリターン電流経路（各電流経路）の回路情報４１０を抽出する（ステップＳ１５０２）。一方、所定の領域内にシールド配線が存在しないと判断された場合（ステップＳ１５０１：Ｎｏ）、アグレッサ配線およびビクティム配線（各配線）とＶＳＳリターン電流経路の回路情報４１０を抽出する（ステップＳ１５０３）。

つぎに、ステップＳ１５０２あるいはステップＳ１５０３において抽出した情報に基づいて、Ｌ_Matrixを抽出する（ステップＳ１５０４）。続いて、Ｒ_Matrixを抽出する（ステップＳ１５０５）。つぎに、Ｃ_Matrixを抽出する（ステップＳ１５０６）。そして、ステップＳ１５０４〜Ｓ１５０６において、抽出した値を各回路素子に割り当てることにより、パッケージモデルを生成する（ステップＳ１５０７）。そして、ステップＳ１３０５へ移行する。これにより、一連の処理を終了する。

なお、上述したステップＳ１５０４〜Ｓ１５０６の処理は、各処理手順が入れ替わっていてもよく、また、同時におこなうこととしてもよい。

つぎに、上述したプリント基板モデル生成処理手順について説明する。図１６は、プリント基板モデル生成処理手順の一例について示すフローチャートである。プリント基板モデル生成処理は、まず、判断部４０３により、所定の領域内にシールド配線が存在するか否かを判断する（ステップＳ１６０１）。

所定の領域内にシールド配線が存在すると判断された場合（ステップＳ１６０１：Ｙｅｓ）、アグレッサ配線およびビクティム配線（各配線）とＶＳＳリターン電流経路およびＶＤＥリターン電流経路（各電流経路）の回路情報４１０を抽出する（ステップＳ１６０２）。一方、所定の領域内にシールド配線が存在しないと判断された場合（ステップＳ１６０１：Ｎｏ）、アグレッサ配線およびビクティム配線（各配線）とＶＳＳリターン電流経路の回路情報４１０を抽出する（ステップＳ１６０３）。

つぎに、ステップＳ１６０２あるいはステップＳ１６０３において抽出した情報に基づいて、Ｌ_Matrixを抽出する（ステップＳ１６０４）。続いて、Ｒ_Matrixを抽出する（ステップＳ１６０５）。つぎに、Ｃ_Matrixを抽出する（ステップＳ１６０６）。そして、ステップＳ１６０４〜Ｓ１６０６において、抽出した値を各回路素子に割り当てることにより、プリント基板モデルを生成する（ステップＳ１６０７）。そして、ステップＳ１３０６へ移行する。これにより、一連の処理を終了する。

なお、上述したステップＳ１６０４〜Ｓ１６０６の処理は、各処理手順が入れ替わっていてもよく、また、同時におこなうこととしてもよい。

つぎに、上述したレシーバモデル生成処理について説明する。図１７は、レシーバモデル生成処理手順の一例について示すフローチャートである。図１７のフローチャートにおいて、まず、レシーバ情報を抽出する（ステップＳ１７０１）。そして、抽出されたレシーバの入力情報からレシーバの入力容量を算出する（ステップＳ１７０２）。つぎに、算出されたレシーバの容量を割り当てることにより、レシーバモデルを生成する（ステップＳ１７０３）。そして、ステップＳ１３０７に移行する。これにより、一連の処理を終了する。

つぎに、上述したクロストーク解析処理手順について説明する。図１８は、クロストーク解析処理手順の一例について示すフローチャートである。図１８のフローチャートにおいて、波形品質劣化量を解析するか否かを判断する（ステップＳ１８０１）。波形品質劣化量を解析すると判断された場合（ステップＳ１８０１：Ｙｅｓ）、ｉ＝１とする（ステップＳ１８０２）。ここでｉとは、図８に示した入力信号のパターンである。

つぎに、ビクティム配線とアグレッサ配線にパターンｉの信号パターンを入力する（ステップＳ１８０３）。そして、クロストークをシミュレーションする（ステップＳ１８０４）。つぎに、ｉは最大値か否かを判断する（ステップＳ１８０５）。ｉが最大値でない場合（ステップＳ１８０５：Ｎｏ）、ｉをインクリメントして（ステップＳ１８０６）、ステップＳ１８０３に戻る。

一方、ｉが最大値の場合（ステップＳ１８０５：Ｙｅｓ）、シミュレーション結果から理想状態の電圧レベルを抽出する（ステップＳ１８０７）。ステップＳ１８０７では、ＨｉｇｈレベルおよびＬｏｗレベルの理想状態の電圧レベルを抽出する。

つぎに、クロストークのシミュレーション結果と抽出された電圧レベルから信号波形の変動量を算出する（ステップＳ１８０８）。そして、波形品質劣化量を決定する（ステップＳ１８０９）。そして、ステップＳ１３０８へ移行する。

また、ステップＳ１８０１において、波形品質劣化量を解析しない場合（ステップＳ１８０１：Ｎｏ）、ｊ＝１とする（ステップＳ１８１０）。ここで、ｊとは、図９に示した入力信号のパターンである。つぎに、パターンｊの信号パターンを入力する（ステップＳ１８１３）。そして、クロストークをシミュレーションする（ステップＳ１８１２）。

つぎに、ｊは最大値か否かを判断する（ステップＳ１８１３）。ｊが最大値でない場合（ステップＳ１８１３：Ｎｏ）、ｊをインクリメントして（ステップＳ１８１４）、ステップＳ１８１１に戻る。一方、ｊが最大値の場合（ステップＳ１８１３：Ｙｅｓ）、シミュレーション結果から理想状態の遅延時間を抽出する（ステップＳ１８１５）。

そして、シミュレーション結果および理想状態の遅延時間からシミュレーション後の遅延時間の最大値と最小値を算出する（ステップＳ１８１６）。そして、遅延変動量を決定し（ステップＳ１８１７）、ステップＳ１３０８へ移行する。これにより、一連の処理を終了する。

以上説明したように、この実施の形態によれば、ビクティム配線周辺の等価回路を正確に再現することにより、クロストークの影響を正確に再現することができる。そのため、ビクティム配線に生じるクロストークを高精度に解析することができる。

また、ビクティム配線周辺の回路構成に応じて、ＶＤＥリターン電流経路およびＶＳＳリターン電流経路をモデル化したクロストーク解析モデル、あるいはＶＤＥリターン電流経路を考慮せずにＶＳＳリターン電流経路をモデル化したクロストーク解析モデルのいずれか一方を選択することができる。ビクティム配線の周辺にシールド配線が存在する場合には、ビクティム配線の周辺の等価回路を正確に再現することにより、クロストークの影響を正確に再現することができる。そのため、クロストークを精度よく解析することができる。

一方、ビクティム配線から所定の領域内にシールド配線が存在しない場合には、ＶＤＥリターン電流経路を考慮せずに、ＶＳＳリターン電流経路をモデル化することができる。そのため、クロストーク解析モデルの生成時間とクロストークの解析時間を低減することができる。

また、ＶＳＳリターン電流経路の他にＶＤＥリターン電流経路をモデル化することにより、クロストークによる波形品質劣化量および波形品質劣化量を精度よく解析することができる。

以上説明したように、クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置によれば、回路の高品質化および回路設計の作業効率の容易化を図ることができる。

なお、本実施の形態で説明したクロストーク解析方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、このプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。

（付記１）解析対象回路の回路情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定させる特定工程と、
前記特定工程によって特定された配線およびリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成させる生成工程と、
をコンピュータに実行させることを特徴とするクロストーク解析プログラム。

（付記２）さらに、前記ビクティム配線から所定の領域内にシールド配線があるか否かを判断させる判断工程をコンピュータに実行させ、
前記生成工程は、
前記判断工程によって判断された判断結果に基づいて、前記クロストーク解析モデルを生成させることを特徴とする付記１に記載のクロストーク解析プログラム。

（付記３）前記生成工程は、
前記判断工程によって前記シールド配線が存在すると判断された場合、前記クロストーク解析モデルを生成させることをコンピュータに実行させることを特徴とする付記１または２に記載のクロストーク解析プログラム。

（付記４）前記生成工程は、
前記判断工程によって前記シールド配線が存在しないと判断された場合、前記アグレッサ配線、ビクティム配線、およびＶＳＳリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成させることを特徴とする付記１または２に記載のクロストーク解析プログラム。

（付記５）さらに、前記生成工程によって生成されたクロストーク解析モデルを用いて、前記解析対象回路のクロストークに関するシミュレーションを実行させる実行工程と、
前記実行工程によって実行された実行結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする付記１〜４のいずれか一つに記載のクロストーク解析プログラム。

（付記６）さらに、前記実行工程によって実行された実行結果に基づいて、前記ビクティム配線に関する信号波形の変動量を算出させる波形変動量算出工程と、
前記波形変動量算出工程によって算出された算出結果に基づいて、前記ビクティム配線に生じるクロストークによる波形品質劣化量を決定させる波形品質劣化量決定工程と、を前記コンピュータに実行させ、
前記出力工程は、
前記波形品質劣化量決定工程によって決定された決定結果を出力させることをコンピュータに実行させることを特徴とする付記５に記載のクロストーク解析プログラム。

（付記７）さらに、前記実行工程によって実行された実行結果に基づいて、前記ビクティム配線に関する信号波形の遅延時間を算出させる遅延時間算出工程と、
前記遅延時間算出工程によって算出された算出結果に基づいて、前記ビクティム配線に生じるクロストークによる遅延変動量を決定させる遅延変動量決定工程と、を前記コンピュータに実行させ、
前記出力工程は、
前記遅延変動量決定工程によって決定された決定結果を出力させることを特徴とする付記５に記載のクロストーク解析プログラム。

（付記８）付記１〜７のいずれか一つに記載のクロストーク解析プログラムを記録したコンピュータに読み取り可能な記録媒体。

（付記９）解析対象回路の回路情報の入力を受け付ける入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定する特定工程と、
前記特定工程によって特定された配線およびリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成する生成工程と、
を含むことを特徴とするクロストーク解析方法。

（付記１０）解析対象回路の回路情報の入力を受け付ける入力手段と、
前記入力手段によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定する特定手段と、
前記特定手段によって特定された配線およびリターン電流経路からなる等価回路に関するクロストーク解析モデルを生成する生成手段と、
を備えることを特徴とするクロストーク解析装置。

以上のように、本発明にかかるクロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置は、ＬＳＩ設計、パッケージ設計、プリント基板設計に有用であり、特に、ＣＡＤを用いたレイアウト設計に適している。

この発明の実施の形態にかかるクロストーク解析装置のハードウェア構成を示すブロック図である。この発明に実施の形態にかかるクロストーク解析モデルについて示す説明図である。パッケージモデルとプリント基板モデルについて示す説明図である。この発明の実施の形態にかかるクロストーク解析装置の機能的構成を示す説明図である。シールド配線の判断手法について示す説明図である。パッケージの断面形状について示す説明図である。クロストークのシミュレーション手法について示す説明図である。波形品質劣化量のシミュレーションをおこなう際に入力される入力信号を示すテーブルである。遅延変動量のシミュレーションをおこなう際に入力される入力信号について示すテーブルである。ビクティムドライバとアグレッサドライバに入力される信号波形について示す説明図である。信号波形の変動量について示す説明図である。クロストークによる遅延変動量について示す説明図である。この発明の実施の形態にかかるクロストーク解析装置の解析処理手順の一例について示すフローチャートである。ダイモデル生成処理手順の一例について示すフローチャートである。パッケージモデル生成処理手順の一例について示すフローチャートである。プリント基板モデル生成処理手順の一例について示すフローチャートである。レシーバモデル生成処理手順の一例について示すフローチャートである。クロストーク解析処理手順の一例について示すフローチャートである。従来のクロストーク解析モデルについて示す説明図である。リターン電流経路について示す説明図である。

符号の説明

２０１ダイモデル
２０２パッケージモデル
２０３プリント基板モデル
２０４レシーバモデル
４００クロストーク解析装置
４０１入力部
４０２特定部
４０３判断部
４０４生成部
４０５実行部
４０６算出部
４０７決定部
４０８出力部
４０９解析部

Claims

解析対象回路の回路情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定させる特定工程と、
前記ビクティム配線から所定の領域内にシールド配線があるか否かを判断させる判断工程と、
前記判断工程によって前記ビクティム配線から前記所定の領域内にシールド配線があると判断された場合、前記アグレッサ配線、前記ビクティム配線、前記ＶＳＳリターン電流経路、および前記ＶＤＥリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成させ、前記判断工程によって前記ビクティム配線から前記所定の領域内にシールド配線がないと判断された場合、前記アグレッサ配線、前記ビクティム配線、および前記ＶＳＳリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成させる生成工程と、
をコンピュータに実行させることを特徴とするクロストーク解析プログラム。
請求項１に記載のクロストーク解析プログラムを記録したコンピュータに読み取り可能な記録媒体。
入力手段、特定手段、判断手段、および生成手段を有するコンピュータが、
前記入力手段により、解析対象回路の回路情報の入力を受け付ける入力工程と、
前記特定手段により、前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定する特定工程と、
前記判断手段により、前記ビクティム配線から所定の領域内にシールド配線があるか否かを判断する判断工程と、
前記生成手段により、前記判断工程によって前記ビクティム配線から前記所定の領域内にシールド配線があると判断された場合、前記アグレッサ配線、前記ビクティム配線、前記ＶＳＳリターン電流経路、および前記ＶＤＥリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成し、前記判断工程によって前記ビクティム配線から前記所定の領域内にシールド配線がないと判断された場合、前記アグレッサ配線、前記ビクティム配線、および前記ＶＳＳリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成する生成工程と、
を実行することを特徴とするクロストーク解析方法。
解析対象回路の回路情報の入力を受け付ける入力手段と、
前記入力手段によって入力された回路情報に基づいて、前記解析対象回路内の任意のアグレッサ配線と、当該アグレッサ配線により影響を受けるビクティム配線と、前記ビクティム配線と前記解析対象回路の接地電源とを通るＶＳＳリターン電流経路と、前記ビクティム配線と前記接地電源よりも電位の高い高電位電源とを通るＶＤＥリターン電流経路と、を特定する特定手段と、
前記ビクティム配線から所定の領域内にシールド配線があるか否かを判断する判断手段と、
前記判断手段によって前記ビクティム配線から前記所定の領域内にシールド配線があると判断された場合、前記アグレッサ配線、前記ビクティム配線、前記ＶＳＳリターン電流経路、および前記ＶＤＥリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成し、前記判断手段によって前記ビクティム配線から前記所定の領域内にシールド配線がないと判断された場合、前記アグレッサ配線、前記ビクティム配線、および前記ＶＳＳリターン電流経路を含む等価回路に関するクロストーク解析モデルを生成する生成手段と、
を備えることを特徴とするクロストーク解析装置。