JP2005190495A - Lsiの設計支援方法 - Google Patents
Lsiの設計支援方法 Download PDFInfo
- Publication number
- JP2005190495A JP2005190495A JP2005036105A JP2005036105A JP2005190495A JP 2005190495 A JP2005190495 A JP 2005190495A JP 2005036105 A JP2005036105 A JP 2005036105A JP 2005036105 A JP2005036105 A JP 2005036105A JP 2005190495 A JP2005190495 A JP 2005190495A
- Authority
- JP
- Japan
- Prior art keywords
- information
- current
- power supply
- analysis
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/80—Technologies aiming to reduce greenhouse gasses emissions common to all road transportation technologies
- Y02T10/82—Elements for improving aerodynamics
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】
解析処理のなされたLSIに対し、EMI発生個所の特定を可能にし、効率的な対策を行う。
【解決手段】
シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスの駆動能力を下げるように調整する工程とを含むことを特徴とする。また解析された不要輻射を最適化するに際しては、最適化の必要な個所を抽出し、必要な箇所に必要量だけ対策を行なうべく、例えばデカップリング容量の生成面積を増やす対策をとるようにしたことを特徴とする。また、ブロックの縦横比すなわちアスペクト比を代えたり、ブロック位置を変えたり、セルラインを変更したりすることにより、最も効果高い挿入位置にデカップリング容量を容易に生成するようにしたことを特徴とする。
【選択図】 図1
解析処理のなされたLSIに対し、EMI発生個所の特定を可能にし、効率的な対策を行う。
【解決手段】
シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスの駆動能力を下げるように調整する工程とを含むことを特徴とする。また解析された不要輻射を最適化するに際しては、最適化の必要な個所を抽出し、必要な箇所に必要量だけ対策を行なうべく、例えばデカップリング容量の生成面積を増やす対策をとるようにしたことを特徴とする。また、ブロックの縦横比すなわちアスペクト比を代えたり、ブロック位置を変えたり、セルラインを変更したりすることにより、最も効果高い挿入位置にデカップリング容量を容易に生成するようにしたことを特徴とする。
【選択図】 図1
Description
本発明は、LSIの設計支援方法にかかり、特に、大規模でかつ高速駆動のLSI(大規模半導体集積回路)に対して高速かつ高精度のシミュレーションを行い、電磁輻射による不要輻射(EMI:Electromagnetic Interference)を最適化するようにLSIの設計を支援する方法に関する。
LSIは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、LSIパッケージとしてのノイズ抑制が強く要請されている。
このような状況下、各製品においてLSIはキーデバイスとして位置付けられおり、製品の競争力確保のために、LSIの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはLSI設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のLSIの場合には、その瞬間電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
本発明は、LSIの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるEMI評価が可能なシミュレーション手法に関するものである。
LSIが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。LSIからの直接的な放射ノイズとしてLSIの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、LSIの動作周波数向上に伴い、LSIから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはLSI内部の放射ノイズは問題になるレベルではない。
LSIが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。LSIからの直接的な放射ノイズとしてLSIの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、LSIの動作周波数向上に伴い、LSIから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはLSI内部の放射ノイズは問題になるレベルではない。
これに対して、伝導のノイズは、LSI内のワイヤ、リードフレーム、パッケージやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはLSI内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
LSIからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。そしてこの電源に加え、パッケージあるいは測定系も問題となることが多い。
例えば、近年LSIにおけるEMIノイズが重要な問題となってきたため、IEC(国際電気標準委員会)においてLSIのEMIノイズの実測方法の標準化がなされようとしており、マグネチックプローブ法やVDE法といった解析方法が提案されている。
これにより、LSIベンダは同一の土俵に乗り、顧客に自社のLSIのEMIノイズ性能をアピールすることができ、また顧客もEMIノイズの観点での絶対的なLSIの比較が出来るようになる。また、この標準実測方法が普及すれば、おのずとLSIのEMIノイズ基準が確定していくものと思われる。
しかしながら、従来は測定系(測定装置および測定するためのプリント基板)の考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来なかった。
また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、LSI内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
例えば、近年LSIにおけるEMIノイズが重要な問題となってきたため、IEC(国際電気標準委員会)においてLSIのEMIノイズの実測方法の標準化がなされようとしており、マグネチックプローブ法やVDE法といった解析方法が提案されている。
これにより、LSIベンダは同一の土俵に乗り、顧客に自社のLSIのEMIノイズ性能をアピールすることができ、また顧客もEMIノイズの観点での絶対的なLSIの比較が出来るようになる。また、この標準実測方法が普及すれば、おのずとLSIのEMIノイズ基準が確定していくものと思われる。
しかしながら、従来は測定系(測定装置および測定するためのプリント基板)の考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来なかった。
また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、LSI内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
簡単なインバータ回路を用いてCMOS回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、CMOS回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなCMOS回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりLSI全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、LSIが大規模化することによってもLSI全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、LSIにおける不要輻射の評価として有効であると考えられる。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
図47は、トランジスタレベルの電流解析手法を用いた従来のEMI解析方法の処理フローを示したブロック図である。この方法では、解析対象となるLSIのレイアウト情報から、レイアウトパラメータ抽出(以下、LPEとする)処理4703を行い、スイッチレベルネットリストについて回路シミュレーション4706、電流源モデリング処理4708、電源配線LPE処理4710、過渡解析シミュレーション4712、FFT処理4714の各ステップを行うように構成されている。
以下、各ステップについて図47を参照しながら説明する。
ステップ4703ではEMI解析対象となる半導体集積回路のレイアウトデータ4701と、トランジスタ素子や各種配線寄生素子(抵抗、容量等)、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したLPEルール4702が入力され、そのLPEルール4702に基づきレイアウトデータ4701における各素子のパラメータを算出し、ネットリスト4704が生成される。尚、本ステップでは電源(及びグランド)配線の寄生素子については、抽出対象にしない。
ステップ4703ではEMI解析対象となる半導体集積回路のレイアウトデータ4701と、トランジスタ素子や各種配線寄生素子(抵抗、容量等)、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したLPEルール4702が入力され、そのLPEルール4702に基づきレイアウトデータ4701における各素子のパラメータを算出し、ネットリスト4704が生成される。尚、本ステップでは電源(及びグランド)配線の寄生素子については、抽出対象にしない。
ステップ4706では前記ステップ4703より生成されたネットリスト4704と解析対象回路において所望の論理的動作を再現させるためのテストパターン4705が入力され、内部回路の動作状態に応じて、負荷容量を充放電する充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報4707が生成される。尚、本ステップの最初の処理では電源(及びグランド)電位を変動の無い理想電位と仮定して処理を行う。
ステップ4708では前記ステップ4706より生成されたトランジスタ毎の電流波形情報4707が入力され、それぞれを以降のステップ4712で適用できる形式にモデリングし、電流源素子モデル情報4709が生成される。尚、以降のステップ4712の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
ステップ4710は前記ステップ4703に対して、抽出対象がEMI解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子(抵抗、デカップリング容量等)に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源(及びグランド)配線ネットリスト4711が生成される。
ステップ4712では前記ステップ4708より生成された電流源素子モデル情報4709と前記ステップ4710より生成された電源(及びグランド)配線ネットリスト4711とワイヤやリードフレームのインピーダンス(抵抗、容量、インダクタンス)4716が入力され、SPICEに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果4717が生成される。
この後、前記ステップ4706の再処理を行う。その際に、前記ステップ4706の最初の処理では電源(及びグランド)電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップ4712より生成された電源電圧降下結果4717が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報4707が再度生成される。同様に前記ステップ4708、4712の再処理が行われる。
この前記ステップ4706、4708、4712のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果4713が生成される。ステップ4714では前記ステップ4712より生成された電流波形結果4713が入力され、高速フーリエ変換(以下、FFTとする)を施すことにより、周波数スペクトラム解析を行なうことが可能となり、EMI解析結果4715を得ることが出来る。
この従来例では、LPE処理4703、電源配線LPE処理4710及び電流源モデリング処理4708の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはSPICEに代表される過渡解析シミュレータを使用するため、EMI解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化に伴い、近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なEMI解析方法の確立が望まれている。
また、チップの大規模化と素子数の増加により電源線のネットワークが大規模化しており、処理時間増大は不要輻射解析上大きな障害となりつつある。処理時間短縮のため、これら電源線の抵抗・容量に対するリダクション手段も提案もされているが、電源線が格子構造となるようなゲートアレイに限定される。
また、電源電流値をFFTすることでEMI解析したとしても、最終的には、FFT特性を設計者が判断するものとなっている。この手段では原因個所の特定に非常に時間がかかってしまうか、または不可能であり、また解析情報として、それを直接修正に反映させるものとしては、不充分であるという問題もある。
また、測定系についても、測定系自体の規模と素子によっては、処理時間増大を招き、不要輻射解析上無視し得ない問題となっている。
このように、従来のLSIの不要輻射解析方法は、電源及びグランドひいては測定系に抵抗、容量、インダクタンスによるデカップリングの考慮と高速処理の両立という観点、不要輻射解析結果の設計への迅速な反映という観点において十分とは言えないものであった。
このように、半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したEMI解析方法の確立が望まれており、種々の提案がなされている。このような状況の中で、解析された不要輻射情報にしたがって最適化対策としては、なかなか十分な技術が確立されておらず、種々の研究が重ねられている。
また、EMI解析したとしても、その主たる原因がどの回路にあるのかが不明であり、EMI改善のためにどの回路を修正することが有効であるのかが分からないという問題もある。
そこで、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供すべく、本発明者らは、周波数帯毎に、FFT解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む不要輻射解析方法を提案している(特2000−63783)。この方法では、デカップリング容量のFFT結果への影響を表現することができず、表現するとすれば、三角形の底辺を広げるしかないため、それでは正確に表現することができず、その効果を出すことができないという問題があった。
本発明は前記実情に鑑みてなされたもので、解析処理のなされたLSIに対し、EMI発生個所の特定を可能にし、効率的な対策を行うことを目的とする。
そこで本発明の方法では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出し、電源ノイズ対策が必要となる程度にノイズレベルの大きいブロック又はインスタンスを抽出する工程と、前記ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むことを特徴とする。
また発明の方法では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化し、モデル化された瞬間的な電流量から電流変化情報を算出する工程と、前記算出する工程によって算出された電流変化情報を周波数解析処理する工程とを含むLSIの設計支援方法において、前記周波数解析処理工程で得られた周波数情報を表示する表示工程を含むことを特徴とする。
また発明の方法では、前記表示工程で表示された情報から着目すべきブロックをハイライト表示する工程と、前記ブロックに対してLSIの電源電流の波形の最適化処理を行い、最適化処理後のLSIの電源電流の波形を解析する解析工程と、前記解析された情報を表示する工程とを含むものを含む。
また発明の方法では、前記最適化処理を処理履歴情報として記憶する工程と、必要に応じて処理履歴情報を表示する工程とを含むものを含む。
また発明の方法では、LSIの電源ノイズ解析結果に基き、電源ノイズの大きい箇所を判断する工程と、 前記判断する工程で電源ノイズが大きいと判断された箇所を表示する工程を含むことを特徴とする。
ものを含む。
ものを含む。
また発明の方法では、前記表示する工程が、2つ以上のFFT結果に基づき、その差分のうち電源ノイズの大きい箇所の差分を計算し表示する工程を含むものを含む。
また発明の方法では、前記表示する工程が2つのFFT結果を表示し、指定した任意形状部分の差分を色分けして表示する工程を含むものを含む。
また発明の方法では、前記判断する工程はノイズの大きさに従ってソートされた部分回路の情報に基づき、計算する工程を含むものを含む。
また発明の方法では、前記表示する工程は、回路図情報もしくはレイアウト情報に色分け、もしくは文字情報で表示する工程を含むものを含む。
また発明の方法では、前記ブロックに対してLSIの電源電流の波形の最適化を行い、最適化部分の電源電流情報を解析する解析工程と、前記解析された情報を表示する表示工程とを含むものを含む。
本発明では、シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスの駆動能力を下げるように調整する工程とを含むことを特徴とする。
かかる構成によれば、ノイズ量が多いインスタンスを選出し、当該インスタンスに対して信号タイミングに遅延が発生しない程度に駆動能力を下げるようにすれば、容易に作業性よく不要輻射の最適化を行うことが可能となる。なおここで遅延が発生しない程度に駆動能力を下げるとは、例えばLSIの出力にエラーが発生しない程度、すなわち、回路動作が通常に動作できる状態を維持しつつ駆動能力を下げることをいう。
本発明では、上記方法において、前記調整する工程は、さらに前記インスタンスを第1のインスタンスとし前記第1のインスタンスの出力信号配線に隣接して平行する出力信号配線を持つ第2のインスタンスが存在しここにクロストーク発生がある場合に、両インスタンスの出力信号波形の傾きを考慮して、(相互の駆動能力比が大きくならない程度に)第1のインスタンスのみあるいは第1および第2のインスタンスのの駆動能力を下げるように調整する工程を含むことを特徴とする。
本発明では、上記方法において、シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記インスタンスに供給しているローカル電源配線のインダクタンスを追加するように補正する工程とを含むことを特徴とする。
本発明では、上記方法において、前記補正する工程は、配線抵抗を増大する工程を含むことを特徴とする。
本発明では、シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程で得られたデータに基づいてクロストークのアグレッサインスタンスを選出する工程と、選出された前記インスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
本発明では、上記方法において、さらにビクティムインスタンスのEMIノイズが問題とならない程度にビクティムインスタンスの駆動能力をあげる工程とを含む事を特徴とする。
本発明では、上記方法において、前記アグレッサインスタンスおよびビクティムインスタンスの両方の駆動能力を下げる場合には、駆動能力比が大きくならないようにそれぞれの駆動能力を設定するように構成したことを特徴とする。
本発明では、シミュレーションの実行によってLSIの不要輻射量を解析する不要輻射解析工程と、前記不要輻射解析工程でノイズ量が多いブロックまたはインスタンスを抽出する工程と、前記抽出された前記ブロックまたはインスタンスに対して、設計段階に応じて、フロアプラン段階およびレイアウト段階と、両面から不要輻射削減処理を行う工程と、再度不要輻射解析を行い、不要輻射量が所定の値より小さくなるまで一連の処理を繰り返すようにしたことを特徴とする。
かかる構成によればたとえば、チップのデカップリング容量の生成面積を増やす対策(電源面積を増やす対策法など)は、チップ面積の増大を招くデメリットがあるが、必要箇所に必要量だけ対策を行なうことができるため、過度な面積増大を抑えることが可能である。
また、アスペクト比を変える対策あるいはブロック位置を変える対策を用いようとする場合、チップ面積を増加させないEMI対策となるので極めて効果的である。この方法はフロアプランで早期な対策を行なうことができるため作業効率が良好である。
さらにまた、セルラインの変更による対策は、最も効果の高い挿入位置にすなわち、当該インスタンスに最も近い位置カップリング容量を容易に生成するので効果的である。このようにしてチップ面積を増大をなるべく抑えてEMI対策を行うことが可能である。
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、フロアプラン段階でレイアウトデータの変更処理を行う第1の工程を含むことを特徴とする。
本発明では、上記方法において、前記設計段階に応じて不要輻射削減処理を行う工程は、レイアウト段階でレイアウトデータの変更処理を行う第2の工程を含むことを特徴とする。
本発明では、上記方法において、前記第1の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
本発明では、上記方法において、前記第2の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいてレイアウトデータの変更を行う工程とを含むことを特徴とする。
本発明では、上記方法において、前記第1の工程は、前記抽出する工程で抽出された対象ブロックのピーク電流情報からデカップリング容量の必要量を算出する工程と、前記算出する工程で算出されたデカップリング容量から電源面積の不足量を算出する工程と、前記不足量に基づいて必要なブロックに対してレイアウトデータの変更を行う工程とを含むことを特徴とする。
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのアスペクト比すなわち縦横比を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
本発明では、上記方法において、前記レイアウトデータの変更を行う工程は、対象ブロックのブロック位置を変更し、電源電流経路の配線面積を実質的に変更する工程であることを特徴とする。
本発明では、上記方法において、前記第2の工程は、所望のデカップリング容量をもつように、グランド線または電源線共通で配列されているセルラインの一方の方向を反転すると共に、互いに隣接する電源線とグランド線との間に所定の間隔をもたせるようにしたことを特徴とする。
本発明では、上記方法において、前記第2の工程は、互いに隣接する電源線とグランド線との形成されている層の上層又は下層に、前記電源線とグランド線との間の電位に接続された補助線を配設し、前記電源線とグランド線、前記グランド線と前記補助線、前記補助線と前記電源線との間の合成容量が所望のデカップリング容量をもつように、調整する工程を更に含むことを特徴とする。
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出し、不要輻射対策が必要となる程度にノイズレベルの大きいブロック又はインスタンスを抽出する工程と、前記ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むことを特徴とする。
かかる構成によれば、ノイズレベルの大きさに従ってソーティングしこれを表示することにより、容易に不適切な個所を検知することができるため、作業性よく作業することが可能となる。
本発明では、シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化する工程と、前記モデル化する工程によって算出された電流変化情報を周波数解析処理する工程とを含む不要輻射解析方法において、前記周波数解析処理工程で得られた周波数情報を表示する表示工程を含むことを特徴とする。
本発明では、上記方法において、前記表示工程で表示された情報から着目すべきブロックをハイライト表示する工程と、前記ブロックに対して不要輻射最適化処理を行い、最適化処理後の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する工程とを含むことを特徴とする。
本発明では、上記方法において、前記最適化処理を処理履歴情報として記憶する工程と、必要に応じて処理履歴情報を表示する工程とを含むことを特徴とする。シミュレーションは、例えば論理シミュレーションの実行によってなされ、周波数帯毎に、FFT解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む。
本発明では、LSIの不要輻射ノイズ解析結果に基き、不要輻射ノイズの大きい箇所を判断する工程と、前記判断する工程で不要輻射ノイズが大きいと判断された箇所を表示する工程を含むことを特徴とする。
かかる構成によれば、不適切な箇所が容易に検知でき、しかも目視できるため、最適化のための作業性が極めて良好である。
かかる構成によれば、不適切な箇所が容易に検知でき、しかも目視できるため、最適化のための作業性が極めて良好である。
本発明では、前記表示する工程は、2つ以上のFFT結果に基づき、その差分のうち不要輻射ノイズの大きい箇所の差分を計算し表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
本発明では、前記表示する工程は2つのFFT結果を表示し、指定した任意形状部分の差分を色分けして表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
かかる構成によれば、結果を理解し易く、最適化のための作業性が向上する。
本発明では、前記判断する工程はノイズの大きさに従ってソートされた部分回路の情報に基づき、計算する工程を含むことを特徴とする。
かかる構成によれば、情報がノイズの大きさに従ってソートされているため、容易に作業性よく演算を行うことが可能である。
かかる構成によれば、情報がノイズの大きさに従ってソートされているため、容易に作業性よく演算を行うことが可能である。
本発明では、前記表示する工程は、回路図情報もしくはレイアウト情報に色分け、もしくは文字情報で表示する工程を含むことを特徴とする。
かかる構成によれば、最適化工程の作業性が極めて良好となる。
かかる構成によれば、最適化工程の作業性が極めて良好となる。
本発明は、前記ブロックに対して不要輻射最適化を行い、最適化部分の不要輻射情報を解析する不要輻射解析工程と、前記解析された情報を表示する表示工程とを含むことを特徴とする。
かかる構成によれば、最適化された部分をさらに解析し、満足し得るものであるかを判断するに際し、極めて作業性のよいものとなる。
かかる構成によれば、最適化された部分をさらに解析し、満足し得るものであるかを判断するに際し、極めて作業性のよいものとなる。
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することを可能にする。さらには、EMI発生個所の特定を支援することによる効率的なEMI対策をも可能にするものである。
さらにまた本発明は、不要輻射の主要因とも言える電源電流の解析において、当該LSIチップの回路情報から理想電源において電源電流に流れる等価電源電流情報を算出する工程と、前記等価電源電流情報に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、シミュレーションを実行するシミュレーション工程とを含む不要輻射解析を適用することにより、より効率よく最適化処理をはかることができる。
上記構成によれば、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、ハイブリッド解析を、電源電流計算に反映することにより高速性と高精度化を両立させ、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することを可能にする。さらには、EMI発生個所の特定を支援することによる効率的なEMI対策をも可能にするものである。
また、本発明では、ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むようにしているため、より高速でかつ高精度の解析を行うことができ、優れた最適化処理が可能となる。
また、本発明では、ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むようにしているため、より高速でかつ高精度の解析を行うことができ、優れた最適化処理が可能となる。
なお、全自動での最適化は現実的に不可能であるが、周波数に対して各インスタンスから出ているノイズ量がわかるEMI特有の情報を使って、ユーザと対話的にベストの最適化方法を選択、決定していくことにより有効な最適化が実現可能となる。
以下、本発明に係る不要輻射最適化方法の実施の形態について説明する。
実施の形態1
図1は、本発明に係る不要輻射最適化方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
実施の形態1
図1は、本発明に係る不要輻射最適化方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
この不要輻射解析装置は、当該LSIチップの回路情報101に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部102と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部103と、前記不要輻射シミュレーション部103で得られた解析情報を表示する解析情報表示部104と、前記不要輻射シミュレーション部103で得られた解析情報と、最適化制御入力部105からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部106と、不要輻射最適化部106の情報に基づいて、最適化情報を表示する最適化情報表示部107とを具備したことを特徴とする。
ここでは図48にフローチャートを示すように、不要輻射最適化部において、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げるように調整する工程を含むことを特徴とする。後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりEMI解析を実行し、ノイズ量が多いインスタンスを選出する(ステップ4801)。
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し(ステップ4802)、余裕があると判断された場合は、信号タイミング遅延が発生しない程度にインスタンスの駆動能力を下げる(ステップ4803)。
実施の形態2
次に本発明の第2の実施の形態について説明する。ここでは図49にフローチャートを示すように、クロストークを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスの出力信号配線に隣接して平行する出力信号配線をもつインスタンスが存在する場合、このインスタンスが大きい場合には当該インスタンスのみならず、このインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げるようにしたことを特徴とする。
次に本発明の第2の実施の形態について説明する。ここでは図49にフローチャートを示すように、クロストークを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスの出力信号配線に隣接して平行する出力信号配線をもつインスタンスが存在する場合、このインスタンスが大きい場合には当該インスタンスのみならず、このインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げるようにしたことを特徴とする。
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりEMI解析を実行し、ノイズ量が多いインスタンスを選出する(ステップ4901)。
まず、シミュレーションによりEMI解析を実行し、ノイズ量が多いインスタンスを選出する(ステップ4901)。
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し(ステップ4902)、余裕があると判断された場合は、判断ステップ4903において、ノイズ量が多いと判断された第1のインスタンスAの出力信号配線に隣接して平行する出力信号配線をもつ第2のインスタンスBが存在するか否かを判断する。存在すると判断された場合、この当該第1のインスタンスAと第2のインスタンスBの大きさを比較し、出力信号波形の傾きが当該第1のインスタンスAの方が大きいか同程度の場合には当該第1のインスタンスのみならず、この第1のインスタンスの駆動能力を信号タイミング遅延が発生しない程度でかつ第1および第2のインスタンスの駆動能力比が大きくならない程度に下げ、第2のインスタンスBの信号波形の傾きの方が大きい場合には当該第1のインスタンスAのみ、駆動能力を信号タイミング遅延が発生しない程度に下げる(ステップ4904)。なお、ここで、駆動能力比が大きくならないようにとは、変更後の駆動能力比が変更前の駆動能力比よりも大きくならないように第1のインスタンスA及び第2のインスタンスBの駆動能力を下げるということである。すなわち、変更前の駆動能力比 >= 変更後の駆動能力比の条件で、第1のインスタンスA及び第2のインスタンスBの駆動能力を下げる。
一方、クロストークを生じる第2のインスタンスBが存在しないと判断された場合は、信号タイミング遅延が発生しない程度に第1のインスタンスAの駆動能力を下げる(ステップ4905)。
実施の形態3
次に本発明の第3の実施の形態について説明する。ここでは図50にフローチャートを示すように、不要輻射最適化部において、IRドロップを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスに対し、このインスタンスに供給しているローカル電源配線の抵抗を大きくしIRドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する工程を含むことを特徴とする。
次に本発明の第3の実施の形態について説明する。ここでは図50にフローチャートを示すように、不要輻射最適化部において、IRドロップを考慮した不要輻射対策を行なうようにしたことを特徴とするもので、ノイズ量が多いと判断されたインスタンスに対し、このインスタンスに供給しているローカル電源配線の抵抗を大きくしIRドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する工程を含むことを特徴とする。
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりEMI解析を実行し、ノイズ量が多いインスタンスを選出する(ステップ5001)。
まず、シミュレーションによりEMI解析を実行し、ノイズ量が多いインスタンスを選出する(ステップ5001)。
次いで選出インスタンスの信号タイミングに余裕があるか否かを判断し(ステップ5002)、余裕があると判断された場合は、このインスタンスに供給しているローカル電源配線の抵抗を大きくしIRドロップにより、タイミング遅延が発生しない程度にインスタンスへの印加電圧を低下せしめ、駆動能力を下げるように調整する(ステップ5003)。
実施の形態4
次に本発明の第4の実施の形態について説明する。ここでは図51にフローチャートを示すように、不要輻射最適化部において、前記不要輻射解析工程でクロストークの加害者となっているアグレッサインスタンスを選出し、選出されたアグレッサインスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
次に本発明の第4の実施の形態について説明する。ここでは図51にフローチャートを示すように、不要輻射最適化部において、前記不要輻射解析工程でクロストークの加害者となっているアグレッサインスタンスを選出し、選出されたアグレッサインスタンスの信号タイミングに遅延が発生しない程度に前記アグレッサインスタンスの駆動能力を下げるように調整する工程とを含む事を特徴とする。
ここでは、後述する方法によってノイズ量が多いインスタンスが選出されたものとし、このインスタンスに対する不要輻射最適化対策を行なう方法について説明する。
まず、シミュレーションによりEMI解析を実行し、ノイズの加害者であるアグレッサインスタンスを選出する(ステップ5101)。
まず、シミュレーションによりEMI解析を実行し、ノイズの加害者であるアグレッサインスタンスを選出する(ステップ5101)。
次いで選出アグレッサインスタンスのノイズ量が多いか否かを判断し(ステップ5102)、ノイズ量が多いと判断された場合には、選出されたアグレッサインスタンスの信号タイミングに余裕があるか否かを判断し(ステップ5103)、余裕があると判断された場合は、このアグレッサインスタンスの駆動能力を信号タイミング遅延が発生しない程度に下げる(ステップ5104)。
ここで判断ステップ5102でノイズ量が多くないと判断された場合および、判断ステップ5103で余裕がないと判断された場合は、図52に示す工程にシフトする。
ここでは、被害者側すなわちビクティムインスタンスのEMIノイズが少ないか否かを判断し(ステップ5201)、少ないと判断された場合は、EMIノイズ量が問題にならない程度にビクティムインスタンスの駆動能力をあげる(ステップ5202) 一方被害者側すなわちビクティムインスタンスのEMIノイズが少なくないと判断された場合は、平行信号配線長を減らすあるいは配線間隔を広げる(ステップ5203)。これによりクロストークが低減される。
実施の形態5
次に本発明の第5の実施の形態について説明する。図53に本発明の第5の実施の形態のデカップリング容量挿入による不要輻射対策の全体処理フローを示す。ここでは図53にフローチャートを示すように、フロアプラン時とレイアウト時とに分けて各々不要輻射削減処理を行い、この後不要輻射解析を行い、不要輻射が所定の範囲以下になっているか否かを判断し、なっていなければ、再度設計フェーズに戻るようにしたことを特徴とするものである。さらに、不要輻射の最適化が必要な箇所に対して、デカップリング容量の効果的な挿入位置を算出する工程と、挿入箇所を作る工程とを持つことを特徴とするものである。
次に本発明の第5の実施の形態について説明する。図53に本発明の第5の実施の形態のデカップリング容量挿入による不要輻射対策の全体処理フローを示す。ここでは図53にフローチャートを示すように、フロアプラン時とレイアウト時とに分けて各々不要輻射削減処理を行い、この後不要輻射解析を行い、不要輻射が所定の範囲以下になっているか否かを判断し、なっていなければ、再度設計フェーズに戻るようにしたことを特徴とするものである。さらに、不要輻射の最適化が必要な箇所に対して、デカップリング容量の効果的な挿入位置を算出する工程と、挿入箇所を作る工程とを持つことを特徴とするものである。
すなわち、ステップ5301で不要輻射解析処理を行い、ここで得られたFFT解析結果の周波数スペクトルを取り出し(ステップ5302)、不要輻射対策が必要なノイズレベルの大きいブロックあるいはインスタンスをソーティングする(ステップ5303)。すなわち、例えば外部のコンピュータシステムに周波数スペクトルを記憶し、その入出力演算部でそれぞれの構成要素の各ステップをもつプログラム群として記憶されており、所望の順番にソーティングがなされる。
一方、FFT結果ソート手段7502は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
この後、設計フェーズ(ステップ5304)に入り、第1の不要輻射削減処理部でフロアプラン時の不要輻射削減処理を行う(ステップ5305)一方、第2の不要輻射削減処理部でレイアウト時のセル配置を行うなかで不要輻射削減処理を行う(ステップ5306)。
そして再度不要輻射解析を行い(ステップ5307)、不要輻射量が所定の値よりも小さいか否かの判断を行う(ステップ5308)。
そして不要輻射量が基準値よりも十分に小さくなっていると判断されたとき、不要輻射対策は終了する。
そして不要輻射量が基準値よりも十分に小さくなっていると判断されたとき、不要輻射対策は終了する。
一方、不要輻射量が基準値よりも十分に小さくなっていないと判断されたときは再び設計フェーズに戻り(ステップ5304)、再度第1および第2の不要輻射削減処理部で処理対策を行う。
次に、フロアプラン時の不要輻射最適化処理工程について図54を参照しつつ説明する。
次に、フロアプラン時の不要輻射最適化処理工程について図54を参照しつつ説明する。
ここではまず、前記コンピュータシステムの出力部でソーティングして得られる対象ブロックの不要輻射解析結果情報からピーク電流情報を抽出する(ステップ5401)。不要輻射解析結果情報の一例を図56に示す。図56から、周波数成分100MHzで不要輻射の大きいブロックとしてMH2がソーティングされる。ピーク電流情報の一例を図58に示す。ピーク電流情報とはブロックまたはインスタンス入り口の電源配線を流れる電流情報のことである。本実施の形態では、一例として、ピークの電流値と電流波形の傾きを情報として抽出したものをピーク電流情報とする。
そして図59に示すような、ピーク電流とピーク電流を低減させるために必要なデカップリング容量の関係を示した、ピーク電流−デカップリング容量データベースDB1(5402)を用いて、図60に示すように不要輻射を低減するためのデカップリング容量の必要量を算出する(ステップ5403)。
そしてこのようにして求められた前記対象ブロックの必要なデカップリング容量と、図61に示すような、デカップリング容量とデカップリング容量を挿入箇所となる電源配線の面積の関係を示した、デカップリング容量−電源面積データベースDB2(5404)から、図62に示すように電源面積の必要量を算出する(ステップ5405)。(本説明では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義する。)
一方レイアウトデータをデータベースから取り出す(ステップ5407)。この例では、例えば図63に示すように相対向する辺上に設けられた電極パッドP1,P2の間に位置する対象ブロックBをもつ。そしてこのデータから図64に示すように抵抗値の小さい順に電流経路1、2、3と決定し(ステップ5408)、図65にハッチングHで示すように第1電流経路の電源面積を算出する(ステップ5409)。
このようにして得られた第1電流経路の電源面積と、対象ブロックのピーク電流情報から得られた電源面積の必要量とから、デカップリング容量の挿入箇所となる電源面積が必要量に達しているか否かを判断し、必要量に達していなければ、経路ごとに対策を順次実施する(ステップ5406)。また、電流経路を抵抗値によって規定しているため、ステップ5401で電流経路ごとにピーク電流情報を算出し、利用することも可能である。
このようにして得られた電源面積分だけ増大させるべく、アスペクト比変更処理部において、アスペクト比すなわちブロック形状の縦横比を変更する(ステップ5410)。例えば図66に示すように対象ブロックBの縦横比を反転させると電極面積H2分だけ増大することになる。
また、ブロック配置変更処理部においてブロックの配置位置を変更する(ステップ5411)。例えば図67に示すようにブロック位置を第2の電源パッドP2から離間せしめ、第一電流経路の電源配線面積を増大させると電極面積H3分だけ増大することになる。
さらにまた、電源配線変更処理部において、電源配線を変更する(ステップ5412)。例えば図67に示すように配線幅を部分的に2倍にし、第一電流経路の電源配線面積を増大させると電極面積H4分だけ増大することになる。
さらにまた、電源配線変更処理部において、電源配線を変更する(ステップ5412)。例えば図67に示すように配線幅を部分的に2倍にし、第一電流経路の電源配線面積を増大させると電極面積H4分だけ増大することになる。
このようにして、不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、デカップリング容量の挿入効果が最も大きい第一電流経路の電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断する(ステップ5413)。
そして、電源面積の必要量を満たしていないと判断されたときは、再度ステップ5408に戻り、電流経路の再決定を実施する。図69に一例を示すように、先の対策工程において、対象ブロックBの位置が第1の電源パッドP1に近い側に移動したことにより、第一電流経路が変更となっている場合、新たに定まった第一電流経路が対象の経路となる。また、第一電流経路が対策工程によって変更しなかった場合は、第二電流経路が対象の経路となる。そして再度経路ごとに不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断し(ステップ5413)、これがOKとなるまでこれらのステップを繰り返す。
そして、電源面積の必要量を満たしていないと判断されたときは、再度ステップ5408に戻り、電流経路の再決定を実施する。図69に一例を示すように、先の対策工程において、対象ブロックBの位置が第1の電源パッドP1に近い側に移動したことにより、第一電流経路が変更となっている場合、新たに定まった第一電流経路が対象の経路となる。また、第一電流経路が対策工程によって変更しなかった場合は、第二電流経路が対象の経路となる。そして再度経路ごとに不要輻射を低減すべく、アスペクト比変更処理、ブロック配置変更処置、電源配線変更処理により、電源面積を増大させ、再度電源面積の必要量を満たしているか否かを判断し(ステップ5413)、これがOKとなるまでこれらのステップを繰り返す。
一般に、チップのデカップリング容量の生成面積を増やす対策は、不要輻射低減手法として用いられるものだが、チップ面積の増大を招くデメリットがある。本実施の形態での電源配線変更処理では、処理を行なう箇所を解析結果に基づいて限定し、必要箇所に必要量だけ対策を行なうので、過度な対策により面積増大を招く恐れがない。また、本実施の形態でのアスペクト比変更処理とブロック配置変更処理では、チップ面積を増大することなくEMI対策を行なうことが可能であり効果的である。
前記実施の形態では、電源面積を、デカップリング容量の挿入箇所となりえる電源配線の面積と定義したが、デカップリング容量がどの電流経路に属するかということを示すことにより、電源面積を、デカップリング容量の挿入領域として定義し、取り扱うことも可能である。
このようにしてフロアプラン時の不要輻射削減処理がなされるが、一方、図53の不要輻射対策全体処理フローで説明したレイアウト時すなわちセル配置時における不要輻射削減処理部における対策について説明する。
この工程は図55に示す。図56に対策が必要なインスタンスをソートした結果情報(5501)の一例を示す。図56では周波数成分100MHzで不要輻射の大きいインスタンスとしてX102.XM123.MH2およびX178.XM123.MH2がソーティングされる。ところで、図70に一例を示すようなブロックを考える場合、各インスタンスIは図71に示すように電源ラインと接地ラインとを持ち、通常は電源の取り出しを容易にするために、図72に示すように、各セルラインはダブルバック配置すなわち、接地ライン同士、電源ライン同士同一側に配置されるようなセル配置をとることが多い。そこで1つのセルラインを反転させ、隣接セルラインの電源ラインおよび接地ラインを所定の間隔cだけ離間させて配置することにより、隣接する電源ラインVccと接地ラインGNDとの間にデカップリング容量が生成される。
このようにして平面的にデカップリング容量を形成することが可能となる。
このようにして平面的にデカップリング容量を形成することが可能となる。
このことを利用し、対策が必要なインスタンスをソートした結果情報を抽出し(ステップ5501)、このデータから、前述したようにダブルバック解除すなわち反転させることにより平面的なデカップリング容量を生成するセルラインを決定する(ステップ5502)。図57にこのセルライン反転の説明図を示す。ハッチングが形成されているのが対策を必要とするインスタンスとする場合、対策が必要なインスタンスが最も多く所属しているセルラインが決定される。そしてダブルバック解除を行う(ステップ5503)によりデカップリング容量の増大を図ることが可能となる。
前記実施の形態ではダブルバック解除すなわちセルラインを反転させることにより、平面的なデカップリング容量を生成することにより、不要輻射の低減を行うようにしたが、この他、図74に図73のA−A断面を示すように、接地ラインおよび電源ラインの上層や下層に絶縁膜を介して追加配線ラインVsを配設し、接地ラインおよび電源ラインの中間電位を保持することにより、接地ラインと追加配線ライン、電源ラインと追加配線ライン、および電源ラインと接地ラインの3つのデカップリング容量を追加することができ、微小面積で容易に必要なデカップリング容量を形成することが可能となる。また、対象となるインスタンスにもっとも間近な位置にデカップリング容量が形成できるため、対策の効果を発揮され易い、効率のよいデカップリング容量の挿入位置ということができる。
又、図54のステップ5401からステップ5405で算出される電源面積の必要量を、レイアウト時すなわちセル配置時における不要輻射削減処理を行う際に利用することも容易に実現できる。どの程度、対策を行えばよいかが明らかになるため、過度な面積の増大を抑えることができる。
なお、デカップリング容量は、対象チップの電源配線の幅および周辺回路の状況に応じて決定される。
なお、デカップリング容量は、対象チップの電源配線の幅および周辺回路の状況に応じて決定される。
この電源配線幅情報には、・仕様段階で予想される、またはフロアプランで決定する、チップの周りに施すリング電源配線の有無とその幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に配線する基幹電源配線の幅・仕様段階で予想される、またはフロアプランで決定する、各モジュール間に施すストラップ電源の幅・仕様段階で予想される、またはフロアプランで決定する、電源配線下のデカップリング容量セルの有無などが考慮され、このような値をデータとして入力しておくのが望ましい。しかしながらこれら構成要素がすべて入力されている必要はない。
実施の形態6
次に、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のLSIにおけるEMI解析手段では、FFT結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各インスタンスごとの電流波形に対してFFTを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いる。これにより、最適化処理が容易となる。
次に、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のLSIにおけるEMI解析手段では、FFT結果のみをレポートする方法が一般的であった。この方法では原因箇所を判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各インスタンスごとの電流波形に対してFFTを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いる。これにより、最適化処理が容易となる。
図75は本発明の実施例6に関わる不要輻射解析装置の構成を示す。同図に示す不要輻射解析装置は、FFT結果記憶手段7501と、FFT結果ソート手段7502と、ソート結果記憶手段7503とからなる。
これらのうち、FFT結果記憶手段7501と、ソート結果記憶手段7503とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
これらのうち、FFT結果記憶手段7501と、ソート結果記憶手段7503とは前述のコンピュータシステムの外部記憶装置に割り当てられている。
一方、FFT結果ソート手段7502は前述のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されている。
次に、これらの図75の不要輻射解析装置を構成する個々の要素について説明するとともに、図76に示すFFT結果情報を用いて不要輻射を解析する手順を説明する。
FFT結果記憶手段7501は、FFT結果の情報であり、あらかじめ図76に示すようなFFT結果情報を記憶している。
このFFT結果情報は、各インスタンス毎にFFT結果の周波数と電流周波数成分の情報から構成されている。
ソート結果記憶手段7503は、図77に示すようなFFT結果ソート手段7502で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にインスタンス名と電流周波数成分値とからなる対象回路の1つ以上のFFT結果情報から構成されている。
このFFT結果情報は、各インスタンス毎にFFT結果の周波数と電流周波数成分の情報から構成されている。
ソート結果記憶手段7503は、図77に示すようなFFT結果ソート手段7502で計算されたソート結果情報を記憶するものである。
このソート結果情報は、各周波数毎にインスタンス名と電流周波数成分値とからなる対象回路の1つ以上のFFT結果情報から構成されている。
FFT結果ソート手段7802は、図78に示すようなフローチャートで解析を実行する。
まず、ステップ7801でFFT結果記憶手段7501に記憶された図78に示すFFT結果情報を読みこむ。
ついで、ステップ7802でFFT結果情報内の周波数情報を読み込み、ステップ7803で最初の周波数を選択する。
こののち、ステップ7804では、前記対象周波数に対応する全てのインスタンスと電流周波数成分を選択し、さらに、ステップ7805で選択したインスタンスと電流周波数成分を電流周波数成分の大きい順にソートする。
ついで、ステップ7802でFFT結果情報内の周波数情報を読み込み、ステップ7803で最初の周波数を選択する。
こののち、ステップ7804では、前記対象周波数に対応する全てのインスタンスと電流周波数成分を選択し、さらに、ステップ7805で選択したインスタンスと電流周波数成分を電流周波数成分の大きい順にソートする。
ステップ7806では、対象周波数とソートされたインスタンス名と電流周波数成分を、ソート結果記憶情報に書き込む。このとき、必要に応じて図56に示すような形あるいは図79に示すようなデータの形で表示するようにしてもよい。
上記のステップ7804からステップ7806まではFFT結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する。
上記のステップ7804からステップ7806まではFFT結果情報に記載された全ての周波数情報を処理し終わるまで繰り返し、終了すれば本FFT結果ソート手段は終了する。
以上の方法により、ユーザインターフェースとして、各インスタンスごとの電流波形に対してFFTを行い、各電流周波数成分のノイズの大きなもの順にインスタンス名をソートするという手法を用いることによりノイズに影響するインスタンスの特定が可能となる。
またFFT結果を表示するに際し、図79(a)乃至(c)に示すように、対策前(a)、対策後(b)、および対策前後(c)での同時表示を行うことにより、周波数ごとの改善表示がわかりやすくなる。また差分を色分けして表示することによりさらに表示が容易となり、着目すべき周波数成分に対してどの程度効果が出ているかを迅速に判断することができる。
またFFT結果を表示するに際し、図79(a)乃至(c)に示すように、対策前(a)、対策後(b)、および対策前後(c)での同時表示を行うことにより、周波数ごとの改善表示がわかりやすくなる。また差分を色分けして表示することによりさらに表示が容易となり、着目すべき周波数成分に対してどの程度効果が出ているかを迅速に判断することができる。
実施の形態7
さらに、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のLSIにおけるEMI最適化工程では、結果のみをレポートする方法が一般的であった。この方法では回路データおよびネットリストをはじめ種々のデータから処理を把握し次のステップを判断するのに非常に時間がかかってしまうという問題があった。
さらに、このような最適化工程を効率化するためのユーザインターフェースについて説明する。
従来のLSIにおけるEMI最適化工程では、結果のみをレポートする方法が一般的であった。この方法では回路データおよびネットリストをはじめ種々のデータから処理を把握し次のステップを判断するのに非常に時間がかかってしまうという問題があった。
そこで本実施例では、この問題を解決するため、ユーザインターフェースとして、各ステップごとに表示工程を設け、ユーザが判断しながら、処理を行うことができるようにしたことを特徴とする。図79乃至図83は表示例を示す図である。
その一例としてデータの変更処理について説明する。
その一例としてデータの変更処理について説明する。
この表示工程を実施するための表示手段は、各機能手段のコンピュータシステムの入出力演算部にそれぞれの構成要素の各ステップを持つプログラム群として記憶されており、逐次表示できるようになっている。
図84に示すように、回路データ変更手段において変更ステップが開始される(ステップ8401)と、回路情報の抽出ステップ8402を経て図80(a)に示すように変更が必要となる回路データ個所がハイライトが表示される(ステップ8403)。
そして機能選択入力工程(ステップ8404)で例えばデータ変更かパラメータ変更かなどの機能選択がなされると選択機能表示工程で選択機能が表示される(ステップ8405)。
次に、指定領域表示工程(ステップ8406)で指定情報に該当する領域が表示されると指定領域入力工程で指定領域が入力される(ステップ8407)。
次に、指定領域表示工程(ステップ8406)で指定情報に該当する領域が表示されると指定領域入力工程で指定領域が入力される(ステップ8407)。
機能選択でデータ変更が選択された場合は、表示された情報によって判断がなされ、指定領域データ仮変更工程(ステップ8408)で回路データの変更が指示されるとそれに応じて不要輻射シミュレーション(ステップ8409)が実行される。
そして再度回路情報の読み込みがなされ(ステップ8410)、指定領域データ変更工程(ステップ8408)での回路データ仮変更(ステップ8411)結果と、その回路データに応じて求められたパラメータ値を、変更後回路データ表示工程(ステップ8412)で表示がなされる。
この表示データは図80(b)に示すように選択したい個所を選択するとパラメータ値確認画面が表示されその後パラメータ表示がなされるようになっている。また図80(c)に示すように1つの個所に関連する別の個所を表示する場合もある。
例えば機能選択をする工程で(ステップ8405)で、配線幅を広げるという機能を選択すると画面上には図81(a)に示すように、機能選択表示がなされ、画面上で配線幅を広げると図81(b)に示すように内部計算されたパラメータ値が表示され、確認画面が表示される。
また、問題解決手法など処理の履歴をレポート出力することができるようにすることも有用である。さらにまた処理結果レポートをファイル出力することも可能である。図83は表示画面の一例を示す図であり、B1は履歴表示ボタンを示し、B2はレポート表示ボタンを示す。これらを押すことにより、それぞれ表示がなされるようになっている。
このようにして種々の表示がなされ、変更後確認入力(ステップ8413)がなされ、判断ステップ8414でYESが選択されると回路データの変更がなされ(ステップ8415)、回路情報8416の更新がなされる。
かかる方法によれば、表示をみながら最適化処理を行うことができるため、作業性よく高精度の不要輻射の最適化処理を行うことが可能となる。
実施の形態8
前記実施の形態では、指定領域データを仮変更することによって、回路データ変更処理を行う方法について説明したが、パラメータ値を変更する工程の場合には、次のような表示がなされる。まず機能選択を行うと、画面上には図82(a)に示すように、機能選択表示がなされ、図82(b)の画面で所望のパラメータ値を入力すると、図82(c)に示すように回路データを変更して確認画面が表示される。
前記実施の形態では、指定領域データを仮変更することによって、回路データ変更処理を行う方法について説明したが、パラメータ値を変更する工程の場合には、次のような表示がなされる。まず機能選択を行うと、画面上には図82(a)に示すように、機能選択表示がなされ、図82(b)の画面で所望のパラメータ値を入力すると、図82(c)に示すように回路データを変更して確認画面が表示される。
図85にそのフローチャートを示す。
この例では図84に示した回路データ変更処理工程と同様のステップを用いている。ここで実施の形態7では、指定領域入力ステップ8406の後、指定領域表示ステップ8407を経て不要輻射シミュレーションステップ8408にいくようにしたが、この指定領域表示ステップ8407に代えて、図81(a)および(b)に示すように、変更した状態で不要輻射シミュレーションを行うステップ(ステップ8507)と、このパラメータ値と指定領域とを表示する表示ステップ(ステップ8508)と、表示結果に応じてパラメータ値を変更する変更ステップ(ステップ8509)とを経て、不要輻射シミュレーションステップ8510(図84では不要輻射シミュレーションステップ8408に相当)を実行するようにしたことを特徴とする。
実施の形態9−10
また前記実施の形態では回路情報の変更について説明したが、ネットリストについても同様であり、ネットリスト変更のフローチャートを図86および図87に示す。
また前記実施の形態では回路情報の変更について説明したが、ネットリストについても同様であり、ネットリスト変更のフローチャートを図86および図87に示す。
前記実施例では不要輻射解析後の最適化および最適化を効率化するための方法について説明したが、これらの方法は以下に示す、不要輻射解析方法において有効であり、以下の方法を適用することにより、より高速でかつ高精度の解析を行うことができるため、優れた最適化処理が可能となる。
なお、全自動での最適化は現実的に不可能であり、EMI特有の情報(ある周波数に対して各インスタンスから出ているノイズ量がわかる)を使って前述したように、ユーザと対話的にベストの最適化方法を選択、決定していく必要があり、これにより有効な最適化が実現される。
実施の形態11
次に、この最適化処理を実行する際に用いられる不要輻射解析方法について説明する。以下の解析方法は、前記実施の形態1乃至10のいずれにも適用可能である。
図1は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
次に、この最適化処理を実行する際に用いられる不要輻射解析方法について説明する。以下の解析方法は、前記実施の形態1乃至10のいずれにも適用可能である。
図1は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
この不要輻射解析装置は、当該LSIチップの回路情報101に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路としておおまかに見積もり、これを考慮したシミュレーションを行うようにしたことを特徴とするものである。
ここでは、さらにディジタルシミュレーションにおける論理変化ごとの推定電流波形を、底辺をトランジション時間の関数、側面をデカップリング容量の関数で表現し、シミュレーションを行うようにしたもので、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
この不要輻射解析装置は、当該LSIチップの回路情報101に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部102と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部103と、前記不要輻射シミュレーション部103で得られた解析情報を表示する解析情報表示部104と、前記不要輻射シミュレーション部103で得られた解析情報と、最適化制御入力部105からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部106と、不要輻射最適化部106の情報に基づいて、最適化情報を表示する最適化情報表示部107とを具備したことを特徴とする。
またこの解析制御入力部102は、図2に示すように、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる等価回路見積もり手段1021と、前記等価回路見積もり手段1021で、電源/パッケージ/測定系に起因する総合情報の等価回路情報として電源/パッケージ/測定系RLC情報1022を得、この電源/パッケージ/測定系RLC情報1022と、回路情報を備えたネットリスト1023と、電流推定モデル1024とから、電源/パッケージ/測定系を考慮した電源電流の計算を行うとともにそのFFT処理を行い、電源電流を起因とするEMIノイズの周波数スペクトルの推定結果を算出する電源/パッケージ/測定系考慮電流FFT結果推定手段1025とを具備し、電源、パッケージおよび測定系を考慮したFFT結果としての周波数スペクトルである電源/パッケージ/測定系考慮FFT結果1026を出力するように構成されている。
このネットリストの一例を図3に示す。これはインバータ回路を示すもので、このネットリスト情報は、1つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。この例では、立ち上がり時4mA、立下り時6mA流れるバッファBUF1、BUF2、BUF3、BUF4、BUF5と、外部入力端子A、外部出力端子Y1、Y2、Y3とそれぞれを接続する配線から構成されている。図3は図10に示すような電源/パッケージ/測定系非考慮電流を計算するために用いる電源を理想電源としたときのLSIチップの回路情報であり、図4は電源/パッケージ/測定系非考慮電流を等価電源電流に、前記回路情報と電源/パッケージ/測定系RLC情報を等価インピーダンスにモデル化した結果を示す。
また、ここでシミュレーションを行おうとしているLSI装置のパッケージおよび測定系を含めた等価回路は図4に示すように、パッケージ部Pと、電源回路部Sと測定系Mとから構成されている。なおこの等価回路ではパッケージ部、電源回路部、測定系は独立して形成されているが、必ずしもパッケージ部、電源回路部、測定系が独立している必要は無い。
このように測定系をモデル化することで、標準化されようとしているLSIの測定系(測定装置)の測定結果と相関をとることができる。
本発明により最終的に得られるFFT結果である周波数スペクトルを図5に示す。縦軸はノイズ(dBmA)横軸は周波数(Hz)である。
本発明により最終的に得られるFFT結果である周波数スペクトルを図5に示す。縦軸はノイズ(dBmA)横軸は周波数(Hz)である。
そして図7はディジタルシミュレーションにおける論理変化ごとの推定電流波形を図7(a)〜(d)に示すように台付き三角形状の将棋型波として、表現したもので、デカップリング容量が小さいときの推定電源電流は図7(c)に示すように鋭角となり、デカップリング容量が大きいときの推定電源電流は図7(d)に示すように鈍角となる。
これに対し、図6(a)〜(d)に示すように三角形波として、表現する方法がある。この場合電流量を三角形の底辺をトランジション時間の関数で表現しているため、デカップリング容量を考慮するためには底辺を調整するしかないが、底辺を広げると、本来デカップリング容量で低減される周波数の高い領域のノイズだけでなく、周波数の低域のノイズまで低減される結果となってしまい、実測と合わないということになる。
これに対して、図7は、電源/パッケージ/測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に最適なモデリングであり、これを用いることにより、等価電源電流回路を実際に近い形で実現することができる。
この方法では、底辺をトランジション時間の関数、側面をデカップリング容量の関数として表現することができ、デカップリング容量の周波数スペクトル(FFT結果)への影響を正確に表現することが可能となる。
このようなモデルを使用して、電源/パッケージ/測定装置非考慮電流推定手段により算出された電源/パッケージ/測定装置非考慮の電流情報を図8に示す。この電流情報は各時刻と電源電流値の情報からなり、図10で示すような電源電流をデータで持たせた場合の情報である。この電源電流情報を等価電源電流に変換する方法の一例を図9に示す。LSIチップの端子にD/Aコンバータ901を接続し、前記電源/パッケージ/測定装置非考慮電流推定手段をディジタル電流算出回路901としてD/Aコンバータ901に接続することで等価電源電流を得ることができる。図8で示すような情報がディジタル電流値算出回路(すなわち論理シミュレータで構成された電源/パッケージ/測定装置非考慮電流推定手段)で計算された後、それを等価電源電流に変換する際に、図9に示したようなD/Aコンバータを使うことにより、図9に示す回路をトランジスタレベルシミュレータでスムーズにシミュレーションを行うことができる。
また、等価電源電流回路とインピーダンス回路を組み合わせてトランジスタレベルシミュレーションを行えば、電源/パッケージ/測定装置非考慮電流推定手段で計算された電源電流を補正して、電源/パッケージ/測定装置考慮の電流を推定することができ、それをFFTすることで、図5に示すような周波数スペクトルを得ることができる。
次に、図11に示した等価回路と図12に示したブロック図とを用いて、解析制御入力部102を実施する場合について説明する。
次に、図11に示した等価回路と図12に示したブロック図とを用いて、解析制御入力部102を実施する場合について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてゲートレベルで電流計算を行う工程と、その結果を反映して電源/パッケージ/測定系考慮FFT推定手段としてトランジスタレベルの計算を行う工程を同期させて実行する。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算しつつ、その計算と同期しながらこの計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
図1に示した解析制御入力部102は、図11に等価回路、図12にブロック図を示すように、同期読み出しにより、電源/パッケージ/測定系非考慮電流推定手段1011から得られた電源/パッケージ/測定系非考慮電流結果1012と、前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた電源/パッケージ/測定系RLC情報1022を等価回路として見積もる等価回路見積もり手段1021と、前記等価回路見積もり手段1021で得られた等価回路に基づいて、電源/パッケージ/測定系に起因する電源/パッケージ/測定系RLC情報1022としての総合インピーダンスとネットリスト1023とから、FFT処理などの方法で周波数解析を行い推定結果を算出する電源/パッケージ/測定系考慮FFT推定手段1025とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1026を出力するように構成されている。
次にこの電源/パッケージ/測定系非考慮電流推定手段および電源/パッケージ/測定系考慮電流推定手段の動作を示すフローチャートを図13および図14に示す。
次にこの電源/パッケージ/測定系非考慮電流推定手段および電源/パッケージ/測定系考慮電流推定手段の動作を示すフローチャートを図13および図14に示す。
まず、電源/パッケージ/測定系非考慮電流推定手段1011における電流推定は、図13に示すように、ネットリスト1023および回路入力情報1010を入力するステップ1301と、この入力された情報 を読み込むステップ1302と、読み込まれた回路入力情報を1行づつ取り出すステップ1303と、電源/パッケージ/測定系考慮電流推定手段からフラグが送られてきたかどうかを判断するためにフラグをみるステップ1304と、フラグがあるかどうかを判断するステップ1305で、フラグが送られてきている場合もしくは取り出された回路入力情報が最初の行である場合は、ネットリストに取り出された回路入力情報を与えた際の電源電流を計算し、ファイル書き込みを行うステップ1306とからなり、全ての回路入力情報について処理終了しているか否かを判断し(ステップ1307)、終了している場合は終了とする。
ここで、回路入力情報とは、ネットリストの外部入力端子に印加する入力値を時系列に示したもので、シミュレーション時刻とその際の各外部入力端子に印加する論理信号値を1行に収め、それをシミュレーション終了時刻まで記載したものである。
判断ステップ1307で回路入力情報の全ての行を処理終了していない場合は再び回路入力情報取り出しステップ1303に戻り、同様のステップを繰り返す。
更にまた電源/パッケージ/測定系考慮電流推定手段からフラグが送られてきていない場合は、再びフラグが送られてきたかどうかをみる。
更にまた電源/パッケージ/測定系考慮電流推定手段からフラグが送られてきていない場合は、再びフラグが送られてきたかどうかをみる。
また、電源/パッケージ/測定系考慮電流推定手段における電流推定は、図14に示すように、電源/パッケージ/測定系非考慮電流推定手段における推定結果の情報追加を監視するステップ1401と、監視ステップで情報追加があったか否かを判断し(ステップ1402)、追加があったと判断された場合は、追加電流情報を読み込む(ステップ1403)。
そして、電源/パッケージ/測定系のRLCから定まる回路の追加電流情報のシミュレーション時刻までの電流シミュレーションを行い、追加電流情報の電流を印加する(ステップ1404)とともに、電源/パッケージ/測定系考慮電流推定手段1011にフラグを送る(ステップ1405)。
そしてフラグの送付が終了したかどうかを判断し(ステップ1406)、終了した場合は、電流情報をFFT処理し(ステップ1407)、出力情報を書き出す(ステップ1408)。
そしてフラグの送付が終了していない場合は、電源/パッケージ/測定系非考慮電流推定手段における推定結果の情報追加を監視する監視ステップ1401に戻り、再度後続ステップを繰り返す。
そしてフラグの送付が終了していない場合は、電源/パッケージ/測定系非考慮電流推定手段における推定結果の情報追加を監視する監視ステップ1401に戻り、再度後続ステップを繰り返す。
実施の形態12
次に本発明の第12の実施の形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算した後で、この計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
次に本発明の第12の実施の形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算した後で、この計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
図15にゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる動作方式について説明する。ここでは図12で説明した同期読み出し動作における同期のために必要であった、電源/パッケージ/測定系考慮電流推定手段から電源/パッケージ/測定系非考慮電流推定手段へのフラグ伝播というステップをなくしただけで、他については図12のステップと同様である。
ここで電源/パッケージ/測定系非考慮電流推定手段1011の推定動作を図16に示す。ここでは回路入力情報1010を入力情報として読み込み(ステップ1601)、該当する回路入力情報を1行づつ取り出し(ステップ1602)、この取り出した回路入力情報をネットリスト1023に付加し、この時の電源電流を計算しファイル書き込みを行う(ステップ1603)。そして全ての回路入力情報について処理終了したか否かを判断し(判断ステップ1604)、終了していると判断されると推定動作を終了する。
一方判断ステップ1604で終了していないと判断されると、再び回路入力情報を1行づつ取り出すステップ1602に戻り、再び上記動作を繰り返す。
次に電源/パッケージ/測定系考慮電流推定手段1025の推定動作を図17に示す。まずシミュレーション時刻を初期化し(ステップ1701)、回路入力情報1010を入力情報として読み込み(ステップ1702)、該当する回路入力情報を、電源/パッケージ/測定系のRLC情報に加えて電流情報を計算し(ステップ1703)、前記電流情報をFFT処理する(ステップ1704)。そしてこのようにして得られたFFT結果を出力情報として書き出し(ステップ1705)、表示装置に出力する。
かかる構成によれば、電源ネットのFFT結果への影響を時系列的にも正確に表現することができる。またこのような非同期読み出しの場合は同期読み出しに比べ、フラグを送らないため、フラグを送るという処理をカットすることができ、これにより高速処理が可能となる。
実施の形態13
次に本発明の第13の実施の形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を非同期でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する信号変化を記憶し、この信号変化を固定間隔で読み込み、推定電流をD/A変換などにより電流源として表すと共に、電源ネットと組み合わせてシミュレーションすることで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
次に本発明の第13の実施の形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を非同期でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する信号変化を記憶し、この信号変化を固定間隔で読み込み、推定電流をD/A変換などにより電流源として表すと共に、電源ネットと組み合わせてシミュレーションすることで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
図15にゲートレベルの電流計算結果を非同期で読み出す非同期読み出し動作を示すが、これは前記実施の形態2において説明した後処理でトランジスタレベルの計算に反映させる動作方式と全く同様である。
また、ここで電源/パッケージ/測定系非考慮電流推定手段1011の推定動作についても実施の形態2で説明した図16に示す動作とまったく同様である。
次に電源/パッケージ/測定系考慮電流推定手段1025の推定動作を図18に示す。まずシミュレーション時刻を0に初期化し(ステップ1801)、当該シミュレーション時刻における回路入力情報1011を入力情報として読み込み(ステップ1802)、該当する回路入力情報を、電源/パッケージ/測定系のRLC情報に加える(ステップ1803)。
そしてシミュレーション単位時間の電流シミュレーションを行い、電流値を得た後、シミュレーション時刻を1進める(ステップ1804)。
シミュレーション対象期間が終了したか否かを判断し(ステップ1805)、終了した場合は、電流情報をFFT処理し(ステップ1806)。そしてこのようにして得られたFFT結果を出力情報として書き出し(ステップ1807)、表示装置に出力する。
シミュレーション対象期間が終了したか否かを判断し(ステップ1805)、終了した場合は、電流情報をFFT処理し(ステップ1806)。そしてこのようにして得られたFFT結果を出力情報として書き出し(ステップ1807)、表示装置に出力する。
判断ステップ1805で終了していない場合は、再度シミュレーション時刻の電流情報読み込みステップ1802に戻り、再度以下のフローの実行を繰り返す。
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。またこのように工程間隔で読み込むことで電源/パッケージ/測定系考慮FFT推定手段としてのアナログ部の処理速度に律速されることなく、電源/パッケージ/測定系非考慮電流推定手段としてのディジタル部を計算することが可能となる。
実施の形態14
次に本発明の第14の実施の形態について説明する。
ここでは、ゲートレベルの平均あるいは最大電流計算結果をトランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値を各サイクルごとに平均化あるいは最大値計算したものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
次に本発明の第14の実施の形態について説明する。
ここでは、ゲートレベルの平均あるいは最大電流計算結果をトランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値を各サイクルごとに平均化あるいは最大値計算したものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
図19に電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理で電源/パッケージ/測定系考慮FFT推定手段としてのトランジスタレベルの計算に反映させるようにした動作方式について説明する。ここでは実施の形態11において図12で説明したものと同様であるが、図19にブロック図を示すように、電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた測定系非考慮電源電流結果1902の各サイクルごとの電流値を1サイクルに畳込むように平均化あるいは最大値計算したものを等価電流源とし、前記回路情報に前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加したRLC情報1901を前記等価電流源に付加してシミュレーションするとともに、FFT処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1904を出力するように構成されている。
ここで電源/パッケージ/測定系考慮電流推定手段1903の推定動作を図20に示す。ここでは電源/パッケージ/測定系非考慮電流結果と電源/パッケージ/測定系RLC情報を入力情報として読み込み(ステップ2001)、この入力電流情報を図21に一例を示すように、あらかじめ定められた時間間隔で分割し(ステップ2002)、分割した時間を基準にした相対時間で全分割電流情報の平均値又は最大値を計算する(ステップ2003)。図22は図21に示す電流情報を平均化した平均化電流を示す。図21および図22は縦軸を電流値、横軸を時間とした。そしてこのようにして計算のなされた電流情報に前記電源/パッケージ/測定系RLC情報を反映させた補正電流情報をFFT処理し(ステップ2004)、計算されたFFT結果を出力情報として書き出しを行う(ステップ2005)。
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。また一定間隔ごとの平均化又は最大値処理を行うことにより、高速にノイズの影響を見積もることができる。
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。また一定間隔ごとの平均化又は最大値処理を行うことにより、高速にノイズの影響を見積もることができる。
実施の形態15
次に本発明の第15の実施の形態について説明する。
ここでは、ゲートレベルの電流計算結果から対象周波数帯以外の変化を除去し、トランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値をFFTし、その結果から対象外の周波数帯を除外した後、逆FFTしたものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
次に本発明の第15の実施の形態について説明する。
ここでは、ゲートレベルの電流計算結果から対象周波数帯以外の変化を除去し、トランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値をFFTし、その結果から対象外の周波数帯を除外した後、逆FFTしたものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
本発明は実施の形態14のブロック図19と同じ構成を用いる。電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた測定系非考慮電源電流結果1902をFFTし、その結果から対象外の周波数帯を除外した後、逆FFTしたものを等価電流源とし、前記回路情報に前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加したRLC情報1901を前記等価電流源に付加してシミュレーションするとともに、FFT処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1904を出力するように構成されている。
ここで電源/パッケージ/測定系考慮FFT電流推定手段1903の推定動作を図24に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流を入力するとともにFFT処理し(ステップ2401)、この入力情報から、対象外の周波数帯を除外し(ステップ2402)、あらかじめ定められた時間範囲の周波数帯域成分以外を除外する処理を行い、これを逆FFT処理し、電流波形を算出する(ステップ2403)。
この後電源/パッケージ/測定系のRLC回路にこの電流波形をもつ電流を与えた際の測定装置における周波数応答を計算し(ステップ2404)、電源、パッケージおよび測定系を考慮した電流値を出力情報として出力する(ステップ2405)。
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。またFFTおよび逆FFTを行うことにより、電流源の情報を削減しトランジスタレベルシミュレーションを短時間で終わらせることが出来る。またイベントドリブンタイプであって効果的である。さらにブロックあるいは複数のFFT結果からの解析も可能である。
なお、ステップ2402は省略してもよく、省略した場合にも逆FFTにより推定電流の情報を圧縮できるという効果は残る。
なお、ステップ2402は省略してもよく、省略した場合にも逆FFTにより推定電流の情報を圧縮できるという効果は残る。
実施の形態16
次に本発明の第16の実施の形態について説明する。前記第11乃至第15の実施の形態では、回路情報から等価電源電流情報を求め、解析制御情報および回路情報の総インピーダンスと組み合わせてシミュレーションを行なうようにしたが、この方法では、電源、パッケージおよび測定系の等価回路から総インピーダンスを算出し、この総インピーダンスによって前記等価電源電流情報を補正すべき関数を求め、前記等価電源電流情報の周波数スペクトルをこの関数で演算し補正することにより、電源、パッケージおよび測定系を考慮した電源電流情報の周波数スペクトルを求めるようにしたことを特徴とする。
次に本発明の第16の実施の形態について説明する。前記第11乃至第15の実施の形態では、回路情報から等価電源電流情報を求め、解析制御情報および回路情報の総インピーダンスと組み合わせてシミュレーションを行なうようにしたが、この方法では、電源、パッケージおよび測定系の等価回路から総インピーダンスを算出し、この総インピーダンスによって前記等価電源電流情報を補正すべき関数を求め、前記等価電源電流情報の周波数スペクトルをこの関数で演算し補正することにより、電源、パッケージおよび測定系を考慮した電源電流情報の周波数スペクトルを求めるようにしたことを特徴とする。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルのFFT計算結果を、電源/パッケージ/測定系RLC情報から得られた関数で演算させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値をFFTし、電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を電源/パッケージ/測定系非考慮電流結果に乗算処理することで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
図23に電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルのFFT計算結果を、電源/パッケージ/測定系RLC情報から得られた関数で演算させる動作方式について説明する。ここでは実施の形態11において図12で説明したものと同様であるが、図23にブロック図を示すように、電源/パッケージ/測定系非考慮電流FFT結果2302として、電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したものを用意する。そしてこれと前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報からなる電源/パッケージ/測定系RLC情報2301とから、電源、パッケージおよび測定系を考慮したFFT結果2304を出力するように構成されている。
この電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作を図26に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したものと、電源/パッケージ/測定系RLC情報を入力情報として(ステップ2601)、この電源/パッケージ/測定系RLC情報から、電源/パッケージ/測定系部分における周波数応答を計算し(ステップ2602)、前記電源/パッケージ/測定系非考慮電流のFFT結果に上記周波数応答結果を乗算し(ステップ2603)、この電流値を出力情報として出力する(ステップ2604)。
この時の周波数応答結果を図27に示す。
この時の周波数応答結果を図27に示す。
かかる構成によれば、電源/パッケージ/測定系の影響を周波数スペクトルに反映させることができ、高速かつ高精度の計算が可能となる。このように、FFT電源ネットのFFT結果への影響を正確に表現することができる。また周波数ごとの応答結果を乗算処理しているため、より高速処理が可能であり、またメモリ容量が少なくてもよいという特徴を持つ。
実施の形態17
この例では実施の形態16における電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作の変形例を示す。
前記実施の形態16では電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を電源/パッケージ/測定系非考慮電流結果に乗算処理したが、この例では、電源/パッケージ/測定系非考慮電流結果のFFT結果について各周波数ごとの電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を累積処理することを特徴とするものである。
この例では実施の形態16における電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作の変形例を示す。
前記実施の形態16では電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を電源/パッケージ/測定系非考慮電流結果に乗算処理したが、この例では、電源/パッケージ/測定系非考慮電流結果のFFT結果について各周波数ごとの電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を累積処理することを特徴とするものである。
この電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作を図25に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したFFT結果と、電源/パッケージ/測定系RLC情報を入力情報として(ステップ2501)、このFFT結果から、各周波数ごとの電流値(ノイズレベル)を選択し(ステップ2502)、電源/パッケージ/測定系のRLC回路に前記周波数をもつ電流値の振幅をもつ電流を与えた際の測定装置における周波数周波数応答を計算し(ステップ2503)、応答結果を累積処理する処理(ステップ2504)を行い、全ての周波数について処理終了であるか否かを判断し(ステップ2505)、終了である場合は、周波数応答の累積結果である電源、パッケージおよび測定系を考慮した周波数スペクトラムを出力情報として出力する(ステップ2506)。
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。また周波数ごとの応答結果を累積処理しているため、より高精度に表現することが可能となる。
実施の形態18
この例は、解析処理方法に特徴を有するものである。
すなわち電源波形結果をライブラリとしてもち、回路全体のFFT特性を算出するものである。
この装置は、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納したFFTライブラリを具備したことを特徴とするものである。
この例は、解析処理方法に特徴を有するものである。
すなわち電源波形結果をライブラリとしてもち、回路全体のFFT特性を算出するものである。
この装置は、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納したFFTライブラリを具備したことを特徴とするものである。
図28に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行い、この結果を格納した電流波形ライブラリ2801と、ネットリスト2802と、回路入力情報2803と、電流FFT推定手段2804とからなり、FFT結果2805を出力するようにしたものである。
電流FFT推定手段2804は、図29に示すようなフローチャートで解析を実行する。
まず、ステップ2901でネットリスト3002に記憶されたネットリスト情報と、回路入力情報3003とを読みこむ。
まず、ステップ2901でネットリスト3002に記憶されたネットリスト情報と、回路入力情報3003とを読みこむ。
ついで、ステップ2902で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ2903で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報に対応した各電流波形を呼び出し、これらを足しあわせて、電源電流結果を計算する。
こののち、ステップ2904で、FFTを行い、ステップ2905で出力情報の書き出しを行う。
そしてさらにステップ2903で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報に対応した各電流波形を呼び出し、これらを足しあわせて、電源電流結果を計算する。
こののち、ステップ2904で、FFTを行い、ステップ2905で出力情報の書き出しを行う。
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、FFTライブラリから各電流波形を足しあわせることで、演算量を大幅に削減しながら、FFT結果を得ることが出来る。
以上の方法により、ライブラリから対応する電源電流波形を取り出しFFT推定を行うことにより、電流計算やFFTを省略することができ、高速化をはかることができる。
この方法は第11乃至第17の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
この方法は第11乃至第17の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
実施の形態19
この例は、FFT結果をライブラリに持ち、回路全体のFFT特性を算出するものである。
この例は、FFT結果をライブラリに持ち、回路全体のFFT特性を算出するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したFFTライブラリを具備したことを特徴とするものである。
図30に本発明の一実施の形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したFFTライブラリ3001と、ネットリスト3002と、回路入力情報3003と、電流FFT推定手段3004とからなり、FFT結果3005を出力するようにしたものである。
電流FFT推定手段3004は、図31に示すようなフローチャートで解析を実行する。
まず、ステップ3101でネットリスト3102に記憶されたネットリスト情報と、回路入力情報3103とを読みこむ。
まず、ステップ3101でネットリスト3102に記憶されたネットリスト情報と、回路入力情報3103とを読みこむ。
ついで、ステップ3102で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ3103で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3104で、出力情報の書き出しを行う。
そしてさらにステップ3103で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3104で、出力情報の書き出しを行う。
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、FFTライブラリから各周波数の電流成分を足しあわせることで、演算量を大幅に削減しながら、FFT結果を得ることが出来る。
以上の方法により、ライブラリから取り出しFFT推定を行うことにより、電流計算やFFTを省略することができ、高速化をはかることができる。
この方法は第11乃至第17の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
なお、この方法においては、あらかじめ入出力条件、周波数、配線容量、スリューなどをパラメータとするセルもしくはブロックのFFT解析結果をライブラリとしてもつようにしたが、静的解析あるいは動的解析でFFTデータを作成するようにしてもよい。(特願平11−196190、特願平11−200847) またさらに推定しようとする範囲のFFT結果に絞ることでデータ量を削減することも可能である。
この方法は第11乃至第17の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
なお、この方法においては、あらかじめ入出力条件、周波数、配線容量、スリューなどをパラメータとするセルもしくはブロックのFFT解析結果をライブラリとしてもつようにしたが、静的解析あるいは動的解析でFFTデータを作成するようにしてもよい。(特願平11−196190、特願平11−200847) またさらに推定しようとする範囲のFFT結果に絞ることでデータ量を削減することも可能である。
実施の形態20
この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、FF,IOのFFT解析結果をライブラリとしてもち、機能記述から主要構成部分のみ仮に論理合成し、FFT結果を推定するようにしたことを特徴とするものである。
この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、FF,IOのFFT解析結果をライブラリとしてもち、機能記述から主要構成部分のみ仮に論理合成し、FFT結果を推定するようにしたことを特徴とするものである。
図32にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、FF,IOのFFT解析結果を格納した機能記述用ライブラリ3201と、機能記述3202を具備した機能記述部と、回路入力情報3203と、機能記述FFT推定手段3204とからなり、機能記述FFT結果3205を出力するようにしたものである。
機能記述FFT推定手段3204は、図33に示すようなフローチャートで解析を実行する。
まず、ステップ3301で機能記述部に記憶された機能記述3202と、回路入力情報3203とを読みこむ。
まず、ステップ3301で機能記述部に記憶された機能記述3202と、回路入力情報3203とを読みこむ。
ついで、ステップ3302で機能記述から図34に示すようなクロックツリーメモリ、フリップフロップ、入出力バッファなどの機能的グループ分けを行う。
そしてステップ3303で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ3304で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3305で、出力情報の書き出しを行う。
そしてステップ3303で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ3304で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3305で、出力情報の書き出しを行う。
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、機能レベルでグループ分けし、推定することにより、高速でLSI全体のノイズの影響を見積もることが出来る。
実施の形態21
この例は、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図35にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト3501から推定手法を選択する推定手法選択手段3502と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段3503とからなり、FFT結果3504を出力するようにしたものである。
この例は、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図35にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト3501から推定手法を選択する推定手法選択手段3502と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段3503とからなり、FFT結果3504を出力するようにしたものである。
推定手法選択手段3502は、図36に示すようなフローチャートで解析を実行する。
まず、ステップ3601で入力情報を読みこむ。
まず、ステップ3601で入力情報を読みこむ。
ついで、ステップ3602で各インスタンスの消費電力を推定する。
そしてステップ3603で消費電力の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
そしてステップ3603で消費電力の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態22
最初のステップで概略解析した後、ピークの大きい部分をダイナミック解析を用いて詳細に解析するようにすることにより、高速でLSI全体のノイズの影響を見積もることが出来る。(図37)
最初のステップで概略解析した後、ピークの大きい部分をダイナミック解析を用いて詳細に解析するようにすることにより、高速でLSI全体のノイズの影響を見積もることが出来る。(図37)
推定手法選択手段3502は、図37に示すようなフローチャートで解析を実行する。
まず、ステップ3701で入力情報を読みこむ。
まず、ステップ3701で入力情報を読みこむ。
ついで、ステップ3702で各インスタンスのピーク電流を推定する。
そしてステップ3703でピークの高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
そしてステップ3703でピークの高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態23
なお、最初のステップで消費電力量、FF/CLK集中から各ブロック毎に解析方法を選択するという方法をとるようにしてもよい。(図38)
なお、最初のステップで消費電力量、FF/CLK集中から各ブロック毎に解析方法を選択するという方法をとるようにしてもよい。(図38)
推定手法選択手段3502は、図38に示すようなフローチャートで解析を実行する。
まず、ステップ3801で入力情報を読みこむ。
まず、ステップ3801で入力情報を読みこむ。
ついで、ステップ3802で各インスタンスの消費電力を推定する。
そしてステップ3803で各ブロックグループ毎に消費電力の総和を計算し、ステップ3804にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
そしてステップ3803で各ブロックグループ毎に消費電力の総和を計算し、ステップ3804にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態24
また、グループ毎のピーク電流の総和を計算し、ピークの高いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。(図39)
また、グループ毎のピーク電流の総和を計算し、ピークの高いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。(図39)
推定手法選択手段3502は、図39に示すようなフローチャートで解析を実行する。
まず、ステップ3901で入力情報を読みこむ。
まず、ステップ3901で入力情報を読みこむ。
ついで、ステップ3902で各インスタンスのピーク電流を推定する。
そしてステップ3903で各グループ毎にピーク電流の総和を計算し、ステップ3904にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
そしてステップ3903で各グループ毎にピーク電流の総和を計算し、ステップ3904にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態25
グループ毎のフリップフロック・クロックバッファの個数を計算し、個数の多いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。
グループ毎のフリップフロック・クロックバッファの個数を計算し、個数の多いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。
推定手法選択手段3502は、図40に示すようなフローチャートで解析を実行する。
まず、ステップ4001で入力情報を読みこむ。
まず、ステップ4001で入力情報を読みこむ。
ついで、ステップ4002で、グループ毎のフリップフロック・クロックバッファの個数を計算し、各インスタンスの消費電力を推定する。
そしてステップ4003で個数の多いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
そしてステップ4003で個数の多いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態26
この例も、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、解析精度に応じて判断することにより、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図41にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト4101と回路入力情報4102とから推定手法を選択する推定手法選択手段4103と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段4104とからなり、FFT結果4105を出力するようにしたものである。
この例も、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、解析精度に応じて判断することにより、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図41にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト4101と回路入力情報4102とから推定手法を選択する推定手法選択手段4103と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段4104とからなり、FFT結果4105を出力するようにしたものである。
推定手法選択手段4102は、図42に示すようなフローチャートで解析を実行する。
まず、ステップ4201で入力情報を読みこむ。
まず、ステップ4201で入力情報を読みこむ。
ついで、ステップ4202で各インスタンスの消費電力またはピーク電流を推定する。
そしてステップ4203で各インスタンスの変化回数を推定する。
そしてステップ4204で消費電力またはピーク電流と変化回数とを積算し、この積算値の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
そしてステップ4203で各インスタンスの変化回数を推定する。
そしてステップ4204で消費電力またはピーク電流と変化回数とを積算し、この積算値の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
このようにして、高速処理を行うことが可能となる。
実施の形態27
また、高速推定手法で周波数スペクトルを計算し、ピークの高い個所に高精度推定手法を再適用するようにしてもよい。
すなわち図43にそのフローチャートを示すように、推定手法選択手段4102は、解析を実行する。
まず、ステップ4301で入力情報を読みこむ。
また、高速推定手法で周波数スペクトルを計算し、ピークの高い個所に高精度推定手法を再適用するようにしてもよい。
すなわち図43にそのフローチャートを示すように、推定手法選択手段4102は、解析を実行する。
まず、ステップ4301で入力情報を読みこむ。
ついで、ステップ4302で高速推定手法で周波数スペクトル(FFT結果)を計算する。
そしてステップ4303でピークの高い個所に高精度推定手法を再適用し、推定手法を選択する。
そしてステップ4303でピークの高い個所に高精度推定手法を再適用し、推定手法を選択する。
このようにして、高速かつ高精度処理を行うことが可能となる。
実施の形態28
次にインクリメント計算を用いた不要輻射解析方法について説明する。
修正時には再計算が必要であり、非常に時間がかかるという問題があり、本実施の形態では、これを解決するためになされたもので差分のみを演算することにより、高速化を図るようにしたことを特徴とする。
次にインクリメント計算を用いた不要輻射解析方法について説明する。
修正時には再計算が必要であり、非常に時間がかかるという問題があり、本実施の形態では、これを解決するためになされたもので差分のみを演算することにより、高速化を図るようにしたことを特徴とする。
図44にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、電源/パッケージ/測定系のRLC情報4401と電源パッケージ非考慮のFFTにより得られた周波数スペクトル4405と、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト4402および変更点を示す変更点情報4403とを、電源パッケージ考慮FFT再推定手段4404で、FFT結果を推定し、FFT結果4406を出力するようにしたものである。
再推定手法選択手段4404は、図45に示すようなフローチャートで解析を実行する。
まず、ステップ4501で入力情報を読みこむ。
まず、ステップ4501で入力情報を読みこむ。
ついで、ステップ4502で変更箇所が電源であるかどうかを判断し、電源である場合は、電源考慮FFT解析を実行する(ステップ4504)。
電源でない場合は、変更箇所のみ電源非考慮FFT解析により置き換え(ステップ4503)、ついで電源考慮FFT解析を実行する(ステップ4504)。
電源でない場合は、変更箇所のみ電源非考慮FFT解析により置き換え(ステップ4503)、ついで電源考慮FFT解析を実行する(ステップ4504)。
このようにして、高速処理を行うことが可能となる。
本発明は、不要輻射の主要因とも言える電源電流の変化の解析をはじめ不要輻射解析を行い、その最適化をはかるものであって、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を効率よく反映することにより高速性と高精度化を両立させ、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することを可能にする。さらには、EMI発生個所の特定を支援することによる効率的なEMI対策に有効である。
また、電源、パッケージ、測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
101 回路情報102 解析制御入力部103 不要輻射シミュレーション部104 解析情報表示部105 最適化制御入力部106 不要輻射最適化部107 最適化情報表示部
Claims (10)
- シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出し、電源ノイズ対策が必要となる程度にノイズレベルの大きいブロック又はインスタンスを抽出する工程と、
前記ブロック又はインスタンスをノイズレベルの大きさに従ってソーティングし表示する表示工程とを含むことを特徴とするLSIの設計支援方法。 - シミュレーションの実行によって、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報を考慮して対象ブロックに対する瞬間的な電流量を算出する工程と、
前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化し、モデル化された瞬間的な電流量から電流変化情報を算出する工程と、
前記算出する工程によって算出された電流変化情報を周波数解析処理する工程とを含むLSIの設計支援方法において、
前記周波数解析処理工程で得られた周波数情報を表示する表示工程を含むことを特徴とするLSIの設計支援方法。 - 前記表示工程で表示された情報から着目すべきブロックをハイライト表示する工程と、
前記ブロックに対してLSIの電源電流の波形の最適化処理を行い、最適化処理後のLSIの電源電流の波形を解析する解析工程と、
前記解析された情報を表示する工程とを含むことを特徴とする請求項2に記載のLSIの設計支援方法。 - 前記最適化処理を処理履歴情報として記憶する工程と、必要に応じて処理履歴情報を表示する工程とを含むことを特徴とする請求項3に記載のLSIの設計支援方法。
- LSIの電源ノイズ解析結果に基き、電源ノイズの大きい箇所を判断する工程と、
前記判断する工程で電源ノイズが大きいと判断された箇所を表示する工程を含むことを特徴とするLSIの設計支援方法。 - 前記表示する工程は、2つ以上のFFT結果に基づき、その差分のうち電源ノイズの大きい箇所の差分を計算し表示する工程を含むことを特徴とする請求項5に記載のLSIの設計支援方法。
- 前記表示する工程は2つのFFT結果を表示し、指定した任意形状部分の差分を色分けして表示する工程を含むことを特徴とする請求項6に記載のLSIの設計支援方法。
- 前記判断する工程はノイズの大きさに従ってソートされた部分回路の情報に基づき、計算する工程を含むことを特徴とする請求項7に記載のLSIの設計支援方法。
- 前記表示する工程は、回路図情報もしくはレイアウト情報に色分け、もしくは文字情報で表示する工程を含むことを特徴とする請求項7に記載のLSIの設計支援方法。
- 前記ブロックに対してLSIの電源電流の波形の最適化を行い、最適化部分の電源電流情報を解析する解析工程と、
前記解析された情報を表示する表示工程とを含むことを特徴とする請求項3に記載のLSIの設計支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005036105A JP2005190495A (ja) | 2000-11-27 | 2005-02-14 | Lsiの設計支援方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000359572 | 2000-11-27 | ||
JP2005036105A JP2005190495A (ja) | 2000-11-27 | 2005-02-14 | Lsiの設計支援方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001265874A Division JP2002222230A (ja) | 2000-11-27 | 2001-09-03 | 不要輻射最適化方法および不要輻射解析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005190495A true JP2005190495A (ja) | 2005-07-14 |
Family
ID=34796991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005036105A Pending JP2005190495A (ja) | 2000-11-27 | 2005-02-14 | Lsiの設計支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005190495A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007249533A (ja) * | 2006-03-15 | 2007-09-27 | Fujitsu Ltd | クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置 |
JP2009199338A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 電源回路の設計支援装置と設計支援方法 |
-
2005
- 2005-02-14 JP JP2005036105A patent/JP2005190495A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007249533A (ja) * | 2006-03-15 | 2007-09-27 | Fujitsu Ltd | クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置 |
JP4676911B2 (ja) * | 2006-03-15 | 2011-04-27 | 富士通株式会社 | クロストーク解析プログラム、記録媒体、クロストーク解析方法およびクロストーク解析装置 |
JP2009199338A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 電源回路の設計支援装置と設計支援方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4021900B2 (ja) | Lsiの設計支援方法 | |
JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
EP1132745A2 (en) | Electromagnetic interference analysis method and apparatus | |
US11847397B1 (en) | Barycenter compact model to determine IR drop exact solution for circuit network | |
JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
US7000214B2 (en) | Method for designing an integrated circuit having multiple voltage domains | |
JP3943326B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
US6915249B1 (en) | Noise checking method and apparatus | |
JP2007183932A (ja) | タイミング解析方法及びタイミング解析装置 | |
JP3821612B2 (ja) | 不要輻射解析方法 | |
US6470479B1 (en) | Method of verifying semiconductor integrated circuit reliability and cell library database | |
EP1107139A2 (en) | Power model for EMI simulation of semiconductor integrated circuit, method of designing the power model, computer program, and storage medium storing the same | |
US20120204137A1 (en) | System and method for modeling i/o simultaneous switching noise | |
JP3655106B2 (ja) | ノイズチェック装置 | |
JP2001175702A (ja) | 回路設計方法 | |
JP4325274B2 (ja) | 半導体装置モデル作成方法及び装置 | |
JP2005190495A (ja) | Lsiの設計支援方法 | |
Ko et al. | Simplified chip power modeling methodology without netlist information in early stage of soc design process | |
US6959250B1 (en) | Method of analyzing electromagnetic interference | |
JP2007243211A (ja) | 半導体装置 | |
US20030088395A1 (en) | Method and system for quantifying dynamic on-chip power disribution | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
US20090150138A1 (en) | Apparatus and method for analyzing circuit | |
JP5402356B2 (ja) | 電源ノイズ解析方法及び電源ノイズ解析プログラム | |
US7757192B2 (en) | Integrated circuit designing device, integrated circuit designing method, and integrated circuit designing program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070411 |