JP2002222230A - 不要輻射最適化方法および不要輻射解析方法 - Google Patents

Abstract

(57)【要約】 【課題】 解析処理のなされたＬＳＩに対し、ＥＭＩ発
生個所の特定を可能にし、効率的な対策を行う。 【解決手段】 シミュレーションの実行によってＬＳＩ
の不要輻射量を解析する不要輻射解析工程と、前記不要
輻射解析工程でノイズ量が多いインスタンスを選出する
工程と、選出された前記インスタンスの信号タイミング
に遅延が発生しない程度に前記インスタンスの駆動能力
を下げるように調整する工程とを含むことを特徴とす
る。また解析された不要輻射を最適化するに際しては、
最適化の必要な個所を抽出し、必要な箇所に必要量だけ
対策を行なうべく、例えばデカップリング容量の生成面
積を増やす対策をとるようにしたことを特徴とする。ま
た、ブロックの縦横比すなわちアスペクト比を代えた
り、ブロック位置を変えたり、セルラインを変更したり
することにより、最も効果高い挿入位置にデカップリン
グ容量を容易に生成するようにしたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不要輻射（ＥＭ
Ｉ：Electromagnetic Interference）最適化方法および
不要輻射解析方法に係り、特に、大規模でかつ高速駆動
のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精
度のシミュレーションを行い、電磁輻射を最適化する方
法に関する。

【０００２】

【従来の技術】ＬＳＩは、コンピュータはもちろんのこ
と、携帯電話等の通信機器、一般家庭製品や玩具、自動
車まで利用範囲が拡大している。しかし、その一方で、
これらの製品から生じる不要輻射がテレビ・ラジオ等の
受信装置の電波障害や他システムの誤動作の原因として
問題になっている。これらの問題に対して、フィルタリ
ングやシールディングといった製品全体としての対策も
施されているが、部品点数増大・コスト増大・製品上対
策の難しさ等の観点より、ＬＳＩパッケージとしてのノ
イズ抑制が強く要請されている。

【０００３】このような状況下、各製品においてＬＳＩ
はキーデバイスとして位置付けられおり、製品の競争力
確保のために、ＬＳＩの大規模化・高速化が要求されて
いる。製品サイクルが短くなる中で、これらの要求に答
えるためにはＬＳＩ設計の自動化が必須であり、現状の
設計自動化技術導入の条件として同期設計を採用する必
要が高まっている。基準クロックに同期して全回路が動
作し、大規模かつ高速駆動のＬＳＩの場合には、その瞬
間電流は非常に大きくなってしまうことになり、不要輻
射の増大を引起すことになる。

【０００４】本発明は、ＬＳＩの大規模化・高速化を維
持しつつも不要輻射を低減するために不可欠であるＥＭ
Ｉ評価が可能なシミュレーション手法に関するものであ
る。ＬＳＩが他へ被害を与えるノイズを大別すると、放
射ノイズと伝導ノイズがある。ＬＳＩからの直接的な放
射ノイズとしてＬＳＩの内部配線から放射されるノイズ
もあるが、内部配線はアンテナとしては大きくない。も
ちろん、ＬＳＩの動作周波数向上に伴い、ＬＳＩから直
接的に放射されるノイズが将来的に問題となるとは思わ
れるが、現時点においてはＬＳＩ内部の放射ノイズは問
題になるレベルではない。

【０００５】これに対して、伝導のノイズは、ＬＳＩ内
のワイヤ、リードフレーム、パッケージやプリント基板
上配線など直接的な接続を通じてプリント基板上の他の
デバイスへ影響を与えるとともに、これらの接続経路を
発信源すなわちアンテナとしてノイズを放射する。この
接続経路よりなるアンテナはＬＳＩ内部の配線と比べる
と非常に大きく、不要輻射を考える上で支配的な要素で
ある。

【０００６】ＬＳＩからの伝導ノイズの経路として、電
源と信号があるが、近傍の電磁界を考える場合、電源の
電流の変化が電源線をアンテナとして輻射されるノイズ
が支配的であると考えられる。そしてこの電源に加え、
パッケージあるいは測定系も問題となることが多い。例
えば、近年LSIにおけるEMIノイズが重要な問題となって
きたため、IEC（国際電気標準委員会）においてLSIのEM
Iノイズの実測方法の標準化がなされようとしており、
マグネチックプローブ法やVDE法といった解析方法が提
案されている。これにより、LSIベンダは同一の土俵に
乗り、顧客に自社のLSIのEMIノイズ性能をアピールする
ことができ、また顧客もEMIノイズの観点での絶対的なL
SIの比較が出来るようになる。また、この標準実測方法
が普及すれば、おのずとLSIのEMIノイズ基準が確定して
いくものと思われる。しかしながら、従来は測定系（測
定装置および測定するためのプリント基板）の考慮がな
されていなかったため、LSIの開発段階において、前記
の基準を満たしているかどうかを判断することが出来な
かった。また、信号においては信号の変化時に生じるリ
ンギング・オーバーシュートが問題となる場合もある
が、ＬＳＩ内部電源レベルの変動が信号波形として伝導
することが問題となる場合が多い。電源・信号どちらの
経路を伝導し放射されるノイズも、電源電流の変化と強
く相関があると考えられる。

【０００７】簡単なインバータ回路を用いてＣＭＯＳ回
路の電源電流を説明する。インバータ回路への入力電圧
が変化する場合に、ＣＭＯＳ回路の主な電源電流である
負荷容量充放電電流が流れる。そして、これに加え貫通
電流が加算して流れることになる。このようなＣＭＯＳ
回路を設計するにあたり、自動設計ツールを用いる上で
の制約により同期化しているが、同期化したことにより
ＬＳＩ全体の回路が同時に動作するため、基準クロック
に同期して電源のピーク電流が発生する。しかも、高速
化、すなわち周期を短縮するためには、短時間に充放電
できるようにトランジスタを大きくするが、その結果と
してピーク電流が増大する。当然、ＬＳＩが大規模化す
ることによってもＬＳＩ全体の電源電流は増大する。こ
のようにして、電源のピーク電流が増大し、電源電流が
急峻な変化をするようになってきているが、この急峻な
変化が高調波成分を増大させてしまい、不要輻射の増大
を招いている。

【０００８】不要輻射の主要因とも言える電源電流の変
化について高精度のシミュレーションを行うことが、Ｌ
ＳＩにおける不要輻射の評価として有効であると考えら
れる。ところで従来は、以下に示すようにトランジスタ
レベルで電流解析を行う電流シミュレーション手法が用
いられていた。

【０００９】図４７は、トランジスタレベルの電流解析
手法を用いた従来のＥＭＩ解析方法の処理フローを示し
たブロック図である。この方法では、解析対象となるＬ
ＳＩのレイアウト情報から、レイアウトパラメータ抽出
（以下、ＬＰＥとする）処理４７０３を行い、スイッチ
レベルネットリストについて回路シミュレーション４７
０６、電流源モデリング処理４７０８、電源配線ＬＰＥ
処理４７１０、過渡解析シミュレーション４７１２、Ｆ
ＦＴ処理４７１４の各ステップを行うように構成されて
いる。

【００１０】以下、各ステップについて図４７を参照し
ながら説明する。ステップ４７０３ではＥＭＩ解析対象
となる半導体集積回路のレイアウトデータ４７０１と、
トランジスタ素子や各種配線寄生素子（抵抗、容量
等）、各素子のパラメータ値、及びそれら抽出結果の出
力形式を定義したＬＰＥルール４７０２が入力され、そ
のＬＰＥルール４７０２に基づきレイアウトデータ４７
０１における各素子のパラメータを算出し、ネットリス
ト４７０４が生成される。尚、本ステップでは電源（及
びグランド）配線の寄生素子については、抽出対象にし
ない。

【００１１】ステップ４７０６では前記ステップ４７０
３より生成されたネットリスト４７０４と解析対象回路
において所望の論理的動作を再現させるためのテストパ
ターン４７０５が入力され、内部回路の動作状態に応じ
て、負荷容量を充放電する充放電電流や貫通電流等を算
出し、各トランジスタ毎の電流波形情報４７０７が生成
される。尚、本ステップの最初の処理では電源（及びグ
ランド）電位を変動の無い理想電位と仮定して処理を行
う。

【００１２】ステップ４７０８では前記ステップ４７０
６より生成されたトランジスタ毎の電流波形情報４７０
７が入力され、それぞれを以降のステップ４７１２で適
用できる形式にモデリングし、電流源素子モデル情報４
７０９が生成される。尚、以降のステップ４７１２の処
理負荷軽減のためにも、複数個のトランジスタで構成さ
れる機能回路ブロック毎に電流源素子としてモデリング
する手法が一般的である。

【００１３】ステップ４７１０は前記ステップ４７０３
に対して、抽出対象がＥＭＩ解析対象となるトランジス
タ素子や各種配線寄生素子から、電源及びグランド配線
の寄生素子（抵抗、デカップリング容量等）に代わる点
が異なるのみであるため説明を省略する。尚、本ステッ
プにより電源（及びグランド）配線ネットリスト４７１
１が生成される。

【００１４】ステップ４７１２では前記ステップ４７０
８より生成された電流源素子モデル情報４７０９と前記
ステップ４７１０より生成された電源（及びグランド）
配線ネットリスト４７１１とワイヤやリードフレームの
インピーダンス（抵抗、容量、インダクタンス）４７１
６が入力され、ＳＰＩＣＥに代表される過渡解析シミュ
レータを使用した解析により、解析対象回路の電源電圧
変動を算出した電源電圧降下結果４７１７が生成され
る。

【００１５】この後、前記ステップ４７０６の再処理を
行う。その際に、前記ステップ４７０６の最初の処理で
は電源（及びグランド）電位を変動の無い理想電位と仮
定したのに対して、ここでは前記ステップ４７１２より
生成された電源電圧降下結果４７１７が入力され、電源
電圧変動を考慮に入れた各トランジスタ毎の電流波形情
報４７０７が再度生成される。同様に前記ステップ４７
０８、４７１２の再処理が行われる。

【００１６】この前記ステップ４７０６、４７０８、４
７１２のループ処理を複数回繰り返すことで、電源電圧
変動をより高精度に再現させた電流波形結果４７１３が
生成される。ステップ４７１４では前記ステップ４７１
２より生成された電流波形結果４７１３が入力され、高
速フーリエ変換（以下、ＦＦＴとする）を施すことによ
り、周波数スペクトラム解析を行なうことが可能とな
り、ＥＭＩ解析結果４７１５を得ることが出来る。

【００１７】この従来例では、ＬＰＥ処理４７０３、電
源配線ＬＰＥ処理４７１０及び電流源モデリング処理４
７０８の合わせ込みによって検証精度は大きく左右する
ものの、一定レベルの解析精度が期待できる。しかし、
このようなトランジスタレベルの電流解析にはＳＰＩＣ
Ｅに代表される過渡解析シミュレータを使用するため、
ＥＭＩ解析対象回路規模に制限があり処理時間も長大と
なる。半導体集積回路の大規模化に伴い、近年、トラン
ジスタレベルよりも抽象度が高く、高速解析が可能なＥ
ＭＩ解析方法の確立が望まれている。

【００１８】また、チップの大規模化と素子数の増加に
より電源線のネットワークが大規模化しており、処理時
間増大は不要輻射解析上大きな障害となりつつある。処
理時間短縮のため、これら電源線の抵抗・容量に対する
リダクション手段も提案もされているが、電源線が格子
構造となるようなゲートアレイに限定される。

【００１９】また、電源電流値をＦＦＴすることでＥＭ
Ｉ解析したとしても、最終的には、ＦＦＴ特性を設計者
が判断するものとなっている。この手段では原因個所の
特定に非常に時間がかかってしまうか、または不可能で
あり、また解析情報として、それを直接修正に反映させ
るものとしては、不充分であるという問題もある。

【００２０】また、測定系についても、測定系自体の規
模と素子によっては、処理時間増大を招き、不要輻射解
析上無視し得ない問題となっている。

【００２１】このように、従来のＬＳＩの不要輻射解析
方法は、電源及びグランドひいては測定系に抵抗、容
量、インダクタンスによるデカップリングの考慮と高速
処理の両立という観点、不要輻射解析結果の設計への迅
速な反映という観点において十分とは言えないものであ
った。

【００２２】

【発明が解決しようとする課題】このように、半導体集
積回路の大規模化が進んでいる近年、トランジスタレベ
ルよりも抽象度が高く、高速解析が可能であるゲートレ
ベルの電流解析手法を利用したＥＭＩ解析方法の確立が
望まれており、種々の提案がなされている。このような
状況の中で、解析された不要輻射情報にしたがって最適
化対策としては、なかなか十分な技術が確立されておら
ず、種々の研究が重ねられている。

【００２３】また、ＥＭＩ解析したとしても、その主た
る原因がどの回路にあるのかが不明であり、ＥＭＩ改善
のためにどの回路を修正することが有効であるのかが分
からないという問題もある。

【００２４】そこで、高速解析しつつも、電源及びグラ
ンドの抵抗、容量、インダクタンスによるデカップリン
グの影響を電源電流計算に反映することで、シミュレー
ション上においてＬＳＩの不要輻射を現実的な時間で評
価することのできる不要輻射解析方法および装置を提供
すべく、本発明者らは、周波数帯毎に、ＦＦＴ解析離散
幅を割り当て、モデル化する工程と、前記モデル化する
工程によって算出された電流変化情報を高速フーリエ変
換処理する工程とを含む不要輻射解析方法を提案してい
る（特２０００−６３７８３）。この方法では、デカッ
プリング容量のＦＦＴ結果への影響を表現することがで
きず、表現するとすれば、三角形の底辺を広げるしかな
いため、それでは正確に表現することができず、その効
果を出すことができないという問題があった。

【００２５】本発明は前記実情に鑑みてなされたもの
で、解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所
の特定を可能にし、効率的な対策を行うことを目的とす
る。

【００２６】

【課題を解決するための手段】本発明の第1では、シミ
ュレーションの実行によってＬＳＩの不要輻射量を解析
する不要輻射解析工程と、前記不要輻射解析工程でノイ
ズ量が多いインスタンスを選出する工程と、選出された
前記インスタンスの信号タイミングに遅延が発生しない
程度に前記インスタンスの駆動能力を下げるように調整
する工程とを含むことを特徴とする。

【００２７】かかる構成によれば、ノイズ量が多いイン
スタンスを選出し、当該インスタンスに対して信号タイ
ミングに遅延が発生しない程度に駆動能力を下げるよう
にすれば、容易に作業性よく不要輻射の最適化を行うこ
とが可能となる。なおここで遅延が発生しない程度に駆
動能力を下げるとは、例えばＬＳＩの出力にエラーが発
生しない程度、すなわち、回路動作が通常に動作できる
状態を維持しつつ駆動能力を下げることをいう。

【００２８】本発明の第２では、請求項1に記載の不要
輻射最適化方法において、前記調整する工程は、さらに
前記インスタンスを第1のインスタンスとし前記第1のイ
ンスタンスの出力信号配線に隣接して平行する出力信号
配線を持つ第２のインスタンスが存在しここにクロスト
ーク発生がある場合に、両インスタンスの出力信号波形
の傾きを考慮して、（相互の駆動能力比が大きくならな
い程度に）第1のインスタンスのみあるいは第１および
第２のインスタンスのの駆動能力を下げるように調整す
る工程を含むことを特徴とする。

【００２９】本発明の第３では、請求項1に記載の不要
輻射最適化方法において、シミュレーションの実行によ
ってＬＳＩの不要輻射量を解析する不要輻射解析工程
と、前記不要輻射解析工程でノイズ量が多いインスタン
スを選出する工程と、選出された前記インスタンスの信
号タイミングに遅延が発生しない程度に前記インスタン
スに供給しているローカル電源配線のインダクタンスを
追加するように補正する工程とを含むことを特徴とす
る。

【００３０】本発明の第４では、請求項３に記載の不要
輻射最適化方法において、前記補正する工程は、配線抵
抗を増大する工程を含むことを特徴とする。

【００３１】本発明の第５では、シミュレーションの実
行によってＬＳＩの不要輻射量を解析する不要輻射解析
工程と、前記不要輻射解析工程で得られたデータに基づ
いてクロストークのアグレッサインスタンスを選出する
工程と、選出された前記インスタンスの信号タイミング
に遅延が発生しない程度に前記アグレッサインスタンス
の駆動能力を下げるように調整する工程とを含む事を特
徴とする。

【００３２】本発明の第６では、請求項５に記載の不要
輻射最適化方法において、さらにビクティムインスタン
スのＥＭＩノイズが問題とならない程度にビクティムイ
ンスタンスの駆動能力をあげる工程とを含む事を特徴と
する。

【００３３】本発明の第７では、請求項５に記載の不要
輻射最適化方法において、前記アグレッサインスタンス
およびビクティムインスタンスの両方の駆動能力を下げ
る場合には、駆動能力比が大きくならないようにそれぞ
れの駆動能力を設定するように構成したことを特徴とす
る。

【００３４】本発明の第８では、シミュレーションの実
行によってＬＳＩの不要輻射量を解析する不要輻射解析
工程と、前記不要輻射解析工程でノイズ量が多いブロッ
クまたはインスタンスを抽出する工程と、前記抽出され
た前記ブロックまたはインスタンスに対して、設計段階
に応じて、フロアプラン段階およびレイアウト段階と、
両面から不要輻射削減処理を行う工程と、再度不要輻射
解析を行い、不要輻射量が所定の値より小さくなるまで
一連の処理を繰り返すようにしたことを特徴とする。

【００３５】かかる構成によればたとえば、チップのデ
カップリング容量の生成面積を増やす対策（電源面積を
増やす対策法など）は、チップ面積の増大を招くデメリ
ットがあるが、必要箇所に必要量だけ対策を行なうこと
ができるため、過度な面積増大を抑えることが可能であ
る。

【００３６】また、アスペクト比を変える対策あるいは
ブロック位置を変える対策を用いようとする場合、チッ
プ面積を増加させないEMI対策となるので極めて効果的
である。この方法はフロアプランで早期な対策を行なう
ことができるため作業効率が良好である。

【００３７】さらにまた、セルラインの変更による対策
は、最も効果の高い挿入位置にすなわち、当該インスタ
ンスに最も近い位置カップリング容量を容易に生成する
ので効果的である。このようにしてチップ面積を増大を
なるべく抑えてEMI対策を行うことが可能である。

【００３８】本発明の第９では、請求項８に記載の不要
輻射最適化方法において、前記設計段階に応じて不要輻
射削減処理を行う工程は、フロアプラン段階でレイアウ
トデータの変更処理を行う第１の工程を含むことを特徴
とする。

【００３９】本発明の第１０では、請求項８または９に
記載の不要輻射最適化方法において、前記設計段階に応
じて不要輻射削減処理を行う工程は、レイアウト段階で
レイアウトデータの変更処理を行う第２の工程を含むこ
とを特徴とする。

【００４０】本発明の第１１では、請求項９に記載の不
要輻射最適化方法において、前記第1の工程は、前記抽
出する工程で抽出された対象ブロックのピーク電流情報
からデカップリング容量の必要量を算出する工程と、前
記算出する工程で算出されたデカップリング容量から電
源面積の不足量を算出する工程と、前記不足量に基づい
てレイアウトデータの変更を行う工程とを含むことを特
徴とする。

【００４１】本発明の第１２では、請求項１０に記載の
不要輻射最適化方法において、前記第２の工程は、前記
抽出する工程で抽出された対象ブロックのピーク電流情
報からデカップリング容量の必要量を算出する工程と、
前記算出する工程で算出されたデカップリング容量から
電源面積の不足量を算出する工程と、前記不足量に基づ
いてレイアウトデータの変更を行う工程とを含むことを
特徴とする。

【００４２】本発明の第１３では、請求項９に記載の不
要輻射最適化方法において、前記第１の工程は、前記抽
出する工程で抽出された対象ブロックのピーク電流情報
からデカップリング容量の必要量を算出する工程と、前
記算出する工程で算出されたデカップリング容量から電
源面積の不足量を算出する工程と、前記不足量に基づい
て必要なブロックに対してレイアウトデータの変更を行
う工程とを含むことを特徴とする。

【００４３】本発明の第１４では、請求項１１に記載の
不要輻射最適化方法において、前記レイアウトデータの
変更を行う工程は、対象ブロックのアスペクト比すなわ
ち縦横比を変更し、電源電流経路の配線面積を実質的に
変更する工程であることを特徴とする。本発明の第１５
では、請求項１１に記載の不要輻射最適化方法におい
て、前記レイアウトデータの変更を行う工程は、対象ブ
ロックのブロック位置を変更し、電源電流経路の配線面
積を実質的に変更する工程であることを特徴とする。

【００４４】本発明の第１６では、請求項１０に記載の
不要輻射最適化方法において、前記第２の工程は、所望
のデカップリング容量をもつように、グランド線または
電源線共通で配列されているセルラインの一方の方向を
反転すると共に、互いに隣接する電源線とグランド線と
の間に所定の間隔をもたせるようにしたことを特徴とす
る。

【００４５】本発明の第１７では、請求項１６に記載の
不要輻射最適化方法において、前記第２の工程は、互い
に隣接する電源線とグランド線との形成されている層の
上層又は下層に、前記電源線とグランド線との間の電位
に接続された補助線を配設し、前記電源線とグランド
線、前記グランド線と前記補助線、前記補助線と前記電
源線との間の合成容量が所望のデカップリング容量をも
つように、調整する工程を更に含むことを特徴とする。

【００４６】本発明の第１８では、シミュレーションの
実行によって、信号変化の発生時に生成され、発生対象
である前記ＬＳＩチップの各セルのインスタンス名、そ
の信号名、発生時刻、遷移情報を含む各イベント情報を
考慮して対象ブロックに対する瞬間的な電流量を算出
し、不要輻射対策が必要となる程度にノイズレベルの大
きいブロック又はインスタンスを抽出する工程と、前記
ブロック又はインスタンスをノイズレベルの大きさに従
ってソーティングし表示する表示工程とを含むことを特
徴とする。

【００４７】かかる構成によれば、ノイズレベルの大き
さに従ってソーティングしこれを表示することにより、
容易に不適切な個所を検知することができるため、作業
性よく作業することが可能となる。

【００４８】本発明の第１９では、シミュレーションの
実行によって、信号変化の発生時に生成され、発生対象
である前記ＬＳＩチップの各セルのインスタンス名、そ
の信号名、発生時刻、遷移情報を含む各イベント情報を
考慮して対象ブロックに対する瞬間的な電流量を算出す
る工程と、前記瞬間的な電流量をあらかじめ決定された
規則に従ってモデル化する工程と、前記モデル化する工
程によって算出された電流変化情報を周波数解析処理す
る工程とを含む不要輻射解析方法において、前記周波数
解析処理工程で得られた周波数情報を表示する表示工程
を含むことを特徴とする。

【００４９】本発明の第２０では、請求項１９に記載の
不要輻射解析方法において、前記表示工程で表示された
情報から着目すべきブロックをハイライト表示する工程
と、前記ブロックに対して不要輻射最適化処理を行い、
最適化処理後の不要輻射情報を解析する不要輻射解析工
程と、前記解析された情報を表示する工程とを含むこと
を特徴とする。

【００５０】本発明の第２１では、請求項２０に記載の
不要輻射最適化方法において、前記最適化処理を処理履
歴情報として記憶する工程と、必要に応じて処理履歴情
報を表示する工程とを含むことを特徴とする。シミュレ
ーションは、例えば論理シミュレーションの実行によっ
てなされ、周波数帯毎に、ＦＦＴ解析離散幅を割り当
て、モデル化する工程と、前記モデル化する工程によっ
て算出された電流変化情報を高速フーリエ変換処理する
工程とを含む。

【００５１】本発明の第２２では、ＬＳＩの不要輻射ノ
イズ解析結果に基き、不要輻射ノイズの大きい箇所を判
断する工程と、前記判断する工程で不要輻射ノイズが大
きいと判断された箇所を表示する工程を含むことを特徴
とする。かかる構成によれば、不適切な箇所が容易に検
知でき、しかも目視できるため、最適化のための作業性
が極めて良好である。

【００５２】本発明の第２３では、前記表示する工程
は、２つ以上のＦＦＴ結果に基づき、その差分のうち不
要輻射ノイズの大きい箇所の差分を計算し表示する工程
を含むことを特徴とする。かかる構成によれば、結果を
理解し易く、最適化のための作業性が向上する。

【００５３】本発明の第２４では、前記表示する工程は
２つのＦＦＴ結果を表示し、指定した任意形状部分の差
分を色分けして表示する工程を含むことを特徴とする。
かかる構成によれば、結果を理解し易く、最適化のため
の作業性が向上する。

【００５４】本発明の第２５では、前記判断する工程は
ノイズの大きさに従ってソートされた部分回路の情報に
基づき、計算する工程を含むことを特徴とする。かかる
構成によれば、情報がノイズの大きさに従ってソートさ
れているため、容易に作業性よく演算を行うことが可能
である。

【００５５】本発明の第２６では、前記表示する工程
は、回路図情報もしくはレイアウト情報に色分け、もし
くは文字情報で表示する工程を含むことを特徴とする。
かかる構成によれば、最適化工程の作業性が極めて良好
となる。

【００５６】本発明の第２７は、前記ブロックに対して
不要輻射最適化を行い、最適化部分の不要輻射情報を解
析する不要輻射解析工程と、前記解析された情報を表示
する表示工程とを含むことを特徴とする。かかる構成に
よれば、最適化された部分をさらに解析し、満足し得る
ものであるかを判断するに際し、極めて作業性のよいも
のとなる。

【００５７】

【発明の実施の形態】以下、本発明に係る不要輻射最適
化方法の実施形態について説明する。 実施形態１ 図１は、本発明に係る不要輻射最適化方法を実施するた
めの不要輻射解析装置の全体構成を示す概念図である。

【００５８】この不要輻射解析装置は、当該ＬＳＩチッ
プの回路情報１０１に、前記ＬＳＩチップに電流を供給
する電源の電源情報、前記半導体チップのパッケージの
もつパッケージ情報および前記半導体チップの特性を測
定する測定系のもつ測定系情報のうちの少なくとも１つ
の情報を解析制御情報として付加し、前記回路情報に前
記解析制御情報を加えた総合情報を等価回路として見積
もる、解析制御入力部１０２と、前記解析制御入力部で
見積もられた総合情報に従い、シミュレーションを実行
する不要輻射シミュレーション部１０３と、前記不要輻
射シミュレーション部１０３で得られた解析情報を表示
する解析情報表示部１０４と、前記不要輻射シミュレー
ション部１０３で得られた解析情報と、最適化制御入力
部１０５からの最適化基準に基づいて不要輻射を最適化
する不要輻射最適化部１０６と、不要輻射最適化部１０
６の情報に基づいて、最適化情報を表示する最適化情報
表示部１０７とを具備したことを特徴とする。

【００５９】ここでは図４８にフローチャートを示すよ
うに、不要輻射最適化部において、信号タイミング遅延
が発生しない程度にインスタンスの駆動能力を下げるよ
うに調整する工程を含むことを特徴とする。後述する方
法によってノイズ量が多いインスタンスが選出されたも
のとし、このインスタンスに対する不要輻射最適化対策
を行なう方法について説明する。

【００６０】まず、シミュレーションによりＥＭＩ解析
を実行し、ノイズ量が多いインスタンスを選出する（ス
テップ４８０１）。

【００６１】次いで選出インスタンスの信号タイミング
に余裕があるか否かを判断し（ステップ４８０２）、余
裕があると判断された場合は、信号タイミング遅延が発
生しない程度にインスタンスの駆動能力を下げる（ステ
ップ４８０３）。

【００６２】実施形態２ 次に本発明の第２の実施形態について説明する。ここで
は図４９にフローチャートを示すように、クロストーク
を考慮した不要輻射対策を行なうようにしたことを特徴
とするもので、ノイズ量が多いと判断されたインスタン
スの出力信号配線に隣接して平行する出力信号配線をも
つインスタンスが存在する場合、このインスタンスが大
きい場合には当該インスタンスのみならず、このインス
タンスの駆動能力を信号タイミング遅延が発生しない程
度に下げるようにしたことを特徴とする。

【００６３】ここでは、後述する方法によってノイズ量
が多いインスタンスが選出されたものとし、このインス
タンスに対する不要輻射最適化対策を行なう方法につい
て説明する。まず、シミュレーションによりＥＭＩ解析
を実行し、ノイズ量が多いインスタンスを選出する（ス
テップ４９０１）。

【００６４】次いで選出インスタンスの信号タイミング
に余裕があるか否かを判断し（ステップ４９０２）、余
裕があると判断された場合は、判断ステップ４９０３に
おいて、ノイズ量が多いと判断された第1のインスタン
スＡの出力信号配線に隣接して平行する出力信号配線を
もつ第２のインスタンスＢが存在するか否かを判断す
る。存在すると判断された場合、この当該第１のインス
タンスＡと第２のインスタンスＢの大きさを比較し、出
力信号波形の傾きが当該第１のインスタンスＡの方が大
きいか同程度の場合には当該第１のインスタンスのみな
らず、この第１のインスタンスの駆動能力を信号タイミ
ング遅延が発生しない程度でかつ第１および第２のイン
スタンスの駆動能力比が大きくならない程度に下げ、第
２のインスタンスＢの信号波形の傾きの方が大きい場合
には当該第１のインスタンスＡのみ、駆動能力を信号タ
イミング遅延が発生しない程度に下げる（ステップ４９
０４）。なお、ここで、駆動能力比が大きくならないよ
うにとは、変更後の駆動能力比が変更前の駆動能力比よ
りも大きくならないように第1のインスタンスＡ及び第
２のインスタンスＢの駆動能力を下げるということであ
る。すなわち、変更前の駆動能力比 >= 変更後の駆動能
力比の条件で、第1のインスタンスＡ及び第２のインス
タンスＢの駆動能力を下げる。

【００６５】一方、クロストークを生じる第２のインス
タンスＢが存在しないと判断された場合は、信号タイミ
ング遅延が発生しない程度に第１のインスタンスＡの駆
動能力を下げる（ステップ４９０５）。

【００６６】実施形態３ 次に本発明の第３の実施形態について説明する。ここで
は図５０にフローチャートを示すように、不要輻射最適
化部において、ＩＲドロップを考慮した不要輻射対策を
行なうようにしたことを特徴とするもので、ノイズ量が
多いと判断されたインスタンスに対し、このインスタン
スに供給しているローカル電源配線の抵抗を大きくしＩ
Ｒドロップにより、タイミング遅延が発生しない程度に
インスタンスへの印加電圧を低下せしめ、駆動能力を下
げるように調整する工程を含むことを特徴とする。

【００６７】ここでは、後述する方法によってノイズ量
が多いインスタンスが選出されたものとし、このインス
タンスに対する不要輻射最適化対策を行なう方法につい
て説明する。まず、シミュレーションによりＥＭＩ解析
を実行し、ノイズ量が多いインスタンスを選出する（ス
テップ５００１）。

【００６８】次いで選出インスタンスの信号タイミング
に余裕があるか否かを判断し（ステップ５００２）、余
裕があると判断された場合は、このインスタンスに供給
しているローカル電源配線の抵抗を大きくしＩＲドロッ
プにより、タイミング遅延が発生しない程度にインスタ
ンスへの印加電圧を低下せしめ、駆動能力を下げるよう
に調整する（ステップ５００３）。

【００６９】実施形態４ 次に本発明の第４の実施形態について説明する。ここで
は図５１にフローチャートを示すように、不要輻射最適
化部において、前記不要輻射解析工程でクロストークの
加害者となっているアグレッサインスタンスを選出し、
選出されたアグレッサインスタンスの信号タイミングに
遅延が発生しない程度に前記アグレッサインスタンスの
駆動能力を下げるように調整する工程とを含む事を特徴
とする。

【００７０】ここでは、後述する方法によってノイズ量
が多いインスタンスが選出されたものとし、このインス
タンスに対する不要輻射最適化対策を行なう方法につい
て説明する。まず、シミュレーションによりＥＭＩ解析
を実行し、ノイズの加害者であるアグレッサインスタン
スを選出する（ステップ５１０１）。

【００７１】次いで選出アグレッサインスタンスのノイ
ズ量が多いか否かを判断し（ステップ５１０２）、ノイ
ズ量が多いと判断された場合には、選出されたアグレッ
サインスタンスの信号タイミングに余裕があるか否かを
判断し（ステップ５１０３）、余裕があると判断された
場合は、このアグレッサインスタンスの駆動能力を信号
タイミング遅延が発生しない程度に下げる（ステップ５
１０４）。

【００７２】ここで判断ステップ５１０２でノイズ量が
多くないと判断された場合および、判断ステップ５１０
３で余裕がないと判断された場合は、図５２に示す工程
にシフトする。

【００７３】ここでは、被害者側すなわちビクティムイ
ンスタンスのＥＭＩノイズが少ないか否かを判断し（ス
テップ５２０１）、少ないと判断された場合は、ＥＭＩ
ノイズ量が問題にならない程度にビクティムインスタン
スの駆動能力をあげる（ステップ５２０２）。一方被害
者側すなわちビクティムインスタンスのＥＭＩノイズが
少なくないと判断された場合は、平行信号配線長を減ら
すあるいは配線間隔を広げる（ステップ５２０３）。こ
れによりクロストークが低減される。

【００７４】実施形態５ 次に本発明の第５の実施形態について説明する。図５３
に本発明の第５の実施形態のデカップリング容量挿入に
よる不要輻射対策の全体処理フローを示す。ここでは図
５３にフローチャートを示すように、フロアプラン時と
レイアウト時とに分けて各々不要輻射削減処理を行い、
この後不要輻射解析を行い、不要輻射が所定の範囲以下
になっているか否かを判断し、なっていなければ、再度
設計フェーズに戻るようにしたことを特徴とするもので
ある。さらに、不要輻射の最適化が必要な箇所に対し
て、デカップリング容量の効果的な挿入位置を算出する
工程と、挿入箇所を作る工程とを持つことを特徴とする
ものである。

【００７５】すなわち、ステップ５３０１で不要輻射解
析処理を行い、ここで得られたＦＦＴ解析結果の周波数
スペクトルを取り出し（ステップ５３０２）、不要輻射
対策が必要なノイズレベルの大きいブロックあるいはイ
ンスタンスをソーティングする（ステップ５３０３）。
すなわち、例えば外部のコンピュータシステムに周波数
スペクトルを記憶し、その入出力演算部でそれぞれの構
成要素の各ステップをもつプログラム群として記憶され
ており、所望の順番にソーティングがなされる。

【００７６】一方、ＦＦＴ結果ソート手段７５０２は前
述のコンピュータシステムの入出力演算部にそれぞれの
構成要素の各ステップを持つプログラム群として記憶さ
れている。

【００７７】この後、設計フェーズ（ステップ５３０
４）に入り、第1の不要輻射削減処理部でフロアプラン
時の不要輻射削減処理を行う（ステップ５３０５）一
方、第２の不要輻射削減処理部でレイアウト時のセル配
置を行うなかで不要輻射削減処理を行う（ステップ５３
０６）。

【００７８】そして再度不要輻射解析を行い（ステップ
５３０７）、不要輻射量が所定の値よりも小さいか否か
の判断を行う（ステップ５３０８）。そして不要輻射量
が基準値よりも十分に小さくなっていると判断されたと
き、不要輻射対策は終了する。

【００７９】一方、不要輻射量が基準値よりも十分に小
さくなっていないと判断されたときは再び設計フェーズ
に戻り（ステップ５３０４）、再度第１および第２の不
要輻射削減処理部で処理対策を行う。次に、フロアプラ
ン時の不要輻射最適化処理工程について図５４を参照し
つつ説明する。

【００８０】ここではまず、前記コンピュータシステム
の出力部でソーティングして得られる対象ブロックの不
要輻射解析結果情報からピーク電流情報を抽出する（ス
テップ５４０１）。不要輻射解析結果情報の一例を図５
６に示す。図５６から、周波数成分100MHzで不要輻射の
大きいブロックとしてMH2がソーティングされる。ピー
ク電流情報の一例を図５８に示す。ピーク電流情報とは
ブロックまたはインスタンス入り口の電源配線を流れる
電流情報のことである。本実施形態では、一例として、
ピークの電流値と電流波形の傾きを情報として抽出した
ものをピーク電流情報とする。

【００８１】そして図５９に示すような、ピーク電流と
ピーク電流を低減させるために必要なデカップリング容
量の関係を示した、ピーク電流−デカップリング容量デ
ータベースＤＢ１（５４０２）を用いて、図６０に示す
ように不要輻射を低減するためのデカップリング容量の
必要量を算出する（ステップ５４０３）。

【００８２】そしてこのようにして求められた前記対象
ブロックの必要なデカップリング容量と、図６１に示す
ような、デカップリング容量とデカップリング容量を挿
入箇所となる電源配線の面積の関係を示した、デカップ
リング容量−電源面積データベースＤＢ２（５４０４）
から、図６２に示すように電源面積の必要量を算出する
（ステップ５４０５）。（本説明では、電源面積を、デ
カップリング容量の挿入箇所となりえる電源配線の面積
と定義する。）

【００８３】一方レイアウトデータをデータベースから
取り出す（ステップ５４０７）。この例では、例えば図
６３に示すように相対向する辺上に設けられた電極パッ
ドＰ１，Ｐ２の間に位置する対象ブロックＢをもつ。そ
してこのデータから図６４に示すように抵抗値の小さい
順に電流経路、、と決定し（ステップ５４０
８）、図６５にハッチングＨで示すように第１電流経路
の電源面積を算出する（ステップ５４０９）。

【００８４】このようにして得られた第１電流経路の電
源面積と、対象ブロックのピーク電流情報から得られた
電源面積の必要量とから、デカップリング容量の挿入箇
所となる電源面積が必要量に達しているか否かを判断
し、必要量に達していなければ、経路ごとに対策を順次
実施する（ステップ５４０６）。また、電流経路を抵抗
値によって規定しているため、ステップ５４０１で電流
経路ごとにピーク電流情報を算出し、利用することも可
能である。

【００８５】このようにして得られた電源面積分だけ増
大させるべく、アスペクト比変更処理部において、アス
ペクト比すなわちブロック形状の縦横比を変更する（ス
テップ５４１０）。例えば図６６に示すように対象ブロ
ックＢの縦横比を反転させると電極面積Ｈ２分だけ増大
することになる。

【００８６】また、ブロック配置変更処理部においてブ
ロックの配置位置を変更する（ステップ５４１１）。例
えば図６７に示すようにブロック位置を第２の電源パッ
ドＰ２から離間せしめ、第一電流経路の電源配線面積を
増大させると電極面積Ｈ３分だけ増大することになる。
さらにまた、電源配線変更処理部において、電源配線を
変更する（ステップ５４１２）。例えば図６７に示すよ
うに配線幅を部分的に2倍にし、第一電流経路の電源配
線面積を増大させると電極面積Ｈ４分だけ増大すること
になる。

【００８７】このようにして、不要輻射を低減すべく、
アスペクト比変更処理、ブロック配置変更処置、電源配
線変更処理により、デカップリング容量の挿入効果が最
も大きい第一電流経路の電源面積を増大させ、再度電源
面積の必要量を満たしているか否かを判断する（ステッ
プ５４１３）。そして、電源面積の必要量を満たしてい
ないと判断されたときは、再度ステップ５４０８に戻
り、電流経路の再決定を実施する。図６９に一例を示す
ように、先の対策工程において、対象ブロックＢの位置
が第1の電源パッドＰ１に近い側に移動したことによ
り、第一電流経路が変更となっている場合、新たに定ま
った第一電流経路が対象の経路となる。また、第一電流
経路が対策工程によって変更しなかった場合は、第二電
流経路が対象の経路となる。そして再度経路ごとに不要
輻射を低減すべく、アスペクト比変更処理、ブロック配
置変更処置、電源配線変更処理により、電源面積を増大
させ、再度電源面積の必要量を満たしているか否かを判
断し（ステップ５４１３）、これがＯＫとなるまでこれ
らのステップを繰り返す。

【００８８】一般に、チップのデカップリング容量の生
成面積を増やす対策は、不要輻射低減手法として用いら
れるものだが、チップ面積の増大を招くデメリットがあ
る。本実施形態での電源配線変更処理では、処理を行な
う箇所を解析結果に基づいて限定し、必要箇所に必要量
だけ対策を行なうので、過度な対策により面積増大を招
く恐れがない。また、本実施形態でのアスペクト比変更
処理とブロック配置変更処理では、チップ面積を増大す
ることなくEMI対策を行なうことが可能であり効果的で
ある。

【００８９】前記実施形態では、電源面積を、デカップ
リング容量の挿入箇所となりえる電源配線の面積と定義
したが、デカップリング容量がどの電流経路に属するか
ということを示すことにより、電源面積を、デカップリ
ング容量の挿入領域として定義し、取り扱うことも可能
である。

【００９０】このようにしてフロアプラン時の不要輻射
削減処理がなされるが、一方、図５３の不要輻射対策全
体処理フローで説明したレイアウト時すなわちセル配置
時における不要輻射削減処理部における対策について説
明する。

【００９１】この工程は図５５に示す。図５６に対策が
必要なインスタンスをソートした結果情報（５５０１）
の一例を示す。図５６では周波数成分100MHzで不要輻射
の大きいインスタンスとしてX102.XM123.MH2およびX17
8.XM123.MH2がソーティングされる。ところで、図７０
に一例を示すようなブロックを考える場合、各インスタ
ンスＩは図７１に示すように電源ラインと接地ラインと
を持ち、通常は電源の取り出しを容易にするために、図
７２に示すように、各セルラインはダブルバック配置す
なわち、接地ライン同士、電源ライン同士同一側に配置
されるようなセル配置をとることが多い。そこで1つの
セルラインを反転させ、隣接セルラインの電源ラインお
よび接地ラインを所定の間隔ｃだけ離間させて配置する
ことにより、隣接する電源ラインＶｃｃと接地ラインＧ
ＮＤとの間にデカップリング容量が生成される。このよ
うにして平面的にデカップリング容量を形成することが
可能となる。

【００９２】このことを利用し、対策が必要なインスタ
ンスをソートした結果情報を抽出し（ステップ５５０
１）、このデータから、前述したようにダブルバック解
除すなわち反転させることにより平面的なデカップリン
グ容量を生成するセルラインを決定する（ステップ５５
０２）。図５７にこのセルライン反転の説明図を示す。
ハッチングが形成されているのが対策を必要とするイン
スタンスとする場合、対策が必要なインスタンスが最も
多く所属しているセルラインが決定される。そしてダブ
ルバック解除を行う（ステップ５５０３）によりデカッ
プリング容量の増大を図ることが可能となる。前記実施
形態ではダブルバック解除すなわちセルラインを反転さ
せることにより、平面的なデカップリング容量を生成す
ることにより、不要輻射の低減を行うようにしたが、こ
の他、図７４に図７３のＡ−Ａ断面を示すように、接地
ラインおよび電源ラインの上層や下層に絶縁膜を介して
追加配線ラインＶｓを配設し、接地ラインおよび電源ラ
インの中間電位を保持することにより、接地ラインと追
加配線ライン、電源ラインと追加配線ライン、および電
源ラインと接地ラインの３つのデカップリング容量を追
加することができ、微小面積で容易に必要なデカップリ
ング容量を形成することが可能となる。また、対象とな
るインスタンスにもっとも間近な位置にデカップリング
容量が形成できるため、対策の効果を発揮され易い、効
率のよいデカップリング容量の挿入位置ということがで
きる。又、図５４のステップ５４０１からステップ５４
０５で算出される電源面積の必要量を、レイアウト時す
なわちセル配置時における不要輻射削減処理を行う際に
利用することも容易に実現できる。どの程度、対策を行
えばよいかが明らかになるため、過度な面積の増大を抑
えることができる。なお、デカップリング容量は、対象
チップの電源配線の幅および周辺回路の状況に応じて決
定される。この電源配線幅情報には、 ・仕様段階で予想される、またはフロアプランで決定す
る、チップの周りに施すリング電源配線の有無とその幅 ・仕様段階で予想される、またはフロアプランで決定す
る、各モジュール間に配線する基幹電源配線の幅 ・仕様段階で予想される、またはフロアプランで決定す
る、各モジュール間に施すストラップ電源の幅 ・仕様段階で予想される、またはフロアプランで決定す
る、電源配線下のデカップリング容量セルの有無 などが考慮され、このような値をデータとして入力して
おくのが望ましい。しかしながらこれら構成要素がすべ
て入力されている必要はない。

【００９３】実施形態６ 次に、このような最適化工程を効率化するためのユーザ
インターフェースについて説明する。従来のＬＳＩにお
けるＥＭＩ解析手段では、ＦＦＴ結果のみをレポートす
る方法が一般的であった。この方法では原因箇所を判断
するのに非常に時間がかかってしまうという問題があっ
た。そこで本実施例では、この問題を解決するため、ユ
ーザインターフェースとして、各インスタンスごとの電
流波形に対してＦＦＴを行い、各電流周波数成分のノイ
ズの大きなもの順にインスタンス名をソートするという
手法を用いる。これにより、最適化処理が容易となる。

【００９４】図７５は本発明の実施例６に関わる不要輻
射解析装置の構成を示す。同図に示す不要輻射解析装置
は、ＦＦＴ結果記憶手段７５０１と、ＦＦＴ結果ソート
手段７５０２と、ソート結果記憶手段７５０３とからな
る。これらのうち、ＦＦＴ結果記憶手段７５０１と、ソ
ート結果記憶手段７５０３とは前述のコンピュータシス
テムの外部記憶装置に割り当てられている。

【００９５】一方、ＦＦＴ結果ソート手段７５０２は前
述のコンピュータシステムの入出力演算部にそれぞれの
構成要素の各ステップを持つプログラム群として記憶さ
れている。

【００９６】次に、これらの図７５の不要輻射解析装置
を構成する個々の要素について説明するとともに、図７
６に示すＦＦＴ結果情報を用いて不要輻射を解析する手
順を説明する。

【００９７】ＦＦＴ結果記憶手段７５０１は、ＦＦＴ結
果の情報であり、あらかじめ図７６に示すようなＦＦＴ
結果情報を記憶している。このＦＦＴ結果情報は、各イ
ンスタンス毎にＦＦＴ結果の周波数と電流周波数成分の
情報から構成されている。ソート結果記憶手段７５０３
は、図７７に示すようなＦＦＴ結果ソート手段７５０２
で計算されたソート結果情報を記憶するものである。こ
のソート結果情報は、各周波数毎にインスタンス名と電
流周波数成分値とからなる対象回路の１つ以上のＦＦＴ
結果情報から構成されている。

【００９８】ＦＦＴ結果ソート手段７８０２は、図７８
に示すようなフローチャートで解析を実行する。

【００９９】まず、ステップ７８０１でＦＦＴ結果記憶
手段７５０１に記憶された図７８に示すＦＦＴ結果情報
を読みこむ。ついで、ステップ７８０２でＦＦＴ結果情
報内の周波数情報を読み込み、ステップ７８０３で最初
の周波数を選択する。こののち、ステップ７８０４で
は、前記対象周波数に対応する全てのインスタンスと電
流周波数成分を選択し、さらに、ステップ７８０５で選
択したインスタンスと電流周波数成分を電流周波数成分
の大きい順にソートする。

【０１００】ステップ７８０６では、対象周波数とソー
トされたインスタンス名と電流周波数成分を、ソート結
果記憶情報に書き込む。このとき、必要に応じて図５６
に示すような形あるいは図７９に示すようなデータの形
で表示するようにしてもよい。上記のステップ７８０４
からステップ７８０６まではＦＦＴ結果情報に記載され
た全ての周波数情報を処理し終わるまで繰り返し、終了
すれば本FFT結果ソート手段は終了する。

【０１０１】以上の方法により、ユーザインターフェー
スとして、各インスタンスごとの電流波形に対してＦＦ
Ｔを行い、各電流周波数成分のノイズの大きなもの順に
インスタンス名をソートするという手法を用いることに
よりノイズに影響するインスタンスの特定が可能とな
る。またＦＦＴ結果を表示するに際し、図７９（ａ）乃
至（ｃ）に示すように、対策前（ａ）、対策後（ｂ）、
および対策前後（ｃ）での同時表示を行うことにより、
周波数ごとの改善表示がわかりやすくなる。また差分を
色分けして表示することによりさらに表示が容易とな
り、着目すべき周波数成分に対してどの程度効果が出て
いるかを迅速に判断することができる。

【０１０２】実施形態７ さらに、このような最適化工程を効率化するためのユー
ザインターフェースについて説明する。従来のＬＳＩに
おけるＥＭＩ最適化工程では、結果のみをレポートする
方法が一般的であった。この方法では回路データおよび
ネットリストをはじめ種々のデータから処理を把握し次
のステップを判断するのに非常に時間がかかってしまう
という問題があった。

【０１０３】そこで本実施例では、この問題を解決する
ため、ユーザインターフェースとして、各ステップごと
に表示工程を設け、ユーザが判断しながら、処理を行う
ことができるようにしたことを特徴とする。図７９乃至
図８３は表示例を示す図である。その一例としてデータ
の変更処理について説明する。

【０１０４】この表示工程を実施するための表示手段
は、各機能手段のコンピュータシステムの入出力演算部
にそれぞれの構成要素の各ステップを持つプログラム群
として記憶されており、逐次表示できるようになってい
る。

【０１０５】図８４に示すように、回路データ変更手段
において変更ステップが開始される（ステップ８４０
１）と、回路情報の抽出ステップ８４０２を経て図８０
（ａ）に示すように変更が必要となる回路データ個所が
ハイライトが表示される（ステップ８４０３）。

【０１０６】そして機能選択入力工程（ステップ８４０
４）で例えばデータ変更かパラメータ変更かなどの機能
選択がなされると選択機能表示工程で選択機能が表示さ
れる（ステップ８４０５）。次に、指定領域表示工程
（ステップ８４０６）で指定情報に該当する領域が表示
されると指定領域入力工程で指定領域が入力される（ス
テップ８４０７）。

【０１０７】機能選択でデータ変更が選択された場合
は、表示された情報によって判断がなされ、指定領域デ
ータ仮変更工程（ステップ８４０８）で回路データの変
更が指示されるとそれに応じて不要輻射シミュレーショ
ン（ステップ８４０９）が実行される。

【０１０８】そして再度回路情報の読み込みがなされ
（ステップ８４１０）、指定領域データ変更工程（ステ
ップ８４０８）での回路データ仮変更（ステップ８４１
１）結果と、その回路データに応じて求められたパラメ
ータ値を、変更後回路データ表示工程（ステップ８４１
２）で表示がなされる。

【０１０９】この表示データは図８０（ｂ）に示すよう
に選択したい個所を選択するとパラメータ値確認画面が
表示されその後パラメータ表示がなされるようになって
いる。また図８０（ｃ）に示すように1つの個所に関連
する別の個所を表示する場合もある。

【０１１０】例えば機能選択をする工程で（ステップ８
４０５）で、配線幅を広げるという機能を選択すると画
面上には図８１（ａ）に示すように、機能選択表示がな
され、画面上で配線幅を広げると図８１（ｂ）に示すよ
うに内部計算されたパラメータ値が表示され、確認画面
が表示される。

【０１１１】また、問題解決手法など処理の履歴をレポ
ート出力することができるようにすることも有用であ
る。さらにまた処理結果レポートをファイル出力するこ
とも可能である。図８３は表示画面の一例を示す図であ
り、Ｂ１は履歴表示ボタンを示し、Ｂ２はレポート表示
ボタンを示す。これらを押すことにより、それぞれ表示
がなされるようになっている。

【０１１２】このようにして種々の表示がなされ、変更
後確認入力（ステップ８４１３）がなされ、判断ステッ
プ８４１４でＹＥＳが選択されると回路データの変更が
なされ（ステップ８４１５）、回路情報８４１６の更新
がなされる。

【０１１３】かかる方法によれば、表示をみながら最適
化処理を行うことができるため、作業性よく高精度の不
要輻射の最適化処理を行うことが可能となる。

【０１１４】実施形態８ 前記実施形態では、指定領域データを仮変更することに
よって、回路データ変更処理を行う方法について説明し
たが、パラメータ値を変更する工程の場合には、次のよ
うな表示がなされる。まず機能選択を行うと、画面上に
は図８２（ａ）に示すように、機能選択表示がなされ、
図８２（ｂ）の画面で所望のパラメータ値を入力する
と、図８２（ｃ）に示すように回路データを変更して確
認画面が表示される。

【０１１５】図８５にそのフローチャートを示す。

【０１１６】この例では図８４に示した回路データ変更
処理工程と同様のステップを用いている。ここで実施形
態７では、指定領域入力ステップ８４０６の後、指定領
域表示ステップ８４０７を経て不要輻射シミュレーショ
ンステップ８４０８にいくようにしたが、この指定領域
表示ステップ８４０７に代えて、図８１（ａ）および
（ｂ）に示すように、変更した状態で不要輻射シミュレ
ーションを行うステップ（ステップ８５０７）と、この
パラメータ値と指定領域とを表示する表示ステップ（ス
テップ８５０８）と、表示結果に応じてパラメータ値を
変更する変更ステップ（ステップ８５０９）とを経て、
不要輻射シミュレーションステップ８５１０（図８４で
は不要輻射シミュレーションステップ８４０８に相当）
を実行するようにしたことを特徴とする。 実施形態９−１０

【０１１７】また前記実施形態では回路情報の変更につ
いて説明したが、ネットリストについても同様であり、
ネットリスト変更のフローチャートを図８６および図８
７に示す。

【０１１８】前記実施例では不要輻射解析後の最適化お
よび最適化を効率化するための方法について説明した
が、これらの方法は以下に示す、不要輻射解析方法にお
いて有効であり、以下の方法を適用することにより、よ
り高速でかつ高精度の解析を行うことができるため、優
れた最適化処理が可能となる。

【０１１９】なお、全自動での最適化は現実的に不可能
であり、ＥＭＩ特有の情報（ある周波数に対して各イン
スタンスから出ているノイズ量がわかる）を使って前述
したように、ユーザと対話的にベストの最適化方法を選
択、決定していく必要があり、これにより有効な最適化
が実現される。

【０１２０】実施形態１１ 次に、この最適化処理を実行する際に用いられる不要輻
射解析方法について説明する。以下の解析方法は、前記
実施形態１乃至１０のいずれにも適用可能である。図１
は、本発明に係る不要輻射解析方法を実施するための不
要輻射解析装置の全体構成を示す概念図である。

【０１２１】この不要輻射解析装置は、当該ＬＳＩチッ
プの回路情報１０１に、前記ＬＳＩチップに電流を供給
する電源の電源情報、前記半導体チップのパッケージの
もつパッケージ情報および前記半導体チップの特性を測
定する測定系のもつ測定系情報のうちの少なくとも１つ
の情報を解析制御情報として付加し、前記回路情報に前
記解析制御情報を加えた総合情報を等価回路としておお
まかに見積もり、これを考慮したシミュレーションを行
うようにしたことを特徴とするものである。

【０１２２】ここでは、さらにディジタルシミュレーシ
ョンにおける論理変化ごとの推定電流波形を、底辺をト
ランジション時間の関数、側面をデカップリング容量の
関数で表現し、シミュレーションを行うようにしたもの
で、高精度で信頼性の高い不要輻射解析を高速で実行す
ることが可能となる。

【０１２３】この不要輻射解析装置は、当該ＬＳＩチッ
プの回路情報１０１に、前記ＬＳＩチップに電流を供給
する電源の電源情報、前記半導体チップのパッケージの
もつパッケージ情報および前記半導体チップの特性を測
定する測定系のもつ測定系情報のうちの少なくとも１つ
の情報を解析制御情報として付加し、前記回路情報に前
記解析制御情報を加えた総合情報を等価回路として見積
もる、解析制御入力部１０２と、前記解析制御入力部で
見積もられた総合情報に従い、シミュレーションを実行
する不要輻射シミュレーション部１０３と、前記不要輻
射シミュレーション部１０３で得られた解析情報を表示
する解析情報表示部１０４と、前記不要輻射シミュレー
ション部１０３で得られた解析情報と、最適化制御入力
部１０５からの最適化基準に基づいて不要輻射を最適化
する不要輻射最適化部１０６と、不要輻射最適化部１０
６の情報に基づいて、最適化情報を表示する最適化情報
表示部１０７とを具備したことを特徴とする。

【０１２４】またこの解析制御入力部１０２は、図２に
示すように、前記ＬＳＩチップに電流を供給する電源の
電源情報、前記半導体チップのパッケージのもつパッケ
ージ情報および前記半導体チップの特性を測定する測定
系のもつ測定系情報のうちの少なくとも１つの情報を解
析制御情報として付加し、前記回路情報に前記解析制御
情報を加えた総合情報を等価回路として見積もる等価回
路見積もり手段１０２１と、前記等価回路見積もり手段
１０２１で、電源／パッケージ／測定系に起因する総合
情報の等価回路情報として電源／パッケージ／測定系Ｒ
ＬＣ情報１０２２を得、この電源／パッケージ／測定系
ＲＬＣ情報１０２２と、回路情報を備えたネットリスト
１０２３と、電流推定モデル１０２４とから、電源／パ
ッケージ／測定系を考慮した電源電流の計算を行うとと
もにそのＦＦＴ処理を行い、電源電流を起因とするＥＭ
Ｉノイズの周波数スペクトルの推定結果を算出する電源
／パッケージ／測定系考慮電流ＦＦＴ結果推定手段１０
２５とを具備し、電源、パッケージおよび測定系を考慮
したＦＦＴ結果としての周波数スペクトルである電源／
パッケージ／測定系考慮ＦＦＴ結果１０２６を出力する
ように構成されている。

【０１２５】このネットリストの一例を図３に示す。こ
れはインバータ回路を示すもので、このネットリスト情
報は、１つ以上の回路素子と配線と外部端子の接続情報
と各回路素子が駆動した時の電流の情報から構成されて
いる。この例では、立ち上がり時４ｍＡ、立下り時６ｍ
Ａ流れるバッファＢＵＦ１、ＢＵＦ２、ＢＵＦ３、ＢＵ
Ｆ４、ＢＵＦ５と、外部入力端子Ａ、外部出力端子Ｙ
１、Ｙ２、Ｙ３とそれぞれを接続する配線から構成され
ている。図３は図１０に示すような電源／パッケージ／
測定系非考慮電流を計算するために用いる電源を理想電
源としたときのＬＳＩチップの回路情報であり、図４は
電源／パッケージ／測定系非考慮電流を等価電源電流
に、前記回路情報と電源／パッケージ／測定系ＲＬＣ情
報を等価インピーダンスにモデル化した結果を示す。

【０１２６】また、ここでシミュレーションを行おうと
しているＬＳＩ装置のパッケージおよび測定系を含めた
等価回路は図４に示すように、パッケージ部Ｐと、電源
回路部Ｓと測定系Ｍとから構成されている。なおこの等
価回路ではパッケージ部、電源回路部、測定系は独立し
て形成されているが、必ずしもパッケージ部、電源回路
部、測定系が独立している必要は無い。

【０１２７】このように測定系をモデル化することで、
標準化されようとしているＬＳＩの測定系（測定装置）
の測定結果と相関をとることができる。本発明により最
終的に得られるＦＦＴ結果である周波数スペクトルを図
５に示す。縦軸はノイズ（ｄＢｍＡ）横軸は周波数（Ｈ
ｚ）である。

【０１２８】そして図７はディジタルシミュレーション
における論理変化ごとの推定電流波形を図７（ａ）〜
（ｄ）に示すように台付き三角形状の将棋型波として、
表現したもので、デカップリング容量が小さいときの推
定電源電流は図７（ｃ）に示すように鋭角となり、デカ
ップリング容量が大きいときの推定電源電流は図７
（ｄ）に示すように鈍角となる。

【０１２９】これに対し、図６（ａ）〜（ｄ）に示すよ
うに三角形波として、表現する方法がある。この場合電
流量を三角形の底辺をトランジション時間の関数で表現
しているため、デカップリング容量を考慮するためには
底辺を調整するしかないが、底辺を広げると、本来デカ
ップリング容量で低減される周波数の高い領域のノイズ
だけでなく、周波数の低域のノイズまで低減される結果
となってしまい、実測と合わないということになる。

【０１３０】これに対して、図７は、電源／パッケージ
／測定装置非考慮電流推定手段を論理シミュレータを用
いて実現する際に最適なモデリングであり、これを用い
ることにより、等価電源電流回路を実際に近い形で実現
することができる。

【０１３１】この方法では、底辺をトランジション時間
の関数、側面をデカップリング容量の関数として表現す
ることができ、デカップリング容量の周波数スペクトル
（ＦＦＴ結果）への影響を正確に表現することが可能と
なる。

【０１３２】このようなモデルを使用して、電源／パッ
ケージ／測定装置非考慮電流推定手段により算出された
電源／パッケージ／測定装置非考慮の電流情報を図８に
示す。この電流情報は各時刻と電源電流値の情報からな
り、図１０で示すような電源電流をデータで持たせた場
合の情報である。この電源電流情報を等価電源電流に変
換する方法の一例を図９に示す。ＬＳＩチップの端子に
Ｄ／Ａコンバータ９０１を接続し、前記電源／パッケー
ジ／測定装置非考慮電流推定手段をディジタル電流算出
回路９０１としてＤ／Ａコンバータ９０１に接続するこ
とで等価電源電流を得ることができる。図８で示すよう
な情報がディジタル電流値算出回路（すなわち論理シミ
ュレータで構成された電源／パッケージ／測定装置非考
慮電流推定手段）で計算された後、それを等価電源電流
に変換する際に、図９に示したようなＤ／Ａコンバータ
を使うことにより、図９に示す回路をトランジスタレベ
ルシミュレータでスムーズにシミュレーションを行うこ
とができる。

【０１３３】また、等価電源電流回路とインピーダンス
回路を組み合わせてトランジスタレベルシミュレーショ
ンを行えば、電源／パッケージ／測定装置非考慮電流推
定手段で計算された電源電流を補正して、電源／パッケ
ージ／測定装置考慮の電流を推定することができ、それ
をＦＦＴすることで、図５に示すような周波数スペクト
ルを得ることができる。次に、図１１に示した等価回路
と図１２に示したブロック図とを用いて、解析制御入力
部１０２を実施する場合について説明する。

【０１３４】ここでは、電源／パッケージ／測定系非考
慮電流推定手段としてゲートレベルで電流計算を行う工
程と、その結果を反映して電源／パッケージ／測定系考
慮ＦＦＴ推定手段としてトランジスタレベルの計算を行
う工程を同期させて実行する。すなわち、セル、ブロッ
クあるいはＬＳＩに関する推定電流をゲートレベルで計
算しつつ、その計算と同期しながらこの計算値を電源ネ
ットと組み合わせてシミュレーションすることにより、
電源ネットの影響を考慮した電流計算結果を得るように
したものである。

【０１３５】図１に示した解析制御入力部１０２は、図
１１に等価回路、図１２にブロック図を示すように、同
期読み出しにより、電源／パッケージ／測定系非考慮電
流推定手段１０１１から得られた電源／パッケージ／測
定系非考慮電流結果１０１２と、前述の前記ＬＳＩチッ
プに電流を供給する電源の電源情報、前記半導体チップ
のパッケージのもつパッケージ情報および前記半導体チ
ップの特性を測定する測定系のもつ測定系情報のうちの
少なくとも１つの情報を解析制御情報として付加し、前
記回路情報に前記解析制御情報を加えた電源／パッケー
ジ／測定系ＲＬＣ情報１０２２を等価回路として見積も
る等価回路見積もり手段１０２１と、前記等価回路見積
もり手段１０２１で得られた等価回路に基づいて、電源
／パッケージ／測定系に起因する電源／パッケージ／測
定系ＲＬＣ情報１０２２としての総合インピーダンスと
ネットリスト１０２３とから、ＦＦＴ処理などの方法で
周波数解析を行い推定結果を算出する電源／パッケージ
／測定系考慮ＦＦＴ推定手段１０２５とを具備し、電
源、パッケージおよび測定系を考慮したＦＦＴ結果１０
２６を出力するように構成されている。次にこの電源／
パッケージ／測定系非考慮電流推定手段および電源／パ
ッケージ／測定系考慮電流推定手段の動作を示すフロー
チャートを図１３および図１４に示す。

【０１３６】まず、電源／パッケージ／測定系非考慮電
流推定手段１０１１における電流推定は、図１３に示す
ように、ネットリスト１０２３および回路入力情報１０
１０を入力するステップ１３０１と、この入力された情
報 を読み込むステップ１３０２と、読み込まれた回路
入力情報を１行づつ取り出すステップ１３０３と、電源
／パッケージ／測定系考慮電流推定手段からフラグが送
られてきたかどうかを判断するためにフラグをみるステ
ップ１３０４と、フラグがあるかどうかを判断するステ
ップ１３０５で、フラグが送られてきている場合もしく
は取り出された回路入力情報が最初の行である場合は、
ネットリストに取り出された回路入力情報を与えた際の
電源電流を計算し、ファイル書き込みを行うステップ１
３０６とからなり、全ての回路入力情報について処理終
了しているか否かを判断し（ステップ１３０７）、終了
している場合は終了とする。

【０１３７】ここで、回路入力情報とは、ネットリスト
の外部入力端子に印加する入力値を時系列に示したもの
で、シミュレーション時刻とその際の各外部入力端子に
印加する論理信号値を１行に収め、それをシミュレーシ
ョン終了時刻まで記載したものである。

【０１３８】判断ステップ１３０７で回路入力情報の全
ての行を処理終了していない場合は再び回路入力情報取
り出しステップ１３０３に戻り、同様のステップを繰り
返す。更にまた電源／パッケージ／測定系考慮電流推定
手段からフラグが送られてきていない場合は、再びフラ
グが送られてきたかどうかをみる。

【０１３９】また、電源／パッケージ／測定系考慮電流
推定手段における電流推定は、図１４に示すように、電
源／パッケージ／測定系非考慮電流推定手段における推
定結果の情報追加を監視するステップ１４０１と、監視
ステップで情報追加があったか否かを判断し（ステップ
１４０２）、追加があったと判断された場合は、追加電
流情報を読み込む（ステップ１４０３）。

【０１４０】そして、電源／パッケージ／測定系のＲＬ
Ｃから定まる回路の追加電流情報のシミュレーション時
刻までの電流シミュレーションを行い、追加電流情報の
電流を印加する（ステップ１４０４）とともに、電源／
パッケージ／測定系考慮電流推定手段１０１１にフラグ
を送る（ステップ１４０５）。

【０１４１】そしてフラグの送付が終了したかどうかを
判断し（ステップ１４０６）、終了した場合は、電流情
報をＦＦＴ処理し（ステップ１４０７）、出力情報を書
き出す（ステップ１４０８）。そしてフラグの送付が終
了していない場合は、電源／パッケージ／測定系非考慮
電流推定手段における推定結果の情報追加を監視する監
視ステップ１４０１に戻り、再度後続ステップを繰り返
す。

【０１４２】実施形態１２ 次に本発明の第１２の実施形態について説明する。ここ
では、電源／パッケージ／測定系非考慮電流推定手段と
してのゲートレベルの電流計算結果を後処理でトランジ
スタレベルの計算に反映させる方式をとる。すなわち、
セル、ブロックあるいはＬＳＩに関する推定電流をゲー
トレベルで計算した後で、この計算値を電源ネットと組
み合わせてシミュレーションすることにより、電源ネッ
トの影響を考慮した電流計算結果を得るようにしたもの
である。

【０１４３】図１５にゲートレベルの電流計算結果を後
処理でトランジスタレベルの計算に反映させる動作方式
について説明する。ここでは図１２で説明した同期読み
出し動作における同期のために必要であった、電源／パ
ッケージ／測定系考慮電流推定手段から電源／パッケー
ジ／測定系非考慮電流推定手段へのフラグ伝播というス
テップをなくしただけで、他については図１２のステッ
プと同様である。

【０１４４】ここで電源／パッケージ／測定系非考慮電
流推定手段１０１１の推定動作を図１６に示す。ここで
は回路入力情報１０１０を入力情報として読み込み（ス
テップ１６０１）、該当する回路入力情報を１行づつ取
り出し（ステップ１６０２）、この取り出した回路入力
情報をネットリスト１０２３に付加し、この時の電源電
流を計算しファイル書き込みを行う（ステップ１６０
３）。そして全ての回路入力情報について処理終了した
か否かを判断し（判断ステップ１６０４）、終了してい
ると判断されると推定動作を終了する。

【０１４５】一方判断ステップ１６０４で終了していな
いと判断されると、再び回路入力情報を１行づつ取り出
すステップ１６０２に戻り、再び上記動作を繰り返す。

【０１４６】次に電源／パッケージ／測定系考慮電流推
定手段１０２５の推定動作を図１７に示す。まずシミュ
レーション時刻を初期化し（ステップ１７０１）、回路
入力情報１０１０を入力情報として読み込み（ステップ
１７０２）、該当する回路入力情報を、電源／パッケー
ジ／測定系のＲＬＣ情報に加えて電流情報を計算し（ス
テップ１７０３）、前記電流情報をＦＦＴ処理する（ス
テップ１７０４）。そしてこのようにして得られたＦＦ
Ｔ結果を出力情報として書き出し（ステップ１７０
５）、表示装置に出力する。

【０１４７】かかる構成によれば、電源ネットのＦＦＴ
結果への影響を時系列的にも正確に表現することができ
る。またこのような非同期読み出しの場合は同期読み出
しに比べ、フラグを送らないため、フラグを送るという
処理をカットすることができ、これにより高速処理が可
能となる。

【０１４８】実施形態１３ 次に本発明の第１３の実施形態について説明する。ここ
では、電源／パッケージ／測定系非考慮電流推定手段と
してのゲートレベルの電流計算結果を非同期でトランジ
スタレベルの計算に反映させる方式をとる。すなわち、
セル、ブロックあるいはＬＳＩに関する信号変化を記憶
し、この信号変化を固定間隔で読み込み、推定電流をＤ
／Ａ変換などにより電流源として表すと共に、電源ネッ
トと組み合わせてシミュレーションすることで電源ネッ
トの影響を考慮した電流計算結果を得るようにしたもの
である。

【０１４９】図１５にゲートレベルの電流計算結果を非
同期で読み出す非同期読み出し動作を示すが、これは前
記実施形態２において説明した後処理でトランジスタレ
ベルの計算に反映させる動作方式と全く同様である。

【０１５０】また、ここで電源／パッケージ／測定系非
考慮電流推定手段１０１１の推定動作についても実施形
態２で説明した図１６に示す動作とまったく同様であ
る。

【０１５１】次に電源／パッケージ／測定系考慮電流推
定手段１０２５の推定動作を図１８に示す。まずシミュ
レーション時刻を０に初期化し（ステップ１８０１）、
当該シミュレーション時刻における回路入力情報１０１
１を入力情報として読み込み（ステップ１８０２）、該
当する回路入力情報を、電源／パッケージ／測定系のＲ
ＬＣ情報に加える（ステップ１８０３）。

【０１５２】そしてシミュレーション単位時間の電流シ
ミュレーションを行い、電流値を得た後、シミュレーシ
ョン時刻を１進める（ステップ１８０４）。シミュレー
ション対象期間が終了したか否かを判断し（ステップ１
８０５）、終了した場合は、電流情報をＦＦＴ処理し
（ステップ１８０６）。そしてこのようにして得られた
ＦＦＴ結果を出力情報として書き出し（ステップ１８０
７）、表示装置に出力する。

【０１５３】判断ステップ１８０５で終了していない場
合は、再度シミュレーション時刻の電流情報読み込みス
テップ１８０２に戻り、再度以下のフローの実行を繰り
返す。

【０１５４】かかる構成によれば、電源ネットのＦＦＴ
結果への影響を正確に表現することができる。またこの
ように工程間隔で読み込むことで電源／パッケージ／測
定系考慮ＦＦＴ推定手段としてのアナログ部の処理速度
に律速されることなく、電源／パッケージ／測定系非考
慮電流推定手段としてのディジタル部を計算することが
可能となる。

【０１５５】実施形態１４ 次に本発明の第１４の実施形態について説明する。ここ
では、ゲートレベルの平均あるいは最大電流計算結果を
トランジスタレベルの計算に反映させる方式をとる。す
なわち、電源／パッケージ／測定系非考慮電流推定手段
として、セル、ブロックあるいはＬＳＩに関する推定電
流をゲートレベルで計算し、この計算値を各サイクルご
とに平均化あるいは最大値計算したものを電流源として
電源ネットと組み合わせてシミュレーションすることに
より、電源ネットの影響を考慮した電流計算結果を得る
ようにしたものである。

【０１５６】図１９に電源／パッケージ／測定系非考慮
電流推定手段としてのゲートレベルの電流計算結果を後
処理で電源／パッケージ／測定系考慮ＦＦＴ推定手段と
してのトランジスタレベルの計算に反映させるようにし
た動作方式について説明する。ここでは実施形態１１に
おいて図１２で説明したものと同様であるが、図１９に
ブロック図を示すように、電源／パッケージ／測定系非
考慮電流推定手段（図示せず）から得られた測定系非考
慮電源電流結果１９０２の各サイクルごとの電流値を１
サイクルに畳込むように平均化あるいは最大値計算した
ものを等価電流源とし、前記回路情報に前述の前記ＬＳ
Ｉチップに電流を供給する電源の電源情報、前記半導体
チップのパッケージのもつパッケージ情報および前記半
導体チップの特性を測定する測定系のもつ測定系情報の
うちの少なくとも１つの情報を解析制御情報として付加
したＲＬＣ情報１９０１を前記等価電流源に付加してシ
ミュレーションするとともに、ＦＦＴ処理を行い推定結
果を算出する情報推定手段とを具備し、電源、パッケー
ジおよび測定系を考慮したＦＦＴ結果１９０４を出力す
るように構成されている。

【０１５７】ここで電源／パッケージ／測定系考慮電流
推定手段１９０３の推定動作を図２０に示す。ここでは
電源／パッケージ／測定系非考慮電流結果と電源／パッ
ケージ／測定系ＲＬＣ情報を入力情報として読み込み
（ステップ２００１）、この入力電流情報を図２１に一
例を示すように、あらかじめ定められた時間間隔で分割
し（ステップ２００２）、分割した時間を基準にした相
対時間で全分割電流情報の平均値又は最大値を計算する
（ステップ２００３）。図２２は図２１に示す電流情報
を平均化した平均化電流を示す。図２１および図２２は
縦軸を電流値、横軸を時間とした。そしてこのようにし
て計算のなされた電流情報に前記電源／パッケージ／測
定系ＲＬＣ情報を反映させた補正電流情報をＦＦＴ処理
し（ステップ２００４）、計算されたＦＦＴ結果を出力
情報として書き出しを行う（ステップ２００５）。かか
る構成によれば、電源ネットのＦＦＴ結果への影響を正
確に表現することができる。また一定間隔ごとの平均化
又は最大値処理を行うことにより、高速にノイズの影響
を見積もることができる。

【０１５８】実施形態１５ 次に本発明の第１５の実施形態について説明する。ここ
では、ゲートレベルの電流計算結果から対象周波数帯以
外の変化を除去し、トランジスタレベルの計算に反映さ
せる方式をとる。すなわち、電源／パッケージ／測定系
非考慮電流推定手段として、セル、ブロックあるいはＬ
ＳＩに関する推定電流をゲートレベルで計算し、この計
算値をＦＦＴし、その結果から対象外の周波数帯を除外
した後、逆ＦＦＴしたものを電流源として電源ネットと
組み合わせてシミュレーションすることにより、電源ネ
ットの影響を考慮した電流計算結果を得るようにしたも
のである。

【０１５９】本発明は実施形態１４のブロック図１９と
同じ構成を用いる。電源／パッケージ／測定系非考慮電
流推定手段（図示せず）から得られた測定系非考慮電源
電流結果１９０２をＦＦＴし、その結果から対象外の周
波数帯を除外した後、逆ＦＦＴしたものを等価電流源と
し、前記回路情報に前述の前記ＬＳＩチップに電流を供
給する電源の電源情報、前記半導体チップのパッケージ
のもつパッケージ情報および前記半導体チップの特性を
測定する測定系のもつ測定系情報のうちの少なくとも１
つの情報を解析制御情報として付加したＲＬＣ情報１９
０１を前記等価電流源に付加してシミュレーションする
とともに、ＦＦＴ処理を行い推定結果を算出する情報推
定手段とを具備し、電源、パッケージおよび測定系を考
慮したＦＦＴ結果１９０４を出力するように構成されて
いる。

【０１６０】ここで電源／パッケージ／測定系考慮ＦＦ
Ｔ電流推定手段１９０３の推定動作を図２４に示す。こ
こでは電源／パッケージ／測定系非考慮電流推定手段
（図示せず）から得られた推定電流を入力するとともに
ＦＦＴ処理し（ステップ２４０１）、この入力情報か
ら、対象外の周波数帯を除外し（ステップ２４０２）、
あらかじめ定められた時間範囲の周波数帯域成分以外を
除外する処理を行い、これを逆ＦＦＴ処理し、電流波形
を算出する（ステップ２４０３）。

【０１６１】この後電源／パッケージ／測定系のＲＬＣ
回路にこの電流波形をもつ電流を与えた際の測定装置に
おける周波数応答を計算し（ステップ２４０４）、電
源、パッケージおよび測定系を考慮した電流値を出力情
報として出力する（ステップ２４０５）。

【０１６２】かかる構成によれば、電源ネットのＦＦＴ
結果への影響を正確に表現することができる。またＦＦ
Ｔおよび逆ＦＦＴを行うことにより、電流源の情報を削
減しトランジスタレベルシミュレーションを短時間で終
わらせることが出来る。またイベントドリブンタイプで
あって効果的である。さらにブロックあるいは複数のＦ
ＦＴ結果からの解析も可能である。なお、ステップ２４
０２は省略してもよく、省略した場合にも逆ＦＦＴによ
り推定電流の情報を圧縮できるという効果は残る。

【０１６３】実施形態１６ 次に本発明の第１６の実施形態について説明する。前記
第１１乃至第１５の実施形態では、回路情報から等価電
源電流情報を求め、解析制御情報および回路情報の総イ
ンピーダンスと組み合わせてシミュレーションを行なう
ようにしたが、この方法では、電源、パッケージおよび
測定系の等価回路から総インピーダンスを算出し、この
総インピーダンスによって前記等価電源電流情報を補正
すべき関数を求め、前記等価電源電流情報の周波数スペ
クトルをこの関数で演算し補正することにより、電源、
パッケージおよび測定系を考慮した電源電流情報の周波
数スペクトルを求めるようにしたことを特徴とする。

【０１６４】ここでは、電源／パッケージ／測定系非考
慮電流推定手段としてのゲートレベルのＦＦＴ計算結果
を、電源／パッケージ／測定系ＲＬＣ情報から得られた
関数で演算させる方式をとる。すなわち、セル、ブロッ
クあるいはＬＳＩに関する推定電流をゲートレベルで計
算し、この計算値をＦＦＴし、電源／パッケージ／測定
系の測定装置における周波数応答を計算し、応答結果を
電源／パッケージ／測定系非考慮電流結果に乗算処理す
ることで電源ネットの影響を考慮した電流計算結果を得
るようにしたものである。

【０１６５】図２３に電源／パッケージ／測定系非考慮
電流推定手段としてのゲートレベルのＦＦＴ計算結果
を、電源／パッケージ／測定系ＲＬＣ情報から得られた
関数で演算させる動作方式について説明する。ここでは
実施形態１１において図１２で説明したものと同様であ
るが、図２３にブロック図を示すように、電源／パッケ
ージ／測定系非考慮電流ＦＦＴ結果２３０２として、電
源／パッケージ／測定系非考慮電流推定手段（図示せ
ず）から得られた推定電流をＦＦＴ処理したものを用意
する。そしてこれと前述の前記ＬＳＩチップに電流を供
給する電源の電源情報、前記半導体チップのパッケージ
のもつパッケージ情報および前記半導体チップの特性を
測定する測定系のもつ測定系情報のうちの少なくとも１
つの情報からなる電源／パッケージ／測定系ＲＬＣ情報
２３０１とから、電源、パッケージおよび測定系を考慮
したＦＦＴ結果２３０４を出力するように構成されてい
る。

【０１６６】この電源／パッケージ／測定系考慮ＦＦＴ
電流推定手段２３０３の推定動作を図２６に示す。ここ
では電源／パッケージ／測定系非考慮電流推定手段（図
示せず）から得られた推定電流をＦＦＴ処理したもの
と、電源／パッケージ／測定系ＲＬＣ情報を入力情報と
して（ステップ２６０１）、この電源／パッケージ／測
定系ＲＬＣ情報から、電源／パッケージ／測定系部分に
おける周波数応答を計算し（ステップ２６０２）、前記
電源／パッケージ／測定系非考慮電流のＦＦＴ結果に上
記周波数応答結果を乗算し（ステップ２６０３）、この
電流値を出力情報として出力する（ステップ２６０
４）。この時の周波数応答結果を図２７に示す。

【０１６７】かかる構成によれば、電源／パッケージ／
測定系の影響を周波数スペクトルに反映させることがで
き、高速かつ高精度の計算が可能となる。このように、
ＦＦＴ電源ネットのＦＦＴ結果への影響を正確に表現す
ることができる。また周波数ごとの応答結果を乗算処理
しているため、より高速処理が可能であり、またメモリ
容量が少なくてもよいという特徴を持つ。

【０１６８】実施形態１７ この例では実施形態１６における電源／パッケージ／測
定系考慮ＦＦＴ電流推定手段２３０３の推定動作の変形
例を示す。前記実施形態１６では電源／パッケージ／測
定系の測定装置における周波数応答を計算し、応答結果
を電源／パッケージ／測定系非考慮電流結果に乗算処理
したが、この例では、電源／パッケージ／測定系非考慮
電流結果のＦＦＴ結果について各周波数ごとの電源／パ
ッケージ／測定系の測定装置における周波数応答を計算
し、応答結果を累積処理することを特徴とするものであ
る。

【０１６９】この電源／パッケージ／測定系考慮ＦＦＴ
電流推定手段２３０３の推定動作を図２５に示す。ここ
では電源／パッケージ／測定系非考慮電流推定手段（図
示せず）から得られた推定電流をＦＦＴ処理したＦＦＴ
結果と、電源／パッケージ／測定系ＲＬＣ情報を入力情
報として（ステップ２５０１）、このＦＦＴ結果から、
各周波数ごとの電流値（ノイズレベル）を選択し（ステ
ップ２５０２）、電源／パッケージ／測定系のＲＬＣ回
路に前記周波数をもつ電流値の振幅をもつ電流を与えた
際の測定装置における周波数周波数応答を計算し（ステ
ップ２５０３）、応答結果を累積処理する処理（ステッ
プ２５０４）を行い、全ての周波数について処理終了で
あるか否かを判断し（ステップ２５０５）、終了である
場合は、周波数応答の累積結果である電源、パッケージ
および測定系を考慮した周波数スペクトラムを出力情報
として出力する（ステップ２５０６）。

【０１７０】かかる構成によれば、電源ネットのＦＦＴ
結果への影響を正確に表現することができる。また周波
数ごとの応答結果を累積処理しているため、より高精度
に表現することが可能となる。

【０１７１】実施形態１８ この例は、解析処理方法に特徴を有するものである。す
なわち電源波形結果をライブラリとしてもち、回路全体
のＦＦＴ特性を算出するものである。この装置は、あら
かじめ、入出力条件、周波数、配線容量、スリューなど
をパラメータとしたセルもしくはブロックの電流解析を
行い、この結果を格納したＦＦＴライブラリを具備した
ことを特徴とするものである。

【０１７２】図２８に本発明の一実施形態に関わる不要
輻射解析方法に用いられる装置構成を示す。同図に示す
不要輻射解析装置は、入出力条件、周波数、配線容量、
スリューなどをパラメータとしたセルもしくはブロック
の電流解析を行い、この結果を格納した電流波形ライブ
ラリ２８０１と、ネットリスト２８０２と、回路入力情
報２８０３と、電流ＦＦＴ推定手段２８０４とからな
り、ＦＦＴ結果２８０５を出力するようにしたものであ
る。

【０１７３】電流ＦＦＴ推定手段２８０４は、図２９に
示すようなフローチャートで解析を実行する。まず、ス
テップ２９０１でネットリスト３００２に記憶されたネ
ットリスト情報と、回路入力情報３００３とを読みこ
む。

【０１７４】ついで、ステップ２９０２で各セルに対応
するライブラリより、回路規模、負荷容量、波形なま
り、回路入力情報を推定する。そしてさらにステップ２
９０３で各セルに対応するライブラリより、回路規模、
負荷容量、波形なまり、回路入力情報に対応した各電流
波形を呼び出し、これらを足しあわせて、電源電流結果
を計算する。こののち、ステップ２９０４で、ＦＦＴを
行い、ステップ２９０５で出力情報の書き出しを行う。

【０１７５】すなわち、この例では、ＬＳＩ全体のＦＦ
Ｔ解析結果を計算する際には、全ての素子のＦＦＴ解析
結果を計算するのではなく、ＦＦＴライブラリから各電
流波形を足しあわせることで、演算量を大幅に削減しな
がら、ＦＦＴ結果を得ることが出来る。

【０１７６】以上の方法により、ライブラリから対応す
る電源電流波形を取り出しＦＦＴ推定を行うことによ
り、電流計算やＦＦＴを省略することができ、高速化を
はかることができる。この方法は第１１乃至第１７の実
施の形態と組み合わせることで、さらに高速かつ少メモ
リでＦＦＴ結果を得、高速でＬＳＩ全体のノイズを影響
を見積もることが可能となる。

【０１７７】実施形態１９ この例は、ＦＦＴ結果をライブラリに持ち、回路全体の
ＦＦＴ特性を算出するものである。

【０１７８】すなわち、あらかじめ、入出力条件、周波
数、配線容量、スリューなどをパラメータとしたセルも
しくはブロックの電流解析を行いこの結果を格納したＦ
ＦＴライブラリを具備したことを特徴とするものであ
る。

【０１７９】図３０に本発明の一実施形態に関わる不要
輻射解析方法に用いられる装置構成を示す。同図に示す
不要輻射解析装置は、入出力条件、周波数、配線容量、
スリューなどをパラメータとしたセルもしくはブロック
の電流解析を行いこの結果を格納したＦＦＴライブラリ
３００１と、ネットリスト３００２と、回路入力情報３
００３と、電流ＦＦＴ推定手段３００４とからなり、Ｆ
ＦＴ結果３００５を出力するようにしたものである。

【０１８０】電流ＦＦＴ推定手段３００４は、図３１に
示すようなフローチャートで解析を実行する。まず、ス
テップ３１０１でネットリスト３１０２に記憶されたネ
ットリスト情報と、回路入力情報３１０３とを読みこ
む。

【０１８１】ついで、ステップ３１０２で各セルに対応
するライブラリより、回路規模、負荷容量、波形なま
り、回路入力情報を推定する。そしてさらにステップ３
1０３で各セルに対応するライブラリより、回路規模、
負荷容量、波形なまり、回路入力情報更に対応したFFT
結果を計算し、積算する。こののち、ステップ３１０４
で、出力情報の書き出しを行う。

【０１８２】すなわち、この例では、ＬＳＩ全体のＦＦ
Ｔ解析結果を計算する際には、全ての素子のＦＦＴ解析
結果を計算するのではなく、ＦＦＴライブラリから各周
波数の電流成分を足しあわせることで、演算量を大幅に
削減しながら、ＦＦＴ結果を得ることが出来る。

【０１８３】以上の方法により、ライブラリから取り出
しＦＦＴ推定を行うことにより、電流計算やＦＦＴを省
略することができ、高速化をはかることができる。この
方法は第１１乃至第１７の実施の形態と組み合わせるこ
とで、さらに高速かつ少メモリでＦＦＴ結果を得、高速
でＬＳＩ全体のノイズを影響を見積もることが可能とな
る。なお、この方法においては、あらかじめ入出力条
件、周波数、配線容量、スリューなどをパラメータとす
るセルもしくはブロックのＦＦＴ解析結果をライブラリ
としてもつようにしたが、静的解析あるいは動的解析で
ＦＦＴデータを作成するようにしてもよい。（特願平１
１−１９６１９０、特願平１１−２００８４７）またさ
らに推定しようとする範囲のＦＦＴ結果に絞ることでデ
ータ量を削減することも可能である。

【０１８４】実施形態２０ この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容
量、スリュー、構成などをパラメータとしたクロックバ
ッファ、メモリ、ＦＦ，ＩＯのＦＦＴ解析結果をライブ
ラリとしてもち、機能記述から主要構成部分のみ仮に論
理合成し、ＦＦＴ結果を推定するようにしたことを特徴
とするものである。

【０１８５】図３２にこの不要輻射解析方法に用いられ
る装置構成を示す。同図に示す不要輻射解析装置は、入
出力条件、周波数、配線容量、スリュー、構成などをパ
ラメータとしたクロックバッファ、メモリ、ＦＦ，ＩＯ
のＦＦＴ解析結果を格納した機能記述用ライブラリ３２
０１と、機能記述３２０２を具備した機能記述部と、回
路入力情報３２０３と、機能記述ＦＦＴ推定手段３２０
４とからなり、機能記述ＦＦＴ結果３２０５を出力する
ようにしたものである。

【０１８６】機能記述ＦＦＴ推定手段３２０４は、図３
３に示すようなフローチャートで解析を実行する。ま
ず、ステップ３３０１で機能記述部に記憶された機能記
述３２０２と、回路入力情報３２０３とを読みこむ。

【０１８７】ついで、ステップ３３０２で機能記述から
図３４に示すようなクロックツリーメモリ、フリップフ
ロップ、入出力バッファなどの機能的グループ分けを行
う。そしてステップ３３０３で各グループに対応するラ
イブラリより、回路規模、負荷容量、波形なまり、回路
入力情報を推定する。そしてさらにステップ３３０４で
各グループに対応するライブラリより、回路規模、負荷
容量、波形なまり、回路入力情報更に対応したFFT結果
を計算し、積算する。こののち、ステップ３３０５で、
出力情報の書き出しを行う。

【０１８８】すなわち、この例では、ＬＳＩ全体のＦＦ
Ｔ解析結果を計算する際には、全ての素子のＦＦＴ解析
結果を計算するのではなく、機能レベルでグループ分け
し、推定することにより、高速でＬＳＩ全体のノイズの
影響を見積もることが出来る。

【０１８９】実施形態２１ この例は、ダイナミック解析とスタティック解析とのよ
い点を利用したハイブリッド解析方法に関するものであ
る。すなわち、あらかじめ推定手法を選択し、最適なＦ
ＦＴ結果推定を行うようにしたものである。図３５にこ
の不要輻射解析方法に用いられる装置構成を示す。同図
に示す不要輻射解析装置は、入出力条件、周波数、配線
容量、スリュー、構成、必要とする精度などに応じてネ
ットリスト３５０１から推定手法を選択する推定手法選
択手段３５０２と、選択された推定方法を組み合わせ
て、ＦＦＴ結果を推定する電源電流ＦＦＴ結果推定手段
３５０３とからなり、ＦＦＴ結果３５０４を出力するよ
うにしたものである。

【０１９０】推定手法選択手段３５０２は、図３６に示
すようなフローチャートで解析を実行する。まず、ステ
ップ３６０１で入力情報を読みこむ。

【０１９１】ついで、ステップ３６０２で各インスタン
スの消費電力を推定する。そしてステップ３６０３で消
費電力の高いインスタンスに高精度推定手法を用い、そ
れ以外を高速推定手法を適用するようにして、推定手法
を選択する。

【０１９２】このようにして、高速処理を行うことが可
能となる。

【０１９３】実施形態２2 最初のステップで概略解析した後、ピークの大きい部分
をダイナミック解析を用いて詳細に解析するようにする
ことにより、高速でＬＳＩ全体のノイズの影響を見積も
ることが出来る。（図３７）

【０１９４】推定手法選択手段３５０２は、図３７に示
すようなフローチャートで解析を実行する。まず、ステ
ップ３７０１で入力情報を読みこむ。

【０１９５】ついで、ステップ３７０２で各インスタン
スのピーク電流を推定する。そしてステップ３７０３で
ピークの高いインスタンスに高精度推定手法を用い、そ
れ以外を高速推定手法を適用するようにして、推定手法
を選択する。

【０１９６】このようにして、高速処理を行うことが可
能となる。

【０１９７】実施形態２３ なお、最初のステップで消費電力量、ＦＦ／ＣＬＫ集中
から各ブロック毎に解析方法を選択するという方法をと
るようにしてもよい。（図３８）

【０１９８】推定手法選択手段３５０２は、図３８に示
すようなフローチャートで解析を実行する。まず、ステ
ップ３８０１で入力情報を読みこむ。

【０１９９】ついで、ステップ３８０２で各インスタン
スの消費電力を推定する。そしてステップ３８０３で各
ブロックグループ毎に消費電力の総和を計算し、ステッ
プ３８０４にピークの高いグループに高精度推定手法を
用い、それ以外を高速推定手法を適用するようにして、
推定手法を選択する。

【０２００】このようにして、高速処理を行うことが可
能となる。 実施形態２４ また、グループ毎のピーク電流の総和を計算し、ピーク
の高いグループに高精度推定手法を、それ以外に高速推
定手法を適用する手法をとるようにしてもよい。（図３
９）

【０２０１】推定手法選択手段３５０２は、図３９に示
すようなフローチャートで解析を実行する。まず、ステ
ップ３９０１で入力情報を読みこむ。

【０２０２】ついで、ステップ３９０２で各インスタン
スのピーク電流を推定する。そしてステップ３９０３で
各グループ毎にピーク電流の総和を計算し、ステップ３
９０４にピークの高いグループに高精度推定手法を用
い、それ以外を高速推定手法を適用するようにして、推
定手法を選択する。

【０２０３】このようにして、高速処理を行うことが可
能となる。

【０２０４】実施形態２５ グループ毎のフリップフロック・クロックバッファの個
数を計算し、個数の多いグループに高精度推定手法を、
それ以外に高速推定手法を適用する手法をとるようにし
てもよい。

【０２０５】推定手法選択手段３５０２は、図４０に示
すようなフローチャートで解析を実行する。まず、ステ
ップ４００１で入力情報を読みこむ。

【０２０６】ついで、ステップ４００２で、グループ毎
のフリップフロック・クロックバッファの個数を計算
し、各インスタンスの消費電力を推定する。そしてステ
ップ４００３で個数の多いグループに高精度推定手法を
用い、それ以外を高速推定手法を適用するようにして、
推定手法を選択する。

【０２０７】このようにして、高速処理を行うことが可
能となる。

【０２０８】実施形態２６ この例も、ダイナミック解析とスタティック解析とのよ
い点を利用したハイブリッド解析方法に関するものであ
る。すなわち、解析精度に応じて判断することにより、
あらかじめ推定手法を選択し、最適なＦＦＴ結果推定を
行うようにしたものである。図４１にこの不要輻射解析
方法に用いられる装置構成を示す。同図に示す不要輻射
解析装置は、入出力条件、周波数、配線容量、スリュ
ー、構成、必要とする精度などに応じてネットリスト４
１０１と回路入力情報４１０２とから推定手法を選択す
る推定手法選択手段４１０３と、選択された推定方法を
組み合わせて、ＦＦＴ結果を推定する電源電流ＦＦＴ結
果推定手段４１０４とからなり、ＦＦＴ結果４１０５を
出力するようにしたものである。

【０２０９】推定手法選択手段４１０２は、図４２に示
すようなフローチャートで解析を実行する。まず、ステ
ップ４２０１で入力情報を読みこむ。

【０２１０】ついで、ステップ４２０２で各インスタン
スの消費電力またはピーク電流を推定する。そしてステ
ップ４２０３で各インスタンスの変化回数を推定する。
そしてステップ４２０４で消費電力またはピーク電流と
変化回数とを積算し、この積算値の高いインスタンスに
高精度推定手法を用い、それ以外を高速推定手法を適用
するようにして、推定手法を選択する。このようにし
て、高速処理を行うことが可能となる。

【０２１１】実施形態２７ また、高速推定手法で周波数スペクトルを計算し、ピー
クの高い個所に高精度推定手法を再適用するようにして
もよい。すなわち図４３にそのフローチャートを示すよ
うに、推定手法選択手段４１０２は、解析を実行する。
まず、ステップ４３０１で入力情報を読みこむ。

【０２１２】ついで、ステップ４３０２で高速推定手法
で周波数スペクトル（ＦＦＴ結果）を計算する。そして
ステップ４３０３でピークの高い個所に高精度推定手法
を再適用し、推定手法を選択する。

【０２１３】このようにして、高速かつ高精度処理を行
うことが可能となる。

【０２１４】実施形態２８ 次にインクリメント計算を用いた不要輻射解析方法につ
いて説明する。修正時には再計算が必要であり、非常に
時間がかかるという問題があり、本実施形態では、これ
を解決するためになされたもので差分のみを演算するこ
とにより、高速化を図るようにしたことを特徴とする。

【０２１５】図４４にこの不要輻射解析方法に用いられ
る装置構成を示す。同図に示す不要輻射解析装置は、電
源／パッケージ／測定系のＲＬＣ情報４４０１と電源パ
ッケージ非考慮のＦＦＴにより得られた周波数スペクト
ル４４０５と、入出力条件、周波数、配線容量、スリュ
ー、構成、必要とする精度などに応じてネットリスト４
４０２および変更点を示す変更点情報４４０３とを、電
源パッケージ考慮ＦＦＴ再推定手段４４０４で、ＦＦＴ
結果を推定し、ＦＦＴ結果４４０６を出力するようにし
たものである。

【０２１６】再推定手法選択手段４４０４は、図４５に
示すようなフローチャートで解析を実行する。まず、ス
テップ４５０１で入力情報を読みこむ。

【０２１７】ついで、ステップ４５０２で変更箇所が電
源であるかどうかを判断し、電源である場合は、電源考
慮ＦＦＴ解析を実行する（ステップ４５０４）。電源で
ない場合は、変更箇所のみ電源非考慮ＦＦＴ解析により
置き換え（ステップ４５０３）、ついで電源考慮ＦＦＴ
解析を実行する（ステップ４５０４）。

【０２１８】このようにして、高速処理を行うことが可
能となる。

【０２１９】

【発明の効果】本発明は、不要輻射の主要因とも言える
電源電流の変化の解析をはじめ不要輻射解析を行い、そ
の最適化をはかるものであって、電源及びグランドの抵
抗、容量、インダクタンスによるデカップリングの影響
を効率よく反映することにより高速性と高精度化を両立
させ、シミュレーション上においてＬＳＩの不要輻射を
現実的な時間で評価することを可能にする。さらには、
ＥＭＩ発生個所の特定を支援することによる効率的なＥ
ＭＩ対策をも可能にするものである。

【０２２０】さらにまた本発明は、不要輻射の主要因と
も言える電源電流の解析において、当該ＬＳＩチップの
回路情報から理想電源において電源電流に流れる等価電
源電流情報を算出する工程と、前記等価電源電流情報
に、前記ＬＳＩチップに電流を供給する電源の電源情
報、前記半導体チップのパッケージのもつパッケージ情
報および前記半導体チップの特性を測定する測定系のも
つ測定系情報のうちの少なくとも１つの情報を解析制御
情報として考慮し、前記回路情報に前記解析制御情報を
反映させた総合情報を等価回路として見積もる見積もり
工程と、前記見積もり工程で見積もられた総合情報に従
い、シミュレーションを実行するシミュレーション工程
とを含む不要輻射解析を適用することにより、より効率
よく最適化処理をはかることができる。

【０２２１】上記構成によれば、電源、パッケージ、測
定系に起因する不要輻射を、高速かつ少メモリで高精度
に解析することが出来る。

【０２２２】そして電源及びグランドの抵抗、容量、イ
ンダクタンスによるデカップリングの影響を、ハイブリ
ッド解析を、電源電流計算に反映することにより高速性
と高精度化を両立させ、シミュレーション上においてＬ
ＳＩの不要輻射を現実的な時間で評価することを可能に
する。さらには、ＥＭＩ発生個所の特定を支援すること
による効率的なＥＭＩ対策をも可能にするものである。
また、本発明では、ブロック又はインスタンスをノイズ
レベルの大きさに従ってソーティングし表示する表示工
程とを含むようにしているため、より高速でかつ高精度
の解析を行うことができ、優れた最適化処理が可能とな
る。

【０２２３】なお、全自動での最適化は現実的に不可能
であるが、周波数に対して各インスタンスから出ている
ノイズ量がわかるＥＭＩ特有の情報を使って、ユーザと
対話的にベストの最適化方法を選択、決定していくこと
により有効な最適化が実現可能となる。

【図面の簡単な説明】

【図１】本発明の第１１の実施の形態における不要輻射
解析方法を実現するための構成を示すブロック図

【図２】本発明の第１１の実施の形態における不要輻射
解析方法を実現するためのフローチャート図

【図３】第１１の実施の形態における不要輻射解析方法
で用いられるネットリストの一例を示す図

【図４】第１１の実施の形態における不要輻射解析方法
で用いられる電源パッケージ測定系ＲＬＣ情報を示す等
価回路図

【図５】第１１の実施の形態における不要輻射解析方法
で得られた周波数スペクトルの一例

【図６】推定電源電流モデルの波形モデルを示す図

【図７】本発明の第１1の実施形態の電源／パッケージ
／測定装置非考慮電流推定手段を論理シミュレータを用
いて実現する際に用いられる最適な波形モデルを示す図

【図８】本発明の第１1の実施形態でもちいられるデー
タの一例を示す図

【図９】本発明の第１1の実施形態で等価電源電流の算
出方法を示す説明図

【図１０】本発明の第１1の実施形態でもちいられるズ8
のデータに対応した周波数スペクトルデータの一例を示
す図

【図１１】第１１の実施の形態における不要輻射解析方
法で用いられる電源パッケージ測定系ＲＬＣ情報を示す
等価回路図

【図１２】本発明の第１１の実施の形態における詳細周
波数記憶手段のデータ例を示す図

【図１３】本発明の第１１の実施の形態における電源パ
ッケージ測定系非考慮推定手段の推定方法を示すフロー
チャート図

【図１４】本発明の第１１の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図１５】本発明の第１２の実施の形態における同期読
み出し方法を示すフローチャート図

【図１６】本発明の第１２の実施の形態における電源パ
ッケージ測定系非考慮推定手段の推定方法を示すフロー
チャート図

【図１７】本発明の第１２の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図１８】本発明の第１３の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図１９】本発明の第１４の実施の形態におけるＦＦＴ
解析のフローチャート図

【図２０】本発明の第１４の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図２１】本発明の第１４の実施の形態における電流情
報を示す図

【図２２】本発明の第１４の実施の形態における平均化
電流情報を示す図

【図２３】本発明の第１５の実施の形態におけるＦＦＴ
解析のフローチャート図

【図２４】本発明の第１７の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図２５】本発明の第１７の実施の形態における電源／
パッケージ／測定系考慮ＦＦＴ電流推定手段の動作を示
すフローチャート図

【図２６】本発明の第１６の実施の形態における電源パ
ッケージ測定系考慮推定手段の推定方法を示すフローチ
ャート図

【図２７】本発明の第１６の実施の形態における周波数
応答結果を示す図

【図２８】本発明の第１８の実施の形態における不要輻
射解析方法を実現するための構成を示すブロック図

【図２９】本発明の第１８の実施の形態におけるＦＦＴ
推定手段の推定方法を示すフローチャート図

【図３０】本発明の第１９の実施の形態における不要輻
射解析方法を実現するための構成を示すブロック図

【図３１】本発明の第１９の実施の形態におけるＦＦＴ
推定手段の推定方法を示すフローチャート図

【図３２】本発明の第２０の実施の形態における不要輻
射解析方法を実現するための構成を示すブロック図

【図３３】本発明の第２０の実施の形態におけるＦＦＴ
推定手段の推定方法を示すフローチャート図

【図３４】本発明の第１０の実施の形態における機能記
述の一例を示す図

【図３５】本発明の第２１の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すブロック図

【図３６】本発明の第２１の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図３７】本発明の第２２の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図３８】本発明の第２３の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図３９】本発明の第２４の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図４０】本発明の第２５の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図４１】本発明の第２６の実施の形態におけるハイブ
リッド解析を用いた推定方法を実行するための装置ブロ
ック図

【図４２】本発明の第２６の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図４３】本発明の第２７の実施の形態におけるハイブ
リッド解析を用いた推定方法を示すフローチャート図

【図４４】本発明の第２８の実施の形態におけるインク
リメンタル解析を用いた推定方法を実行するための装置
を示すブロック図

【図４５】本発明の第２８の実施の形態におけるインク
リメンタル解析を用いた推定方法を示すフローチャート
図

【図４６】従来例の不要輻射解析方法を実現するための
概念構成を示すブロック図

【図４７】従来例のトランジスタレベルの不要輻射解析
方法を実現するための概念構成を示すブロック図

【図４８】本発明の第１の実施形態の不要輻射最適化工
程を示すフローチャート図

【図４９】本発明の第２の実施形態の不要輻射最適化工
程を示すフローチャート図

【図５０】本発明の第３の実施形態の不要輻射最適化工
程を示すフローチャート図

【図５１】本発明の第４の実施形態の不要輻射最適化工
程を示すフローチャート図

【図５２】本発明の第４の実施形態の不要輻射最適化工
程を示すフローチャート図

【図５３】本発明の第５の実施形態の不要輻射最適化工
程を示す全体処理フローチャート図

【図５４】本発明の第５の実施形態の不要輻射最適化工
程のフロアプラン時の処理工程を示すフローチャート図

【図５５】本発明の第６の実施形態の不要輻射最適化工
程のレイアウトセル配置時の処理工程を示すフローチャ
ート図

【図５６】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図５７】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図５８】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図５９】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６０】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６１】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６２】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６３】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６４】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６５】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６６】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６７】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６８】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図６９】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７０】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７１】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７２】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７３】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７４】本発明の第６の実施形態の不要輻射最適化処
理を示す図

【図７５】本発明の第７の実施の形態における不要輻射
解析方法を実現するための構成を示すブロック図

【図７６】本発明の第７の実施の形態におけるＦＦＴ結
果記憶手段のデータ例を示す図

【図７７】本発明の第７の実施の形態におけるソート結
果記憶手段のデータ例を示す図

【図７８】本発明の第７の実施の形態におけるＦＦＴソ
ート手段のフローチャート

【図７９】本発明の実施の形態のＦＦＴ結果の表示を示
す図

【図８０】本発明の実施の形態の回路データの表示例を
示す図

【図８１】本発明の実施の形態の機能表示を示す図

【図８２】本発明の実施の形態の機能表示を示す図

【図８３】本発明の実施の形態のレポート出力の表示を
示す図

【図８４】本発明の第７の実施の形態の回路データの変
更処理工程を示すフローチャート図

【図８５】本発明の第８の実施の形態の回路データの変
更処理工程を示すフローチャート図

【図８６】本発明の第９の実施の形態のネットリストの
変更処理工程を示すフローチャート図

【図８７】本発明の第１０の実施の形態のネットリスト
の変更処理工程を示すフローチャート図

【符号の説明】

１０１ 回路情報 １０２ 解析制御入力部 １０３ 不要輻射シミュレーション部 １０４ 解析情報表示部 １０５ 最適化制御入力部 １０６ 不要輻射最適化部 １０７ 最適化情報表示部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｃ Ｄ Ｌ (72)発明者 大橋 達夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社 (72)発明者 島崎 健二 大阪府門真市大字門真1006番地 松下電器 産業株式会社 (72)発明者 辻川 洋行 大阪府門真市大字門真1006番地 松下電器 産業株式会社 Ｆターム(参考） 5B046 AA08 BA05 BA06 JA01 JA04 5F064 BB28 EE10 FF04 FF07 FF36 FF48 HH06 HH09 HH12

Claims (27)

【特許請求の範囲】
1. 【請求項１】シミュレーションの実行によってＬＳＩの
   不要輻射量を解析する不要輻射解析工程と、 前記不要輻射解析工程でノイズ量が多いインスタンスを
   選出する工程と、 選出された前記インスタンスの信号タイミングに遅延が
   発生しない程度に前記インスタンスの駆動能力を下げる
   ように調整する工程とを含むことを特徴とする不要輻射
   最適化方法。
2. 【請求項２】前記調整する工程は、さらに前記インスタ
   ンスを第1のインスタンスとし前記第1のインスタンスの
   出力信号配線に隣接して平行する出力信号配線を持つ第
   ２のインスタンスが存在する場合に、両インスタンスの
   出力信号波形の傾きを考慮して、第1のインスタンスの
   みあるいは第１および第２のインスタンスの駆動能力を
   下げるように調整する工程を含むことを特徴とする請求
   項1に記載の不要輻射最適化方法。
3. 【請求項３】シミュレーションの実行によってＬＳＩの
   不要輻射量を解析する不要輻射解析工程と、 前記不要輻射解析工程でノイズ量が多いインスタンスを
   選出する工程と、 選出された前記インスタンスの信号タイミングに遅延が
   発生しない程度に前記インスタンスに供給しているロー
   カル電源配線のインダクタンスを追加するように補正す
   る工程とを含むことを特徴とする不要輻射最適化方法。
4. 【請求項４】前記補正する工程は、配線抵抗を増大する
   工程を含むことを特徴とする請求項３に記載の不要輻射
   最適化方法。
5. 【請求項５】シミュレーションの実行によってＬＳＩの
   不要輻射量を解析する不要輻射解析工程と、 前記不要輻射解析工程で得られたデータに基づいて、ク
   ロストークのアグレッサインスタンスを選出する工程
   と、 選出された前記インスタンスの信号タイミングに遅延が
   発生しない程度に前記アグレッサインスタンスの駆動能
   力を下げるように調整する工程とを含む事を特徴とする
   不要輻射最適化方法。
6. 【請求項６】さらにビクティムインスタンスのＥＭＩノ
   イズが問題とならない程度にビクティムインスタンスの
   駆動能力をあげる工程とを含む事を特徴とする請求項５
   に記載の不要輻射最適化方法。
7. 【請求項７】前記アグレッサインスタンスおよびビクテ
   ィムインスタンスの両方の駆動能力を下げる場合には、
   駆動能力比が大きくならないようにそれぞれの駆動能力
   を設定するように構成したことを特徴とする請求項５に
   記載の不要輻射最適化方法。
8. 【請求項８】シミュレーションの実行によってＬＳＩの
   不要輻射量を解析する不要輻射解析工程と、 前記不要輻射解析工程でノイズ量が多いブロックまたは
   インスタンスを抽出する工程と、 前記抽出された前記ブロックまたはインスタンスに対し
   て、設計段階に応じて、不要輻射削減処理を行う工程
   と、 再度不要輻射解析を行い、不要輻射量が所定の値より小
   さくなるまで一連の処理を繰り返すようにしたことを特
   徴とする不要輻射最適化方法。
9. 【請求項９】前記設計段階に応じて不要輻射削減処理を
   行う工程は、フロアプラン段階でレイアウトデータの変
   更処理を行う第１の工程を含むことを特徴とする請求項
   ８に記載の不要輻射最適化方法。
10. 【請求項１０】前記設計段階に応じて不要輻射削減処理
    を行う工程は、レイアウト段階でレイアウトデータの変
    更処理を行う第２の工程を含むことを特徴とする請求項
    ８または９に記載の不要輻射最適化方法。
11. 【請求項１１】前記第1の工程は、前記抽出する工程で
    抽出された対象ブロックのピーク電流情報からデカップ
    リング容量の必要量を算出する工程と、 前記算出する工程で算出されたデカップリング容量から
    電源面積の不足量を算出する工程と、 前記不足量に基づいてレイアウトデータの変更を行う工
    程とを含むことを特徴とする請求項９に記載の不要輻射
    最適化方法。
12. 【請求項１２】前記第２の工程は、前記抽出する工程で
    抽出された対象ブロックのピーク電流情報からデカップ
    リング容量の必要量を算出する工程と、 前記算出する工程で算出されたデカップリング容量から
    電源面積の不足量を算出する工程と、 前記不足量に基づいてレイアウトデータの変更を行う工
    程とを含むことを特徴とする請求項１０に記載の不要輻
    射最適化方法。
13. 【請求項１３】前記第１の工程は、前記抽出する工程で
    抽出された対象ブロックのピーク電流情報からデカップ
    リング容量の必要量を算出する工程と、 前記算出する工程で算出されたデカップリング容量から
    電源面積の不足量を算出する工程と、 前記不足量に基づいて必要なブロックに対してレイアウ
    トデータの変更を行う工程とを含むことを特徴とする請
    求項９に記載の不要輻射最適化方法。
14. 【請求項１４】前記レイアウトデータの変更を行う工程
    は、対象ブロックのアスペクト比すなわち縦横比を変更
    し、電源電流経路の配線面積を実質的に変更する工程で
    あることを特徴とする請求項１１に記載の不要輻射最適
    化方法。
15. 【請求項１５】前記レイアウトデータの変更を行う工程
    は、対象ブロックのブロック位置を変更し、電源電流経
    路の配線面積を実質的に変更する工程であることを特徴
    とする請求項１１に記載の不要輻射最適化方法。
16. 【請求項１６】前記第２の工程は、所望のデカップリン
    グ容量をもつように、グランド線または電源線共通で配
    列されているセルラインの一方の方向を反転すると共
    に、互いに隣接する電源線とグランド線との間に所定の
    間隔をもたせるようにしたことを特徴とする請求項１０
    に記載の不要輻射最適化方法。
17. 【請求項１７】前記第２の工程は、互いに隣接する電源
    線とグランド線との形成されている層の上層又は下層
    に、前記電源線とグランド線との間の電位に接続された
    補助線を配設し、前記電源線とグランド線、前記グラン
    ド線と前記補助線、前記補助線と前記電源線との間の合
    成容量が所望のデカップリング容量をもつように、調整
    する工程を更に含むことを特徴とする請求項１０に記載
    の不要輻射最適化方法。
18. 【請求項１８】シミュレーションの実行によって、信号
    変化の発生時に生成され、発生対象である前記ＬＳＩチ
    ップの各セルのインスタンス名、その信号名、発生時
    刻、遷移情報を含む各イベント情報を考慮して対象ブロ
    ックに対する瞬間的な電流量を算出し、不要輻射対策が
    必要となる程度にノイズレベルの大きいブロック又はイ
    ンスタンスを抽出する工程と、 前記ブロック又はインスタンスをノイズレベルの大きさ
    に従ってソーティングし表示する表示工程とを含むこと
    を特徴とする不要輻射解析方法。
19. 【請求項１９】シミュレーションの実行によって、信号
    変化の発生時に生成され、発生対象である前記ＬＳＩチ
    ップの各セルのインスタンス名、その信号名、発生時
    刻、遷移情報を含む各イベント情報を考慮して対象ブロ
    ックに対する瞬間的な電流量を算出する工程と、 前記瞬間的な電流量をあらかじめ決定された規則に従っ
    てモデル化する工程と、 前記モデル化する工程によって算出された電流変化情報
    を周波数解析処理する工程とを含む不要輻射解析方法に
    おいて、 前記周波数解析処理工程で得られた周波数情報を表示す
    る表示工程を含むことを特徴とする不要輻射解析方法。
20. 【請求項２０】前記表示工程で表示された情報から着目
    すべきブロックをハイライト表示する工程と、 前記ブロックに対して不要輻射最適化処理を行い、最適
    化処理後の不要輻射情報を解析する不要輻射解析工程
    と、 前記解析された情報を表示する工程とを含むことを特徴
    とする請求項１９に記載の不要輻射解析方法。
21. 【請求項２１】前記最適化処理を処理履歴情報として記
    憶する工程と、必要に応じて処理履歴情報を表示する工
    程とを含むことを特徴とする請求項２０に記載の不要輻
    射解析方法。
22. 【請求項２２】ＬＳＩの不要輻射ノイズ解析結果に基
    き、不要輻射ノイズの大きい箇所を判断する工程と、 前記判断する工程で不要輻射ノイズが大きいと判断され
    た箇所を表示する工程を含むことを特徴とする不要輻射
    解析方法。
23. 【請求項２３】前記表示する工程は、２つ以上のＦＦＴ
    結果に基づき、その差分のうち不要輻射ノイズの大きい
    箇所の差分を計算し表示する工程を含むことを特徴とす
    る請求項２２に記載の不要輻射解析方法。
24. 【請求項２４】前記表示する工程は２つのＦＦＴ結果を
    表示し、指定した任意形状部分の差分を色分けして表示
    する工程を含むことを特徴とする請求項２２に記載の不
    要輻射解析方法。
25. 【請求項２５】前記判断する工程はノイズの大きさに従
    ってソートされた部分回路の情報に基づき、計算する工
    程を含むことを特徴とする請求項２２に記載の不要輻射
    解析方法。
26. 【請求項２６】前記表示する工程は、回路図情報もしく
    はレイアウト情報に色分け、もしくは文字情報で表示す
    る工程を含むことを特徴とする請求項２２に記載の不要
    輻射解析方法。
27. 【請求項２７】前記ブロックに対して不要輻射最適化を
    行い、最適化部分の不要輻射情報を解析する不要輻射解
    析工程と、 前記解析された情報を表示する表示工程とを含むことを
    特徴とする請求項２０に記載の不要輻射解析方法。