JP5029096B2 - 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 - Google Patents

電源ノイズモデル生成方法及び電源ノイズモデル生成装置 Download PDF

Info

Publication number
JP5029096B2
JP5029096B2 JP2007091663A JP2007091663A JP5029096B2 JP 5029096 B2 JP5029096 B2 JP 5029096B2 JP 2007091663 A JP2007091663 A JP 2007091663A JP 2007091663 A JP2007091663 A JP 2007091663A JP 5029096 B2 JP5029096 B2 JP 5029096B2
Authority
JP
Japan
Prior art keywords
noise
unit
time
power supply
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007091663A
Other languages
English (en)
Other versions
JP2008250721A (ja
Inventor
修 盛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007091663A priority Critical patent/JP5029096B2/ja
Priority to US12/051,364 priority patent/US7856608B2/en
Publication of JP2008250721A publication Critical patent/JP2008250721A/ja
Application granted granted Critical
Publication of JP5029096B2 publication Critical patent/JP5029096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3315Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10Noise analysis or noise optimisation

Description

本発明は電源ノイズモデル生成方法及び電源ノイズモデル生成装置に関し、特に電源ノイズ解析に用いられる電源ノイズモデルを生成する電源ノイズモデル生成方法及び電源ノイズモデル生成装置に関する。
半導体装置では、各トランジスタ素子の電力消費に伴って電源配線網に電流が流れ、トランジスタ素子に供給される電源及びグランドが電圧変動を受ける。この電圧変動は、電圧ノイズとして素子の特性に影響を与え、半導体装置の歩留まりにも影響する。特に、近年では、定格電源電圧の低下によって、この電圧変動は無視できないものとなってきている。したがって、設計工程における電源ノイズによる影響の解析の精度が低いと、作業の手戻りや、所望の性能が満たせないなどの問題が生じることがある。このため、設計段階において、精度の高いモデルを用いた電源ノイズ解析が重要となっている。
精度の高い電源ノイズ解析を行うためには、たとえば、SPICE(Simulation Program with Integrated Circuit Emphasis)モデルのようなトランジスタモデルをそのまま使用して、大規模なLSIの電源ノイズ解析シミュレーションを行う必要がある。しかし、このようなトランジスタモデルをそのまま使用しての大規模な解析は、必要となる時間やリソースなどの問題から実現は容易ではない。そこで、回路をパーツに区切って、パーツごとにトランジスタモデルによる電源ノイズ解析が行われていた。また、電源ノイズ解析対象の半導体装置を電源配線、内部容量、内部消費電流、及び入出力セルに分け、これらのサブモデルを生成し、生成されたサブモデルを結合して電源ノイズ解析用のモデルを作成し、電源ノイズ解析を行う方法もある(たとえば、特許文献1参照)。
また、半導体装置内の信号波形をモデル化したノイズ解析もある。一例として、半導体装置内で近接して配置された信号線において伝播される信号電圧の相互干渉波形(クロストーク)に関して、クロストークによるノイズを適切に算出するため、各ノイズの発生タイミングウィンドウを加算してノイズ波形を生成する方法が提案されている(たとえば、特許文献2参照)。
特開2004−234618号公報 特開2005−339060号公報
従来の電源ノイズ解析対象の半導体装置についてサブモデルを生成し、これらを結合して電源ノイズ用モデルを作成する方法は、電源ノイズ解析用として詳細な半導体装置モデルを作成することができる。しかし、スイッチング動作を伴う論理ゲートの振る舞いの詳細なモデル化は行われていなかった。
静的なタイミング解析によって、対象のトランジスタがスイッチングする時刻をある時間的な範囲を持ったタイミングウィンドウとして求めることができる。しかし、シミュレーション時には、時間軸上に幅を持ったタイミングウィンドウではなく、時間軸上の点であるスイッチング時刻を決定しなければならない。タイミングウィンドウが一部でも重なるトランジスタは、スイッチング動作が重なる可能性がある。ところが、シミュレーションのために設定されるスイッチング時刻は時間幅を有しないため、設定された時刻によっては、複数のトランジスタ素子のスイッチング時刻が重なるケースを見逃してしまう可能性がある。このように、スイッチング時刻が重なるケースをモデル化できない場合があるため、結果として精度の高い電源ノイズ解析ができなかった。
本発明はこのような点に鑑みてなされたものであり、電源ノイズの発生タイミングのワーストケースのモデル化を可能とすることによって、電源ノイズ解析の精度を向上させることを目的とする。
本発明では上記課題を解決するために、図1に示すようなモデル生成方法を実行するモデル生成装置1が提供される。本発明にかかるモデル生成装置1は、ノイズ値算出手段1a、タイミングウィンドウ取得手段1b、単位時間別ノイズ算出手段1c、及びタイミング決定手段1dを有し、電源ノイズ解析に用いられる半導体装置モデルを生成する。すなわち、本発明にかかるモデル生成方法では、まず、ノイズ値算出手段1aが、解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求める。そして、求められた電流源ノイズ波形に基づいて、ノイズ量を表すノイズ値を算出する。また、タイミングウィンドウ取得手段1bが、静的タイミング解析によって、電流源ノイズを生じる素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得する。続いて、単位時間別ノイズ算出手段1cが、素子ごとのノイズ値とタイミングウィンドウとに基づき、過渡解析を行う解析時間を分割した単位時間ごとに、単位時間内にタイミングウィンドウが存在するすべての素子について算出されたノイズ値を合計し、単位時間別ノイズを算出する。そして、タイミング決定手段1dが、単位時間別ノイズ算出手段1cによって算出された単位時間別ノイズに基づいて、タイミングウィンドウによって表される素子がノイズを発生させるノイズ発生タイミングを、いずれかの単位時間に決定する。
このようなモデル生成方法によれば、各素子が発生させる可能性がある電流源ノイズのノイズ値を、電流源ノイズ波形により求める。また、各素子が電流源ノイズを発生させる可能性がある時間範囲をタイミングウィンドウとして取得する。そして、解析時間を分割した単位時間ごとに、その単位時間内にタイミングウィンドウが存在するすべての素子のノイズ値を合計し、単位時間別ノイズを算出する。単位時間別ノイズは、その単位時間内で発生する可能性のある最大のノイズ値に相当する。そして、単位時間別ノイズに基づいて、素子がノイズを発生させるノイズ発生タイミングを決定する。すなわち、タイミングウィンドウの範囲内のいずれの単位時間で発生させるかを決定する。
また、上記課題を解決するために、電源ノイズ解析に用いられる半導体装置モデルを生成するモデル生成装置において、解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求め、電流源ノイズ波形に基づいてノイズ量を表すノイズ値を算出するノイズ値算出手段と、静的タイミング解析によって、電流源ノイズを生じる素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得するタイミングウィンドウ取得手段と、過渡解析を行う解析時間を分割した単位時間ごとに、単位時間内にタイミングウィンドウが存在するすべての素子について算出されたノイズ値を合計し、単位時間別ノイズを算出する単位時間別ノイズ算出手段と、単位時間別ノイズに基づいて、タイミングウィンドウによって表される素子がノイズを発生させるノイズ発生タイミングを、いずれかの単位時間に決定するタイミング決定手段と、を有することを特徴とするモデル生成装置、が提供される。
このような構成のモデル生成装置によれば、ノイズ値算出手段は、電流源ノイズ波形を算出し、波形に基づいてノイズ値を算出する。タイミングウィンドウ取得手段は、ノイズ発生のタイミングウィンドウを取得する。単位時間別ノイズ算出手段は、解析時間を分割した単位時間ごとのノイズ値を算出する。そして、タイミング決定手段が、単位時間ごとのノイズ値に基づいて、各素子のノイズ発生タイミングを決定する。
本発明のモデル生成方法及びモデル生成装置では、解析時間を所定の単位時間に分割してタイミングウィンドウと重ね、単位時間ごとに、素子が発生させる可能性のあるノイズ値を合計し、単位時間別ノイズを算出する。そして、単位時間別ノイズに基づいて、各素子のノイズ発生タイミングを決定する。これにより、電流源ノイズの発生タイミングのワーストケースを見逃すことなくモデル化することが可能となる。そして、ワーストケースをモデル化した電流源ノイズモデルを用いることにより、電源ノイズ解析の精度を向上させることが可能となる。
以下、本発明の実施の形態を図面を参照して説明する。まず、実施の形態に適用される発明の概念について説明し、その後、実施の形態の具体的な内容を説明する。
図1は、実施の形態に適用される発明の概念図である。
本発明にかかるモデル生成装置1は、ノイズ値算出手段1a、タイミングウィンドウ取得手段1b、単位時間別ノイズ算出手段1c、タイミング決定手段1d、及び電流源ノイズ波形モデル記憶手段1eを有し、解析対象の半導体装置の電源ノイズ解析に用いられる半導体装置モデル、電流源ノイズ波形モデルを生成する。
ノイズ値算出手段1aは、解析対象の半導体装置を構成する素子の状態変化時のノイズ値を算出する。具体的には、素子のスイッチング動作などにより素子の状態が変化したときに、電源から素子に流れ込む電流に応じて電流源ノイズが発生する。ノイズ値算出手段1aでは、対象の素子の動作特性や、出力に接続される容量性の負荷などからこの電流源ノイズ波形を算出する。そして、電流源ノイズ波形に基づいて、電流源ノイズのノイズ量を表わすノイズ値を算出する。ノイズ値は、たとえば、ノイズ波形のピーク値、ノイズ波形のピーク値とノイズ波形の時間幅、ノイズ波形の傾きなどが選択される。算出されたノイズ値は、内部記憶装置に記憶しておく。
タイミングウィンドウ取得手段1bは、静的タイミング解析によって、電流源ノイズを生じる素子の状態変化が発生するタイミング、すなわち、素子に流れ込む電流による電流源ノイズが発生する可能性のある時間帯を、タイミングウィンドウとして取得する。タイミングウィンドウは、状態変化を発生させる可能性のある時間帯を示すものであり、ある時間幅を持っている。
単位時間別ノイズ算出手段1cは、過渡解析を行う解析時間を所定の分割数N(Nは任意の整数)で分割する。分割された時間を単位時間と呼ぶ。そして、単位時間内にタイミングウィンドウが存在するすべての素子について、ノイズ値算出手段1aで算出されたノイズ値を合計し、単位時間別ノイズを算出する。単位時間別ノイズは、内部記憶装置に記憶しておく。
タイミング決定手段1dは、単位時間別ノイズに基づいて、タイミングウィンドウによって表される素子の状態変化を発生させるタイミングを、タイミングウィンドウが存在する複数の単位時間のうち、いずれかを選択して決定する。具体的には、単位時間別ノイズに基づいて、単位時間ごとのノイズ値を比較し、複数の素子のタイミングウィンドウが重なる単位時間を選択する。たとえば、ノイズ値が最大となる単位時間をワーストケースとし、ワーストケースにタイミングウィンドウが存在する素子について、発生タイミングをこの単位時間に決定する。まだ、タイミングが決定していない素子があれば、次にノイズ値が大きい単位時間について同様の処理を行って、この単位時間にタイミングウィンドウが存在する素子の発生タイミングを決定する。なお、前の段階でタイミングが決定されていれば、前の決定が優先される。こうして、すべての素子のタイミングが決定されるまで処理を繰り返す。
このような構成のモデル生成装置1の動作及びモデル生成方法について説明する。
ノイズ値算出手段1aは、解析対象の半導体装置を構成する素子の状態変化時のノイズ値を、電流源ノイズ波形に基づいて算出する。ノイズ値は、ノイズ波形のピーク値、ノイズ波形のピーク値とノイズ波形の時間幅との積、あるいは、ノイズ波形の傾きなどから算出される。何をノイズ値とするかについては、半導体装置の特性などに応じて適宜選択される。一方、タイミングウィンドウ取得手段1bは、静的タイミング解析によって、素子ごとにタイミングウィンドウを取得する。
ここで、タイミングウィンドウについて説明する。図2は、静的タイミング解析によって取得されるタイミングウィンドウの一例を示した図である。
図の例は、ノイズの発生要因となる状態変化を起こす素子1、素子2、素子3、及び素子4について静的タイミング解析を行って得られた各素子のタイミングウィンドウを示した波形図である。図の横軸は経過時間であり、1サイクルの間の各素子動作波形を示している。
素子1の状態変化を示す波形1は、最小値(最も早く動作する時刻)11aと、最大値(最も遅く動作する時刻)11bと、によって表される素子1のタイミングウィンドウである。素子2の状態変化を示す波形2は、最小値12aと、最大値12bと、によって表される素子2のタイミングウィンドウである。素子3の状態変化を示す波形3は、最小値13aと、最大値13bと、によって表される素子3のタイミングウィンドウである。素子4の状態変化を示す波形4は、最小値14aと、最大値14bと、によって表される素子4のタイミングウィンドウである。各素子は、そのタイミングウィンドウ内の任意のタイミングで状態を変化させ、それぞれ所定のノイズ値のノイズを発生させる。各素子の状態が変化するタイミングは、同時であるかもしれないし、異なるかもしれない。
ここで、ワーストケースを考えると、素子1のタイミングウィンドウ波形1、素子2のタイミングウィンドウ波形2、及び素子4のタイミングウィンドウ波形4が重なるタイミング15の近傍で、素子1、素子2、及び素子4が動作するケースがワーストケースになる。このときに発生するノイズ量は、概算として、素子1、素子2、及び素子4の各々が発生するノイズ値の合計と見なすことができる。しかし、シミュレーション実行時、各素子の状態変化タイミングを単純に、タイミングウィンドウの最小値11a,12a,13a,14a、または、最大値11b,12b,13b,14b、あるいは中間値と設定すると、ワーストケースのタイミング15を見逃してしまうことになる。
そこで、単位時間別ノイズ算出手段1cが、1サイクルを単位時間に分割し、単位時間ごとのワーストケースのノイズ値を算出する。単位時間は、任意に設定することができるが、最小の時間幅のタイミングウィンドウよりも短い時間とすることが望ましい。単位時間ごとのワーストケースとは、その単位時間内にタイミングウィンドウが存在するすべての素子の動作が重なった場合で、そのときのノイズ量は各素子の合計によって概算する。単位時間別ノイズ算出手段1cでは、単位時間ごとに、当該単位時間にタイミングウィンドウが存在する素子を抽出し、抽出された素子についてノイズ値算出手段1aで算出されたノイズ値を加算し、合計値を算出する。合計値が、単位時間別ノイズになる。
そして、タイミング決定手段1dは、単位時間別ノイズを参照し、タイミングウィンドウによって表される素子の状態変化を発生させるタイミングを、タイミングウィンドウが存在する複数の単位時間のうち、いずれかを選択して決定する。たとえば、図2の例では、タイミング15を含む単位時間の単位時間別ノイズが最大となる。したがって、この単位時間にタイミングウィンドウが存在する素子1、素子2、及び素子4の動作タイミングは、当該単位時間に決定される。決定されたタイミングは、モデル化に必要な他の情報とともに、電流源ノイズ波形モデル記憶手段1eに記憶される。
以上の処理手順が実行されることにより、シミュレーション時には、タイミング決定手段1dが決定したタイミングで各素子の状態変化が発生する。これにより、電流源ノイズ波形モデルについて、ワーストケースでのシミュレーションが実行される。電源ノイズの影響は、ワーストケースにおいて最も大きくなるので、ワーストケースにおける電源ノイズの影響が確認されれば十分である。本願発明によれば、ワーストケースを見逃すことがなくなるので、この点において精度の高い電源ノイズ解析用のモデルを提供することができる。
以下、実施の形態を、電源ノイズ解析対象の半導体装置についてサブモデルを作成し、これらのサブモデルを結合して電源ノイズ用モデルを作成して電源ノイズを解析する電源ノイズ解析装置に適用した場合を例に、図面を参照して詳細に説明する。
図3は、本実施の形態の電源ノイズ解析装置のハードウェア構成例を示すブロック図である。
電源ノイズ解析装置100は、CPU(Central Processing Unit)101によって装置全体が制御されている。CPU101には、バス107を介してRAM(Random Access Memory)102、ハードディスクドライブ(HDD:Hard Disk Drive)103、グラフィック処理装置104、入力インタフェース105、通信インタフェース106が接続されている。
RAM102には、CPU101に実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM102には、CPU101による処理に必要な各種データが格納される。HDD103には、OSやアプリケーションのプログラムが格納される。グラフィック処理装置104には、モニタ108が接続されており、CPU101からの命令に従って画像をモニタ108の画面に表示させる。入力インタフェース105には、キーボード109aやマウス109bが接続されており、キーボード109aやマウス109bから送られてくる信号を、バス107を介してCPU101に送信する。通信インタフェース106は、ネットワーク5に接続されており、ネットワーク5を介して端末装置との間でデータの送受信を行う。
このようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
次に、本実施の形態の電源ノイズ解析装置100のソフトウェア構成について説明する。図4は、本実施の形態の電源ノイズ解析装置のソフトウェア構成の一例を示した図である。
本実施の形態の電源ノイズ解析装置100は、メッシュモデル作成部210、パッケージモデル作成部220、電源電圧モデル作成部230、容量セルモデル作成部240、電流源ノイズモデル作成部250、非動作トランジスタ(Tr)モデル作成部260、結合モデル作成部270、電源ノイズ解析部280、及び結果解析部290を有する。
メッシュモデル作成部210は、対象の半導体装置から電源配線を抽出し、その配線網を抵抗素子と容量素子(以下、RCとする)、あるいは抵抗素子、インダクタンス素子、及び容量素子(以下、RLCとする)によってモデル化する。作成したメッシュモデルは、結合モデル作成部270に出力する。
パッケージモデル作成部220は、半導体装置の電源端子及びパッケージをRC、あるいはRLCによってモデル化する。作成したパッケージモデルは、結合モデル作成部270に出力する。
電源電圧モデル作成部230は、半導体装置の電源端子に供給される電圧源をモデル化する。作成した電源電圧モデルは、結合モデル作成部270に出力する。
容量セルモデル作成部240は、半導体装置内に配置され、電源配線に接続されるノイズ除去用の容量セルをCによってモデル化する。作成した容量セルモデルは、結合モデル作成部270に出力する。
電流源ノイズモデル作成部250は、半導体装置に配置され論理を構成する論理ゲートのうち、ノイズ発生をもたらす信号変化動作状態の論理ゲートを電流源によってモデル化する。以下、ノイズ発生をもたらす信号変化動作をスイッチング動作とする。電流源ノイズモデル作成部250は、ノイズ波形算出部251、タイミングウィンドウ算出部252、及びノイズ発生時刻決定部253を有する。ノイズ波形算出部251は、スイッチング動作を行う論理ゲートのスイッチング動作によって発生する電流源ノイズ波形を算出する。タイミングウィンドウ算出部252は、トランジスタの静的タイミング解析によって、各論理ゲートのスイッチング動作によって出力信号が変化する時刻を示すタイミングウィンドウを算出する。論理ゲートのスイッチング動作によって電源から流れ込む電流によりノイズが発生するので、タイミングウィンドウは、ノイズ発生タイミングが起きる可能性のある時間帯を表しているとも言える。前述のように、タイミングウィンドウは、所定の時間的範囲を有する。ノイズ発生時刻決定部253は、タイミングウィンドウと、電流源ノイズ波形とに基づき、図1に示したモデル作成方法に従って、論理ゲートがスイッチング動作を行うタイミング、すなわち、ノイズの発生タイミングを決定する。そして、決定されたノイズ発生タイミングで電流源ノイズを発生させる電流源ノイズモデルを作成する。作成した電流源ノイズモデルは、結合モデル作成部270に出力する。
非動作Trモデル作成部260は、半導体装置に配置され論理を構成する論理ゲートのうち、電源ノイズをもたらさない(信号が変化しない)非動作状態の論理ゲートをRCによってモデル化する。作成した非動作Trモデルは、結合モデル作成部270に出力する。
結合モデル作成部270は、メッシュモデル作成部210、パッケージモデル作成部220、電源電圧モデル作成部230、容量セルモデル作成部240、電流源ノイズモデル作成部250、及び非動作トランジスタTrモデル作成部260が作成した、メッシュモデル、パッケージモデル、電源電圧モデル、容量セルモデル、電流源ノイズモデル、及び非動作Trモデルを結合して、電源ノイズ解析対象の半導体装置について、回路シミュレータで解析可能な電源ノイズ解析用の半導体装置モデルを作成する。作成された半導体装置モデルは、電源ノイズ解析部280へ出力する。
電源ノイズ解析部280は、結合モデル作成部270が作成した半導体装置モデルを回路シミュレータによって動作させ、電源ノイズが半導体装置へ与える影響を解析する。
結果解析部290は、電源ノイズ解析部280による解析結果をさらに評価する。
以上のように、本実施の形態の電源ノイズ解析装置100は、対象半導体装置の詳細なサブモデルを作成し、これらを結合して半導体装置モデルを作成したので、対象の半導体装置の電源ノイズの影響を高精度に解析することができる。
メッシュモデル作成部210、パッケージモデル作成部220、電源電圧モデル作成部230、容量セルモデル作成部240、非動作Trモデル作成部260、結合モデル作成部270、電源ノイズ解析部280、及び結果解析部290の処理手順については、一般に知られた処理手順を実行するとし、詳細な説明は省略する。以下、電流源ノイズモデル作成部250の詳細な処理手順を、具体例を用いて説明する。
図5は、本実施の形態が解析対象とする半導体装置の一例を示す回路図である。
本実施の形態の電源ノイズ解析装置100の電流源ノイズモデル作成部250が、電源ノイズ解析のためのモデル化を行うのは、4つのバッファ31,32,33,34から成る回路である。バッファ31は、出力信号がスイッチングし、波形1(31b)に示したように、ローからハイに変化する。このとき、バッファ31には、電源VDDからバッファに対して電流が流れ込み、ノイズとなる。流れ込んだ電流のノイズ1(31a)は、バッファ31のスイッチング波形や、出力に接続される容量性の負荷に依存する。同様に、バッファ32は、出力信号がスイッチングし、波形2(32b)のように出力信号が変化する。また、このときノイズ2(32a)が入力される。同様に、バッファ33は、出力信号がスイッチングし、波形3(33b)のように出力信号が変化する。また、このときノイズ3(33a)が入力される。同様に、バッファ34は、出力信号がスイッチングし、波形4(34b)のように出力信号が変化する。また、このときノイズ4(34a)が入力される。それぞれのバッファ32,33,34のノイズの波形は、バッファ31と同様に、バッファのスイッチング波形や、出力に接続される容量性の負荷に依存する。
図6は、本実施の形態の解析対象の半導体装置のバッファのスイッチング波形とノイズ波形とを示した図である。図5と同じものには同じ番号を付し、説明は省略する。また、図の水平方向は、時間軸である。
バッファ1は、スイッチングタイミング31bでスイッチング動作を行うと、ノイズ31aが発生する。バッファ2がスイッチングタイミング32bでスイッチング動作を行うと、ノイズ32aが発生する。バッファ3がスイッチングタイミング33bでスイッチング動作を行うと、ノイズ33aが発生する。バッファ4がスイッチングタイミング34bでスイッチング動作を行うと、ノイズ34aが発生する。
ノイズ波形算出部251では、各バッファのノイズ波形を算出する。なお、ノイズの波形は一様ではなく、さまざまな形状が考えられる。そこで、ノイズ値算出処理では、ノイズの形状に応じてノイズ値の算出方法を適宜選択する。次に、ノイズ値の算出方法の例をいくつか挙げて説明する。
図7は、本実施の形態のノイズ値算出方法の例を示した図である。(1)は、ピーク値からノイズ値を算出する例を示している。(2)は、ピーク値と半値幅とでノイズ値を算出する例を示している。(3)は、ノイズ波形の傾きをノイズ値として算出する例を示している。
(1)ピーク値は、ノイズ波形が最大となるピーク値(P)をノイズ値としている。
(2)ピーク値×半値幅は、ピーク値(P)と、半値幅(T)との乗算値をノイズ値としている。なお、半値幅は、ノイズ波形の大きさが0からピーク値の半分の値(半値)に達した時点と、ピーク値から半値に達した時点を結んだ幅をいう。
(3)傾きは、所定の時間単位当たりのノイズ値の変化量をいう。ピーク値の変化量(dP)/時間の変化(dT)によって算出される。
以下の説明では、図6示したノイズ波形のノイズ値を、それぞれ、ノイズ1(32a)=10、ノイズ2(32a)=12、ノイズ3(33a)=7、ノイズ4(34a)=13とする。
一方、タイミングウィンドウ算出部252は、各バッファのタイミングウィンドウを算出する。続いて、ノイズ発生時刻決定部253は、1サイクルをN(Nは任意の整数)分割し、タイミングウィンドウと対応付ける。以下、分割された1単位時間をタイムユニットと呼ぶ。
図8は、本実施の形態のタイミングウィンドウとタイムユニットとを重ねて示した図である。
図の例では、1サイクルを5分割し、それぞれタイムユニット1,タイムユニット2,タイムユニット3,タイムユニット4,タイムユニット5としている。
図の例では、バッファ1(31)のタイミングウィンドウ31cは、タイムユニット2で開始され、タイムユニット5で終了している。すなわち、バッファ1(31)は、タイムユニット2からタイムユニット5までの間にスイッチング動作を行う。バッファ2(32)のタイミングウィンドウ32cは、タイムユニット4で開始され、タイムユニット5で終了している。バッファ3(33)のタイミングウィンドウ33cは、タイムユニット1で開始され、タイムユニット2で終了している。バッファ4(34)のタイミングウィンドウ34cは、タイムユニット3で開始され、タイムユニット4で終了している。
ノイズ発生時刻決定部253では、ノイズ(バッファのスイッチング動作)がどのタイムユニットで発生する可能性があるのかを特定する。そして、タイミングウィンドウが存在するタイムユニット、すなわち、ノイズが発生する可能性のあるタイムユニットの最大ノイズ値を各バッファのノイズ値を合計して算出する。たとえば、タイムユニット1は、バッファ3(33)のタイミングウィンドウ33cだけである。したがって、タイムユニット1のノイズ値は、バッファ3(33)のノイズ値7になる。タイムユニット2は、バッファ3(33)のタイミングウィンドウ33cと、バッファ1(31)のタイミングウィンドウ31cとがある。したがって、タイムユニット2のノイズ値は、バッファ3(33)のノイズ値7と、バッファ1(31)のノイズ値10とを合計した17になる。以下、同様に、タイムユニットごとに合計値を算出する。
図9は、本実施の形態のタイムユニットごとのノイズ値テーブルの算出結果を示した図である。
タイムユニットごとのノイズ値テーブル300には、各タイムユニットに発生するノイズの一覧と、その合計値が設定されている。なお、ノイズ1は、バッファ1が発生させるノイズであることを示している。ノイズ2、ノイズ3、ノイズ4も同様である。
タイムユニット1(301)には、バッファ3のノイズ3が発生し、ノイズ値の合計は7になる。タイムユニット2(302)には、バッファ1のノイズ1と、バッファ3のノイズ3とが発生し、ノイズ値の合計は17になる。タイムユニット3(303)には、バッファ1のノイズ1と、バッファ4のノイズ4とが発生し、ノイズ値の合計は23になる。タイムユニット4(304)には、バッファ1のノイズ1と、バッファ2のノイズ2と、バッファ4のノイズ4と、が発生し、ノイズ値の合計は35になる。タイムユニット5(305)には、バッファ1のノイズ1と、バッファ2のノイズ2とが発生し、ノイズ値の合計は22になる。
この表300に基づいて、ワーストケースが発生するように、ノイズの発生時刻を決定する。表300から、最大のノイズが発生するのは、タイムユニット4であることがわかる。そこでタイムユニット4をワーストケースとし、ノイズ1、ノイズ2、及びノイズ4は、タイムユニット4を発生タイミングに決定する。次に、ノイズ値の高いタイムユニットはタイムユニット3であるが、このタイムユニットで発生する可能性のあるノイズ1、ノイズ4については、タイムユニット4で既に発生タイミングが設定されているのでタイムユニット3には設定しない。同様にして3番目にノイズ値の高いタイムユニット5にも発生タイミングを設定しない。続いてタイムユニット2のノイズ値をワーストケースとし、ノイズ3の発生タイミングをタイムユニット2に決定する。ノイズ1については、発生タイミングが決定されているので設定しない。このように、ノイズ値の大きい順に、ノイズの発生タイミングを決めていく。こうして、確実にワーストケースをモデル化する。
図10は、本実施の形態によって決定された電流源ノイズモデルの発生タイミングを示した図である。
上記の処理手順で決定されたように、タイムユニット4では、バッファ1のノイズ波形1、バッファ2のノイズ波形2、及びバッファ4のノイズ波形4が重なるワーストケースがモデル化されている。また、バッファ3の波形3についても、タイムユニット2に発生タイミングが設定されている。
以上の処理手順が実行されることにより、電源ノイズの発生タイミングのワーストケースを、電源の電流波形として効率よくモデル化することができる。この結果、このモデルを用いて解析を行う電源ノイズ解析の精度を向上させることができる。
なお、上記の処理手順において、半導体装置内の空間的に遠いところの論理ゲートの電流源ノイズ波形の重なりを考慮することは、過度のワーストケースを算出してしまうことになる。空間的に遠い論理ゲート間では、発生するノイズの影響が他方に及ぶことは考えにくいからである。したがって、半導体装置内を空間的な複数の領域に分割し、分割された領域ごとに上記の処理手順を実行することもできる。特に、大規模な半導体装置では、分割する方がより現実的である。
次に、本実施の形態の電流源ノイズモデル作成処理の処理手順を説明する。図11は、本実施の形態の電流源ノイズモデル作成処理の手順を示したフローチャートである。
電流源ノイズモデル作成部250は、関連する他のモデル作成部とともに起動され、処理を開始する。
[ステップS01] スイッチング動作に応じて発生するノイズを解析するため、スイッチング動作を行う動作状態のトランジスタ(Tr)を選択する。そして、選択されたトランジスタ(Tr)に関し、このトランジスタ(Tr)のノイズ波形算出に必要な情報を取得する。
[ステップS02] ステップS01で取得した情報に基づき、電流源ノイズ波形を算出し、そのノイズ値を測定する。たとえば、ノイズ値として、電流源ノイズ波形のピーク値、ピーク値とピーク値の半値幅、あるいは、電流源ノイズ波形の傾きなどを算出する。ノイズ値算出後、処理をステップS05へ進める。
[ステップS03] 静的タイミング解析を行って、論理ゲートの振る舞いを解析する。
[ステップS04] ステップS03の解析結果に基づいて、論理ゲートがノイズを発生させるタイミングウィンドウを取得する。
[ステップS05] ステップS01−S02で測定されたノイズ波形と、ステップS03−S04で取得したタイミングウィンドウと、に基づき、ノイズ発生時刻を決定する。処理の詳細は後述するが、ノイズ発生時刻決定処理により、複数の論理ゲートのノイズ発生が重なるワーストケースの発生タイミングがノイズ発生時刻に決定される。
[ステップS06] ステップS05で決定されたノイズ発生時刻で電流源ノイズモデルが生成される。
以上の処理手順が実行されることにより、複数の論理ゲートが同時刻にノイズを発生させるワーストケースのモデル化ができる。なお、ステップS01−S02の処理と、ステップS03−S04の処理は、どちらを先に実行してもよい。また、同時に実行することもできる。
続いて、ノイズの発生時刻の決定処理について説明する。図12は、本実施の形態のノイズの発生時刻決定の処理手順を示したフローチャートである。
図11のステップS05において起動され、以下の処理が実行される。
[ステップS11] 解析対象の1サイクルを分割したタイムユニットごとに処理を行う。まず、対象のタイムユニットを特定するタイムユニットNo.n(nは、分割数を最大値とする任意の整数)を初期化する。
[ステップS12] 指定されたタイムユニットNo.nについて、当該タイムユニットにタイミングウィンドウで発生するすべてのノイズ値を合計して、タイミングユニットにおけるワーストケースとなる最大ノイズ値を算出する。算出されたノイズ値は、タイムユニットごとのノイズ値テーブル300の該当する欄に登録する。ユニットごとにノイズ値テーブル300には、タイムユニットごとに、当該タイムユニット内で発生する可能性のあるノイズの種類と、その大きさとが、すべてのノイズの合計値とともに登録される。
[ステップS13] 全タイムユニットの処理が終了したかどうかを判断する。終了したときは、処理をステップS14に進め、先の工程を実行する。終了していないときは、ステップS12に戻り、次のタイムユニットについて処理を行う。
以上の処理手順によって、タイムユニットごとのノイズ値テーブル300が設定される。続いて、タイミング決定処理が行われる。
[ステップS14] 各タイムユニットに対応付けられた設定処理完了フラグを初期化する。設定処理完了フラグが1であれば、当該タイムユニットに基づいてノイズ発生時刻が決定されたとする。なお、初期化時には、ノイズが発生しない(ノイズ値の合計が0)タイムスロットに対応する設定処理完了フラグは1を設定しておいてもよい。これにより、無駄な処理が省ける。
[ステップS15] 設定処理未完のタイムスロットの合計ノイズ値を比較し、ノイズ値が最大のタイムスロットを抽出する。
[ステップS16] ステップS15で抽出されたタイムスロットにタイミングウィンドウが存在する論理ゲートのうち、ノイズ発生タイミングが未設定の論理ゲートについて、ノイズ発生タイミングをこのタイムスロットに設定する。また、当該タイムスロットの設定処理完了フラグに1を設定する。
[ステップS17] 全タイムユニットの処理が終了したかどうかを判断する。終了していなければ、処理をステップS15に戻し、ノイズ発生タイミング決定処理を繰り返す。終了していれば、処理を終了する。
以上の処理手順が実行されることにより、複数の論理ゲートのノイズ発生タイミングが重なるワーストケースのタイミングを決定することができる。上記処理手順は、一例であり、本願発明はこれに限定されない。たとえば、論理ゲートごとに、ノイズ値が最大となるタイムスロットを決定していくこともできる。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、モデル生成装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記録装置には、ハードディスク装置(HDD)、フレキシブルディスク(FD)、磁気テープなどがある。光ディスクには、DVD(Digital Versatile Disc)、DVD−RAM(Random Access Memory)、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)などがある。光磁気記録媒体には、MO(Magneto-Optical disk)などがある。
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたDVD、CD−ROMなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
(付記1) 電源ノイズ解析に用いられる半導体装置モデルを生成するモデル生成方法において、
ノイズ値算出手段が、解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、前記素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求め、前記電流源ノイズ波形に基づいてノイズ量を表すノイズ値を算出する手順と、
タイミングウィンドウ取得手段が、静的タイミング解析によって、前記電流源ノイズを生じる前記素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得する手順と、
単位時間別ノイズ算出手段が、過渡解析を行う解析時間を分割した単位時間ごとに、前記単位時間内に前記タイミングウィンドウが存在するすべての前記素子について算出された前記ノイズ値を合計し、単位時間別ノイズを算出する手順と、
タイミング決定手段が、前記単位時間別ノイズに基づいて、前記タイミングウィンドウによって表される前記素子がノイズを発生させるノイズ発生タイミングを、いずれかの前記単位時間に決定する手順と、
を有することを特徴とするモデル生成方法。
(付記2) 前記ノイズ値算出手段が前記ノイズ値を算出する手順は、前記電流源ノイズ波形のピーク値、前記ピーク値に加えて前記電流源ノイズ波形の幅、または、前記電流源ノイズ波形の傾きの値を前記ノイズ値とする、ことを特徴とする付記1記載のモデル生成方法。
(付記3) 前記タイミング決定手段が前記ノイズ発生タイミングを決定する手順は、前記単位時間別ノイズが大きい前記単位時間順に、前記単位時間別ノイズに含まれるノイズを発生する前記素子のうち、前記ノイズ発生タイミングが決定されていない素子に関するノイズ発生タイミングを当該単位時間に決定する手順を繰り返す、ことを特徴とする付記1記載のモデル生成方法。
(付記4) 前記単位時間別ノイズ算出手段が前記単位時間別ノイズを算出する手順は、前記単位時間ごとに前記タイミングウィンドウが存在する前記素子と、前記単位時間別ノイズとを関連付けた単位時間別ノイズ値表を作成して記憶手段に記憶し、前記タイミング決定手段がノイズ発生タイミングを決める手順は、前記記憶手段に記憶された前記単位時間別ノイズ値表に基づいて、前記ノイズ発生タイミングを決定する、ことを特徴とする付記1記載のモデル生成方法。
(付記5) 前記単位時間別ノイズ算出手段が前記単位時間別ノイズを算出する手順、及び前記タイミング決定手段が前記ノイズ発生タイミングを決定する手順は、前記半導体装置の領域を分割し、分割された領域ごとに実行する、ことを特徴とする付記1記載のモデル生成方法。
(付記6) 電源ノイズ解析に用いられる半導体装置モデルを生成するモデル生成装置において、
解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、前記素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求め、前記電流源ノイズ波形に基づいてノイズ量を表すノイズ値を算出するノイズ値算出手段と、
静的タイミング解析によって、前記電流源ノイズを生じる前記素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得するタイミングウィンドウ取得手段と、
過渡解析を行う解析時間を分割した単位時間ごとに、前記単位時間内に前記タイミングウィンドウが存在するすべての前記素子について算出された前記ノイズ値を合計し、単位時間別ノイズを算出する単位時間別ノイズ算出手段と、
前記単位時間別ノイズに基づいて、前記タイミングウィンドウによって表される前記素子がノイズを発生させるノイズ発生タイミングを、いずれかの前記単位時間に決定するタイミング決定手段と、
を有することを特徴とするモデル生成装置。
(付記7) 電源ノイズ解析に用いられる半導体装置モデルを生成するためのモデル生成プログラムにおいて、
コンピュータを、
解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、前記素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求め、前記電流源ノイズ波形に基づいてノイズ量を表すノイズ値を算出するノイズ値算出手段と、
静的タイミング解析によって、前記電流源ノイズを生じる前記素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得するタイミングウィンドウ取得手段と、
過渡解析を行う解析時間を分割した単位時間ごとに、前記単位時間内に前記タイミングウィンドウが存在するすべての前記素子について算出された前記ノイズ値を合計し、単位時間別ノイズを算出し、前記単位時間に関連付けて記憶手段に記憶する単位時間別ノイズ算出手段と、
前記単位時間別ノイズに基づいて、前記タイミングウィンドウによって表される前記素子がノイズを発生させるノイズ発生タイミングを、いずれかの前記単位時間に決定するタイミング決定手段と、
として機能させることを特徴とするモデル生成プログラム。
(付記8) 解析対象の半導体装置モデルを生成し、前記半導体装置モデルを用いて電源ノイズ解析を行う電源ノイズ解析方法において、
メッシュモデル作成部が、前記半導体装置の配線網をモデル化してメッシュモデルを作成し、
パッケージモデル作成部が、前記半導体装置の電源端子とパッケージとをモデル化したパッケージモデルを作成し、
電源電圧源モデル作成部が、電圧源をモデル化した電源電圧源モデルを作成し、
容量セルモデルが、ノイズ除去用の容量セルをモデル化した容量セルモデルを作成し、
電流源ノイズ波形モデル部が、解析対象の半導体装置に配置され、ノイズ発生をもたらす状態変化を起こす素子について、前記素子の状態変化時に電源から流れ込む電流に応じて算出される電流源ノイズ波形を求め、前記電流源ノイズ波形に基づいてノイズ量を表すノイズ値を算出し、静的タイミング解析によって、前記電流源ノイズを生じる前記素子の状態変化が発生するタイミングを所定の時間幅を持つタイミングウィンドウとして取得し、過渡解析を行う解析時間を分割した単位時間ごとに、前記単位時間内に前記タイミングウィンドウが存在するすべての前記素子について算出された前記ノイズ値を合計し、単位時間別ノイズを算出し、前記単位時間別ノイズに基づいて、前記タイミングウィンドウによって表される前記素子の状態変化を発生させるタイミングを、いずれかの前記単位時間に決定し、電流源ノイズ波形モデルを作成し、
非動作トランジスタモデル作成部が、非動作状態の素子をモデル化した非動作トランジスタモデルを作成し、
結合モデル作成部が、前記メッシュモデル、前記パッケージモデル、前記電源電圧モデル、前記電流源ノイズ波形モデル、及び前記非動作トランジスタモデルを結合して半導体装置モデルを作成し、
電源ノイズ解析部が、前記半導体装置モデルを用いて電源ノイズを解析する、
手順を実行することを特徴とする電源ノイズ解析方法。
実施の形態に適用される発明の概念図である。 静的タイミング解析によって取得されるタイミングウィンドウの一例を示した図である。 本実施の形態の電源ノイズ解析装置のハードウェア構成例を示すブロック図である。 本実施の形態の電源ノイズ解析装置のソフトウェア構成の一例を示した図である。 本実施の形態が解析対象とする半導体装置の一例を示す回路図である。 本実施の形態の解析対象の半導体装置のバッファのスイッチング波形とノイズ波形とを示した図である。 本実施の形態のノイズ値算出方法の例を示した図である。 本実施の形態のタイミングウィンドウとタイムユニットとを重ねて示した図である。 本実施の形態のタイムユニットごとのノイズ値テーブルの算出結果を示した図である。 本実施の形態によって決定された電流源ノイズモデルの発生タイミングを示した図である。 本実施の形態の電流源ノイズモデル作成処理の手順を示したフローチャートである。 本実施の形態のノイズの発生時刻決定の処理手順を示したフローチャートである。
符号の説明
1 モデル生成装置
1a ノイズ値算出手段
1b タイミングウィンドウ取得手段
1c 単位時間別ノイズ算出手段
1d タイミング決定手段
1e 電流源ノイズ波形モデル記憶手段

Claims (6)

  1. 電源に接続された半導体装置の電源ノイズを表す電源ノイズモデルを生成する電源ノイズモデル生成方法において、
    ノイズ値算出部が、解析対象の半導体装置に含まれる素子の状態変化時に、前記電源から流れ込む電流に応じて素子が発生する電流源ノイズの波形に基づいて、発生した前記電流源ノイズのノイズ量であるノイズ値を算出するステップと、
    タイミングウィンドウ取得が、前記電流源ノイズを発生させる素子の状態変化を発生させる可能性があるタイミングウィンドウを取得するステップと、
    単位時間別ノイズ算出部が、電流源ノイズについて解析を行う解析時間を分割した単位時間ごとに、取得された前記タイミングウィンドウが単位時間内に存在するすべての素子について算出されたノイズ値を合計した単位時間別ノイズを算出するステップと、
    タイミング決定部が、取得された前記タイミングウィンドウによって表される素子がノイズを発生させるノイズ発生タイミングを、算出された前記単位時間別ノイズのうち、素子が発生させるノイズを含む単位時間別ノイズが最大の単位時間に決定するステップと、
    を有することを特徴とする電源ノイズモデル生成方法。
  2. 前記ノイズ値算出部によるノイズ値の算出は、電流源ノイズ波形のピーク値、前記電流源ノイズ波形のピーク値及び幅、又は、前記電流源ノイズ波形の傾きの値をノイズ値とすることを特徴とする請求項1記載の電源ノイズモデル生成方法。
  3. 前記単位時間別ノイズ算出部による単位時間別ノイズの算出は、前記半導体装置の領域の分割された領域ごとに実行することを特徴とする請求項1記載の電源ノイズモデル生成方法。
  4. 電源に接続された半導体装置の電源ノイズを表す電源ノイズモデルを生成する電源ノイズモデル生成装置において、
    解析対象の半導体装置に含まれる素子の状態変化時に、前記電源から流れ込む電流に応じて素子が発生する電流源ノイズの波形に基づいて、発生した前記電流源ノイズのノイズ量であるノイズ値を算出するノイズ値算出部と、
    前記電流源ノイズを発生させる素子の状態変化を発生させる可能性がある状態変化タイミングウィンドウを取得するタイミングウィンドウ取得部と、
    流源ノイズについて解析を行う解析時間を分割した単位時間ごとに、取得された前記タイミングウィンドウが単位時間内に存在するすべての素子について算出されたノイズ値を合計した単位時間別ノイズを算出する単位時間別ノイズ算出部と、
    得された前記タイミングウィンドウによって表される素子がノイズを発生させるノイズ発生タイミングを、算出された前記単位時間別ノイズのうち、素子が発生させるノイズを含む単位時間別ノイズが最大の単位時間に決定するタイミング決定部と、
    を有することを特徴とする電源ノイズモデル生成装置。
  5. 前記ノイズ値算出部は、
    流源ノイズ波形のピーク値、前記電流源ノイズ波形のピーク値及び幅、又は、前記電流源ノイズ波形の傾きの値を前記ノイズ値とすることを特徴とする請求項4記載の電源ノイズモデル生成装置。
  6. 前記単位時間別ノイズ算出部による単位時間別ノイズの算出は、前記半導体装置の領域の分割された領域ごとに実行することを特徴とする請求項4記載の電源ノイズモデル生成装置。
JP2007091663A 2007-03-30 2007-03-30 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 Expired - Fee Related JP5029096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007091663A JP5029096B2 (ja) 2007-03-30 2007-03-30 電源ノイズモデル生成方法及び電源ノイズモデル生成装置
US12/051,364 US7856608B2 (en) 2007-03-30 2008-03-19 Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007091663A JP5029096B2 (ja) 2007-03-30 2007-03-30 電源ノイズモデル生成方法及び電源ノイズモデル生成装置

Publications (2)

Publication Number Publication Date
JP2008250721A JP2008250721A (ja) 2008-10-16
JP5029096B2 true JP5029096B2 (ja) 2012-09-19

Family

ID=39796496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007091663A Expired - Fee Related JP5029096B2 (ja) 2007-03-30 2007-03-30 電源ノイズモデル生成方法及び電源ノイズモデル生成装置

Country Status (2)

Country Link
US (1) US7856608B2 (ja)
JP (1) JP5029096B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5278271B2 (ja) * 2009-09-29 2013-09-04 富士通株式会社 設計支援プログラム、設計支援装置および設計支援方法
CN102087678B (zh) * 2011-01-07 2012-07-11 清华大学 通过时域划分实现并行计算的电路仿真方法
US20140236563A1 (en) * 2011-09-30 2014-08-21 Yuping Wu Integrated circuit simulation method and system
JP6070002B2 (ja) * 2012-09-19 2017-02-01 富士通株式会社 設計支援装置、設計支援方法及びプログラム
CN103853861B (zh) 2012-11-30 2016-12-21 国际商业机器公司 评估3d ic的电源供应的方法和装置
JP5998926B2 (ja) * 2012-12-28 2016-09-28 株式会社ソシオネクスト 電流モデル作成方法及びcad装置
KR102276908B1 (ko) 2014-12-05 2021-07-13 삼성전자주식회사 반도체 장치의 파워 노이즈 해석 방법을 수행하는 프로그램을 실행 가능한 컴퓨팅 장치, 상기 방법을 포함하는 반도체 장치의 설계 방법, 및 상기 프로그램을 저장하는 프로그램 저장 매체
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076227B2 (ja) * 1995-08-29 2000-08-14 北陸日本電気ソフトウェア株式会社 クロストークエラー検出装置
JP3655106B2 (ja) * 1998-05-14 2005-06-02 富士通株式会社 ノイズチェック装置
JP3569681B2 (ja) * 2001-02-02 2004-09-22 株式会社半導体理工学研究センター 半導体集積回路における電源電流波形の解析方法及び解析装置
JP2002259486A (ja) * 2001-02-28 2002-09-13 Fujitsu Ltd クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム
JP4325274B2 (ja) * 2002-12-06 2009-09-02 富士通株式会社 半導体装置モデル作成方法及び装置
JP2005339060A (ja) 2004-05-25 2005-12-08 Nec Electronics Corp クロストーク計算装置およびクロストーク計算方法
US7278120B2 (en) * 2004-07-23 2007-10-02 Synplicity, Inc. Methods and apparatuses for transient analyses of circuits
US7246335B2 (en) * 2005-02-15 2007-07-17 Fujitsu Limited Analyzing substrate noise

Also Published As

Publication number Publication date
US7856608B2 (en) 2010-12-21
US20080244478A1 (en) 2008-10-02
JP2008250721A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
JP5029096B2 (ja) 電源ノイズモデル生成方法及び電源ノイズモデル生成装置
JP4806376B2 (ja) クロックメッシュ分析方法、装置及びシステム
JP2002222230A (ja) 不要輻射最適化方法および不要輻射解析方法
JP4468410B2 (ja) ソフトウェア実行装置および協調動作方法
CN103116069A (zh) 芯片频率的测试方法、装置及系统
JP2002164434A (ja) 不要輻射解析方法および不要輻射解析装置
JP5785725B2 (ja) 電力見積装置、電力見積方法及びプログラム
JP2011248843A (ja) クロックジッター解析方法、該クロックジッター解析方法を実行する装置、該クロックジッター解析方法をコンピュータに実行させるためのプログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006215987A (ja) 電圧降下量計算方法及び電圧降下量計算装置、回路検証方法及び回路検証装置、並びに回路設計方法及び回路設計装置
JP5561274B2 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
US7945882B2 (en) Asynchronous circuit logical verification method, logical verification apparatus, and computer readable storage medium
JP5151712B2 (ja) ノイズ解析装置
WO2012137652A1 (ja) Fpga設計支援システムおよびfpga設計支援方法ならびにfpga設計支援プログラム
JP2007249492A (ja) 自動見積方法、装置、及びプログラム
US10176284B2 (en) Semiconductor circuit design and manufacture method
JP6070002B2 (ja) 設計支援装置、設計支援方法及びプログラム
JP2008287666A (ja) 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体
JP4649356B2 (ja) 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置
JP5799645B2 (ja) 電源電圧設定方法及び電源電圧設定プログラム
JPH10187786A (ja) Lsi設計支援装置
US6564357B2 (en) Performance verification/analysis tool for full-chip designs
US20230214565A1 (en) Simulation system and method thereof
JP4836199B2 (ja) 電流予測方法、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体および電流予測装置
JP4182279B2 (ja) 論理検証方法及びプログラム
JP2006146595A (ja) 遅延特性評価のための回路シミュレーション方法、回路シミュレーションプログラム及び回路シミュレーション装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Ref document number: 5029096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees