JP5561274B2 - 電源設計システム、電源設計方法、及び電源設計用プログラム - Google Patents
電源設計システム、電源設計方法、及び電源設計用プログラム Download PDFInfo
- Publication number
- JP5561274B2 JP5561274B2 JP2011511281A JP2011511281A JP5561274B2 JP 5561274 B2 JP5561274 B2 JP 5561274B2 JP 2011511281 A JP2011511281 A JP 2011511281A JP 2011511281 A JP2011511281 A JP 2011511281A JP 5561274 B2 JP5561274 B2 JP 5561274B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- voltage
- impedance
- fluctuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
特に、本発明は、設計段階の上流過程において、電子装置内に設けられた動作回路の概要に基づいたランダムモデルを適用し、電源変動を表す統計値を出力することで電源設計を支援する電源設計システム、電源設計方法、及び電源設計用プログラムに関する。
前記統計値計算装置は、前記設計データと前記ランダムモデルに基づいて、前記電子装置における前記電流変動を示す電流偏差を計算する電流偏差計算部と、前記設計データに基づいて、前記電源のインピーダンスを計算するインピーダンス計算部と、前記電流偏差計算部が計算した前記電流偏差と前記インピーダンス計算部が計算した前記インピーダンスに基づき、前記電源変動を表す統計値として、前記電源の電圧変動を示す電圧偏差を計算する電圧偏差計算部とを具備する。
図1は、本発明の第1実施形態に係る電源設計システムの構成を示すブロック図である。図1に示すように、電源設計システムは、キーボードやマウスなどを使用して実現される入力装置101と、各種のプログラムの制御に従って動作するデータ処理装置102aと、各種情報を記憶する記憶装置103aと、ディスプレイ装置や印刷装置などを使用して実現される出力装置104とを備えて構成される。
データ処理装置102aは、電流偏差計算部201とインピーダンス計算部202と電圧偏差計算部203とを備えている。
インピーダンス計算部202は、入力装置101から入力された電源回路情報(例えば、電源配線パターンやコンデンサなどの部品配置)を元に、電源回路のインピーダンスを計算する。
電圧偏差計算部203は、電流偏差計算部201において計算された電流変動の標準偏差と、インピーダンス計算部202において計算された電源回路のインピーダンスとに基づいて電圧変動の標準偏差(電圧偏差)を計算する。出力装置104は、電圧偏差計算部203で計算された電圧変動の標準偏差(電圧偏差)を出力する。
図4は、本発明の第2実施形態に係る電源設計システムの構成を示すブロック図である。前述の図1に示した第1実施形態の電源設計システムと比較して、第2実施形態の電源設計システムは、図4に示すように、データ処理装置102bに電圧レベル判定部204が追加され、かつ、記憶装置103bに判定条件記憶部302が追加されている。判定条件記憶部302は、電圧変動範囲が確率的に所定の範囲(設計レベルの範囲)内に入っているかどうかの判定のために、当該所定の範囲を規定した判定条件を判定データベースとして記憶している。
図5は、本発明の第3実施形態に係る電源設計システムの構成を示すブロック図である。前述の図4に示した第2実施形態の電源設計システムと比較して、第3実施形態の電源設計システムは、図5に示すように、データ処理装置102cに部品追加変更部205が追加され、かつ、記憶装置103cに対策部品記憶部303が追加されている。対策部品記憶部303は、各電源部品の特性(部品データ)を記憶している。
図6は、プログラムを使用して本発明に係る電源設計システムを構成した場合の第4実施形態のブロック図である。すなわち、図6に示す第4実施形態の電源設計システムは、プログラムを用いて、前述の図1、図4、図5で示した第1、第2、第3実施形態の電源設計システムを構成した場合において、プログラムとそのプログラムに従って動作するコンピュータの構成を示した図である。
102a、102b、102c データ処理装置(統計値計算装置)
103a、103b、103c、143 記憶装置
104、144 出力装置
142 コンピュータ
145 電子回路解析プログラム
201 電流偏差計算部
202 インピーダンス計算部
203 電圧偏差計算部
204 電圧レベル判定部
205 部品追加変更部
301 ランダムモデル記憶部
302 判定条件記憶部
303 対策部品記憶部
Claims (10)
- 電子装置の設計データを入力する入力装置と、
前記電子装置内の各回路の動作/非動作に伴う電流変動を表すランダムモデルを記憶する記憶装置と、
前記設計データと前記ランダムモデルに基づいて、前記電子装置の電源における電源変動を表す統計値を計算する統計値計算装置と、
前記電源変動を表す統計値を出力する出力装置と
を具備し、
前記統計値計算装置は、
前記設計データと前記ランダムモデルに基づいて、前記電子装置における前記電流変動を示す電流偏差を計算する電流偏差計算部と、
前記設計データに基づいて、前記電源のインピーダンスを計算するインピーダンス計算
部と、
前記電流偏差計算部が計算した前記電流偏差と前記インピーダンス計算部が計算した前記インピーダンスに基づき、前記電源変動を表す統計値として、前記電源の電圧変動を示す電圧偏差を計算する電圧偏差計算部と
を具備する電源設計システム。 - 前記電圧偏差計算部が計算した前記電圧偏差に基づいて、前記電源の電圧変動範囲が設計レベルの範囲内に入っているか否かを判定し、前記電源の電圧変動範囲が前記設計レベルの範囲内に入っているか否かの情報を判定結果として生成する電圧レベル判定部をさらに備え、
前記出力装置は、生成された前記判定結果を出力する請求項1に記載の電源設計システム。 - 前記電源の電圧変動範囲が前記設計レベルの範囲内に入っていないとき、前記電源の電圧変動範囲が前記設計レベルの範囲内に入るように、前記電源の回路に対策部品を追加し、又は、前記電源の回路内の部品を対策部品に変更する部品追加変更部をさらに備え、
前記出力装置は、前記対策部品の追加または変更が行われた前記電源の回路の情報を出力する請求項2に記載の電源設計システム。 - 前記部品追加変更部は、前記インピーダンス計算部が計算した前記インピーダンスに基づいて、前記対策部品の追加または変更を行う請求項3に記載の電源設計システム。
- 前記電流偏差計算部が計算する前記電流偏差は電流変動の標準偏差であり、前記電圧偏差計算部が計算する前記電圧偏差は電圧変動の標準偏差である請求項1から4のいずれか1項に記載の電源設計システム。
- 前記インピーダンス計算部は、前記設計データに基づいて等価回路モデルを生成し、生成された前記等価回路モデルに基づき、回路シミュレータを用いて前記インピーダンスを計算する請求項1から5のいずれか1項に記載の電源設計システム。
- 前記ランダムモデルは、前記電子装置内の各回路の動作/非動作が一定の確率でランダムに発生すると仮定したモデルである請求項1から6のいずれか1項に記載の電源設計システム。
- 前記ランダムモデルは、与えられた電流の変動分の範囲内で電流が均一に変化するモデルである請求項1から6のいずれか1項に記載の電源設計システム。
- 入力装置が、電子装置の設計データを入力する入力過程と、
統計値計算装置が、前記設計データと前記電子装置内の各回路の動作/非動作に伴う電流変動を表すランダムモデルに基づいて、前記電子装置の電源における電源変動を表す統計値を計算する統計値計算過程と、
出力装置が、前記電源変動を表す統計値を出力する出力過程と
を含み、
前記統計値計算過程は、
電流偏差計算部が、前記設計データと前記ランダムモデルに基づいて、前記電子装置における前記電流変動を示す電流偏差を計算する電流偏差計算過程と、
インピーダンス計算部が、前記設計データに基づいて、前記電源のインピーダンスを計算するインピーダンス計算過程と、
電圧偏差計算部が、前記電流偏差計算部が計算した前記電流偏差と前記インピーダンス計算部が計算した前記インピーダンスに基づき、前記電源変動を表す統計値として、前記電源の電圧変動を示す電圧偏差を計算する電圧偏差計算過程と
を含む電源設計方法。 - コンピュータを、
電子装置の設計データを入力する入力手段、
前記設計データと前記電子装置内の各回路の動作/非動作に伴う電流変動を表すランダムモデルに基づいて、前記電子装置における前記電流変動を示す電流偏差を計算する電流偏差計算手段、
前記設計データに基づいて、前記電源のインピーダンスを計算するインピーダンス計算
手段、
前記電流偏差計算手段が計算した前記電流偏差と前記インピーダンス計算手段が計算した前記インピーダンスに基づき、前記電源変動を表す統計値として、前記電源の電圧変動を示す電圧偏差を計算する電圧偏差計算手段、
前記電源変動を表す統計値を出力する出力手段
として機能させる電源設計用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011511281A JP5561274B2 (ja) | 2009-05-01 | 2010-04-12 | 電源設計システム、電源設計方法、及び電源設計用プログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009112063 | 2009-05-01 | ||
JP2009112063 | 2009-05-01 | ||
PCT/JP2010/002638 WO2010125752A1 (ja) | 2009-05-01 | 2010-04-12 | 電源設計システム、電源設計方法、及び電源設計用プログラム |
JP2011511281A JP5561274B2 (ja) | 2009-05-01 | 2010-04-12 | 電源設計システム、電源設計方法、及び電源設計用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010125752A1 JPWO2010125752A1 (ja) | 2012-10-25 |
JP5561274B2 true JP5561274B2 (ja) | 2014-07-30 |
Family
ID=43031912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011511281A Expired - Fee Related JP5561274B2 (ja) | 2009-05-01 | 2010-04-12 | 電源設計システム、電源設計方法、及び電源設計用プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120041730A1 (ja) |
JP (1) | JP5561274B2 (ja) |
WO (1) | WO2010125752A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140074449A1 (en) * | 2012-09-07 | 2014-03-13 | Lsi Corporation | Scalable power model calibration |
CN104881528B (zh) * | 2015-05-17 | 2018-11-27 | 中车青岛四方机车车辆股份有限公司 | 一种高速列车辅助供电系统的设计方法和装置 |
CN107621786A (zh) * | 2017-08-16 | 2018-01-23 | 中国电子科技集团公司第十八研究所 | 一种空间电源控制装置最坏情况分析方法 |
CN117388732A (zh) * | 2023-07-07 | 2024-01-12 | 江苏华翊成电气科技有限公司 | 高功率密度直流电源安全监测方法和系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3609305B2 (ja) * | 1999-12-02 | 2005-01-12 | 営電株式会社 | フェージングシミュレータ |
JP4065229B2 (ja) * | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
WO2006053098A1 (en) * | 2004-11-08 | 2006-05-18 | Elder J Scott | Method and apparatus for calibrating analog circuits using statistical techniques |
WO2006109750A1 (ja) * | 2005-04-07 | 2006-10-19 | Nec Corporation | 集積回路装置の評価装置、評価方法及び評価プログラム |
JP4169755B2 (ja) * | 2005-11-08 | 2008-10-22 | 三菱電機株式会社 | 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法 |
JP2008070924A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置 |
-
2010
- 2010-04-12 WO PCT/JP2010/002638 patent/WO2010125752A1/ja active Application Filing
- 2010-04-12 JP JP2011511281A patent/JP5561274B2/ja not_active Expired - Fee Related
- 2010-04-12 US US13/262,954 patent/US20120041730A1/en not_active Abandoned
Non-Patent Citations (1)
Title |
---|
JPN7014000502; Sanjay Pant et al.: 'A Stochastic Approach To Power Grid Analysis' DAC'04 Proceedings of the 41st annual Design Automation Conference , 2004, pp.171〜176, ACM * |
Also Published As
Publication number | Publication date |
---|---|
WO2010125752A1 (ja) | 2010-11-04 |
US20120041730A1 (en) | 2012-02-16 |
JPWO2010125752A1 (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10275553B2 (en) | Custom circuit power analysis | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
JP5561274B2 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
Ye et al. | On-chip droop-induced circuit delay prediction based on support-vector machines | |
JP5895843B2 (ja) | 電源設計システム、電源設計方法、及び電源設計プログラム | |
JP4908281B2 (ja) | 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置 | |
JPWO2006006198A1 (ja) | 電力算出装置、電力算出方法、耐タンパ性評価装置及び耐タンパ性評価方法 | |
JP2010128562A (ja) | リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法 | |
JP2011248843A (ja) | クロックジッター解析方法、該クロックジッター解析方法を実行する装置、該クロックジッター解析方法をコンピュータに実行させるためのプログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US10503841B2 (en) | Integrated circuit buffering solutions considering sink delays | |
JP5370256B2 (ja) | 解析支援プログラム、解析支援装置および解析支援方法 | |
US9607118B1 (en) | Evaluating on-chip voltage regulation | |
US8407642B2 (en) | Leak current calculation apparatus and method for calculating leak current | |
JP6070002B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
Ivanova et al. | Methods of Improving the Accuracy of Simulating Delays and Peak Currents of Combinational CMOS-Circuits at the Logical Design Level | |
WO2013027738A1 (ja) | 回路動作解析方法、回路動作解析装置及び回路動作解析プログラム | |
JP2011014028A (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
JP4836199B2 (ja) | 電流予測方法、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体および電流予測装置 | |
JP2010108016A (ja) | 消費電力計算プログラム、該プログラムを記録した記録媒体、消費電力計算装置および消費電力計算方法 | |
JP2010049325A (ja) | 電流波形解析方法及びその装置 | |
JP2013167960A (ja) | 電子機器設計システム、電子機器設計方法、及び電子機器設計用プログラム | |
JP2010231250A (ja) | 見積もり支援プログラム、見積もり支援装置および見積もり支援方法 | |
JP2009187325A (ja) | 半導体集積回路の設計方法および設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5561274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |