JP3655106B2 - ノイズチェック装置 - Google Patents
ノイズチェック装置 Download PDFInfo
- Publication number
- JP3655106B2 JP3655106B2 JP27736798A JP27736798A JP3655106B2 JP 3655106 B2 JP3655106 B2 JP 3655106B2 JP 27736798 A JP27736798 A JP 27736798A JP 27736798 A JP27736798 A JP 27736798A JP 3655106 B2 JP3655106 B2 JP 3655106B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- waveform
- unit
- synthesis
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
- G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
（目次）
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態
〔１〕第１実施形態の説明（図２〜図１５）
〔１−Ａ〕第１実施形態の第１変形例の説明（図１６〜図１９）
〔１−Ｂ〕第１実施形態の第２変形例の説明（図２０〜図２３）
〔１−Ｃ〕第１実施形態の第３変形例の説明（図２４，図２５）
〔１−Ｄ〕第１実施形態の第４変形例の説明（図２６〜図２８）
〔１−Ｅ〕第１実施形態の第５変形例の説明（図３０〜図３２）
〔２〕第２実施形態の説明（図３３〜図４２）
〔３〕その他
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、例えばＬＳＩ(Large Scale Integration),ＭＣＭ(Multi Chip Module),プリント基板（ＰＣＢ：Printed-Circuit Board)等の電子回路を設計する際に適用される技術に関し、特に、設計対象の電子回路で発生しうるノイズ（例えば、反射ノイズ，クロストークノイズ，同時スイッチングノイズ，電源ノイズ，電波放射ノイズ等）が、その設計対象の電子回路内で伝播される信号波形に与える影響をチェックするための装置に関する。
に関する。
【０００３】
【従来の技術】
現在、開発されている各種エレクトロニクスの機器（例えばＬＳＩ，ＭＣＭ，ＰＣＢなど）においては、その高性能化，高速化，小型化，高密度化が要求されて、今や機器の機能も極めて複雑化してきている。
例えば、動作速度の高速化に対しては、システムクロック（伝送クロックサイクル）を３００ＭＨｚ程度にするように要求されており、このクロックの高速化に伴って、信号エッジスピード（信号の立ち上がり／立ち下がり速度）も数百ps（ピコ秒）にするように要求されている。また、実装状態を高密度化するために、ＬＳＩのパッケージ技術として、スルーホール実装型のＤＩＰ（Dual In-line Package）から表面実装型のＳＯＰ（Small Outline Package)が採用され、さらに、近年、ＢＧＡ（Ball Grid Array)が採用されている。
【０００４】
このような状況下においては、高速化に伴い配線ディレイの問題が顕在化してくるため、配線ディレイに配慮しながらＬＳＩ，ＭＣＭ，ＰＣＢなどの電子回路を設計しなければならない。
また、一般的な電子機器に多く採用されているＣＭＯＳタイプのＬＳＩは、低消費電力であるという特徴がある反面、ＣＭＯＳタイプのＬＳＩでは、ゲート切換によって素子内を流れる動作電流が大きく変動するために電源ノイズが発生したり、振幅電圧の減少によりノイズマージンが低下したりするなどの問題が生じている。
【０００５】
さらに、前述のような装置の高速化や微細化／高密度化に伴い、クロストークノイズとインピーダンス不整合や大容量負荷による反射ノイズとが複合して発生するために、ノイズによるディレイ問題が生じるだけでなく、回路内で誤動作が発生するおそれもある。
ここで、ある配線は、隣接配線を伝播する信号のスイッチング動作による電気的干渉を受けることになるが、この電気的干渉により、その配線を伝播する信号にのるノイズがクロストークノイズである。このようなクロストークノイズは、配線間隔の微小化と信号エッジスピードの高速化とに伴って無視できない大きさになってきている。
【０００６】
また、バスラインでは複数本の信号線が密に配線されることになるが、これらの信号線を伝播する信号を同時にスイッチングすることによっても大きなノイズが発生する。このノイズのことを同時スイッチングノイズと呼ぶ。
上述した各種ノイズ（反射ノイズ，クロストークノイズ，同時スイッチングノイズ，電源／グラウンドバウンス）の発生により、回路内を伝播する信号波形の品質（signal integrity）が非常に劣化するため、信号伝播に際してディレイや誤動作の問題が顕在化してきている。さらに、動作速度の高速化に加えて上述した各種ノイズが伝播信号にのることが、外部への電磁誘導ノイズ（電波放射ノイズ）の増加の要因になっているため、ＥＭＩ（electromagnetic interference）を配慮し、回路内で生じる各種ノイズが伝播信号に影響する度合いをできる限り抑えるように回路設計を行なうことも望まれている。
【０００７】
そこで、従来、ドキュメントベースの配線規約を設定して設計者にその配線規約を遵守させたり、計算式ベースの配線規約チェックツールをＣＡＤツールとしてそなえて回路設計時に配線規約が守られているか否かを自動的にチェックしたりすることが行なわれている。
ドキュメントベースの配線規約では、上述した各種ノイズの発生を抑制しうる配線設計上の規約が文書により予め記述され、回路設計者は、その文書を参照して規約を遵守しながら回路設計を行なう。例えば、クロストークノイズの発生を抑制しうる配線間隔／平行配線長や、反射ノイズの影響を抑制しうる配線長／分岐長などが規約として設定されている。
【０００８】
計算式ベースの配線規約チェックツールでは、前述したドキュメントベースの配線規約が文書ではなく計算式で予め記述され、論理設計時や実装設計時に得られる配線に関する各種諸元を上記計算式に代入することにより、総配線長，分岐長，平行配線長，最大負荷数が、各種ノイズの発生を抑制しうるように設定されているか否かを自動的にチェックしている。
【０００９】
また、実際に設計を行ない各種ノイズによる問題が発生した場合にその各種ノイズによる問題を個々に解決する手段も従来より提示されており、これらの手段を用いて、クロストークノイズや反射ノイズを個々に解析し、各ノイズについてのマージンチェックや、ディレイ／レーシング解析等を行なうことが知られている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述のようなドキュメントベースの配線規約や計算式ベースの配線規約チェックツールを用いた場合、設計対象回路の動作速度が遅ければその配線規約を遵守することは可能であるが、その動作速度を高速化すると、一律、配線規約（計算式）を満足するように配線設計を行なうことは困難になってくる。配線規約は、各種ノイズが複合的に発生する様々な状況を考慮し、その規約を守れば確実に各種ノイズの発生を抑制できるように設定されているので、極めて厳しい設定となっている。このため、従来用いられている配線規約は、動作速度を高速化した場合、過剰な規約となっており、その規約を満たすように配線設計を行なうことができず、実用性のないものになっている。このように規約を満たすように配線設計をできない場合、設計者は、規約を無視して設計を行ない、実際にノイズによる問題が生じた時に、そのノイズに対処することになる。
【００１１】
一方、前述したように、ノイズによる問題を個々に解決する手段も従来より提示されてはいるが、ノイズの発生タイミングやネットにおける遅延を考慮しながら各種ノイズを統合的に解析して実際に電子回路を作成する前にノイズのチェックを行なうといった技術が存在しない。従って、従来、実際に設計対象の回路を作成してから、設計者の手作業と回路の試験とによってノイズに起因する問題等をチェックしなければならず、ノイズチェックに多大な時間を要するとともにノイズ解析を行なう設計者への負担が非常に大きい。
【００１２】
また、従来、ノイズの発生タイミングやネットにおける遅延を考慮したノイズ解析を行なっていないので、ノイズの影響を過大に評価する傾向があった。しかし、前述したように、近年、機器の機能は複雑化かつ高速化し、これに伴い回路の設計条件も一層厳しくなっており、ノイズの発生タイミングやネットにおける遅延を考慮して各ノイズを統合的に解析し、実際の波形に近い波形によりノイズのマージンチェックやディレイ／レーシング解析等を行なうことが要望されるようになってきている。
【００１３】
さらに、近年、装置開発サイクルが短縮化され、例えばパーソナルコンピュータでは、その開発サイクルは年単位から月単位になってきており、これに伴ってノイズチェックに要する時間の短縮化も要望されている。
本発明は、このような状況に鑑み創案されたもので、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することを可能とし、ノイズ計算精度の向上とともにノイズチェック精度の向上をはかるほか、ノイズチェックに要する時間の大幅な短縮と、ノイズ解析における設計者の工数削減による作業効率の向上とを実現した、ノイズチェック装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
図１は本発明の原理ブロック図であり、この図１に示すように、本発明のノイズチェック装置は、回路設計に際し、設計対象回路上の着目配線を伝播する信号波形に影響を与えるノイズをチェックするための装置であって、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６のほか、設計対象回路における遅延時間に関する情報を予め格納する遅延時間ファイル ( 図示省略 ) をそなえて構成されている。
【００２７】
ここで、モデル作成部３は、前記着目配線に係る回路部分のシミュレーションモデルを回路情報１および配線情報２に基づいて作成するものである。
シミュレーション部４は、モデル作成部３により作成されたシミュレーションモデルを用いてシミュレーションを行なうことにより、前記着目配線を伝播する信号波形を算出するとともに、その着目配線において信号波形にのるノイズ波形をノイズの種類毎に算出するものである。
【００２８】
ノイズ波形合成部５は、シミュレーション部４により算出されたノイズ波形の遅延時間を上記遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、シミュレーション部４により算出された信号波形と合成することにより、ノイズののった信号波形であるノイズ合成波形を得るものである。
ノイズチェック部６は、ノイズ波形合成部５により得られたノイズ合成波形に基づいてノイズチェックを行なうものである。
【００２９】
このとき、前記着目配線に対する隣接配線が、折り返すことにより前記着目配線に対して電気的に干渉しうる近接部を複数有している場合、モデル作成部３が、隣接配線の近接部毎に、その近接部と前記着目配線とについてシミュレーションモデルを作成し、シミュレーション部４が、シミュレーションモデルを用いてノイズ波形を算出し、ノイズ波形合成部５が、全ての近接部について算出されたノイズ波形の遅延時間を該遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、該シミュレーション部により算出された該信号波形と合成する。
【００３０】
ノイズチェック部６が、ノイズ合成波形から着目配線の最大遅延時間および最小遅延時間を抽出し、これらの最大遅延時間および最小遅延時間を用いて前記着目配線におけるオーバディレイ／レーシングチェックを行なってもよい。
また、前記着目配線を伝播する信号波形がクロック波形である場合、ノイズチェック部６が、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点からノイズ合成波形についてのパルス周期を算出し、パルス周期に基づき前記着目配線におけるクロック波形のパルス周期チェックを行なってもよいし、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点からノイズ合成波形の立ち上がり幅および立ち下がり幅を算出し、これらの立ち上がり幅および立ち下がり幅に基づき前記着目配線におけるクロック波形のパルス幅チェックを行なってもよいし、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点から、ノイズ合成波形が立ち上がりに要する時間およびノイズ合成波形が立ち下がりに要する時間を算出し、これらの時間に基づき前記着目配線におけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを行なってもよい。
【００３１】
上述したシミュレーション部４を、シミュレーションモデルを複数のファイルに分割するファイル分割部と、このファイル分割部により分割された複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を有する並列プロセッサと、複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とから構成してもよい。
【００３２】
同様に、上述したシミュレーション部４を、シミュレーションモデルを複数のファイルに分割するファイル分割部と、このファイル分割部により分割された複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を接続するネットワークと、複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とから構成してもよい。
【００３３】
さらに、ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、このノイズ合成波形解析部により前記着目配線に悪影響を与える問題配線が判明した場合に前記着目配線および問題配線を含む配線パターンを表示する表示部と、この表示部に表示された問題配線を表示部上で移動させるためのポインティングデバイスと、このポインティングデバイスによる移動量に応じた問題配線の実移動量を算出する移動量算出部とをそなえ、問題配線を実移動量だけ移動させた状態で、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６を再度動作させ、問題配線の移動後のノイズ合成波形を表示部に表示させるように構成してもよい。
【００３４】
同様に、ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、このノイズ合成波形解析部により前記着目配線に悪影響を与えるノイズ波形が判明した場合にノイズ波形を表示する表示部と、この表示部に表示されたノイズ波形を表示部上で移動させるためのポインティングデバイスと、このポインティングデバイスによる移動量に応じたノイズ波形のタイミング変更量を算出しそのタイミング変更量だけノイズ波形の発生タイミングを動的に変化させるタイミング変更量算出部とをそなえてもよく、このとき、ノイズ波形の発生タイミングを変化させた状態で、ノイズ波形合成部５およびノイズチェック部６を再度動作させ、ノイズ波形のタイミング変更後の前記ノイズ合成波形を該表示部に表示させてもよい。
【００３５】
前記ノイズ合成波形にリンギングがのっている場合に前記着目配線に付加することによりリンギングを解消することの可能なダンピング抵抗値を算出するダンピング抵抗値算出部と、このダンピング抵抗値算出部により算出されたダンピング抵抗値に対応する候補部品データを検索する部品検索部と、この部品検索部により検索された候補部品データを表示する表示部と、この表示部に表示された候補部品データの中から部品を選択する選択入力部とをそなえ、この選択入力部により選択された部品を前記着目配線に付加した状態で、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６を再度動作させ、部品の付加後のノイズ合成波形を表示部に表示させるように構成してもよい。
【００３６】
ノイズ波形合成部５が、ディレイばらつきの範囲で前記信号波形をシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズ発生タイミングばらつきの範囲で前記ノイズ波形をシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布をノイズの種類毎に算出し、前記信号波形の最大値および最小値の時間軸方向分布と前記ノイズ波形の最大値および最小値の時間軸方向分布とを合成することにより得られた最大値および最小値の時間軸方向分布を前記ノイズ合成波形として得てもよい。
【００３７】
この場合、ノイズチェック部６が、前記ノイズ合成波形の最大値および最小値の時間軸方向分布が、いずれも、チェック対象ピンでの論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なう。
また、シミュレーション部４が、前記信号波形を所定条件下で１つだけ算出するとともに、ノイズの種類毎の前記ノイズ波形を前記所定条件下で１つだけ算出し、ノイズ波形合成部５が、１つだけ算出された前記信号波形を前記ディレイばらつきの範囲内でシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズの種類毎に、１つだけ算出された前記ノイズ波形を前記ノイズ発生タイミングばらつきの範囲内でシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布を算出してもよい。
【００３８】
前記ノイズ波形が複数のクロックサイクルに亘って存在する場合、ノイズ波形合成部５が、各クロックサイクルの同一位相における前記ノイズ波形の最大値および最小値をそれぞれ抽出することにより、前記ノイズ波形の最大値および最小値をそれぞれ一つのクロックサイクルに圧縮した最大値圧縮ノイズ波形および最小値圧縮ノイズ波形を生成し、これらの圧縮ノイズ波形を、それぞれ、前記ノイズ波形の最大値および最小値の時間軸方向分布として用いてもよい。
【００３９】
さらに、ノイズチェック部６により前記信号波形のオーバディレイチェックを行なう場合、ノイズ波形合成部５が、前記信号波形の立ち上がり時には信号波形に前記ノイズ波形の最小値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には信号波形に前記ノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得てもよい。
【００４０】
同様に、ノイズチェック部６により前記信号波形のレーシングチェックを行なう場合、ノイズ波形合成部５が、前記信号波形の立ち上がり時には信号波形に前記ノイズ波形の最大値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には信号波形に前記ノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る。
【００４１】
上述した本発明のノイズチェック装置では、着目配線について回路シミュレーションモデルを作成して回路シミュレーションが行なわれ、伝送路の波形鈍り，反射ノイズ，クロストークノイズ，同期ＳＷ（スイッチング）ノイズ等の各種ノイズが計算され、これらのノイズの発生タイミングを考慮しながら各ノイズを合成してノイズ合成波形が得られる。
【００４２】
そして、そのノイズ合成波形に基づいて、上記配線を含むパスについてのノイズチェック（ノイズマージンチェック，オーバディレイ／レーシングチェック，クロック信号チェック等）が行なわれる。従って、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック・解析することが可能になる。
【００４３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
〔１〕第１実施形態の説明
図２は本発明の第１実施形態としてのノイズチェック装置の機能構成を示すブロック図であり、この図２に示すように、第１実施形態のノイズチェック装置は、回路設計に際し、設計対象回路上の着目配線（以下、着目ネットという）を伝播する信号波形に影響を与えるノイズをチェックするための装置であって、回路ネットリストデータベース１１，実装データベース１２，データ抽出部１３，回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８，ノイズ合成波形解析部１９およびディスプレイ２０を有して構成されている。
【００４４】
ここで、回路ネットリストデータベース１１は、設計対象回路についての回路情報（ネットリスト）を予め格納するものであり、実装データベース１２は、設計対象回路についての配線情報を予め格納するものである。
データ抽出部１３は、回路ネットリストデータベース１１および実装データベース１２から必要な回路情報や配線情報（着目ネットやこの着目ネットに近接するネットなどについての情報）を抽出し、回路モデル作成部１４へ出力するものである。
【００４５】
回路モデル作成部（モデル作成部）１４は、データ抽出部１３により回路ネットリストデータベース１１および実装データベース１２から抽出された回路情報や配線情報に基づいて、着目ネットに係る回路部分のシミュレーションモデルを作成するものである。
回路シミュレータ（シミュレーション部）１５は、回路モデル作成部１４により作成されたシミュレーションモデルを用いてシミュレーションを行なうことにより、着目ネットを伝播する信号波形を算出するとともに、その着目ネットにおいて信号波形にのるノイズ波形をノイズの種類毎に算出するものである。なお、本実施形態では、回路シミュレータ１５は、着目ネットを伝播する信号波形（伝送路波形）を波形鈍り，反射ノイズを含んだ形で算出するとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を算出している。
【００４６】
ノイズ波形合成部１６は、遅延時間ファイル１７に格納された遅延時間を参照して各ノイズ波形が着目ポイントまでに到達する時間（つまり着目ポイントで各ノイズ波形が発生するタイミング）を考慮しながら、回路シミュレータ１５により算出された信号波形とノイズ波形とを合成することにより、ノイズののった信号波形であるノイズ合成波形を得るものである。
【００４７】
遅延時間ファイル１７は、設計対象回路における遅延時間に関する情報を予め格納するもので、例えば、着目ネットとなるあらゆるネットの始点から終点までの遅延時間や、ドライバからネットの始点までの遅延時間や、ネットの終点からレシーバまでの遅延時間などを格納するものである。
ノイズチェック部１８は、ノイズ波形合成部１６により得られたノイズ合成波形に基づいて、例えば図１１〜図１５を参照しながら後述する手法で、オーバディレイ／レーシングチェック，クロック波形のパルス周期チェック，クロック波形のパルス幅チェック，クロック波形の立ち上がり時間／立ち下がり時間のチェックなどのノイズチェックを行なうものである。
【００４８】
ノイズ合成波形解析部１９は、ノイズ波形合成部１６により得られたノイズ合成波形について、ノイズマージン解析，オーバディレイ／レーシング解析等のノイズ解析を行ない、その解析結果を解析リストとして出力するほか、そのノイズ解析結果やノイズチェック部１８によるチェック結果を、ディスプレイ〔表示部，ＧＤ(Graphic Display）〕２０に表示させる機能も有している。
【００４９】
上述のごとく構成された第１実施形態のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
(1-1) データ抽出部１３により回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、これらの情報に基づいて回路モデル作成部１４により回路シミュレーションモデルを作成する。
【００５０】
本実施形態の回路シミュレーションモデルには、以下の内容が含まれる。
例えば、対象となるネットが、図３（ａ）に示すように、Ｄｅｄネット〔ノイズの影響を受けるネット（着目ネット）：ネットＡ〕とＤｉｎｇネット（ノイズをＤｅｄネットに与えるネット：ネットＢ，ネットＣ）とから構成される場合、回路シミュレーションモデルは、図３（ｂ）に示すように、４つのシミュレーションモデルからなる。即ち、Ｄｅｄネットについては、ＵＰ波形（立ち上がり波形），ＤＯＷＮ波形（立ち下がり波形）の２種類のシミュレーションモデル（ネットＡのＵＰ，ネットＡのＤＮ）があり、Ｄｉｎｇネットについては、ネットＢ，ネットＣの２つのシミュレーションモデルがある。
【００５１】
なお、Ｄｉｎｇネットの数は、通常は１０〜１００程度であるが、それ以上の場合もある。
ここで、ＤｅｄネットやＤｉｎｇネットの“Ｄ”は“disturb"の頭文字で、“Ｄｅｄネット”は妨害されるネット（disturbed net)、“Ｄｉｎｇネット”は妨害するネット（disturbing net）である。また、“立ち下がり”を意味する“ＤＯＷＮ”については、以下、“ＤＮ”と略記する場合がある。
【００５２】
(1-2）回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
即ち、図４に示すように、上記４つのシミュレーションモデル（ファイル名：spc000.sp)について、回路シミュレータ１５として機能するパソコン（ＰＣ）もしくはワークステーション（ＷＳ）により回路シミュレーションを行ない、ネットＡのＵＰ，ネットＡのＤＮ，ネットＢ，ネットＣのノイズ解析結果（ファイル名：spc000.outlist）を得る。
【００５３】
なお、回路シミュレータ１５は実際にはプログラム（ソフトウェア）であり、そのプログラムをパーソナルコンピュータ（以下、ＰＣと略記）もしくはワークステーション（以下、ＷＳと略記）上で起動・実行することにより、ＰＣもしくはＷＳが回路シミュレータ１５として機能するようになっている。
ここで、図５に示すように、プリント基板上において、ネット（着目ネット）▲１▼に対し平行に、このネット▲１▼に対してノイズの影響を及ぼすネット（ノイズネット）▲２▼が配線されて、区間Ｐ１−Ｐ２が最も接近した部分となっており、この区間Ｐ１−Ｐ２において、ノイズネット（隣接配線）Ｂが、複数回（ここでは２回）折り返すことにより着目ネットＡに対して電気的に干渉しうる近接部を複数（ここでは３つ）有している場合、回路のモデル化およびノイズシミュレーションを次のように行なうことができる。なお、図５において、ｄ１，ｄ２はそれぞれ着目ネット，ノイズネットのドライバ、ｒ１，ｒ２はそれぞれ着目ネット，ノイズネットのレシーバである。
【００５４】
ネット▲１▼とネット▲２▼が最も近接した区間Ｐ１−Ｐ２に着目し、この区間Ｐ１−Ｐ２のみをノイズシミュレーションできるモデルを作成し、シミュレーションを行なう。
即ち、図６（ａ）に示すような回路を、図６（ｂ）に示すように、ネット▲１▼とネット▲２▼とが離れている部分（相互に電気的に干渉しない部分）と、ネット▲１▼とネット▲２▼とが接近している部分（相互に電気的に干渉しうる部分）とに分け、最も接近している部分のうち、２本のラインが並行する部分を１つにまとめた“Ｌｉｎｅ０２”としてモデル化するとともに、最も接近している部分のうち、４本のラインが並行する部分を１つにまとめた“Ｌｉｎｅ０４”としてモデル化する。また、ネット▲１▼とネット▲２▼とが離れている部分については、１本のライン“Ｌｉｎｅ０１”としてモデル化する。このようにして、回路モデル作成部１４により、複数のノイズの影響を見ることができるモデルを作成し、回路シミュレータ１５で回路シミュレーションを行なう。
【００５５】
しかし、図６（ｂ）に示すごとくモデル化してノイズのシミュレーションを行なった場合、４本のラインを１つにまとめた部分“Ｌｉｎｅ０４”では、着目ネット▲１▼に対して影響を及ぼすラインは最も近接する１本だけとして、シミュレーションが行なわれることになる。このため、モデル“Ｌｉｎｅ０４”によりシミュレーションを行なって得られたノイズは、着目ネット▲１▼において実際に生じるノイズよりも小さくなり、ノイズの影響を過小評価するおそれがある。また、複数タイプのモデル（Ｌｉｎｅ０１，Ｌｉｎｅ０２，Ｌｉｎｅ０４）を用意する方法では、どれだけモデルを用意するか予想することが難しく、またシミュレーション時間も１回当たりの処理時間が多くかかる場合が多い。
【００５６】
そこで、本実施形態では、最も近接する部分をまずモデル化してシミュレーションを行ない、次に、２番目に近接する部分をモデル化、３番目，４番目と近接する部分の数分（並行するラインの本数）だけシミュレーションを行ない、全てのノイズ量を合成し評価する方法を用いることにする。
即ち、図７に示すように、ノイズネット(2)が複数回（ここでは２回）折り返すことにより着目ネット(1)に対して電気的に干渉しうる３つの近接部がノイズネット(2)に存在する場合、区間Ｐ１−Ｐ２を近接部Ａ，Ｂ，Ｃに分ける。そして、まず、図８（ａ）に示すように、回路モデル作成部１４により近接部Ａの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行ない、ついで、図８（ｂ）に示すように、回路モデル作成部１４により近接部Ｂの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行なう。さらに、図８（ｃ）に示すように、回路モデル作成部１４により近接部Ｃの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行なう。上記のようにして近接部毎に求めた全てのノイズ量を、ノイズ波形合成部１６で後述のごとく合成し、その合成結果（ノイズ合成波形）を用いてノイズチェック部１８やノイズ合成波形解析部１９でノイズ評価を行なう。
【００５７】
図６（ｂ）に示したモデル化手法では、最も近接する部分（近接部Ａ）のみがモデル化の対象となり、他の部分（近接部Ｂ，Ｃ）のノイズ量が加味されないため、ノイズ評価が過小評価になる可能性があるが、図８（ａ）〜図８（ｃ）に示したモデル化手法を用いることにより、実際のノイズよりも過小評価になることはなくなる。
【００５８】
また、図６（ｂ）に示すように複数の平行モデル（Ｌｉｎｅ０２，Ｌｉｎｅ０４）を用意する場合、シミュレーション時間が多大になるが、図８（ａ）〜図８（ｃ）に示したモデル化手法を用いた場合、１回のシミュレーション時間が短くなるため、全体としてノイズ解析時間／ノイズチェック時間を短縮することができる。
【００５９】
(1-3）回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により合成する。その際、ノイズ波形合成部１６は、遅延時間ファイル１７を参照し、各ノイズの到達遅延時間を考慮して各ノイズ波形を合成する。即ち、図９に示すように、回路シミュレータ１５により得られたシミュレーション結果（ファイル名：spc000.outlist）から、ノイズ合成波形を得る。
【００６０】
以下、図１０（ａ）に示すネットを例とし、図１０（ｂ）▲１▼〜▲４▼を参照しながらノイズ波形合成部１６によるノイズ合成処理について説明する。
図１０（ａ）において、ネットＡはノイズの影響を受けるネット（Ｄｅｄネット：着目ネット）、ネットＢはノイズをネットＡに与えるネット（Ｄｉｎｇネット）であり、ネットＡの一端はドライバＤＲに接続され、他端はレシーバＲＶに接続されている。また、上記ネットＡに平行して配置された部分をもつネットＢの一端は、フリップフロップＦＦを含む回路素子Ｌに接続されている。
【００６１】
ここで、ドライバＤＲからレシーバＲＶまでの遅延時間をｄ１、回路素子ＬのフリップフロップＦＦからＡ点（ネットＢの始点）までの遅延時間をｄ２、Ａ点からネットＢ，ネットＡを介してレシーバＲＶの入力端（ネットＡの終点）に達するまでの遅延時間をｄ３とする。なお、これらの遅延時間ｄ１〜ｄ３は、前述した通り、遅延時間ファイル１７に予め格納されている。
【００６２】
上述したネットＡについて波形鈍り，反射ノイズ等を考慮した回路シミュレーションにより、ドライバＤＲの出力が立ち上がった場合のレシーバＲＶの入力端のＵＰ波形（立ち上がり波形）として、図１０（ｂ）▲１▼に示す伝送路波形（信号波形）が得られたものとする。なお、図１０（ｂ）の時点０は、ドライバＤＲの出力がオンになった時点である。
【００６３】
また、ネットＢからネットＡへのクロストークノイズとして、図１０（ｂ）▲２▼に示すノイズ波形ａが得られたとする。さらに、ドライバＤＲにおける同時スイッチングノイズ（図中では同時ＳＷノイズと表記する）として図１０（ｂ）▲３▼に示すノイズ波形ｂが得られたとする。ここで、同時スイッチングノイズとは、複数のスイッチが同時にオン状態となるに伴う電源側もしくは接地側の変動により生じるノイズである。なお、図１０（ｂ）▲３▼のノイズ波形ｂにおいて、上側に凸な波形は電源側変動によるノイズ波形を示し、下側に凸な波形は接地側の変動によるノイズ波形を示している。
【００６４】
ノイズ波形合成部１６は、着目ネットＡの伝送路波形（信号波形）と、ノイズ波形とが与えられると、まず、遅延時間ファイル１７から、ネットＢのＡ点からネットＡのレシーバＲＶの入力端までの遅延時間ｄ３を読み出し、時点０を基準としてクロストークノイズ波形を図１０（ｂ）▲２▼に示すように時間ｄ３だけずらしてから、回路素子ＬのフリップフロップＦＦからＡ点までの遅延時間ｄ２を読み出し、クロストークノイズ波形を図１０（ｂ）▲２▼に示すようにさらに時間ｄ２だけずらす。従って、ノイズ発生タイミングを考慮したクロストークノイズ波形は、図１０（ｂ）▲２▼に実線で示す位置となる。
【００６５】
次に、ノイズ波形合成部１６は、遅延時間ファイル１７から、ドライバＤＲからレシーバＲＶまでの遅延時間ｄ１を読み出し、同時スイッチングノイズ波形を図１０（ｂ）▲３▼に示すように時間ｄ１だけずらす。
上記のようにして遅延時間を考慮したクロストークノイズ，同時スイッチングノイズが求まると、ノイズ波形合成部１６は、そのノイズ波形と図１０（ｂ）▲１▼に示す伝送路波形（信号波形）とを合成し、図１０（ｂ）▲４▼に示すノイズ合成波形を得る。
【００６６】
(1-4）ノイズチェック部１８により、上述のようにしてノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
(1-4-1) 例えば、図１１に示すようなノイズ合成波形が算出された場合、このノイズ合成波形から、着目ネットの最大遅延時間Ｔｄmax および最小遅延時間Ｔｄmin を取り出す。ここで、Ｖthは所定のスレッショルド電圧であり、図１１に示すように、入力波形がスレッショルド電圧Ｖthに到達した時点からノイズ合成波形がスレッショルド電圧Ｖthを最初に超えた時点までの時間を最小遅延時間Ｔｄmin として算出するとともに、入力波形がスレッショルド電圧Ｖthに到達した時点からノイズ合成波形が２回目にスレッショルド電圧Ｖthを超えた時点までの時間を最大遅延時間Ｔｄmax として算出する。
【００６７】
そして、ノイズチェック部１８は、上述のように算出される着目ネットの最大遅延時間Ｔｄmax および最小遅延時間Ｔｄmin を用いて、着目ネットにおけるオーバディレイ／レーシングチェックを行なう。例えば図１２に示す回路について、着目ネット（始点ｘと終点ｙとの間の配線）のドライバであるＬＳＩ１側において、着目ネットの始点ｘに接続される全フリップフロップからその始点ｘまでの最大の積算遅延時間ＴLSI1max と最小の積算遅延時間ＴLSI1min とを計算し、先に取り出した最大遅延時間Ｔｄmax を最大積算遅延時間ＴLSI1max に加算する一方、最小遅延時間Ｔｄmin を最小積算遅延時間ＴLSI1min に加算する。
【００６８】
また、ＬＳＩ２側において、着目ネットの終点ｙから信号が到達する全てのフリップフロップまでの最大の積算遅延時間ＴLSI2max と最小の積算遅延時間ＴLSI2min とを計算し、ＴLSI2max をＴLSI1max ＋Ｔｄmax にさらに加算するとともに、ＴLSI2min をＴLSI1min ＋Ｔｄmin にさらに加算する。
例えば、図１２においては、フリップフロップＦＦａ（ＦＦｂ）から着目ネットの始点ｘまでの最大積算遅延時間ＴLSI1max と最小積算遅延時間ＴLSI1min とを計算し、着目ネットの遅延時間Ｔｄmax ，Ｔｄmin をそれぞれ加算し、さらに、終点ｙから信号が到達するフリップフロップＦＦｃ（ＦＦｄ）までの最大積算遅延時間ＴLSI2max と最小積算遅延時間ＴLSI2min とをそれぞれ計算して加算する。
【００６９】
そして、ノイズチェック部１８においては、各到達フリップフロップにおいて求められた最大積算遅延時間（ＴLSI1max ＋Ｔｄmax ＋ＴLSI2max ）が次式（１）を満たすか否かによって、オーバディレイチェックが行なわれる。また、各到達フリップフロップにおいて求められた最小積算遅延時間（ＴLSI1min ＋Ｔｄmin ＋ＴLSI2min ）が次式（２）を満たすか否かによってによって、レーシングチェックが行なわれる。
【００７０】
ＴLSI1max ＋Ｔｄmax ＋ＴLSI2max ≦τ …（１）
ＴLSI1min ＋Ｔｄmin ＋ＴLSI2min ＞０ …（２）
一方、クロック信号については、前述と同様にして、回路シミュレータ１５により、クロック信号（クロック波形）が伝播するネットにおける伝送路の波形鈍りや反射ノイズ，クロストークノイズ等を計算し、ノイズ波形合成部１６でノイズ合成波形を合成してから、後述するごとく、ノイズチェック部１８が、ノイズ合成波形からチェックに必要な各値を抽出し、その値を以下の式に代入してチェックを行なっている。
【００７１】
(1-4-2) クロック波形のパルス周期チェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１３に示すような周期ＬＬ，ＬＨ，ＨＬ，ＨＨを抽出している。即ち、ノイズ合成波形と、信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、４種類のパルス周期ＬＬ，ＬＨ，ＨＬ，ＨＨを抽出している。
【００７２】
ここで、周期ＬＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＬに達する時点までの時間間隔である。同様に、周期ＬＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、周期ＨＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、周期ＨＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７３】
そして、ノイズチェック部１８は、これらの周期ＬＬ，ＬＨ，ＨＬ，ＨＨを用い、次式（３）によって着目ネットにおけるクロック波形のパルス周期チェックを行なう。
｜周期max −周期min ｜≦許容値 …（３）
ただし、周期max ：周期ＬＬ，ＬＨ，ＨＬ，ＨＨの中で最大の値
周期min ：周期ＬＬ，ＬＨ，ＨＬ，ＨＨの中で最小の値
(1-4-3) クロック波形のパルス幅チェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１４に示すような値（時間間隔）ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨ，ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを抽出している。即ち、ノイズ合成波形と信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、４種類の立ち上がり幅（波形がハイレベルになっている時間間隔）ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨと、４種類の立ち下がり幅（波形がローレベルになっている時間間隔）ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを抽出している。
【００７４】
ここで、値ＴｈｗＬＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｈｗＬＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＨに達する時点までの時間間隔であり、値ＴｈｗＨＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｈｗＨＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７５】
同様に、値ＴｌｗＬＬは、ノイズ合成波形が立ち下がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｌｗＬＨは、ノイズ合成波形が立ち下がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、値ＴｌｗＨＬは、ノイズ合成波形が立ち下がり電圧値ＨＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｌｗＨＨは、ノイズ合成波形が立ち下がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７６】
そして、ノイズチェック部１８は、これらの値ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨ，ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを用い、次式（４）〜（１１）によって着目ネットにおけるクロック波形のパルス周期チェックを行なう。
ＴｈｗＬＬ≧許容値１ …（４）
ＴｈｗＬＨ≧許容値２ …（５）
ＴｈｗＨＬ≧許容値３ …（６）
ＴｈｗＨＨ≧許容値４ …（７）
ＴｌｗＬＬ≧許容値５ …（８）
ＴｌｗＬＬ≧許容値６ …（９）
ＴｌｗＬＬ≧許容値７ …（１０）
ＴｌｗＬＬ≧許容値８ …（１１）
(1-4-4) クロック波形の立ち上がり時間／立ち下がり時間のチェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１５に示すような値Ｔｒ，Ｔｆを抽出している。即ち、ノイズ合成波形と、信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、ノイズ合成波形が立ち上がりに要する時間Ｔｒおよびノイズ合成波形が立ち下がりに要する時間Ｔｆを抽出している。
【００７７】
ここで、時間Ｔｒは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、さらにノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、時間Ｔｆは、ノイズ合成波形が立ち下がり電圧値ＶＩＨに達した時点から、さらにノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔である。
【００７８】
そして、ノイズチェック部１８は、これらの値Ｔｒ，Ｔｆを用い、次式（１２），（１３）によって着目ネットにおけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを行なう
Ｔｒ≦許容値９ …（１２）
Ｔｆ≦許容値１０ …（１３）
(1-5）一方、本実施形態のノイズチェック装置では、ノイズ合成波形解析部１９により、ノイズ合成波形についてノイズマージン解析，ディレイ／レーシング解析等が行なわれ、その解析結果は、解析リストとして出力される。このノイズ合成波形解析部１９は、例えば、ネット間距離，ダンピング抵抗等の回路パラメータを変更した時のノイズ波形への影響等を解析し、ノイズによる問題を解決する。
【００７９】
また、上述したノイズチェック部１８によるチェック結果やノイズ合成波形解析部１９によるノイズ解析結果は、ノイズ合成波形解析部１９の表示制御機能によって、ディスプレイ２０に表示され、設計者は、ディスプレイ２０を参照することにより、指定した着目ネットについてのノイズチェック結果やノイズ解析結果を確認することができる。
【００８０】
このように、本発明の第１実施形態では、遅延時間を考慮してノイズ合成波形を求めて、ノイズチェックを行なうようにしているので、各種ノイズの発生タイミングを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上するほか、ノイズチェックに要する時間を大幅に短縮でき、しかも、ノイズ解析における設計者への負担を軽減して作業効率を大幅に向上させることができる。
【００８１】
〔１−Ａ〕第１実施形態の第１変形例の説明
図１６は本発明の第１実施形態の第１変形例のノイズチェック装置の機能構成を示すブロック図であり、この第１変形例では、並列プロセッサを利用して回路シミュレーションを行なう例を示している。なお、図１６中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【００８２】
図１６に示すように、第１変形例のノイズチェック装置は、図２に示した回路シミュレータ１５の部分を、ファイル分割部２２，並列プロセッサ２３，ファイル結合部２４に置き換えた以外は、図２に示したノイズチェック装置と同様に構成されている。
ここで、ファイル分割部２２は、回路モデル作成部１４で作成されたシミュレーションモデルファイル〔例えば図１７（ａ）参照〕を複数のファイル〔例えば図１７（ｂ）に示すような４つのファイル〕に分割するものである。
【００８３】
並列プロセッサ２３は、例えば図１８に示すように、複数の処理部（ＣＰＵ，ノード）を有し、ファイル分割部２２により分割された複数のファイルについての回路シミュレーションを複数の処理部において並列的に実行し、その回路シミュレーション結果を複数のファイル〔例えば図１８参照〕として出力するものである。
【００８４】
ファイル結合部２４は、例えば図１９に示すごとく、並列プロセッサ２３から出力された複数のシミュレーション結果ファイルを結合することにより、一つの回路シミュレーション結果ファイルを作成してノイズ波形合成部１６へ受け渡すものである。
上述のごとく構成された第１実施形態の第１変形例のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
【００８５】
(1-A-1) 第１実施形態と同様、データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
このとき、対象となるネットが、例えば図３（ａ）に示すようにネットＡ（Ｄｅｄネット）とネットＢ，ネットＣ（Ｄｉｎｇネット）とから構成される場合には、回路シミュレーションモデルは、第１実施形態と同様、図３（ｂ）に示す４つのシミュレーションモデルからなる。
(1-A-2) ファイル分割部２２は、シミュレーションのために使用する並列プロセッサ２３のノード数に応じて、回路モデル作成１４で作成されたシミュレーションモデルを分割する。
【００８６】
例えば、回路シミュレーションモデルのファイル（ファイル名spc000.sp)が、図１７（ａ）に示すように、ネットＡのＵＰ／ＤＮ，ネットＢおよびネットＣから構成され、並列プロセッサ２３のノード数が図１８に示すように４である場合、ファイル分割部２２は、ファイルspc000.sp を、図１７（ｂ）に示すように、ファイルspc000.sp001（ネットＡのＵＰ），ファイルspc000.sp002（ネットＡのＤＮ），ファイルspc000.sp003（ネットＢ），ファイルspc000.sp004（ネットＣ）の４つに分割する。
【００８７】
(1-A-3) 並列プロセッサ２３の４つのノード（処理部）により、ファイル分割部２２で分割された４つの回路シミュレーションモデルについてシミュレーションを並列的に実行し、波形鈍り，反射ノイズを含む伝送路波形（信号波形）とともに、クロストークノイズ，同時スイッチングノイズ等の各種ノイズ波形を求める。
【００８８】
即ち、図１８に示すように、分割された４つのファイルを並列プロセッサ２３に渡し、この並列プロセッサ２３の各ノードにおいて、回路シミュレータを起動してシミュレーションを行なうことにより、４つのシミュレーション結果ファイル（ファイル名spc000.sp001.out〜spc000.sp004.out）を得る。
(1-A-4) ファイル結合部２４により、並列プロセッサ２３からの４つのシミュレーション結果ファイルを結合して一つに統合することにより回路シミュレーション結果を得て、その回路シミュレーション結果から、ノイズ波形合成部１６によりノイズ合成波形を得る。
【００８９】
即ち、図１９に示すように、４つのシミュレーション結果ファイル（ファイル名spc000.sp001.out〜spc000.sp004.out）をマージすることにより一つのシミュレーション結果ファイルspc000.sp.out を得る。そして、ノイズ波形合成部１６は、第１実施形態と同様、遅延時間ファイル１７を参照しながら上記シミュレーション結果として得られた各ノイズ波形を合成する。
【００９０】
(1-A-5) 以下、詳細に説明しないが、この第１変形例においても、第１実施形態と同様にして、ノイズチェック部１８により、ノイズ波形合成部１６で得られたノイズ合成波形について、オーバディレイチェック，レーシングチェック等のノイズチェックが行なわれるほか、ノイズ合成波形解析部１９により、そのノイズ合成波形についてのノイズ解析が行なわれ、そのノイズチェック結果やノイズ解析結果がディスプレイ２０に表示される。
【００９１】
このように、第１実施形態の第１変形例では、回路シミュレーションモデルファイルを分割し、並列プロセッサ２３の複数の処理部でシミュレーションを並列的に行なっているので、処理時間を大幅に短縮することができる。
〔１−Ｂ〕本実施形態の第２変形例の説明
図２０は本発明の第１実施形態の第２変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第２変形例では、ネットワーク上に接続されたＰＣ（パーソナルコンピュータ）あるいはＷＳ（ワークステーション）を利用して回路シミュレーションを行なう例を示している。なお、図２０中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【００９２】
図２０に示すように、第２変形例のノイズチェック装置は、図２に示した回路シミュレータ１５の部分を、ファイル分割部２２，ネットワーク２５（図２２参照）上の複数のＰＣ／ＷＳ２７，ファイル結合部２４に置き換えた以外は、図２に示したノイズチェック装置と同様に構成されている。
ここで、ファイル分割部２２は、第１変形例のものと同様、回路モデル作成部１４で作成されたシミュレーションモデルファイル〔例えば図２１（ａ）参照〕を複数のファイル〔例えば図２１（ｂ）に示すような２つのファイル〕に分割するものである。
【００９３】
ＰＣ／ＷＳ２７は、ＣＰＵを有し、処理部（ノード）として機能するもので、例えば２２に示すようにネットワーク２５上に複数そなえられている。これらのＰＣ／ＷＳ２７は、ファイル分割部２２により分割された複数のファイルについての回路シミュレーションを並列的に実行し、その回路シミュレーション結果をファイル〔例えば図２２参照〕として出力するものである。
【００９４】
ファイル結合部２４は、第１変形例のものと同様、例えば図２３に示すごとく、並列プロセッサ２３から出力された複数のシミュレーション結果ファイルを結合することにより、一つの回路シミュレーション結果ファイルを作成してノイズ波形合成部１６へ受け渡すものである。
上述のごとく構成された第１実施形態の第２変形例のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
【００９５】
(1-B-1) 第１実施形態と同様、データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
このとき、対象となるネットが、例えば図３（ａ）に示すようにネットＡ（Ｄｅｄネット）とネットＢ，ネットＣ（Ｄｉｎｇネット）とから構成される場合には、回路シミュレーションモデルは、第１実施形態と同様、図３（ｂ）に示す４つのシミュレーションモデルからなる。
【００９６】
(1-B-2) ネットワーク２５上のＰＣ／ＷＳ２７の中で利用可能なものの数（ノード数／ＣＰＵ数）を得て、その数に応じて、ファイル分割部２２は、回路モデル作成１４で作成されたシミュレーションモデルを分割する。
例えば、回路シミュレーションモデルのファイル（ファイル名spc000.sp)が、図２１（ａ）に示すように、ネットＡのＵＰ／ＤＮ，ネットＢおよびネットＣから構成され、ネットワーク２５上で利用可能なＰＣ／ＷＳ２７の数（ノード数）が２である場合、ファイル分割部２２は、ファイルspc000.sp を、図２１（ｂ）に示すように、ファイルspc000.sp001（ネットＡのＵＰ，ＤＮ）とファイルspc000.sp002（ネットＢ，ネットＣ）との２つに分割する。
【００９７】
(1-B-3) ネットワーク２５上のＰＣ／ＷＳ２７により、ファイル分割部２２で分割された２つの回路シミュレーションモデルについてシミュレーションを並列的に実行し、波形鈍り，反射ノイズを含む伝送路波形（信号波形）とともに、クロストークノイズ，同時スイッチングノイズ等の各種ノイズ波形を求める。
即ち、図２２に示すように、分割された２つのファイルを、共有ファイル２６からネットワーク２５を介して２つのＰＣ／ＷＳ２７（ＰＣ１，ＷＳ２）に送信し、各ノード（ＰＣ１，ＷＳ２）において、回路シミュレータを起動してシミュレーションを行なうことにより、２つのシミュレーション結果ファイル（ファイル名spc000.sp001.out，spc000.sp002.out）を得る。これらのシミュレーション結果ファイルは、各ノード（ＰＣ１，ＷＳ２）からネットワーク２５を介して共有ディスク２６へ返信される。
【００９８】
(1-B-4) ファイル結合部２４により、ネットワーク２５上のＰＣ／ＷＳ２７からの２つのシミュレーション結果ファイルを結合して一つに統合することにより回路シミュレーション結果を得て、その回路シミュレーション結果から、ノイズ波形合成部１６によりノイズ合成波形を得る。
即ち、図２３に示すように、２つのシミュレーション結果ファイル（ファイル名spc000.sp001.out，spc000.sp002.out）をマージすることにより一つのシミュレーション結果ファイルspc000.sp.out を得る。そして、ノイズ波形合成部１６は、第１実施形態と同様、遅延時間ファイル１７を参照しながら上記シミュレーション結果として得られた各ノイズ波形を合成する。
【００９９】
(1-B-5) 以下、詳細に説明しないが、この第２変形例においても、第１実施形態と同様にして、ノイズチェック部１８により、ノイズ波形合成部１６で得られたノイズ合成波形について、オーバディレイチェック，レーシングチェック等のノイズチェックが行なわれるほか、ノイズ合成波形解析部１９により、そのノイズ合成波形についてのノイズ解析が行なわれ、そのノイズチェック結果やノイズ解析結果がディスプレイ２０に表示される。
【０１００】
このように、第１実施形態の第２変形例では、回路シミュレーションモデルファイルを分割し、ネットワーク２５上の複数のＰＣ／ＷＳを処理部として用いシミュレーションを並列的に行なっているので、処理時間を大幅に短縮することができる。
〔１−Ｃ〕第１実施形態の第３変形例の説明
ところで、上述したノイズチェック／ノイズ解析において、例えば、環状のネットの配置・配線位置によっては、配線位置を変更してノイズによる問題を解決しなくてはならない場合が生じる。
【０１０１】
このような場合、どの位置まで配線（ネット）を移動すれば、問題が解決するかをディスプレイ画面上で直ちに確認することができれば、設計者はこのような問題を容易に解決することができる。
図２４は本発明の第１実施形態の第３変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第３変形例では、マウス等のポインティングデバイスを用いて、ディスプレイ画面上で配線を移動させたとき、ノイズ合成波形がどのように変化するかをダイナミックに表示できるようにし、上記問題を容易に解析できるようにしている。なお、図２４中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【０１０２】
図２４に示すように、第３変形例のノイズチェック装置は、図２に示したものに、さらに、ネット移動量算出部２８およびポインティングデバイス３０を追加して構成されている。
ただし、第３変形例のノイズ合成波形解析部１９は、ノイズ解析により着目ネットに悪影響を与えるノイズネット（問題配線）を解明した場合、その着目ネットやノイズネットを含む配線パターンを解析結果としてディスプレイ２０の画面上に表示させる表示制御機能を有している。
【０１０３】
ポインティングデバイス３０は、例えば、パーソナルコンピュータにおいて入力手段としてオペレータにより操作されるマウス等であり、このポインティングデバイス３０を設計者が操作（ドラッグ）することにより、ディスプレイ２０に表示されたノイズネット（問題配線）を、図２５（ａ１）〜図２５（ａ３）に示すごとく、ディスプレイ２０の画面上で移動させることができるようになっている。
【０１０４】
また、ネット移動量算出部２８は、ポインティングデバイス３０による移動量に応じたノイズネットの実移動量を算出するものである。
そして、この第３変形例のノイズチェック装置は、ネット移動量算出部２８により算出された実移動量だけノイズネットを移動させた状態で、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，ノイズチェック部１８およびノイズ合成波形解析部１９を再度動作させ、ノイズネット移動後のノイズ合成波形を、ディスプレイ２０に表示するように構成されている。
【０１０５】
次に、上述のごとく構成された第１実施形態の第３変形例のノイズチェック装置の動作について、図２５（ａ１）〜図２５（ａ３）および図２５（ｂ１）〜図２５（ｂ３）を参照しながら説明する。なお、図２５（ａ１）〜図２５（ａ３）は、いずれも、ノイズネット移動時の表示例を示す図であり、図２５（ｂ１）〜図２５（ｂ３）は、それぞれ、図２５（ａ１）〜図２５（ａ３）に対応したノイズ合成波形の表示例を示す図である。
【０１０６】
(1-C-1) データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
(1-C-2) 回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
【０１０７】
(1-C-3) 第１実施形態と同様、回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により、各ノイズの遅延時間（各ノイズの発生タイミング）を考慮しながら合成し、ノイズ合成波形を得る。
(1-C-4) ノイズチェック部１８により、ノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
【０１０８】
(1-C-5) ノイズ合成波形解析部１９により、着目ネットについて得られたノイズ合成波形のノイズ解析を行ない、その解析結果をディスプレイ２０の画面上に表示する。
(1-C-6) 問題のあるネット（前述のノイズネット）が存在すると、設計者は、着目ネットに影響を及ぼしているそのネットを、ディスプレイ２０の画面上でマウス等のポインティングデバイス３０によりドラッグして移動させる。
【０１０９】
ディスプレイ２０の画面上では、図２５（ａ１）〜図２５（ａ３）に示すような、ノイズネットを含む配線パターン図（実装設計システム図）と、図２５（ｂ１）〜図２５（ｂ３）に示すような、そのノイズネットについてのノイズ波形を示すノイズ波形図とが、例えば２つのウィンドウで表示されている。
ノイズ解析直後、ディスプレイ２０の画面上には、図２５（ａ１）に示すような配線パターン図とともに図２５（ｂ１）に示すようなノイズ波形図（問題のあるネットのノイズ波形）が表示されるので、設計者は、これらの表示を参照し、ポインティングデバイス３０によりノイズネットＮｘをドラッグし、そのノイズネットＮｘを、例えば図２５（ａ１）に示す位置Ａ１から図２５（ａ２）に示す位置Ａ２まで移動させる。なお、ノイズネットＮｘが着目ネットＮに近い位置Ａ１に配置されている場合、ディスプレイ２０の画面上におけるノイズ波形図では、図２５（ｂ１）に示すように、ノイズネットＮｘのノイズ波形ピークＰ１が閾値電圧Ｖthを超えていることが示されている。
【０１１０】
(1-C-7) ポインティングデバイス３０によりノイズネットＮｘがディスプレイ２０の画面上で位置Ａ１から位置Ａ２まで移動されると、ネット移動量演算部２８は、そのポインティングデバイス３０による移動量から、ノイズネットＮｘの回路上での実移動量を算出する。
そして、データ抽出部１３により、位置を変更したノイズネットＮｘの配線情報を回路ネットリストデータベース１１および実装データベース１２から取り出し、その配線情報と実移動量とに基づいて、そのノイズネットＮｘについての移動後の配線情報を求める。
【０１１１】
(1-C-8) 回路モデル作成部１４は、移動後のネット間距離（着目ネットＮとノイズネットＮｘとの距離）に基づいて、前回作成した回路シミュレーションモデルを更新する。
(1-C-9) 回路シミュレータ１５は、配置変更されたノイズネットＮｘについてのみノイズ波形を計算し直し、ノイズ波形合成部１６は、変更前のノイズ波形情報に代えて今回計算した変更後のノイズ波形情報を合成し、ノイズネットＮｘの移動後のノイズ合成波形を得る。
【０１１２】
(1-C-10)ノイズ合成波形解析部１９により、ノイズネットＮｘの移動後のノイズ合成波形について解析を行ない、図２５（ｂ２）に示すように、ディスプレイ２０の画面上においてネット移動後のノイズ波形を表示する。なお、このとき、図２５（ｂ２）に示すノイズ波形図では、未だノイズネットＮｘのノイズ波形ピークＰ２が閾値電圧Ｖthを超えており、そのネットＮｘが着目ネットＮについて問題のネットであることが示されている。
【０１１３】
(1-C-11)上述のようにノイズネットＮｘを移動させても未だ問題が解決されてない場合、設計者は、再び、ポインティングデバイス３０によりノイズネットＮｘをドラッグし、そのノイズネットＮｘを、例えば図２５（ａ２）に示す位置Ａ２から、さらに図２５（ａ３）に示す位置Ａ３まで移動させる。
このようにノイズネットＮｘがディスプレイ２０の画面上で移動されると、項目(1-C-7) 〜(1-C-10)にて前述した手順で、ノイズネットＮｘの移動後のノイズ合成波形とノイズ波形とがそれぞれ表示される。
【０１１４】
(1-C-12)項目(1-C-7) 〜(1-C-11)にて上述した処理は、問題が解決するまで繰り返し実行される。
例えば図２５（ａ１）〜図２５（ａ３）に示す例では、ノイズネットＮｘを図２５（ａ３）に示す位置Ａ３まで移動することにより、図２５（ｂ３）に示すノイズ波形図がディスプレイ２０の画面上に表示される。この図２５（ｂ３）に示すノイズ波形図では、ネットＮｘのノイズ波形ピークＰ３が閾値電圧Ｖthよりも小さくなり、そのネットＮｘが着目ネットＮに対して悪影響を与えなくなったことが示されている。設計者は、この図２５（ｂ３）に示すノイズ波形図を参照しすることにより、着目ネットＮにおける問題が解決されたことを認識する。
【０１１５】
以上のようにして、ネットＮｘを移動する位置が確定すると、回路ネットリストデータベース１１および実装データベース１２に新たなネット位置に関する情報が格納される。
このように、第１実施形態の第３変形例では、平行配線部をドラッグして移動した位置のノイズ波形をダイナミックかつリアルタイムで表示することにより、ノイズ問題が発生しなくなる配線位置まで、問題配線（ノイズネット）を素早く移動させることができる。
【０１１６】
また、変更が加わったネットのみを回路シミュレータ１５で解析することで、その他の関連するネットの解析時間を全て省くことができ、大幅に解析時間を短縮することができる。
なお、この第３変形例による手法は、前述した第１変形例や第２変形例にも上述と同様に適用できることは言うまでもない。
【０１１７】
〔１−Ｄ〕第１実施形態の第４変形例の説明
図２６は本発明の第１実施形態の第４変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第４変形例では、マウス等のポインティングデバイスを用いて、ディスプレイ画面上でノイズ波形を移動させたとき、ノイズ合成波形がどのように変化するかをダイナミックに表示できるようにし、ノイズによる問題を容易に解析できるようにしている。なお、図２６中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【０１１８】
図２６に示すように、第４変形例のノイズチェック装置は、図２に示したものに、さらに、タイミング変更量算出部２９およびポインティングデバイス３０を追加して構成されている。
ただし、第４変形例のノイズ合成波形解析部１９は、ノイズ解析により着目ネットに悪影響を与えるノイズ波形を解明した場合、そのノイズ波形を示す波形図を解析結果としてディスプレイ２０の画面上に表示させる表示制御機能を有している。
【０１１９】
ポインティングデバイス３０は、前述した第３変形例と同様、例えば、パーソナルコンピュータにおいて入力手段としてオペレータにより操作されるマウス等であり、このポインティングデバイス３０を設計者が操作（ドラッグ）することにより、ディスプレイ２０に表示されたノイズ波形を、図２８に示すごとく、ディスプレイ２０の画面上で時間軸方向に移動させることができるようになっている。
【０１２０】
また、タイミング変更量算出部２９は、ポインティングデバイス３０による移動量に応じたノイズ波形のタイミング変更量（遅延時間の変更量）を算出し、ノイズ波形合成部１６で後述するごとく再合成を行なう際に、そのノイズ波形の発生タイミングを、算出されたタイミング変更量だけ動的に変化させるものである。
【０１２１】
そして、この第４変形例のノイズチェック装置は、タイミング変更量だけ発生タイミングを変更されたノイズ波形を用いてノイズ波形合成部１６によりノイズ波形の再合成を行なわせるとともに、ノイズチェック部１８およびノイズ合成波形解析部１９を再度動作させ、ノイズ波形のタイミング変更後のノイズ合成波形を、ディスプレイ２０に表示するように構成されている。
【０１２２】
次に、上述のごとく構成された第１実施形態の第４変形例のノイズチェック装置の動作について、図２７〜図２９を参照しながら説明する。なお、図２７はノイズ波形の表示例を示す図、図２８はノイズ波形の移動時の表示例を示す図、図２９はノイズ波形移動時のノイズ合成波形の表示例を示す図である。
(1-D-1) データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
【０１２３】
(1-D-2) 回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
(1-D-3) 第１実施形態と同様、回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により、各ノイズの遅延時間（各ノイズの発生タイミング）を考慮しながら合成し、ノイズ合成波形を得る。
【０１２４】
(1-D-4) ノイズチェック部１８により、ノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
(1-D-5) ノイズ合成波形解析部１９により、着目ネットについて得られたノイズ合成波形のノイズ解析を行ない、その解析結果をディスプレイ２０の画面上に表示する。
【０１２５】
(1-D-6) ノイズ解析の結果、問題のあるノイズ波形〔つまり問題のあるＤｉｎｇネットがＤｅｄネット（着目ネット）にのせるノイズ波形〕が存在する場合、そのノイズ波形が、例えば図２７に示すようなノイズ波形図として、ディスプレイ２０の画面上に表示される。このとき、図２７に示すノイズ波形図には、そのノイズ波形にかかるＤｉｎｇネットを駆動するドライバの入力遅延時間（以下、ディレイという；図２７では１０ｎｓ）が、時間軸とともに表示される。なお、図２７ではノイズ波形ＮＷ１を１つのみ表示しているが、問題のあるノイズ波形が複数存在する場合には、複数のノイズ波形を全てディスプレイ２０の画面上に表示する。
【０１２６】
(1-D-7) 設計者は、ディスプレイ２０の画面上のノイズ波形図を参照し、ディレイを変化させたいＤｉｎｇネットのノイズ波形ＮＷ１を、ポインティングデバイス３０でクリックして選択し、ついでポインティングデバイス３０のボタンを押下しながらドラッギングして、選択したノイズ波形ＮＷ１を、例えば図２８に示すように、ディスプレイ２０の画面上で所望の時間だけ時間軸方向に移動させる。なお、図２８に示すノイズ波形ＮＷ２は、ノイズ波形ＮＷ１のディレイを大きくするようにノイズ波形ＮＷ１を移動させたものであり、図２８に示すノイズ波形ＮＷ３は、ノイズ波形ＮＷ１のディレイを小さくするようにノイズ波形ＮＷ１を移動させたものである。
【０１２７】
(1-D-8) 設計者は、上述のようにノイズ波形を移動させてから、再合成メニューをポインティングデバイス３０で選択すると、自動的にノイズ波形の再合成が行なわれ、その再合成結果が、図２９に示すように、ディスプレイ２０の画面上に表示される。
このとき、再合成メニューを選択すると、タイミング変更量算出部２９により、ポインティングデバイス３０による移動量に応じたノイズ波形ＮＷ１のタイミング変更量（ディレイの変更量）が算出されてノイズ波形合成部１６に通知される。そして、ノイズ波形合成部１６において、ノイズ波形ＮＷ１のディレイ（発生タイミング）を、タイミング変更量算出部２９からのタイミング変更量に応じたディレイ（発生タイミング）に動的に変化させ、そのノイズ波形ＮＷ１のみについて新たなディレイを用いて再合成を行ない、ノイズ波形ＮＷ１のタイミング変更後のノイズ合成波形を得る。
【０１２８】
(1-D-9) ノイズ合成波形解析部１９により、ノイズ波形ＮＷ１のディレイ変更後後のノイズ合成波形について解析を行ない、そのノイズ合成波形が、図２９に示すように、ディレイ変更前のノイズ合成波形とともに、ディスプレイ２０の画面上に表示される。図２９に示すディレイ変更前のノイズ合成波形では、ピークＰ４が閾値電圧Ｖthに到達しているために問題が生じているが、ノイズ変更後のノイズ合成波形では、ピークＰ５が低くなり、問題が解消されている。
【０１２９】
(1-D-10)上述のようにノイズ波形ＮＷ１を移動させても未だ問題が解決されてない場合、設計者は、再び、ポインティングデバイス３０によりノイズ波形ＮＷ１を移動させるか、他のノイズ波形を移動させるかして、問題の解消を試みる。この場合も、項目(1-D-7) 〜(1-D-9) にて前述した手順で、ノイズ波形移動後のノイズ合成波形がそれぞれ表示される。
【０１３０】
(1-D-11)項目(1-D-7) 〜(1-D-10)にて上述した処理は、問題が解決するまで繰り返し実行される。
このように、第１実施形態の第４変形例では、着目ネットに影響を及ぼしているノイズ波形をディスプレイ２０の画面上で移動させた時に、その移動量に応じたタイミング変更量だけノイズ波形の発生タイミング（入力ディレイタイミング）を動的にリアルタイムで変化させることができるので、遅延時間ファイル１７の変更を行なう必要がなく、工数を大幅に削減することができる。従来、ディレイを変更してノイズ合成を行なう場合、ディレイ条件を変化させるために遅延時間ファイル１７の変更を行なうなどの手間がかかったが、第１実施形態の第４変形例では、その必要が無くなる。
【０１３１】
さらに、ディレイ条件を変化させた場合、回路シミュレーションを最初から行なわなければならなかったが、第１実施形態の第４変形例では、再合成メニューで簡易的にノイズの再合成を行なうことができ、回路シミュレーションを再度行なうことなく、ノイズ波形の発生タイミングを変化させた状態でのノイズ合成波形を得てリアルタイムで表示することができる。従って、前述した第３変形例と同様、ノイズ解析を容易にすることができ、設計者の工数を削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１３２】
〔１−Ｅ〕第１実施形態の第５変形例の説明
ノイズ合成波形にリンギングが乗っている場合、例えば図３１に示すように、ドライバ素子Ｄとレシーバ素子Ｒ１〜Ｒ３との間のネットに、直列にダンピング抵抗（Ｒａ，Ｒｂ）を挿入することにより、そのリンギングのエラーを解消できることが一般に知られている。しかし、どのような抵抗を挿入したらよいかという判断は、設計者の経験に頼っているのが現状である。
【０１３３】
そこで、第１実施形態の第５変形例のノイズチェック装置は、最適なダンピング抵抗値を設計者に提示できるようにし、設計者の負担を軽減できるようにしたものである。
即ち、後述するごとく、第１実施形態の第５変形例のノイズチェック装置は、リンギングの乗っているノイズ合成波形とドライバの種類とから最適なダンピング抵抗値を算出する機能（最適ダンピング抵抗値算出部）と、登録されている抵抗素子の中から算出した抵抗値に最も近い値をもつ抵抗素子の候補を検索・選択する機能（抵抗部品検索部）と、その候補素子を挿入した場合のノイズ合成波形を表示する機能（再ノイズ計算／合成部）とをそなえ、最適なダンピング抵抗値を設計者に提示できるように構成されている。
【０１３４】
図３０は本発明の第１実施形態の第５変形例としてのノイズチェック装置の機能構成を示すブロック図である。なお、図３０中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
図３０に示すように、第５変形例のノイズチェック装置は、回路ネットリストデータベース１１，実装データベース１２，ポインティングデバイス（選択入力部）３０，最適ダンピング抵抗値算出部３１，抵抗部品検索部３２，部品ライブラリ３３および再ノイズ計算／合成部３４を有して構成されている。
【０１３５】
ただし、回路ネットリストデータベース１１，実装データベース１２およびディスプレイ２０は、第１実施形態で説明したものと同様のものであり、また、再ノイズ計算／合成部３４は、実際には、図２に示した回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９によって構成されている。
【０１３６】
ここで、最適ダンピング抵抗値算出部３１は、ノイズ合成波形にリンギングがのっている場合に、着目ネットに付加することによりリンギングを解消することの可能な最適なダンピング抵抗値を、そのノイズ合成波形とドライバの種類とに基づいて算出するものである。
抵抗部品検索部３２は、部品ライブラリ３３に予め登録されている抵抗素子（抵抗部品）の中から、最適ダンピング抵抗値算出部３１にて算出した抵抗値に最も近い値をもつ抵抗素子の候補（候補部品）を検索・選択するものである。
【０１３７】
また、抵抗部品検索部３２により検索された抵抗素子の候補に関する情報（候補部品データ）は、ディスプレイ２０に表示されるようになっている。そして、設計者は、ポインティングデバイス（選択入力部）３０を操作することにより、ディスプレイ２０に表示された抵抗素子の候補の中から所望のものを選択できるようになっている。
【０１３８】
再ノイズ計算／合成部３４は、前述した通り、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９を有し、ポインティングデバイス３０により選択された抵抗素子を着目ネットに付加・挿入した状態で、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９を動作させることにより、その抵抗素子を挿入した後のノイズ合成波形を得て、そのノイズ合成波形をディスプレイ２０に表示させるものである。
【０１３９】
次に、上述のごとく構成された第１実施形態の第５変形例のノイズチェック装置の動作について、図３０〜図３２を参照しながら説明する。なお、図３１はダンピング抵抗の挿入を説明するための図、図３２はダンピング抵抗の値とノイズ合成波形の変化との例を示す図である。
(1-E-1) ノイズ合成波形にリンギングがのっており、そのリンギングによりエラーが生じる場合、最適ダンピング抵抗値算出部３１により、例えば図３２に符号Ａ０で示すようなリンギングが乗っているノイズ合成波形と、回路ネットリストデータベース１１や実装データベース１２から得られる着目ネットのドライバ素子の種類および基板の特性インピーダンスと、そのドライバ素子で駆動されるレシーバの種類および数とに基づいて、着目ネットに挿入することによりリンギングを確実に解消できる最適なダンピング抵抗値が算出られる。
【０１４０】
(1-E-2) 抵抗部品検索部３２により、部品ライブラリ３３から、上述のようにして算出された最適なダンピング抵抗値に近い抵抗値をもつ抵抗部品が、複数個検索され、候補部品データとしてディスプレイ２０上に表示される。
(1-E-3) 設計者は、ディスプレイ２０上に表示された上記候補部品データから挿入すべき、抵抗部品つまりダンピング抵抗を、ポインティングデバイス３０により選択する。ここでは、例えば図３１や図３２に示すダンピング抵抗Ｒａを選択したものとする。
【０１４１】
(1-E-4) 再ノイズ計算／合成部３４においては、設計者により選択されて抵抗部品（ダンピング抵抗Ｒａ）を回路モデルに挿入した新しい回路シミュレーションモデルを回路モデル作成部１４で作成する。そして、図２にて説明した第１実施形態の例と同様に、その新しい回路シミュレーションモデルを入力にして回路シミュレータ１５により新しい伝送路波形（信号波形）とノイズ波形とを算出し、これらの伝送路波形とノイズ波形とをノイズ波形合成部１６により合成して新しいノイズ合成波形を得る。この新しいノイズ合成波形は、例えば、図３２に符号Ａで示すような波形であり、ディスプレイ２０上に表示される。
【０１４２】
(1-E-5) このようにディスプレイ２０に表示された新しいノイズ合成波形が、満足できないものである場合、設計者は前記候補部品データから他の抵抗値のダンピング抵抗、例えばＲｂを選択する。これにより、上述と同様にして、再ノイズ計算／合成部３４は、新たに選択されたダンピング抵抗Ｒｂについて、新しい伝送路波形とノイズ波形とを算出し、これらの伝送路波形とノイズ波形とを合成して新しいノイズ合成波形を得る。この新しいノイズ合成波形は、例えば、図３２に符号Ｂで示すような波形であり、ディスプレイ２０上に表示される。
【０１４３】
(1-E-6) 以上の操作を繰り返し、部品ライブラリ３３に用意されているダンピング抵抗の中から、最適なものを見つけ出す。これにより、例えば抵抗Ｒｂを挿入した時の、図３２に符号Ｂで示すノイズ合成波形のように、ノイズの影響が少ない波形を得ることができる。
このように、第１実施形態の第５変形例では、最適なダンピング抵抗の候補を提示し、選択されたダンピング抵抗を挿入したときのノイズ合成波形を表示するようにしたので、ダンピング抵抗の選定に際しての設計者の負担を軽減し、作業効率をさらに向上させることができる。
【０１４４】
〔２〕第２実施形態の説明
さて、本発明の第２実施形態としてのノイズチェック装置は、図２に示した第１実施形態のものと同様に構成されているので、その構成の図示は省略する。
ただし、第２実施形態のノイズ波形合成部１６は、回路シミュレータ１５で得られた信号波形とノイズ波形との合成を行なう際、ディレイばらつきを考慮した信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズ発生タイミングばらつきを考慮したノイズ波形の最大値および最小値の時間軸方向分布をノイズの種類毎に算出し、信号波形の最大値および最小値の時間軸方向分布とノイズ波形の最大値および最小値の時間軸方向分布とを合成することにより得られた最大値および最小値の時間軸方向分布をノイズ合成波形として得る。
【０１４５】
このとき、ノイズ波形合成部１６は、回路シミュレータ１５により所定条件下で１つだけ算出された信号波形を、ディレイばらつきの範囲内でシフトさせることにより、信号波形の最大値および最小値の時間軸方向分布を算出する。同様に、ノイズ波形合成部１６は、回路シミュレータ１５により所定条件下でノイズの種類毎に１つだけ算出されたノイズ波形を、ノイズ発生タイミングばらつきの範囲内でシフトさせることにより、ノイズ波形の最大値および最小値の時間軸方向分布を算出する。
【０１４６】
また、信号波形のオーバディレイチェックを行なう場合、ノイズ波形合成部１６は、信号波形の立ち上がり時には信号波形にノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る一方、信号波形の立ち下がり時には信号波形にノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得る。逆に、信号波形のレーシングチェックを行なう場合、ノイズ波形合成部１６が、信号波形の立ち上がり時には信号波形にノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得る一方、信号波形の立ち下がり時には信号波形にノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る。
【０１４７】
なお、第２実施形態のノイズ波形合成部１６によるノイズ波形合成手法の詳細については図３３，図３７，図３９，図４０，図４２を参照しながら後述する。
一方、ノイズ波形が複数のクロックサイクルに亘って存在する場合、第２実施形態のノイズ波形合成部１６は、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出することにより、ノイズ波形の最大値および最小値をそれぞれ一つのクロックサイクルに圧縮した最大値圧縮ノイズ波形および最小値圧縮ノイズ波形を生成し、これらの圧縮ノイズ波形を、それぞれ、ノイズ波形の最大値および最小値の時間軸方向分布として用いている。このノイズ圧縮手法の詳細については、図３５，図３６および図４２を参照しながら後述する。
さらに、第２実施形態のノイズチェック部１８は、ノイズ波形合成部１６により得られたノイズ合成波形の最大値および最小値の時間軸方向分布が、いずれも、チェック対象ピンでの論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なう。そのノイズチェック手法の詳細については、図３４，図３８および図４１を参照しながら後述する。
【０１４８】
次に、上述のような本発明の第２実施形態としてのノイズチェック装置の動作について、図３３〜図４２を参照しながら説明する。
第２実施形態（第１実施形態も同様）では、複数のノード間で電圧信号を伝播する手段として、導電性を有する媒体（配線パターン）を使用する装置を想定する。そして、第２実施形態では、上述の導電性媒体間で発生するクロストークノイズや、各ノードに発生する同時スイッチングノイズや電源／グラウンドバウンスを、回路シミュレーションと数式計算とにより求めた後、これらの各種ノイズの波形合成やそのノイズによる誤動作の有無の判定を、以下のようにして行なっている。
【０１４９】
(2-1) 第２実施形態のノイズ波形合成部１６によって行なわれるノイズ波形合成の基本的な手順について、図３３（ａ）〜図３３（ｃ），図４２（ａ）および図４２（ｂ）を参照しながら説明する。
(2-1-1) 着目ネットを通じて信号を受信するノード入力（レシーバ）において、各種のノイズ波形とノード間の信号伝播波形（つまり着目ネットの信号波形）とを、回路シミュレータ１５における回路シミュレーションまたは数式計算によって、ある指定された条件のもとで計算し格納しておく。この条件には、信号を出力するノードのドライバ回路のスイッチング（立ち上がり／立ち下がり），プロセス条件，温度，装置に供給される電源電圧などが含まれる。
【０１５０】
(2-1-2) 誤動作を判定すべきレシーバにおいて真に発生しうる最大／最小ノイズ電圧の時間軸方向分布ＮＤmax ／ＮＤmin を算出する。クロストークノイズについて最大／最小ノイズ電圧の時間軸方向の分布ＮＤmax ／ＮＤmin を算出した例を図３３（ｂ）に示す。電圧分布ＮＤmax ／ＮＤmin を算出するに当たって、レシーバの受信クロックとノイズ源とが同期の関係にある場合は、ノイズ波形のレシーバ受信クロックに対するタイミングを考慮し、非同期の関係にある場合は、ノイズ波形の最大値または最小値を使用しタイミングは考慮しない。
【０１５１】
同期の関係にあるノイズ電圧の分布を算出する場合には、信号の出力ノードにおけるディレイばらつき（ノイズの発生タイミングのばらつき）を考慮する。このとき、回路シミュレーションや数式計算の回数を最小限にするため、先に算出して格納しておいたノイズ波形を、図３３（ｂ）に示すごとく、タイミングばらつきの範囲でシフトさせ、またスイッチング条件毎の波形を加算することによりレシーバにおいて真に発生しうるノイズ電圧の任意の時間における最大値ＮＤmax と最小値ＮＤmin とを算出する。
【０１５２】
なお、ディレイばらつきには、プロセスばらつきのほか、電源電圧変動や温度変動によるばらつきを含ませることができる。
一方、非同期の関係にあるノイズ電圧の分布を算出する場合には、タイミングについては一切考慮せずに、ノイズ波形の最大値または最小値を使用する。例えば、図４２（ａ）に示すようにクロックと非同期にノイズが生じている場合（０〜ｎτ；τはクロックサイクル）には、０〜ｎτの間におけるノイズピーク値Ｖｎｐｋを抽出し、図４２（ｂ）に示すように、そのノイズピーク値Ｖｎｐｋを時間軸方向に一様に分布させたものをノイズ波形（圧縮ノイズ波形）として用いる。
【０１５３】
(2-1-3) 誤動作を判定すべきレシーバにおいて発生する信号伝播波形（信号波形）の任意の時間における最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin を算出する。この電圧分布ＳＤmax ／ＳＤmin を算出する場合には、信号の出力ノードにおけるディレイばらつきを考慮する。このとき、ノイズについての時間軸方向分布ＮＤmax ／ＮＤmin を算出する場合と同様、回路シミュレーションや数式計算の回数を最小限にするため、先に算出して格納しておいたノード間の信号波形を、図３３（ａ）に示すごとく、タイミングばらつきの範囲でシフトさせることにより、信号波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin を算出する。なお、図３３（ａ）では、立ち上がり波形（ＵＰ波形）の例が図示されている。
【０１５４】
(2-1-4) 上述のごとく算出された最大／最小ノイズ電圧の時間軸方向分布ＮＤmax ／ＮＤmin と信号伝播波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin とを図３３（ｃ）に示すように合成することにより、伝送波形にノイズが重畳された場合の電圧の最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin がノイズ合成波形として算出される。
【０１５５】
(2-2) ノイズチェック部１８は、上述のごとく算出された最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin が、レシーバ入力ピンの任意の受信クロックタイミングでのセットアップ／ホールド期間における論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なっている。その期待値を満足していない場合には警告等を発生する。
【０１５６】
図３３（ａ）〜図３３（ｃ）により前述した手法で算出された時間軸方向分布Ｄmax ／Ｄmin に対してノイズチェックを行なった例について、図３４および図３８を参照して説明する。ここでは、例えば図３８に示すように、データ入力（着目ネットの入力ピンｐ１，クロック用の入力ピンｐ２）から着目フリップフロップＦＦ（ＦＦ入力ピンｐ３，クロック入力ピンｐ４）までのパスが展開できる場合（着目ネットのレシーバが例えばＬＳＩであるような場合）について説明する。
【０１５７】
このとき、クロック用の入力ピンｐ２からＦＦのクロック入力ピンｐ４までの遅延時間をＴclkin とすると、図３４に示すように、ノイズチェックで用いるクロック位相ＴphaseFF は、入力ピンｐ２までのクロック位相ＴphaseIO に遅延時間Ｔclkin を加算したもの（ＴphaseFF ＝ＴphaseIO ＋Ｔclkin ）となる。
また、入力ピンｐ１からＦＦ入力ピンｐ３までの遅延時間をＴpdinとすると、図３４に示すように、ノイズチェックの対象となる信号波形（立ち上がり波形＋クロストークノイズ波形）は、図３４に破線で示すＬＳＩ入力ピンｐ１でのノイズ合成波形を、図３４に実線で示すごとく、ＬＳＩ入力ピンｐ１からＦＦ入力ピンｐ３までの遅延時間Ｔpdinだけずらしたものとなる。
【０１５８】
そして、クロック位相前後のセットアップ期間およびホールド期間において、最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin の両方が、各クロック位相での期待値を満足しているかを判断することにより、ノイズチェックが行なわれる。
つまり、Ｌ期待のクロック位相では、セットアップ期間およびホールド期間のいずれにおいても、時間軸方向分布Ｄmax ／Ｄmin がローレベル判定閾値電圧ＶＩＬ以下である必要があり、これを満たしていない場合、スタートクロックについてはレーシングエラーが発生するものと判断される。
【０１５９】
また、Ｈ期待のクロック位相では、セットアップ期間およびホールド期間のいずれにおいても、時間軸方向分布Ｄmax ／Ｄmin がハイレベル判定閾値電圧ＶＩＨ以上である必要があり、これを満たしていない場合には、受信クロックについてはオーバディレイエラーが発生するものと判断される。
図３４に示す例では、最小値の時間方向分布Ｄmin の一部が、Ｈ期待のクロック位相（受信クロック）のセットアップ期間においてハイレベル判定閾値電圧ＶＩＨ未満となっているために、オーバディレイエラーが発生すると判断されることになる。
【０１６０】
(2-3) 各種のノイズ（クロストークノイズ，同時スイッチングノイズ等）は、ノイズが複数のクロックサイクルに亘って伝搬する場合を扱えるようにするために、ノイズ波形が収束するまでの時間だけ計算される。また、各種ノイズの重なり合うワースト条件を容易に検出できるようにするために、複数サイクルのノイズ波形を１サイクルに圧縮する。
【０１６１】
例えば図３５に示すように、着目ネットが、複数のd-ing ネット（前述したＤｉｎｇネットと同意）d-ing-1,d-ing-2,…,d-ing-j, …，d-ing-p から、複数のノイズ波形VNd1U(t-tpd)，VNd1D(t-tpd)，VNd2U(t-tpd)，VNd2D(t-tpd)，…，VNdjx(t-tpd)，…，VNdpU(t-tpd)の影響を複数のクロックサイクルに亘って受ける場合、第２実施形態のノイズ波形合成部１６は、これらのノイズ波形を下式（１４）〜（１７）により一つのクロックサイクルτに圧縮して図３６に示すような圧縮ノイズ波形を算出し、この圧縮ノイズ波形を最大／最小ノイズ電圧値の時間軸方向分布ＮＤmax ／ＮＤmin として用いている。なお、図３５中で“ｘ”は、そのノイズのスイッチング方向（ＳＷ方向）がＵＰ（立ち上がり），ＤＮ（立ち下がり）のいずれか一方であることを意味している。
【０１６２】
このとき、＋側圧縮ノイズ波形（最大値圧縮ノイズ波形）のクロック位相tphaseにおけるノイズ値VNmax(tphase) は、下式（１４）により算出される。
VNmax(tphase) ＝Σ VNdj(tphase)max …（１４）
ここで、Σは、ｊについての総和を意味し、VNdj(tphase)max ＞０である場合のみ加算を行なうものとする。また、 VNdj(tphase)maxは、下式（１５）により定義される。
【０１６３】
VNdj(tphase)max ＝ max[VNdjx(tphase+ｉτ-tpd)] …（１５）
つまり、 VNdj(tphase)maxは、ｔmin ＜tpd ＜ｔmax 、かつ、−ｍ≦ｉ≦ｎ、かつ、ｘ＝ＵＰまたはＤＮの範囲内における最大値である。
同様に、−側圧縮ノイズ波形（最小値圧縮ノイズ波形）のクロック位相tphaseにおけるノイズ値VNmin(tphase) は、下式（１６）により算出される。
【０１６４】
VNmin(tphase) ＝Σ VNdj(tphase)min …（１６）
ここで、Σは、ｊについての総和を意味し、VNdj(tphase)min ＜０である場合のみ加算を行なうものとする。また、 VNdj(tphase)minは、下式（１７）により定義される。
VNdj(tphase)min ＝ min[VNdjx(tphase+ｉτ-tpd)] …（１７）
つまり、 VNdj(tphase)minは、ｔmin ＜tpd ＜ｔmax 、かつ、−ｍ≦ｉ≦ｎ、かつ、ｘ＝ＵＰまたはＤＮの範囲内における最大値である。
【０１６５】
なお、着目したd-ing ネットが複数の出力ピン（または双方向ピン）を有する場合、これらの出力ピン（または双方向ピン）に接続された出力回路のスイッチングによって位相tphaseにおいて得られる複数のノイズ値のうちの最大値および最小値を、それぞれ、着目したd-ing ネットの位相tphaseにおける＋側圧縮ノイズ波形および−側圧縮ノイズ波形として用いる。
【０１６６】
また、前述したように、図４２（ａ）に示すようにクロックと非同期にノイズが生じている場合には、０〜ｎτの間におけるノイズピーク値Ｖｎｐｋを抽出し、図４２（ｂ）に示すように、そのノイズピーク値Ｖｎｐｋを時間軸方向に一様に分布させたものを圧縮ノイズ波形として用いる。
(2-4) 各種ノイズの合成例を図３７（ａ）〜図３７（ｇ）に示す。ここでは、例えば、▲１▼図３７（ａ）に示すようなＬＳＩのドライバ同時スイッチングノイズと、▲２▼図３７（ｂ）に示すようなＬＳＩのレシーバ同時スイッチングノイズと、▲３▼図３７（ｃ）に示すような平行配線パターンクロストークノイズ＋交差配線クロストークノイズと、▲４▼図３７（ｄ）に示すようなＶＩＡクロストークノイズ，終端抵抗同時スイッチングノイズ，コネクタクロストークノイズ，ケーブルクロストークノイズ，ＤＣノイズなどを含む一様分布のノイズとが圧縮ノイズ波形として得られたものとする。
【０１６７】
この場合、図３７（ａ）〜図３７（ｄ）に示す４種類のノイズ波形を合成し、図３７（ｅ）に示すような合成ノイズ波形を得てから、この合成ノイズ波形を図３７（ｆ）に示すような着目ネットの伝送波形（ここでは立ち上がり波形）に合成することにより、図３７（ｇ）に示すようなノイズ合成波形を得る。そして、そのノイズ合成波形に対して前述したノイズチェックを行なう。
【０１６８】
なお、合成ノイズ波形と伝送波形（信号波形）とを合成する際、立ち上がり伝送波形のオーバディレイチェックを行なう場合には、図３７（ｇ）に示すように、図３７（ｆ）に示す立ち上がり伝送波形に、図３７（ｅ）に示す合成ノイズ波形の−側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。また、立ち下がり伝送波形のオーバディレイチェックを行なう場合には、立ち下がり伝送波形に合成ノイズ波形の＋側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。一方、立ち上がり伝送波形のレーシングチェックを行なう場合には、立ち上がり伝送波形に合成ノイズ波形の＋側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。また、立ち下がり伝送波形のレーシングチェックを行なう場合には、立ち下がり伝送波形に合成ノイズ波形の−側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。
【０１６９】
(2-5) 着目ネット入力ピンの伝送波形（信号波形）の計算は、以下のような単発波形計算と繰り返し波形計算との２種類があり、配線条件に応じて設計者が計算方法およびパラメータ等を指定できるようになっている。なお、繰り返し波形計算は、配線条件と動作速度とから考えて必要と判断される場合に、設計者の指示によって行なわれる。
【０１７０】
図３９（ａ）には、単発波形計算によって得らた、５τ分の立ち上がり伝送波形（ＵＰ波形）が示されている。このとき、図３９（ｂ）に示すような圧縮ノイズ波形（１τ分）が得られている場合、図３９（ａ）に示す立ち上がり伝送波形の１サイクル幅τ毎に、図３９（ｂ）に示す圧縮ノイズ波形（ここでは−側）を合成してノイズチェックを行なう。
【０１７１】
図４０（ａ）には、繰り返し波形計算によって得らた、５τ分の伝送波形が示されている。このとき、図４０（ｂ）に示すような圧縮ノイズ波形（１τ分）が得られている場合、図４０（ａ）に示す伝送波形の１サイクル幅τ毎に、図４０（ｂ）に示す圧縮ノイズ波形を合成してノイズチェックを行なう。
(2-6) 伝送波形がスイッチングを繰り返す場合のノイズチェック（ノイズとクロックとの位相関係のチェック）について、図４１を参照して説明する。
【０１７２】
ノイズとクロックとのタイミング判定は、図３４においても前述した通り、クロック位相前後において誤動作を生じる可能性のある範囲（セットアップ期間ＴＬＭＮおよびホールド期間ＴＴＭＮ；図４１参照）に、期待値を満たさない波形が存在するか否かによって行なわれる。
セットアップ期間ＴＬＭＮおよびホールド期間ＴＴＭＮは下式（１８），（１９）によって定義される。
【０１７３】
ＴＬＭＮ＝Ｔｓ＋Ｔmargins …（１８）
ＴＴＭＮ＝Ｔｈ＋Ｔmarginh …（１９）
ここで、Ｔｓは着目入力ピンのセットアップタイム、Ｔｈは着目入力ピンのホールドタイム、Ｔmargins およびＴmarginh は、それぞれ、設計者によって指定されるセットアップ用マージンおよびホールド用マージンである。
【０１７４】
なお、図４１に示すタイミング判定では、τ，２τ，３τの時点で、伝送波形が、Ｈ期待を満たしていないため、ＮＧ判定となっている。
(2-7) 上述したノイズチェック手法を論理設計ツールと連携させ、回路図エントリ段階で、回路シミュレーションによる仮想配線のベースノイズ／ディレイ検証を行なうことにより、基板設計の最上流側で反射ノイズおよびディレイを考慮した配置条件／配線条件を決定することができる。
【０１７５】
また、上述したノイズチェック手法をパターンエディタと連携させ、実配線／実配置段階でノイズ／ディレイ検証を行なうことにより、実配線段階で反射ノイズ，クロストークノイズやディレイを確認しながら、会話形式で詳細な配置／配線条件を決定することができる。
さらに、上述したノイズチェック手法により、実配線／実配置作業を完了した回路（基板全体）上のクリティカルなネット全てを対象にして、ノイズおよびディレイの最終検証を行なうことにより、検討漏れや設計ミスによる問題を検証することができる。
【０１７６】
このように、本発明の第２実施形態によれば、ディレイばらつきを考慮した信号波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin と、ノイズ発生タイミングばらつきを考慮した最大／最小ノイズ電圧値の時間軸方向分布ＮＤmax ／ＮＤmin とを合成して得られた最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin を、ノイズ合成波形として用いることにより、２つのノイズ合成波形（最大値および最小値の時間軸方向分布）だけで、ディレイばらつきおよびノイズ発生タイミングばらつきを加味したノイズチェックが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上する。
【０１７７】
また、ノイズ波形が複数のクロックサイクルに亘って存在する場合、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出して圧縮した圧縮ノイズ波形を用いることにより、各種ノイズの重なり合う際のワースト条件を容易に検出でき、ノイズ計算精度やノイズチェック精度の向上に寄与するだけでなく、処理時間を短縮することもできる。
【０１７８】
〔３〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、本発明の実施形態では、本発明をＬＳＩやプリント基板等の電子回路の設計時に適用した場合について説明しているが、本発明は、これに限定されるものではなく、光信号を伝播する装置にも適用され、上述した実施形態と同様の作用効果を得ることができる。
【０１７９】
【発明の効果】
以上詳述したように、本発明のノイズチェック装置によれば、以下のような効果ないし利点を得ることができる。
（１）シミュレーションを行なって波形鈍り，反射ノイズ，クロストークノイズ，同期スイッチングノイズ等の各種ノイズを計算し、これらのノイズの発生タイミングを考慮しながら各ノイズを合成してノイズ合成波形を得て、そのノイズ合成波形に基づいて、上記配線を含むパスについてのノイズチェックを行なっている。従って、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上するほか、ノイズチェックに要する時間を大幅に短縮でき、しかも、ノイズ解析における設計者への負担を軽減して作業効率を大幅に向上させることができる。
【０１８０】
（２）着目配線に対する隣接配線が複数の近接部を有している場合、各近接部と前記着目配線とについてシミュレーションを行なってノイズ波形を算出し、全ての近接部について算出されたノイズ波形と信号波形とを、該ノイズ波形の発生タイミングを考慮しながら合成することにより、これらの近接部からのノイズを実際のノイズよりも過小評価することなく且つ短時間で、ノイズ合成波形に加味することができる。
【０１８１】
（３）シミュレーションモデルを分割し、並列プロセッサもしくはネットワーク上の複数の処理部を利用してシミュレーションを並列的に実行することにより、処理時間を大幅に短縮することができる。
（４）着目配線に影響を及ぼしている問題配線を表示部上で移動させた時に移動後のノイズ合成波形をリアルタイムで表示したり、ダンピング抵抗値の候補を求めて提示し、ダンピング抵抗値に対応する部品を選択して着目配線に付加したときのノイズ合成波形を表示したりすることにより、ノイズ解析を容易にすることができ、設計者の工数削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１８２】
（５）着目配線に影響を及ぼしているノイズ波形を表示部上で移動させた時に、その移動量に応じたタイミング変更量だけノイズ波形の発生タイミング（入力ディレイタイミング）を動的にリアルタイムで変化させることができるので、遅延時間ファイルの変更を行なう必要がなく、工数を大幅に削減することができる。さらに、シミュレーションを再度行なうことなく、ノイズ波形の発生タイミングを変化させた状態でのノイズ合成波形を得てリアルタイムで表示することができるので、ノイズ解析を容易にすることができ、設計者の工数を削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１８３】
（６）ディレイばらつきを考慮した信号波形の最大値および最小値の時間軸方向分布と、ノイズ発生タイミングばらつきを考慮したノイズ波形の最大値および最小値の時間軸方向分布とを合成して得られた最大値および最小値の時間軸方向分布を、ノイズ合成波形として用いることにより、２つのノイズ合成波形（最大値および最小値の時間軸方向分布）だけで、ディレイばらつきおよびノイズ発生タイミングばらつきを加味したノイズチェックが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上する。
【０１８４】
（７）シミュレーションで得られた信号波形をディレイばらつきの範囲内でシフトするとともにシミュレーションで得られた各ノイズ波形をノイズ発生タイミングばらつきの範囲内でシフトすることにより、シミュレーションや合成演算の実行回数を最小限に抑えながら、信号波形や各ノイズ波形の最大値および最小値の時間軸方向分布を算出できるので、設計者の工数を大幅に削減しながら、ノイズ計算精度やノイズチェック精度の向上に寄与する。
【０１８５】
（８）ノイズ波形が複数のクロックサイクルに亘って存在する場合、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出して圧縮した圧縮ノイズ波形を用いることにより、各種ノイズの重なり合う際のワースト条件を容易に検出でき、ノイズ計算精度やノイズチェック精度の向上に寄与するだけでなく、処理時間の短縮にも寄与する。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の第１実施形態としてのノイズチェック装置の機能構成を示すブロック図である。
【図３】（ａ）はＤｅｄネット，Ｄｉｎｇネット構成例を示す図、（ｂ）は（ａ）に示す例についてのシミュレーションモデルの配列の一例を示す図である。
【図４】第１実施形態における回路シミュレーション処理のイメージを示す図である。
【図５】着目ネットに影響を及ぼすネットが配置されたプリント基板の一例を示す図である。
【図６】（ａ），（ｂ）は図５に示すネットのモデル化の一例を説明するための図である。
【図７】図５に示すプリント基板の近接部を３つの部分Ａ，Ｂ，Ｃに分けた例を説明するための図である。
【図８】（ａ）〜（ｃ）は図５に示すネットのモデル化の他例を説明するための図である。
【図９】第１実施形態におけるノイズ合成処理のイメージを示す図である。
【図１０】（ａ），（ｂ）はいずれも第１実施形態におけるノイズ合成を説明するための図であり、（ａ）はノイズ合成対象のネットパターンを示す図、（ｂ）は第１実施形態におけるノイズ合成手順を説明するためのタイムチャートである。
【図１１】第１実施形態においてノイズ合成波形から最大遅延時間および最小遅延時間を算出する手法を説明するための図である。
【図１２】第１実施形態においてオーバディレイ／レーシングチェックの対象となる回路の一例を示す図である。
【図１３】第１実施形態におけるクロック波形のパルス周期チェックを説明するための図である。
【図１４】第１実施形態におけるクロック波形のパルス幅チェックを説明するための図である。
【図１５】第１実施形態におけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを説明するための図である。
【図１６】本発明の第１実施形態の第１変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図１７】（ａ），（ｂ）は第１実施形態の第１変形例におけるファイル分割（ノード数４）を説明するための図である。
【図１８】第１実施形態の第１変形例における回路シミュレーションを説明するための図である。
【図１９】第１実施形態の第１変形例におけるシミュレーション結果のマージ処理およびノイズ合成処理のイメージを示す図である。
【図２０】本発明の第１実施形態の第２変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２１】（ａ），（ｂ）は第１実施形態の第２変形例におけるファイル分割（ノード数２）を説明するための図である。
【図２２】第１実施形態の第２変形例における回路シミュレーションを説明するための図である。
【図２３】第１実施形態の第２変形例におけるシミュレーション結果のマージ処理およびノイズ合成処理のイメージを示す図である。
【図２４】本発明の第１実施形態の第３変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２５】（ａ１）〜（ａ３）はいずれも第１実施形態の第３変形例におけるネット移動時の表示例を示す図、（ｂ１）〜（ｂ３）はそれぞれ（ａ１）〜（ａ３）に対応したノイズ合成波形の表示例を示す図である。
【図２６】本発明の第１実施形態の第４変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２７】第１実施形態の第４変形例におけるノイズ波形の表示例を示す図である。
【図２８】第１実施形態の第４変形例におけるノイズ波形の移動時の表示例を示す図である。
【図２９】第１実施形態の第４変形例におけるノイズ波形移動時のノイズ合成波形の表示例を示す図である。
【図３０】本発明の第１実施形態の第５変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図３１】第１実施形態の第５変形例におけるダンピング抵抗の挿入を説明するための図である。
【図３２】第１実施形態の第５変形例におけるダンピング抵抗の値とノイズ合成波形の変化との例を示す図である。
【図３３】（ａ）〜（ｃ）はいずれも本発明の第２実施形態としてのノイズチェック方法における信号波形とノイズ波形との合成手順を説明するための図である。
【図３４】第２実施形態におけるクロックタイミングを考慮したノイズチェックを説明するための図である。
【図３５】第２実施形態におけるノイズ波形圧縮手法を説明するためのタイムチャートである。
【図３６】第２実施形態におけるノイズ波形圧縮手法により得られた圧縮ノイズ波形を示す図である。
【図３７】（ａ）〜（ｇ）は第２実施形態におけるノイズ合成手法を説明するためのタイムチャートである。
【図３８】データ入力から着目ＦＦまでのパスを展開できる場合についてのタイミング定義を示す図である。
【図３９】（ａ）は第２実施形態における単発波形計算時のノイズ波形合成手法を説明するための図、（ｂ）は（ａ）において適用される圧縮ノイズ波形を示す図である。
【図４０】（ａ）は第２実施形態における繰り返し波形計算時のノイズ波形合成手法を説明するための図、（ｂ）は（ａ）において適用される圧縮ノイズ波形を示す図である。
【図４１】第２実施形態におけるノイズとクロックとの位相関係のチェック手法を説明するための図である。
【図４２】（ａ），（ｂ）は第２実施形態においてノイズ発生がクロックと非同期である場合のノイズ波形の算出手法を説明するための図である。
【符号の説明】
１ 回路情報
２ 配線情報
３ モデル作成部
４ シミュレーション部
５ ノイズ波形合成部
６ ノイズチェック部
１１ 回路ネットリストデータベース
１２ 実装データベース
１３ データ抽出部
１４ 回路モデル作成部（モデル作成部）
１５ 回路シミュレータ（シミュレーション部）
１６ ノイズ波形合成部
１７ 遅延時間ファイル
１８ ノイズチェック部
１９ ノイズ合成波形解析部
２０ グラフィックディスプレイ（ＧＤ，表示部）
２２ ファイル分割部
２３ 並列プロセッサ
２４ ファイル結合部
２５ ネットワーク
２６ 共有ディスク
２７ ネットワーク上のＰＣ／ＷＳ（処理部）
２８ ネット移動量算出部
２９ タイミング変更量算出部
３０ ポインティングデバイス（マウス，選択入力部）
３１ 最適ダンピング抵抗値算出部
３２ 抵抗部品検索部
３３ 部品ライブラリ
３４ 再ノイズ計算／合成部
（目次）
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態
〔１〕第１実施形態の説明（図２〜図１５）
〔１−Ａ〕第１実施形態の第１変形例の説明（図１６〜図１９）
〔１−Ｂ〕第１実施形態の第２変形例の説明（図２０〜図２３）
〔１−Ｃ〕第１実施形態の第３変形例の説明（図２４，図２５）
〔１−Ｄ〕第１実施形態の第４変形例の説明（図２６〜図２８）
〔１−Ｅ〕第１実施形態の第５変形例の説明（図３０〜図３２）
〔２〕第２実施形態の説明（図３３〜図４２）
〔３〕その他
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、例えばＬＳＩ(Large Scale Integration),ＭＣＭ(Multi Chip Module),プリント基板（ＰＣＢ：Printed-Circuit Board)等の電子回路を設計する際に適用される技術に関し、特に、設計対象の電子回路で発生しうるノイズ（例えば、反射ノイズ，クロストークノイズ，同時スイッチングノイズ，電源ノイズ，電波放射ノイズ等）が、その設計対象の電子回路内で伝播される信号波形に与える影響をチェックするための装置に関する。
に関する。
【０００３】
【従来の技術】
現在、開発されている各種エレクトロニクスの機器（例えばＬＳＩ，ＭＣＭ，ＰＣＢなど）においては、その高性能化，高速化，小型化，高密度化が要求されて、今や機器の機能も極めて複雑化してきている。
例えば、動作速度の高速化に対しては、システムクロック（伝送クロックサイクル）を３００ＭＨｚ程度にするように要求されており、このクロックの高速化に伴って、信号エッジスピード（信号の立ち上がり／立ち下がり速度）も数百ps（ピコ秒）にするように要求されている。また、実装状態を高密度化するために、ＬＳＩのパッケージ技術として、スルーホール実装型のＤＩＰ（Dual In-line Package）から表面実装型のＳＯＰ（Small Outline Package)が採用され、さらに、近年、ＢＧＡ（Ball Grid Array)が採用されている。
【０００４】
このような状況下においては、高速化に伴い配線ディレイの問題が顕在化してくるため、配線ディレイに配慮しながらＬＳＩ，ＭＣＭ，ＰＣＢなどの電子回路を設計しなければならない。
また、一般的な電子機器に多く採用されているＣＭＯＳタイプのＬＳＩは、低消費電力であるという特徴がある反面、ＣＭＯＳタイプのＬＳＩでは、ゲート切換によって素子内を流れる動作電流が大きく変動するために電源ノイズが発生したり、振幅電圧の減少によりノイズマージンが低下したりするなどの問題が生じている。
【０００５】
さらに、前述のような装置の高速化や微細化／高密度化に伴い、クロストークノイズとインピーダンス不整合や大容量負荷による反射ノイズとが複合して発生するために、ノイズによるディレイ問題が生じるだけでなく、回路内で誤動作が発生するおそれもある。
ここで、ある配線は、隣接配線を伝播する信号のスイッチング動作による電気的干渉を受けることになるが、この電気的干渉により、その配線を伝播する信号にのるノイズがクロストークノイズである。このようなクロストークノイズは、配線間隔の微小化と信号エッジスピードの高速化とに伴って無視できない大きさになってきている。
【０００６】
また、バスラインでは複数本の信号線が密に配線されることになるが、これらの信号線を伝播する信号を同時にスイッチングすることによっても大きなノイズが発生する。このノイズのことを同時スイッチングノイズと呼ぶ。
上述した各種ノイズ（反射ノイズ，クロストークノイズ，同時スイッチングノイズ，電源／グラウンドバウンス）の発生により、回路内を伝播する信号波形の品質（signal integrity）が非常に劣化するため、信号伝播に際してディレイや誤動作の問題が顕在化してきている。さらに、動作速度の高速化に加えて上述した各種ノイズが伝播信号にのることが、外部への電磁誘導ノイズ（電波放射ノイズ）の増加の要因になっているため、ＥＭＩ（electromagnetic interference）を配慮し、回路内で生じる各種ノイズが伝播信号に影響する度合いをできる限り抑えるように回路設計を行なうことも望まれている。
【０００７】
そこで、従来、ドキュメントベースの配線規約を設定して設計者にその配線規約を遵守させたり、計算式ベースの配線規約チェックツールをＣＡＤツールとしてそなえて回路設計時に配線規約が守られているか否かを自動的にチェックしたりすることが行なわれている。
ドキュメントベースの配線規約では、上述した各種ノイズの発生を抑制しうる配線設計上の規約が文書により予め記述され、回路設計者は、その文書を参照して規約を遵守しながら回路設計を行なう。例えば、クロストークノイズの発生を抑制しうる配線間隔／平行配線長や、反射ノイズの影響を抑制しうる配線長／分岐長などが規約として設定されている。
【０００８】
計算式ベースの配線規約チェックツールでは、前述したドキュメントベースの配線規約が文書ではなく計算式で予め記述され、論理設計時や実装設計時に得られる配線に関する各種諸元を上記計算式に代入することにより、総配線長，分岐長，平行配線長，最大負荷数が、各種ノイズの発生を抑制しうるように設定されているか否かを自動的にチェックしている。
【０００９】
また、実際に設計を行ない各種ノイズによる問題が発生した場合にその各種ノイズによる問題を個々に解決する手段も従来より提示されており、これらの手段を用いて、クロストークノイズや反射ノイズを個々に解析し、各ノイズについてのマージンチェックや、ディレイ／レーシング解析等を行なうことが知られている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述のようなドキュメントベースの配線規約や計算式ベースの配線規約チェックツールを用いた場合、設計対象回路の動作速度が遅ければその配線規約を遵守することは可能であるが、その動作速度を高速化すると、一律、配線規約（計算式）を満足するように配線設計を行なうことは困難になってくる。配線規約は、各種ノイズが複合的に発生する様々な状況を考慮し、その規約を守れば確実に各種ノイズの発生を抑制できるように設定されているので、極めて厳しい設定となっている。このため、従来用いられている配線規約は、動作速度を高速化した場合、過剰な規約となっており、その規約を満たすように配線設計を行なうことができず、実用性のないものになっている。このように規約を満たすように配線設計をできない場合、設計者は、規約を無視して設計を行ない、実際にノイズによる問題が生じた時に、そのノイズに対処することになる。
【００１１】
一方、前述したように、ノイズによる問題を個々に解決する手段も従来より提示されてはいるが、ノイズの発生タイミングやネットにおける遅延を考慮しながら各種ノイズを統合的に解析して実際に電子回路を作成する前にノイズのチェックを行なうといった技術が存在しない。従って、従来、実際に設計対象の回路を作成してから、設計者の手作業と回路の試験とによってノイズに起因する問題等をチェックしなければならず、ノイズチェックに多大な時間を要するとともにノイズ解析を行なう設計者への負担が非常に大きい。
【００１２】
また、従来、ノイズの発生タイミングやネットにおける遅延を考慮したノイズ解析を行なっていないので、ノイズの影響を過大に評価する傾向があった。しかし、前述したように、近年、機器の機能は複雑化かつ高速化し、これに伴い回路の設計条件も一層厳しくなっており、ノイズの発生タイミングやネットにおける遅延を考慮して各ノイズを統合的に解析し、実際の波形に近い波形によりノイズのマージンチェックやディレイ／レーシング解析等を行なうことが要望されるようになってきている。
【００１３】
さらに、近年、装置開発サイクルが短縮化され、例えばパーソナルコンピュータでは、その開発サイクルは年単位から月単位になってきており、これに伴ってノイズチェックに要する時間の短縮化も要望されている。
本発明は、このような状況に鑑み創案されたもので、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することを可能とし、ノイズ計算精度の向上とともにノイズチェック精度の向上をはかるほか、ノイズチェックに要する時間の大幅な短縮と、ノイズ解析における設計者の工数削減による作業効率の向上とを実現した、ノイズチェック装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
図１は本発明の原理ブロック図であり、この図１に示すように、本発明のノイズチェック装置は、回路設計に際し、設計対象回路上の着目配線を伝播する信号波形に影響を与えるノイズをチェックするための装置であって、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６のほか、設計対象回路における遅延時間に関する情報を予め格納する遅延時間ファイル ( 図示省略 ) をそなえて構成されている。
【００２７】
ここで、モデル作成部３は、前記着目配線に係る回路部分のシミュレーションモデルを回路情報１および配線情報２に基づいて作成するものである。
シミュレーション部４は、モデル作成部３により作成されたシミュレーションモデルを用いてシミュレーションを行なうことにより、前記着目配線を伝播する信号波形を算出するとともに、その着目配線において信号波形にのるノイズ波形をノイズの種類毎に算出するものである。
【００２８】
ノイズ波形合成部５は、シミュレーション部４により算出されたノイズ波形の遅延時間を上記遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、シミュレーション部４により算出された信号波形と合成することにより、ノイズののった信号波形であるノイズ合成波形を得るものである。
ノイズチェック部６は、ノイズ波形合成部５により得られたノイズ合成波形に基づいてノイズチェックを行なうものである。
【００２９】
このとき、前記着目配線に対する隣接配線が、折り返すことにより前記着目配線に対して電気的に干渉しうる近接部を複数有している場合、モデル作成部３が、隣接配線の近接部毎に、その近接部と前記着目配線とについてシミュレーションモデルを作成し、シミュレーション部４が、シミュレーションモデルを用いてノイズ波形を算出し、ノイズ波形合成部５が、全ての近接部について算出されたノイズ波形の遅延時間を該遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、該シミュレーション部により算出された該信号波形と合成する。
【００３０】
ノイズチェック部６が、ノイズ合成波形から着目配線の最大遅延時間および最小遅延時間を抽出し、これらの最大遅延時間および最小遅延時間を用いて前記着目配線におけるオーバディレイ／レーシングチェックを行なってもよい。
また、前記着目配線を伝播する信号波形がクロック波形である場合、ノイズチェック部６が、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点からノイズ合成波形についてのパルス周期を算出し、パルス周期に基づき前記着目配線におけるクロック波形のパルス周期チェックを行なってもよいし、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点からノイズ合成波形の立ち上がり幅および立ち下がり幅を算出し、これらの立ち上がり幅および立ち下がり幅に基づき前記着目配線におけるクロック波形のパルス幅チェックを行なってもよいし、ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点から、ノイズ合成波形が立ち上がりに要する時間およびノイズ合成波形が立ち下がりに要する時間を算出し、これらの時間に基づき前記着目配線におけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを行なってもよい。
【００３１】
上述したシミュレーション部４を、シミュレーションモデルを複数のファイルに分割するファイル分割部と、このファイル分割部により分割された複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を有する並列プロセッサと、複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とから構成してもよい。
【００３２】
同様に、上述したシミュレーション部４を、シミュレーションモデルを複数のファイルに分割するファイル分割部と、このファイル分割部により分割された複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を接続するネットワークと、複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とから構成してもよい。
【００３３】
さらに、ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、このノイズ合成波形解析部により前記着目配線に悪影響を与える問題配線が判明した場合に前記着目配線および問題配線を含む配線パターンを表示する表示部と、この表示部に表示された問題配線を表示部上で移動させるためのポインティングデバイスと、このポインティングデバイスによる移動量に応じた問題配線の実移動量を算出する移動量算出部とをそなえ、問題配線を実移動量だけ移動させた状態で、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６を再度動作させ、問題配線の移動後のノイズ合成波形を表示部に表示させるように構成してもよい。
【００３４】
同様に、ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、このノイズ合成波形解析部により前記着目配線に悪影響を与えるノイズ波形が判明した場合にノイズ波形を表示する表示部と、この表示部に表示されたノイズ波形を表示部上で移動させるためのポインティングデバイスと、このポインティングデバイスによる移動量に応じたノイズ波形のタイミング変更量を算出しそのタイミング変更量だけノイズ波形の発生タイミングを動的に変化させるタイミング変更量算出部とをそなえてもよく、このとき、ノイズ波形の発生タイミングを変化させた状態で、ノイズ波形合成部５およびノイズチェック部６を再度動作させ、ノイズ波形のタイミング変更後の前記ノイズ合成波形を該表示部に表示させてもよい。
【００３５】
前記ノイズ合成波形にリンギングがのっている場合に前記着目配線に付加することによりリンギングを解消することの可能なダンピング抵抗値を算出するダンピング抵抗値算出部と、このダンピング抵抗値算出部により算出されたダンピング抵抗値に対応する候補部品データを検索する部品検索部と、この部品検索部により検索された候補部品データを表示する表示部と、この表示部に表示された候補部品データの中から部品を選択する選択入力部とをそなえ、この選択入力部により選択された部品を前記着目配線に付加した状態で、モデル作成部３，シミュレーション部４，ノイズ波形合成部５およびノイズチェック部６を再度動作させ、部品の付加後のノイズ合成波形を表示部に表示させるように構成してもよい。
【００３６】
ノイズ波形合成部５が、ディレイばらつきの範囲で前記信号波形をシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズ発生タイミングばらつきの範囲で前記ノイズ波形をシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布をノイズの種類毎に算出し、前記信号波形の最大値および最小値の時間軸方向分布と前記ノイズ波形の最大値および最小値の時間軸方向分布とを合成することにより得られた最大値および最小値の時間軸方向分布を前記ノイズ合成波形として得てもよい。
【００３７】
この場合、ノイズチェック部６が、前記ノイズ合成波形の最大値および最小値の時間軸方向分布が、いずれも、チェック対象ピンでの論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なう。
また、シミュレーション部４が、前記信号波形を所定条件下で１つだけ算出するとともに、ノイズの種類毎の前記ノイズ波形を前記所定条件下で１つだけ算出し、ノイズ波形合成部５が、１つだけ算出された前記信号波形を前記ディレイばらつきの範囲内でシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズの種類毎に、１つだけ算出された前記ノイズ波形を前記ノイズ発生タイミングばらつきの範囲内でシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布を算出してもよい。
【００３８】
前記ノイズ波形が複数のクロックサイクルに亘って存在する場合、ノイズ波形合成部５が、各クロックサイクルの同一位相における前記ノイズ波形の最大値および最小値をそれぞれ抽出することにより、前記ノイズ波形の最大値および最小値をそれぞれ一つのクロックサイクルに圧縮した最大値圧縮ノイズ波形および最小値圧縮ノイズ波形を生成し、これらの圧縮ノイズ波形を、それぞれ、前記ノイズ波形の最大値および最小値の時間軸方向分布として用いてもよい。
【００３９】
さらに、ノイズチェック部６により前記信号波形のオーバディレイチェックを行なう場合、ノイズ波形合成部５が、前記信号波形の立ち上がり時には信号波形に前記ノイズ波形の最小値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には信号波形に前記ノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得てもよい。
【００４０】
同様に、ノイズチェック部６により前記信号波形のレーシングチェックを行なう場合、ノイズ波形合成部５が、前記信号波形の立ち上がり時には信号波形に前記ノイズ波形の最大値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には信号波形に前記ノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る。
【００４１】
上述した本発明のノイズチェック装置では、着目配線について回路シミュレーションモデルを作成して回路シミュレーションが行なわれ、伝送路の波形鈍り，反射ノイズ，クロストークノイズ，同期ＳＷ（スイッチング）ノイズ等の各種ノイズが計算され、これらのノイズの発生タイミングを考慮しながら各ノイズを合成してノイズ合成波形が得られる。
【００４２】
そして、そのノイズ合成波形に基づいて、上記配線を含むパスについてのノイズチェック（ノイズマージンチェック，オーバディレイ／レーシングチェック，クロック信号チェック等）が行なわれる。従って、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック・解析することが可能になる。
【００４３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
〔１〕第１実施形態の説明
図２は本発明の第１実施形態としてのノイズチェック装置の機能構成を示すブロック図であり、この図２に示すように、第１実施形態のノイズチェック装置は、回路設計に際し、設計対象回路上の着目配線（以下、着目ネットという）を伝播する信号波形に影響を与えるノイズをチェックするための装置であって、回路ネットリストデータベース１１，実装データベース１２，データ抽出部１３，回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８，ノイズ合成波形解析部１９およびディスプレイ２０を有して構成されている。
【００４４】
ここで、回路ネットリストデータベース１１は、設計対象回路についての回路情報（ネットリスト）を予め格納するものであり、実装データベース１２は、設計対象回路についての配線情報を予め格納するものである。
データ抽出部１３は、回路ネットリストデータベース１１および実装データベース１２から必要な回路情報や配線情報（着目ネットやこの着目ネットに近接するネットなどについての情報）を抽出し、回路モデル作成部１４へ出力するものである。
【００４５】
回路モデル作成部（モデル作成部）１４は、データ抽出部１３により回路ネットリストデータベース１１および実装データベース１２から抽出された回路情報や配線情報に基づいて、着目ネットに係る回路部分のシミュレーションモデルを作成するものである。
回路シミュレータ（シミュレーション部）１５は、回路モデル作成部１４により作成されたシミュレーションモデルを用いてシミュレーションを行なうことにより、着目ネットを伝播する信号波形を算出するとともに、その着目ネットにおいて信号波形にのるノイズ波形をノイズの種類毎に算出するものである。なお、本実施形態では、回路シミュレータ１５は、着目ネットを伝播する信号波形（伝送路波形）を波形鈍り，反射ノイズを含んだ形で算出するとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を算出している。
【００４６】
ノイズ波形合成部１６は、遅延時間ファイル１７に格納された遅延時間を参照して各ノイズ波形が着目ポイントまでに到達する時間（つまり着目ポイントで各ノイズ波形が発生するタイミング）を考慮しながら、回路シミュレータ１５により算出された信号波形とノイズ波形とを合成することにより、ノイズののった信号波形であるノイズ合成波形を得るものである。
【００４７】
遅延時間ファイル１７は、設計対象回路における遅延時間に関する情報を予め格納するもので、例えば、着目ネットとなるあらゆるネットの始点から終点までの遅延時間や、ドライバからネットの始点までの遅延時間や、ネットの終点からレシーバまでの遅延時間などを格納するものである。
ノイズチェック部１８は、ノイズ波形合成部１６により得られたノイズ合成波形に基づいて、例えば図１１〜図１５を参照しながら後述する手法で、オーバディレイ／レーシングチェック，クロック波形のパルス周期チェック，クロック波形のパルス幅チェック，クロック波形の立ち上がり時間／立ち下がり時間のチェックなどのノイズチェックを行なうものである。
【００４８】
ノイズ合成波形解析部１９は、ノイズ波形合成部１６により得られたノイズ合成波形について、ノイズマージン解析，オーバディレイ／レーシング解析等のノイズ解析を行ない、その解析結果を解析リストとして出力するほか、そのノイズ解析結果やノイズチェック部１８によるチェック結果を、ディスプレイ〔表示部，ＧＤ(Graphic Display）〕２０に表示させる機能も有している。
【００４９】
上述のごとく構成された第１実施形態のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
(1-1) データ抽出部１３により回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、これらの情報に基づいて回路モデル作成部１４により回路シミュレーションモデルを作成する。
【００５０】
本実施形態の回路シミュレーションモデルには、以下の内容が含まれる。
例えば、対象となるネットが、図３（ａ）に示すように、Ｄｅｄネット〔ノイズの影響を受けるネット（着目ネット）：ネットＡ〕とＤｉｎｇネット（ノイズをＤｅｄネットに与えるネット：ネットＢ，ネットＣ）とから構成される場合、回路シミュレーションモデルは、図３（ｂ）に示すように、４つのシミュレーションモデルからなる。即ち、Ｄｅｄネットについては、ＵＰ波形（立ち上がり波形），ＤＯＷＮ波形（立ち下がり波形）の２種類のシミュレーションモデル（ネットＡのＵＰ，ネットＡのＤＮ）があり、Ｄｉｎｇネットについては、ネットＢ，ネットＣの２つのシミュレーションモデルがある。
【００５１】
なお、Ｄｉｎｇネットの数は、通常は１０〜１００程度であるが、それ以上の場合もある。
ここで、ＤｅｄネットやＤｉｎｇネットの“Ｄ”は“disturb"の頭文字で、“Ｄｅｄネット”は妨害されるネット（disturbed net)、“Ｄｉｎｇネット”は妨害するネット（disturbing net）である。また、“立ち下がり”を意味する“ＤＯＷＮ”については、以下、“ＤＮ”と略記する場合がある。
【００５２】
(1-2）回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
即ち、図４に示すように、上記４つのシミュレーションモデル（ファイル名：spc000.sp)について、回路シミュレータ１５として機能するパソコン（ＰＣ）もしくはワークステーション（ＷＳ）により回路シミュレーションを行ない、ネットＡのＵＰ，ネットＡのＤＮ，ネットＢ，ネットＣのノイズ解析結果（ファイル名：spc000.outlist）を得る。
【００５３】
なお、回路シミュレータ１５は実際にはプログラム（ソフトウェア）であり、そのプログラムをパーソナルコンピュータ（以下、ＰＣと略記）もしくはワークステーション（以下、ＷＳと略記）上で起動・実行することにより、ＰＣもしくはＷＳが回路シミュレータ１５として機能するようになっている。
ここで、図５に示すように、プリント基板上において、ネット（着目ネット）▲１▼に対し平行に、このネット▲１▼に対してノイズの影響を及ぼすネット（ノイズネット）▲２▼が配線されて、区間Ｐ１−Ｐ２が最も接近した部分となっており、この区間Ｐ１−Ｐ２において、ノイズネット（隣接配線）Ｂが、複数回（ここでは２回）折り返すことにより着目ネットＡに対して電気的に干渉しうる近接部を複数（ここでは３つ）有している場合、回路のモデル化およびノイズシミュレーションを次のように行なうことができる。なお、図５において、ｄ１，ｄ２はそれぞれ着目ネット，ノイズネットのドライバ、ｒ１，ｒ２はそれぞれ着目ネット，ノイズネットのレシーバである。
【００５４】
ネット▲１▼とネット▲２▼が最も近接した区間Ｐ１−Ｐ２に着目し、この区間Ｐ１−Ｐ２のみをノイズシミュレーションできるモデルを作成し、シミュレーションを行なう。
即ち、図６（ａ）に示すような回路を、図６（ｂ）に示すように、ネット▲１▼とネット▲２▼とが離れている部分（相互に電気的に干渉しない部分）と、ネット▲１▼とネット▲２▼とが接近している部分（相互に電気的に干渉しうる部分）とに分け、最も接近している部分のうち、２本のラインが並行する部分を１つにまとめた“Ｌｉｎｅ０２”としてモデル化するとともに、最も接近している部分のうち、４本のラインが並行する部分を１つにまとめた“Ｌｉｎｅ０４”としてモデル化する。また、ネット▲１▼とネット▲２▼とが離れている部分については、１本のライン“Ｌｉｎｅ０１”としてモデル化する。このようにして、回路モデル作成部１４により、複数のノイズの影響を見ることができるモデルを作成し、回路シミュレータ１５で回路シミュレーションを行なう。
【００５５】
しかし、図６（ｂ）に示すごとくモデル化してノイズのシミュレーションを行なった場合、４本のラインを１つにまとめた部分“Ｌｉｎｅ０４”では、着目ネット▲１▼に対して影響を及ぼすラインは最も近接する１本だけとして、シミュレーションが行なわれることになる。このため、モデル“Ｌｉｎｅ０４”によりシミュレーションを行なって得られたノイズは、着目ネット▲１▼において実際に生じるノイズよりも小さくなり、ノイズの影響を過小評価するおそれがある。また、複数タイプのモデル（Ｌｉｎｅ０１，Ｌｉｎｅ０２，Ｌｉｎｅ０４）を用意する方法では、どれだけモデルを用意するか予想することが難しく、またシミュレーション時間も１回当たりの処理時間が多くかかる場合が多い。
【００５６】
そこで、本実施形態では、最も近接する部分をまずモデル化してシミュレーションを行ない、次に、２番目に近接する部分をモデル化、３番目，４番目と近接する部分の数分（並行するラインの本数）だけシミュレーションを行ない、全てのノイズ量を合成し評価する方法を用いることにする。
即ち、図７に示すように、ノイズネット(2)が複数回（ここでは２回）折り返すことにより着目ネット(1)に対して電気的に干渉しうる３つの近接部がノイズネット(2)に存在する場合、区間Ｐ１−Ｐ２を近接部Ａ，Ｂ，Ｃに分ける。そして、まず、図８（ａ）に示すように、回路モデル作成部１４により近接部Ａの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行ない、ついで、図８（ｂ）に示すように、回路モデル作成部１４により近接部Ｂの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行なう。さらに、図８（ｃ）に示すように、回路モデル作成部１４により近接部Ｃの部分のみを平行モデル（Ｌｉｎｅ０２）としてモデル化して回路シミュレータ１５でシミュレーションを行なう。上記のようにして近接部毎に求めた全てのノイズ量を、ノイズ波形合成部１６で後述のごとく合成し、その合成結果（ノイズ合成波形）を用いてノイズチェック部１８やノイズ合成波形解析部１９でノイズ評価を行なう。
【００５７】
図６（ｂ）に示したモデル化手法では、最も近接する部分（近接部Ａ）のみがモデル化の対象となり、他の部分（近接部Ｂ，Ｃ）のノイズ量が加味されないため、ノイズ評価が過小評価になる可能性があるが、図８（ａ）〜図８（ｃ）に示したモデル化手法を用いることにより、実際のノイズよりも過小評価になることはなくなる。
【００５８】
また、図６（ｂ）に示すように複数の平行モデル（Ｌｉｎｅ０２，Ｌｉｎｅ０４）を用意する場合、シミュレーション時間が多大になるが、図８（ａ）〜図８（ｃ）に示したモデル化手法を用いた場合、１回のシミュレーション時間が短くなるため、全体としてノイズ解析時間／ノイズチェック時間を短縮することができる。
【００５９】
(1-3）回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により合成する。その際、ノイズ波形合成部１６は、遅延時間ファイル１７を参照し、各ノイズの到達遅延時間を考慮して各ノイズ波形を合成する。即ち、図９に示すように、回路シミュレータ１５により得られたシミュレーション結果（ファイル名：spc000.outlist）から、ノイズ合成波形を得る。
【００６０】
以下、図１０（ａ）に示すネットを例とし、図１０（ｂ）▲１▼〜▲４▼を参照しながらノイズ波形合成部１６によるノイズ合成処理について説明する。
図１０（ａ）において、ネットＡはノイズの影響を受けるネット（Ｄｅｄネット：着目ネット）、ネットＢはノイズをネットＡに与えるネット（Ｄｉｎｇネット）であり、ネットＡの一端はドライバＤＲに接続され、他端はレシーバＲＶに接続されている。また、上記ネットＡに平行して配置された部分をもつネットＢの一端は、フリップフロップＦＦを含む回路素子Ｌに接続されている。
【００６１】
ここで、ドライバＤＲからレシーバＲＶまでの遅延時間をｄ１、回路素子ＬのフリップフロップＦＦからＡ点（ネットＢの始点）までの遅延時間をｄ２、Ａ点からネットＢ，ネットＡを介してレシーバＲＶの入力端（ネットＡの終点）に達するまでの遅延時間をｄ３とする。なお、これらの遅延時間ｄ１〜ｄ３は、前述した通り、遅延時間ファイル１７に予め格納されている。
【００６２】
上述したネットＡについて波形鈍り，反射ノイズ等を考慮した回路シミュレーションにより、ドライバＤＲの出力が立ち上がった場合のレシーバＲＶの入力端のＵＰ波形（立ち上がり波形）として、図１０（ｂ）▲１▼に示す伝送路波形（信号波形）が得られたものとする。なお、図１０（ｂ）の時点０は、ドライバＤＲの出力がオンになった時点である。
【００６３】
また、ネットＢからネットＡへのクロストークノイズとして、図１０（ｂ）▲２▼に示すノイズ波形ａが得られたとする。さらに、ドライバＤＲにおける同時スイッチングノイズ（図中では同時ＳＷノイズと表記する）として図１０（ｂ）▲３▼に示すノイズ波形ｂが得られたとする。ここで、同時スイッチングノイズとは、複数のスイッチが同時にオン状態となるに伴う電源側もしくは接地側の変動により生じるノイズである。なお、図１０（ｂ）▲３▼のノイズ波形ｂにおいて、上側に凸な波形は電源側変動によるノイズ波形を示し、下側に凸な波形は接地側の変動によるノイズ波形を示している。
【００６４】
ノイズ波形合成部１６は、着目ネットＡの伝送路波形（信号波形）と、ノイズ波形とが与えられると、まず、遅延時間ファイル１７から、ネットＢのＡ点からネットＡのレシーバＲＶの入力端までの遅延時間ｄ３を読み出し、時点０を基準としてクロストークノイズ波形を図１０（ｂ）▲２▼に示すように時間ｄ３だけずらしてから、回路素子ＬのフリップフロップＦＦからＡ点までの遅延時間ｄ２を読み出し、クロストークノイズ波形を図１０（ｂ）▲２▼に示すようにさらに時間ｄ２だけずらす。従って、ノイズ発生タイミングを考慮したクロストークノイズ波形は、図１０（ｂ）▲２▼に実線で示す位置となる。
【００６５】
次に、ノイズ波形合成部１６は、遅延時間ファイル１７から、ドライバＤＲからレシーバＲＶまでの遅延時間ｄ１を読み出し、同時スイッチングノイズ波形を図１０（ｂ）▲３▼に示すように時間ｄ１だけずらす。
上記のようにして遅延時間を考慮したクロストークノイズ，同時スイッチングノイズが求まると、ノイズ波形合成部１６は、そのノイズ波形と図１０（ｂ）▲１▼に示す伝送路波形（信号波形）とを合成し、図１０（ｂ）▲４▼に示すノイズ合成波形を得る。
【００６６】
(1-4）ノイズチェック部１８により、上述のようにしてノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
(1-4-1) 例えば、図１１に示すようなノイズ合成波形が算出された場合、このノイズ合成波形から、着目ネットの最大遅延時間Ｔｄmax および最小遅延時間Ｔｄmin を取り出す。ここで、Ｖthは所定のスレッショルド電圧であり、図１１に示すように、入力波形がスレッショルド電圧Ｖthに到達した時点からノイズ合成波形がスレッショルド電圧Ｖthを最初に超えた時点までの時間を最小遅延時間Ｔｄmin として算出するとともに、入力波形がスレッショルド電圧Ｖthに到達した時点からノイズ合成波形が２回目にスレッショルド電圧Ｖthを超えた時点までの時間を最大遅延時間Ｔｄmax として算出する。
【００６７】
そして、ノイズチェック部１８は、上述のように算出される着目ネットの最大遅延時間Ｔｄmax および最小遅延時間Ｔｄmin を用いて、着目ネットにおけるオーバディレイ／レーシングチェックを行なう。例えば図１２に示す回路について、着目ネット（始点ｘと終点ｙとの間の配線）のドライバであるＬＳＩ１側において、着目ネットの始点ｘに接続される全フリップフロップからその始点ｘまでの最大の積算遅延時間ＴLSI1max と最小の積算遅延時間ＴLSI1min とを計算し、先に取り出した最大遅延時間Ｔｄmax を最大積算遅延時間ＴLSI1max に加算する一方、最小遅延時間Ｔｄmin を最小積算遅延時間ＴLSI1min に加算する。
【００６８】
また、ＬＳＩ２側において、着目ネットの終点ｙから信号が到達する全てのフリップフロップまでの最大の積算遅延時間ＴLSI2max と最小の積算遅延時間ＴLSI2min とを計算し、ＴLSI2max をＴLSI1max ＋Ｔｄmax にさらに加算するとともに、ＴLSI2min をＴLSI1min ＋Ｔｄmin にさらに加算する。
例えば、図１２においては、フリップフロップＦＦａ（ＦＦｂ）から着目ネットの始点ｘまでの最大積算遅延時間ＴLSI1max と最小積算遅延時間ＴLSI1min とを計算し、着目ネットの遅延時間Ｔｄmax ，Ｔｄmin をそれぞれ加算し、さらに、終点ｙから信号が到達するフリップフロップＦＦｃ（ＦＦｄ）までの最大積算遅延時間ＴLSI2max と最小積算遅延時間ＴLSI2min とをそれぞれ計算して加算する。
【００６９】
そして、ノイズチェック部１８においては、各到達フリップフロップにおいて求められた最大積算遅延時間（ＴLSI1max ＋Ｔｄmax ＋ＴLSI2max ）が次式（１）を満たすか否かによって、オーバディレイチェックが行なわれる。また、各到達フリップフロップにおいて求められた最小積算遅延時間（ＴLSI1min ＋Ｔｄmin ＋ＴLSI2min ）が次式（２）を満たすか否かによってによって、レーシングチェックが行なわれる。
【００７０】
ＴLSI1max ＋Ｔｄmax ＋ＴLSI2max ≦τ …（１）
ＴLSI1min ＋Ｔｄmin ＋ＴLSI2min ＞０ …（２）
一方、クロック信号については、前述と同様にして、回路シミュレータ１５により、クロック信号（クロック波形）が伝播するネットにおける伝送路の波形鈍りや反射ノイズ，クロストークノイズ等を計算し、ノイズ波形合成部１６でノイズ合成波形を合成してから、後述するごとく、ノイズチェック部１８が、ノイズ合成波形からチェックに必要な各値を抽出し、その値を以下の式に代入してチェックを行なっている。
【００７１】
(1-4-2) クロック波形のパルス周期チェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１３に示すような周期ＬＬ，ＬＨ，ＨＬ，ＨＨを抽出している。即ち、ノイズ合成波形と、信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、４種類のパルス周期ＬＬ，ＬＨ，ＨＬ，ＨＨを抽出している。
【００７２】
ここで、周期ＬＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＬに達する時点までの時間間隔である。同様に、周期ＬＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、周期ＨＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、周期ＨＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、ノイズ合成波形が次に立ち上がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７３】
そして、ノイズチェック部１８は、これらの周期ＬＬ，ＬＨ，ＨＬ，ＨＨを用い、次式（３）によって着目ネットにおけるクロック波形のパルス周期チェックを行なう。
｜周期max −周期min ｜≦許容値 …（３）
ただし、周期max ：周期ＬＬ，ＬＨ，ＨＬ，ＨＨの中で最大の値
周期min ：周期ＬＬ，ＬＨ，ＨＬ，ＨＨの中で最小の値
(1-4-3) クロック波形のパルス幅チェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１４に示すような値（時間間隔）ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨ，ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを抽出している。即ち、ノイズ合成波形と信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、４種類の立ち上がり幅（波形がハイレベルになっている時間間隔）ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨと、４種類の立ち下がり幅（波形がローレベルになっている時間間隔）ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを抽出している。
【００７４】
ここで、値ＴｈｗＬＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｈｗＬＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＨに達する時点までの時間間隔であり、値ＴｈｗＨＬは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｈｗＨＨは、ノイズ合成波形が立ち上がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち下がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７５】
同様に、値ＴｌｗＬＬは、ノイズ合成波形が立ち下がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｌｗＬＨは、ノイズ合成波形が立ち下がり電圧値ＶＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、値ＴｌｗＨＬは、ノイズ合成波形が立ち下がり電圧値ＨＩＬに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＬに達する時点までの時間間隔であり、値ＴｌｗＨＨは、ノイズ合成波形が立ち下がり電圧値ＶＩＨに達した時点から、その後ノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔である。
【００７６】
そして、ノイズチェック部１８は、これらの値ＴｈｗＬＬ，ＴｈｗＬＨ，ＴｈｗＨＬ，ＴｈｗＨＨ，ＴｌｗＬＬ，ＴｌｗＬＨ，ＴｌｗＨＬ，ＴｌｗＨＨを用い、次式（４）〜（１１）によって着目ネットにおけるクロック波形のパルス周期チェックを行なう。
ＴｈｗＬＬ≧許容値１ …（４）
ＴｈｗＬＨ≧許容値２ …（５）
ＴｈｗＨＬ≧許容値３ …（６）
ＴｈｗＨＨ≧許容値４ …（７）
ＴｌｗＬＬ≧許容値５ …（８）
ＴｌｗＬＬ≧許容値６ …（９）
ＴｌｗＬＬ≧許容値７ …（１０）
ＴｌｗＬＬ≧許容値８ …（１１）
(1-4-4) クロック波形の立ち上がり時間／立ち下がり時間のチェックに際して、ノイズチェック部１８は、ノイズ合成波形から図１５に示すような値Ｔｒ，Ｔｆを抽出している。即ち、ノイズ合成波形と、信号波形のハイレベル判定閾値（電圧値）ＶＩＨ／ローレベル判定閾値（電圧値）ＶＩＬとの交点から、チェック対象のノイズ合成波形について、ノイズ合成波形が立ち上がりに要する時間Ｔｒおよびノイズ合成波形が立ち下がりに要する時間Ｔｆを抽出している。
【００７７】
ここで、時間Ｔｒは、ノイズ合成波形が立ち上がり電圧値ＶＩＬに達した時点から、さらにノイズ合成波形が立ち上がって電圧値ＶＩＨに達する時点までの時間間隔であり、時間Ｔｆは、ノイズ合成波形が立ち下がり電圧値ＶＩＨに達した時点から、さらにノイズ合成波形が立ち下がって電圧値ＶＩＬに達する時点までの時間間隔である。
【００７８】
そして、ノイズチェック部１８は、これらの値Ｔｒ，Ｔｆを用い、次式（１２），（１３）によって着目ネットにおけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを行なう
Ｔｒ≦許容値９ …（１２）
Ｔｆ≦許容値１０ …（１３）
(1-5）一方、本実施形態のノイズチェック装置では、ノイズ合成波形解析部１９により、ノイズ合成波形についてノイズマージン解析，ディレイ／レーシング解析等が行なわれ、その解析結果は、解析リストとして出力される。このノイズ合成波形解析部１９は、例えば、ネット間距離，ダンピング抵抗等の回路パラメータを変更した時のノイズ波形への影響等を解析し、ノイズによる問題を解決する。
【００７９】
また、上述したノイズチェック部１８によるチェック結果やノイズ合成波形解析部１９によるノイズ解析結果は、ノイズ合成波形解析部１９の表示制御機能によって、ディスプレイ２０に表示され、設計者は、ディスプレイ２０を参照することにより、指定した着目ネットについてのノイズチェック結果やノイズ解析結果を確認することができる。
【００８０】
このように、本発明の第１実施形態では、遅延時間を考慮してノイズ合成波形を求めて、ノイズチェックを行なうようにしているので、各種ノイズの発生タイミングを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上するほか、ノイズチェックに要する時間を大幅に短縮でき、しかも、ノイズ解析における設計者への負担を軽減して作業効率を大幅に向上させることができる。
【００８１】
〔１−Ａ〕第１実施形態の第１変形例の説明
図１６は本発明の第１実施形態の第１変形例のノイズチェック装置の機能構成を示すブロック図であり、この第１変形例では、並列プロセッサを利用して回路シミュレーションを行なう例を示している。なお、図１６中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【００８２】
図１６に示すように、第１変形例のノイズチェック装置は、図２に示した回路シミュレータ１５の部分を、ファイル分割部２２，並列プロセッサ２３，ファイル結合部２４に置き換えた以外は、図２に示したノイズチェック装置と同様に構成されている。
ここで、ファイル分割部２２は、回路モデル作成部１４で作成されたシミュレーションモデルファイル〔例えば図１７（ａ）参照〕を複数のファイル〔例えば図１７（ｂ）に示すような４つのファイル〕に分割するものである。
【００８３】
並列プロセッサ２３は、例えば図１８に示すように、複数の処理部（ＣＰＵ，ノード）を有し、ファイル分割部２２により分割された複数のファイルについての回路シミュレーションを複数の処理部において並列的に実行し、その回路シミュレーション結果を複数のファイル〔例えば図１８参照〕として出力するものである。
【００８４】
ファイル結合部２４は、例えば図１９に示すごとく、並列プロセッサ２３から出力された複数のシミュレーション結果ファイルを結合することにより、一つの回路シミュレーション結果ファイルを作成してノイズ波形合成部１６へ受け渡すものである。
上述のごとく構成された第１実施形態の第１変形例のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
【００８５】
(1-A-1) 第１実施形態と同様、データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
このとき、対象となるネットが、例えば図３（ａ）に示すようにネットＡ（Ｄｅｄネット）とネットＢ，ネットＣ（Ｄｉｎｇネット）とから構成される場合には、回路シミュレーションモデルは、第１実施形態と同様、図３（ｂ）に示す４つのシミュレーションモデルからなる。
(1-A-2) ファイル分割部２２は、シミュレーションのために使用する並列プロセッサ２３のノード数に応じて、回路モデル作成１４で作成されたシミュレーションモデルを分割する。
【００８６】
例えば、回路シミュレーションモデルのファイル（ファイル名spc000.sp)が、図１７（ａ）に示すように、ネットＡのＵＰ／ＤＮ，ネットＢおよびネットＣから構成され、並列プロセッサ２３のノード数が図１８に示すように４である場合、ファイル分割部２２は、ファイルspc000.sp を、図１７（ｂ）に示すように、ファイルspc000.sp001（ネットＡのＵＰ），ファイルspc000.sp002（ネットＡのＤＮ），ファイルspc000.sp003（ネットＢ），ファイルspc000.sp004（ネットＣ）の４つに分割する。
【００８７】
(1-A-3) 並列プロセッサ２３の４つのノード（処理部）により、ファイル分割部２２で分割された４つの回路シミュレーションモデルについてシミュレーションを並列的に実行し、波形鈍り，反射ノイズを含む伝送路波形（信号波形）とともに、クロストークノイズ，同時スイッチングノイズ等の各種ノイズ波形を求める。
【００８８】
即ち、図１８に示すように、分割された４つのファイルを並列プロセッサ２３に渡し、この並列プロセッサ２３の各ノードにおいて、回路シミュレータを起動してシミュレーションを行なうことにより、４つのシミュレーション結果ファイル（ファイル名spc000.sp001.out〜spc000.sp004.out）を得る。
(1-A-4) ファイル結合部２４により、並列プロセッサ２３からの４つのシミュレーション結果ファイルを結合して一つに統合することにより回路シミュレーション結果を得て、その回路シミュレーション結果から、ノイズ波形合成部１６によりノイズ合成波形を得る。
【００８９】
即ち、図１９に示すように、４つのシミュレーション結果ファイル（ファイル名spc000.sp001.out〜spc000.sp004.out）をマージすることにより一つのシミュレーション結果ファイルspc000.sp.out を得る。そして、ノイズ波形合成部１６は、第１実施形態と同様、遅延時間ファイル１７を参照しながら上記シミュレーション結果として得られた各ノイズ波形を合成する。
【００９０】
(1-A-5) 以下、詳細に説明しないが、この第１変形例においても、第１実施形態と同様にして、ノイズチェック部１８により、ノイズ波形合成部１６で得られたノイズ合成波形について、オーバディレイチェック，レーシングチェック等のノイズチェックが行なわれるほか、ノイズ合成波形解析部１９により、そのノイズ合成波形についてのノイズ解析が行なわれ、そのノイズチェック結果やノイズ解析結果がディスプレイ２０に表示される。
【００９１】
このように、第１実施形態の第１変形例では、回路シミュレーションモデルファイルを分割し、並列プロセッサ２３の複数の処理部でシミュレーションを並列的に行なっているので、処理時間を大幅に短縮することができる。
〔１−Ｂ〕本実施形態の第２変形例の説明
図２０は本発明の第１実施形態の第２変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第２変形例では、ネットワーク上に接続されたＰＣ（パーソナルコンピュータ）あるいはＷＳ（ワークステーション）を利用して回路シミュレーションを行なう例を示している。なお、図２０中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【００９２】
図２０に示すように、第２変形例のノイズチェック装置は、図２に示した回路シミュレータ１５の部分を、ファイル分割部２２，ネットワーク２５（図２２参照）上の複数のＰＣ／ＷＳ２７，ファイル結合部２４に置き換えた以外は、図２に示したノイズチェック装置と同様に構成されている。
ここで、ファイル分割部２２は、第１変形例のものと同様、回路モデル作成部１４で作成されたシミュレーションモデルファイル〔例えば図２１（ａ）参照〕を複数のファイル〔例えば図２１（ｂ）に示すような２つのファイル〕に分割するものである。
【００９３】
ＰＣ／ＷＳ２７は、ＣＰＵを有し、処理部（ノード）として機能するもので、例えば２２に示すようにネットワーク２５上に複数そなえられている。これらのＰＣ／ＷＳ２７は、ファイル分割部２２により分割された複数のファイルについての回路シミュレーションを並列的に実行し、その回路シミュレーション結果をファイル〔例えば図２２参照〕として出力するものである。
【００９４】
ファイル結合部２４は、第１変形例のものと同様、例えば図２３に示すごとく、並列プロセッサ２３から出力された複数のシミュレーション結果ファイルを結合することにより、一つの回路シミュレーション結果ファイルを作成してノイズ波形合成部１６へ受け渡すものである。
上述のごとく構成された第１実施形態の第２変形例のノイズチェック装置では、次のようにしてノイズチェックが行なわれる。
【００９５】
(1-B-1) 第１実施形態と同様、データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
このとき、対象となるネットが、例えば図３（ａ）に示すようにネットＡ（Ｄｅｄネット）とネットＢ，ネットＣ（Ｄｉｎｇネット）とから構成される場合には、回路シミュレーションモデルは、第１実施形態と同様、図３（ｂ）に示す４つのシミュレーションモデルからなる。
【００９６】
(1-B-2) ネットワーク２５上のＰＣ／ＷＳ２７の中で利用可能なものの数（ノード数／ＣＰＵ数）を得て、その数に応じて、ファイル分割部２２は、回路モデル作成１４で作成されたシミュレーションモデルを分割する。
例えば、回路シミュレーションモデルのファイル（ファイル名spc000.sp)が、図２１（ａ）に示すように、ネットＡのＵＰ／ＤＮ，ネットＢおよびネットＣから構成され、ネットワーク２５上で利用可能なＰＣ／ＷＳ２７の数（ノード数）が２である場合、ファイル分割部２２は、ファイルspc000.sp を、図２１（ｂ）に示すように、ファイルspc000.sp001（ネットＡのＵＰ，ＤＮ）とファイルspc000.sp002（ネットＢ，ネットＣ）との２つに分割する。
【００９７】
(1-B-3) ネットワーク２５上のＰＣ／ＷＳ２７により、ファイル分割部２２で分割された２つの回路シミュレーションモデルについてシミュレーションを並列的に実行し、波形鈍り，反射ノイズを含む伝送路波形（信号波形）とともに、クロストークノイズ，同時スイッチングノイズ等の各種ノイズ波形を求める。
即ち、図２２に示すように、分割された２つのファイルを、共有ファイル２６からネットワーク２５を介して２つのＰＣ／ＷＳ２７（ＰＣ１，ＷＳ２）に送信し、各ノード（ＰＣ１，ＷＳ２）において、回路シミュレータを起動してシミュレーションを行なうことにより、２つのシミュレーション結果ファイル（ファイル名spc000.sp001.out，spc000.sp002.out）を得る。これらのシミュレーション結果ファイルは、各ノード（ＰＣ１，ＷＳ２）からネットワーク２５を介して共有ディスク２６へ返信される。
【００９８】
(1-B-4) ファイル結合部２４により、ネットワーク２５上のＰＣ／ＷＳ２７からの２つのシミュレーション結果ファイルを結合して一つに統合することにより回路シミュレーション結果を得て、その回路シミュレーション結果から、ノイズ波形合成部１６によりノイズ合成波形を得る。
即ち、図２３に示すように、２つのシミュレーション結果ファイル（ファイル名spc000.sp001.out，spc000.sp002.out）をマージすることにより一つのシミュレーション結果ファイルspc000.sp.out を得る。そして、ノイズ波形合成部１６は、第１実施形態と同様、遅延時間ファイル１７を参照しながら上記シミュレーション結果として得られた各ノイズ波形を合成する。
【００９９】
(1-B-5) 以下、詳細に説明しないが、この第２変形例においても、第１実施形態と同様にして、ノイズチェック部１８により、ノイズ波形合成部１６で得られたノイズ合成波形について、オーバディレイチェック，レーシングチェック等のノイズチェックが行なわれるほか、ノイズ合成波形解析部１９により、そのノイズ合成波形についてのノイズ解析が行なわれ、そのノイズチェック結果やノイズ解析結果がディスプレイ２０に表示される。
【０１００】
このように、第１実施形態の第２変形例では、回路シミュレーションモデルファイルを分割し、ネットワーク２５上の複数のＰＣ／ＷＳを処理部として用いシミュレーションを並列的に行なっているので、処理時間を大幅に短縮することができる。
〔１−Ｃ〕第１実施形態の第３変形例の説明
ところで、上述したノイズチェック／ノイズ解析において、例えば、環状のネットの配置・配線位置によっては、配線位置を変更してノイズによる問題を解決しなくてはならない場合が生じる。
【０１０１】
このような場合、どの位置まで配線（ネット）を移動すれば、問題が解決するかをディスプレイ画面上で直ちに確認することができれば、設計者はこのような問題を容易に解決することができる。
図２４は本発明の第１実施形態の第３変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第３変形例では、マウス等のポインティングデバイスを用いて、ディスプレイ画面上で配線を移動させたとき、ノイズ合成波形がどのように変化するかをダイナミックに表示できるようにし、上記問題を容易に解析できるようにしている。なお、図２４中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【０１０２】
図２４に示すように、第３変形例のノイズチェック装置は、図２に示したものに、さらに、ネット移動量算出部２８およびポインティングデバイス３０を追加して構成されている。
ただし、第３変形例のノイズ合成波形解析部１９は、ノイズ解析により着目ネットに悪影響を与えるノイズネット（問題配線）を解明した場合、その着目ネットやノイズネットを含む配線パターンを解析結果としてディスプレイ２０の画面上に表示させる表示制御機能を有している。
【０１０３】
ポインティングデバイス３０は、例えば、パーソナルコンピュータにおいて入力手段としてオペレータにより操作されるマウス等であり、このポインティングデバイス３０を設計者が操作（ドラッグ）することにより、ディスプレイ２０に表示されたノイズネット（問題配線）を、図２５（ａ１）〜図２５（ａ３）に示すごとく、ディスプレイ２０の画面上で移動させることができるようになっている。
【０１０４】
また、ネット移動量算出部２８は、ポインティングデバイス３０による移動量に応じたノイズネットの実移動量を算出するものである。
そして、この第３変形例のノイズチェック装置は、ネット移動量算出部２８により算出された実移動量だけノイズネットを移動させた状態で、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，ノイズチェック部１８およびノイズ合成波形解析部１９を再度動作させ、ノイズネット移動後のノイズ合成波形を、ディスプレイ２０に表示するように構成されている。
【０１０５】
次に、上述のごとく構成された第１実施形態の第３変形例のノイズチェック装置の動作について、図２５（ａ１）〜図２５（ａ３）および図２５（ｂ１）〜図２５（ｂ３）を参照しながら説明する。なお、図２５（ａ１）〜図２５（ａ３）は、いずれも、ノイズネット移動時の表示例を示す図であり、図２５（ｂ１）〜図２５（ｂ３）は、それぞれ、図２５（ａ１）〜図２５（ａ３）に対応したノイズ合成波形の表示例を示す図である。
【０１０６】
(1-C-1) データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
(1-C-2) 回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
【０１０７】
(1-C-3) 第１実施形態と同様、回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により、各ノイズの遅延時間（各ノイズの発生タイミング）を考慮しながら合成し、ノイズ合成波形を得る。
(1-C-4) ノイズチェック部１８により、ノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
【０１０８】
(1-C-5) ノイズ合成波形解析部１９により、着目ネットについて得られたノイズ合成波形のノイズ解析を行ない、その解析結果をディスプレイ２０の画面上に表示する。
(1-C-6) 問題のあるネット（前述のノイズネット）が存在すると、設計者は、着目ネットに影響を及ぼしているそのネットを、ディスプレイ２０の画面上でマウス等のポインティングデバイス３０によりドラッグして移動させる。
【０１０９】
ディスプレイ２０の画面上では、図２５（ａ１）〜図２５（ａ３）に示すような、ノイズネットを含む配線パターン図（実装設計システム図）と、図２５（ｂ１）〜図２５（ｂ３）に示すような、そのノイズネットについてのノイズ波形を示すノイズ波形図とが、例えば２つのウィンドウで表示されている。
ノイズ解析直後、ディスプレイ２０の画面上には、図２５（ａ１）に示すような配線パターン図とともに図２５（ｂ１）に示すようなノイズ波形図（問題のあるネットのノイズ波形）が表示されるので、設計者は、これらの表示を参照し、ポインティングデバイス３０によりノイズネットＮｘをドラッグし、そのノイズネットＮｘを、例えば図２５（ａ１）に示す位置Ａ１から図２５（ａ２）に示す位置Ａ２まで移動させる。なお、ノイズネットＮｘが着目ネットＮに近い位置Ａ１に配置されている場合、ディスプレイ２０の画面上におけるノイズ波形図では、図２５（ｂ１）に示すように、ノイズネットＮｘのノイズ波形ピークＰ１が閾値電圧Ｖthを超えていることが示されている。
【０１１０】
(1-C-7) ポインティングデバイス３０によりノイズネットＮｘがディスプレイ２０の画面上で位置Ａ１から位置Ａ２まで移動されると、ネット移動量演算部２８は、そのポインティングデバイス３０による移動量から、ノイズネットＮｘの回路上での実移動量を算出する。
そして、データ抽出部１３により、位置を変更したノイズネットＮｘの配線情報を回路ネットリストデータベース１１および実装データベース１２から取り出し、その配線情報と実移動量とに基づいて、そのノイズネットＮｘについての移動後の配線情報を求める。
【０１１１】
(1-C-8) 回路モデル作成部１４は、移動後のネット間距離（着目ネットＮとノイズネットＮｘとの距離）に基づいて、前回作成した回路シミュレーションモデルを更新する。
(1-C-9) 回路シミュレータ１５は、配置変更されたノイズネットＮｘについてのみノイズ波形を計算し直し、ノイズ波形合成部１６は、変更前のノイズ波形情報に代えて今回計算した変更後のノイズ波形情報を合成し、ノイズネットＮｘの移動後のノイズ合成波形を得る。
【０１１２】
(1-C-10)ノイズ合成波形解析部１９により、ノイズネットＮｘの移動後のノイズ合成波形について解析を行ない、図２５（ｂ２）に示すように、ディスプレイ２０の画面上においてネット移動後のノイズ波形を表示する。なお、このとき、図２５（ｂ２）に示すノイズ波形図では、未だノイズネットＮｘのノイズ波形ピークＰ２が閾値電圧Ｖthを超えており、そのネットＮｘが着目ネットＮについて問題のネットであることが示されている。
【０１１３】
(1-C-11)上述のようにノイズネットＮｘを移動させても未だ問題が解決されてない場合、設計者は、再び、ポインティングデバイス３０によりノイズネットＮｘをドラッグし、そのノイズネットＮｘを、例えば図２５（ａ２）に示す位置Ａ２から、さらに図２５（ａ３）に示す位置Ａ３まで移動させる。
このようにノイズネットＮｘがディスプレイ２０の画面上で移動されると、項目(1-C-7) 〜(1-C-10)にて前述した手順で、ノイズネットＮｘの移動後のノイズ合成波形とノイズ波形とがそれぞれ表示される。
【０１１４】
(1-C-12)項目(1-C-7) 〜(1-C-11)にて上述した処理は、問題が解決するまで繰り返し実行される。
例えば図２５（ａ１）〜図２５（ａ３）に示す例では、ノイズネットＮｘを図２５（ａ３）に示す位置Ａ３まで移動することにより、図２５（ｂ３）に示すノイズ波形図がディスプレイ２０の画面上に表示される。この図２５（ｂ３）に示すノイズ波形図では、ネットＮｘのノイズ波形ピークＰ３が閾値電圧Ｖthよりも小さくなり、そのネットＮｘが着目ネットＮに対して悪影響を与えなくなったことが示されている。設計者は、この図２５（ｂ３）に示すノイズ波形図を参照しすることにより、着目ネットＮにおける問題が解決されたことを認識する。
【０１１５】
以上のようにして、ネットＮｘを移動する位置が確定すると、回路ネットリストデータベース１１および実装データベース１２に新たなネット位置に関する情報が格納される。
このように、第１実施形態の第３変形例では、平行配線部をドラッグして移動した位置のノイズ波形をダイナミックかつリアルタイムで表示することにより、ノイズ問題が発生しなくなる配線位置まで、問題配線（ノイズネット）を素早く移動させることができる。
【０１１６】
また、変更が加わったネットのみを回路シミュレータ１５で解析することで、その他の関連するネットの解析時間を全て省くことができ、大幅に解析時間を短縮することができる。
なお、この第３変形例による手法は、前述した第１変形例や第２変形例にも上述と同様に適用できることは言うまでもない。
【０１１７】
〔１−Ｄ〕第１実施形態の第４変形例の説明
図２６は本発明の第１実施形態の第４変形例としてのノイズチェック装置の機能構成を示すブロック図であり、この第４変形例では、マウス等のポインティングデバイスを用いて、ディスプレイ画面上でノイズ波形を移動させたとき、ノイズ合成波形がどのように変化するかをダイナミックに表示できるようにし、ノイズによる問題を容易に解析できるようにしている。なお、図２６中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
【０１１８】
図２６に示すように、第４変形例のノイズチェック装置は、図２に示したものに、さらに、タイミング変更量算出部２９およびポインティングデバイス３０を追加して構成されている。
ただし、第４変形例のノイズ合成波形解析部１９は、ノイズ解析により着目ネットに悪影響を与えるノイズ波形を解明した場合、そのノイズ波形を示す波形図を解析結果としてディスプレイ２０の画面上に表示させる表示制御機能を有している。
【０１１９】
ポインティングデバイス３０は、前述した第３変形例と同様、例えば、パーソナルコンピュータにおいて入力手段としてオペレータにより操作されるマウス等であり、このポインティングデバイス３０を設計者が操作（ドラッグ）することにより、ディスプレイ２０に表示されたノイズ波形を、図２８に示すごとく、ディスプレイ２０の画面上で時間軸方向に移動させることができるようになっている。
【０１２０】
また、タイミング変更量算出部２９は、ポインティングデバイス３０による移動量に応じたノイズ波形のタイミング変更量（遅延時間の変更量）を算出し、ノイズ波形合成部１６で後述するごとく再合成を行なう際に、そのノイズ波形の発生タイミングを、算出されたタイミング変更量だけ動的に変化させるものである。
【０１２１】
そして、この第４変形例のノイズチェック装置は、タイミング変更量だけ発生タイミングを変更されたノイズ波形を用いてノイズ波形合成部１６によりノイズ波形の再合成を行なわせるとともに、ノイズチェック部１８およびノイズ合成波形解析部１９を再度動作させ、ノイズ波形のタイミング変更後のノイズ合成波形を、ディスプレイ２０に表示するように構成されている。
【０１２２】
次に、上述のごとく構成された第１実施形態の第４変形例のノイズチェック装置の動作について、図２７〜図２９を参照しながら説明する。なお、図２７はノイズ波形の表示例を示す図、図２８はノイズ波形の移動時の表示例を示す図、図２９はノイズ波形移動時のノイズ合成波形の表示例を示す図である。
(1-D-1) データ抽出部１３により、回路ネットリストデータベース１１および実装データベース１２から回路情報や配線情報を抽出し、回路モデル作成部１４により回路シミュレーションモデルを作成する。
【０１２３】
(1-D-2) 回路シミュレータ１５により、上記回路シミュレーションモデルについてシミュレーションを行ない、波形鈍り，反射ノイズ等を含む着目ネットの伝送路波形（信号波形）を求めるとともに、クロストークノイズ，同時スイッチングノイズ等の各ノイズ波形を求める。
(1-D-3) 第１実施形態と同様、回路シミュレータ１５により得られた伝送路波形（信号波形）とノイズ波形とを、ノイズ波形合成部１６により、各ノイズの遅延時間（各ノイズの発生タイミング）を考慮しながら合成し、ノイズ合成波形を得る。
【０１２４】
(1-D-4) ノイズチェック部１８により、ノイズ波形合成部１６により得られたノイズ合成波形に対して、オーバディレイチェック，レーシングチェック等のノイズチェックを行なう。
(1-D-5) ノイズ合成波形解析部１９により、着目ネットについて得られたノイズ合成波形のノイズ解析を行ない、その解析結果をディスプレイ２０の画面上に表示する。
【０１２５】
(1-D-6) ノイズ解析の結果、問題のあるノイズ波形〔つまり問題のあるＤｉｎｇネットがＤｅｄネット（着目ネット）にのせるノイズ波形〕が存在する場合、そのノイズ波形が、例えば図２７に示すようなノイズ波形図として、ディスプレイ２０の画面上に表示される。このとき、図２７に示すノイズ波形図には、そのノイズ波形にかかるＤｉｎｇネットを駆動するドライバの入力遅延時間（以下、ディレイという；図２７では１０ｎｓ）が、時間軸とともに表示される。なお、図２７ではノイズ波形ＮＷ１を１つのみ表示しているが、問題のあるノイズ波形が複数存在する場合には、複数のノイズ波形を全てディスプレイ２０の画面上に表示する。
【０１２６】
(1-D-7) 設計者は、ディスプレイ２０の画面上のノイズ波形図を参照し、ディレイを変化させたいＤｉｎｇネットのノイズ波形ＮＷ１を、ポインティングデバイス３０でクリックして選択し、ついでポインティングデバイス３０のボタンを押下しながらドラッギングして、選択したノイズ波形ＮＷ１を、例えば図２８に示すように、ディスプレイ２０の画面上で所望の時間だけ時間軸方向に移動させる。なお、図２８に示すノイズ波形ＮＷ２は、ノイズ波形ＮＷ１のディレイを大きくするようにノイズ波形ＮＷ１を移動させたものであり、図２８に示すノイズ波形ＮＷ３は、ノイズ波形ＮＷ１のディレイを小さくするようにノイズ波形ＮＷ１を移動させたものである。
【０１２７】
(1-D-8) 設計者は、上述のようにノイズ波形を移動させてから、再合成メニューをポインティングデバイス３０で選択すると、自動的にノイズ波形の再合成が行なわれ、その再合成結果が、図２９に示すように、ディスプレイ２０の画面上に表示される。
このとき、再合成メニューを選択すると、タイミング変更量算出部２９により、ポインティングデバイス３０による移動量に応じたノイズ波形ＮＷ１のタイミング変更量（ディレイの変更量）が算出されてノイズ波形合成部１６に通知される。そして、ノイズ波形合成部１６において、ノイズ波形ＮＷ１のディレイ（発生タイミング）を、タイミング変更量算出部２９からのタイミング変更量に応じたディレイ（発生タイミング）に動的に変化させ、そのノイズ波形ＮＷ１のみについて新たなディレイを用いて再合成を行ない、ノイズ波形ＮＷ１のタイミング変更後のノイズ合成波形を得る。
【０１２８】
(1-D-9) ノイズ合成波形解析部１９により、ノイズ波形ＮＷ１のディレイ変更後後のノイズ合成波形について解析を行ない、そのノイズ合成波形が、図２９に示すように、ディレイ変更前のノイズ合成波形とともに、ディスプレイ２０の画面上に表示される。図２９に示すディレイ変更前のノイズ合成波形では、ピークＰ４が閾値電圧Ｖthに到達しているために問題が生じているが、ノイズ変更後のノイズ合成波形では、ピークＰ５が低くなり、問題が解消されている。
【０１２９】
(1-D-10)上述のようにノイズ波形ＮＷ１を移動させても未だ問題が解決されてない場合、設計者は、再び、ポインティングデバイス３０によりノイズ波形ＮＷ１を移動させるか、他のノイズ波形を移動させるかして、問題の解消を試みる。この場合も、項目(1-D-7) 〜(1-D-9) にて前述した手順で、ノイズ波形移動後のノイズ合成波形がそれぞれ表示される。
【０１３０】
(1-D-11)項目(1-D-7) 〜(1-D-10)にて上述した処理は、問題が解決するまで繰り返し実行される。
このように、第１実施形態の第４変形例では、着目ネットに影響を及ぼしているノイズ波形をディスプレイ２０の画面上で移動させた時に、その移動量に応じたタイミング変更量だけノイズ波形の発生タイミング（入力ディレイタイミング）を動的にリアルタイムで変化させることができるので、遅延時間ファイル１７の変更を行なう必要がなく、工数を大幅に削減することができる。従来、ディレイを変更してノイズ合成を行なう場合、ディレイ条件を変化させるために遅延時間ファイル１７の変更を行なうなどの手間がかかったが、第１実施形態の第４変形例では、その必要が無くなる。
【０１３１】
さらに、ディレイ条件を変化させた場合、回路シミュレーションを最初から行なわなければならなかったが、第１実施形態の第４変形例では、再合成メニューで簡易的にノイズの再合成を行なうことができ、回路シミュレーションを再度行なうことなく、ノイズ波形の発生タイミングを変化させた状態でのノイズ合成波形を得てリアルタイムで表示することができる。従って、前述した第３変形例と同様、ノイズ解析を容易にすることができ、設計者の工数を削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１３２】
〔１−Ｅ〕第１実施形態の第５変形例の説明
ノイズ合成波形にリンギングが乗っている場合、例えば図３１に示すように、ドライバ素子Ｄとレシーバ素子Ｒ１〜Ｒ３との間のネットに、直列にダンピング抵抗（Ｒａ，Ｒｂ）を挿入することにより、そのリンギングのエラーを解消できることが一般に知られている。しかし、どのような抵抗を挿入したらよいかという判断は、設計者の経験に頼っているのが現状である。
【０１３３】
そこで、第１実施形態の第５変形例のノイズチェック装置は、最適なダンピング抵抗値を設計者に提示できるようにし、設計者の負担を軽減できるようにしたものである。
即ち、後述するごとく、第１実施形態の第５変形例のノイズチェック装置は、リンギングの乗っているノイズ合成波形とドライバの種類とから最適なダンピング抵抗値を算出する機能（最適ダンピング抵抗値算出部）と、登録されている抵抗素子の中から算出した抵抗値に最も近い値をもつ抵抗素子の候補を検索・選択する機能（抵抗部品検索部）と、その候補素子を挿入した場合のノイズ合成波形を表示する機能（再ノイズ計算／合成部）とをそなえ、最適なダンピング抵抗値を設計者に提示できるように構成されている。
【０１３４】
図３０は本発明の第１実施形態の第５変形例としてのノイズチェック装置の機能構成を示すブロック図である。なお、図３０中、既述の符号と同一の符号は同一の部分もしくはほぼ同一の部分を示しているので、その説明は省略する。
図３０に示すように、第５変形例のノイズチェック装置は、回路ネットリストデータベース１１，実装データベース１２，ポインティングデバイス（選択入力部）３０，最適ダンピング抵抗値算出部３１，抵抗部品検索部３２，部品ライブラリ３３および再ノイズ計算／合成部３４を有して構成されている。
【０１３５】
ただし、回路ネットリストデータベース１１，実装データベース１２およびディスプレイ２０は、第１実施形態で説明したものと同様のものであり、また、再ノイズ計算／合成部３４は、実際には、図２に示した回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９によって構成されている。
【０１３６】
ここで、最適ダンピング抵抗値算出部３１は、ノイズ合成波形にリンギングがのっている場合に、着目ネットに付加することによりリンギングを解消することの可能な最適なダンピング抵抗値を、そのノイズ合成波形とドライバの種類とに基づいて算出するものである。
抵抗部品検索部３２は、部品ライブラリ３３に予め登録されている抵抗素子（抵抗部品）の中から、最適ダンピング抵抗値算出部３１にて算出した抵抗値に最も近い値をもつ抵抗素子の候補（候補部品）を検索・選択するものである。
【０１３７】
また、抵抗部品検索部３２により検索された抵抗素子の候補に関する情報（候補部品データ）は、ディスプレイ２０に表示されるようになっている。そして、設計者は、ポインティングデバイス（選択入力部）３０を操作することにより、ディスプレイ２０に表示された抵抗素子の候補の中から所望のものを選択できるようになっている。
【０１３８】
再ノイズ計算／合成部３４は、前述した通り、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９を有し、ポインティングデバイス３０により選択された抵抗素子を着目ネットに付加・挿入した状態で、回路モデル作成部１４，回路シミュレータ１５，ノイズ波形合成部１６，遅延時間ファイル１７，ノイズチェック部１８およびノイズ合成波形解析部１９を動作させることにより、その抵抗素子を挿入した後のノイズ合成波形を得て、そのノイズ合成波形をディスプレイ２０に表示させるものである。
【０１３９】
次に、上述のごとく構成された第１実施形態の第５変形例のノイズチェック装置の動作について、図３０〜図３２を参照しながら説明する。なお、図３１はダンピング抵抗の挿入を説明するための図、図３２はダンピング抵抗の値とノイズ合成波形の変化との例を示す図である。
(1-E-1) ノイズ合成波形にリンギングがのっており、そのリンギングによりエラーが生じる場合、最適ダンピング抵抗値算出部３１により、例えば図３２に符号Ａ０で示すようなリンギングが乗っているノイズ合成波形と、回路ネットリストデータベース１１や実装データベース１２から得られる着目ネットのドライバ素子の種類および基板の特性インピーダンスと、そのドライバ素子で駆動されるレシーバの種類および数とに基づいて、着目ネットに挿入することによりリンギングを確実に解消できる最適なダンピング抵抗値が算出られる。
【０１４０】
(1-E-2) 抵抗部品検索部３２により、部品ライブラリ３３から、上述のようにして算出された最適なダンピング抵抗値に近い抵抗値をもつ抵抗部品が、複数個検索され、候補部品データとしてディスプレイ２０上に表示される。
(1-E-3) 設計者は、ディスプレイ２０上に表示された上記候補部品データから挿入すべき、抵抗部品つまりダンピング抵抗を、ポインティングデバイス３０により選択する。ここでは、例えば図３１や図３２に示すダンピング抵抗Ｒａを選択したものとする。
【０１４１】
(1-E-4) 再ノイズ計算／合成部３４においては、設計者により選択されて抵抗部品（ダンピング抵抗Ｒａ）を回路モデルに挿入した新しい回路シミュレーションモデルを回路モデル作成部１４で作成する。そして、図２にて説明した第１実施形態の例と同様に、その新しい回路シミュレーションモデルを入力にして回路シミュレータ１５により新しい伝送路波形（信号波形）とノイズ波形とを算出し、これらの伝送路波形とノイズ波形とをノイズ波形合成部１６により合成して新しいノイズ合成波形を得る。この新しいノイズ合成波形は、例えば、図３２に符号Ａで示すような波形であり、ディスプレイ２０上に表示される。
【０１４２】
(1-E-5) このようにディスプレイ２０に表示された新しいノイズ合成波形が、満足できないものである場合、設計者は前記候補部品データから他の抵抗値のダンピング抵抗、例えばＲｂを選択する。これにより、上述と同様にして、再ノイズ計算／合成部３４は、新たに選択されたダンピング抵抗Ｒｂについて、新しい伝送路波形とノイズ波形とを算出し、これらの伝送路波形とノイズ波形とを合成して新しいノイズ合成波形を得る。この新しいノイズ合成波形は、例えば、図３２に符号Ｂで示すような波形であり、ディスプレイ２０上に表示される。
【０１４３】
(1-E-6) 以上の操作を繰り返し、部品ライブラリ３３に用意されているダンピング抵抗の中から、最適なものを見つけ出す。これにより、例えば抵抗Ｒｂを挿入した時の、図３２に符号Ｂで示すノイズ合成波形のように、ノイズの影響が少ない波形を得ることができる。
このように、第１実施形態の第５変形例では、最適なダンピング抵抗の候補を提示し、選択されたダンピング抵抗を挿入したときのノイズ合成波形を表示するようにしたので、ダンピング抵抗の選定に際しての設計者の負担を軽減し、作業効率をさらに向上させることができる。
【０１４４】
〔２〕第２実施形態の説明
さて、本発明の第２実施形態としてのノイズチェック装置は、図２に示した第１実施形態のものと同様に構成されているので、その構成の図示は省略する。
ただし、第２実施形態のノイズ波形合成部１６は、回路シミュレータ１５で得られた信号波形とノイズ波形との合成を行なう際、ディレイばらつきを考慮した信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズ発生タイミングばらつきを考慮したノイズ波形の最大値および最小値の時間軸方向分布をノイズの種類毎に算出し、信号波形の最大値および最小値の時間軸方向分布とノイズ波形の最大値および最小値の時間軸方向分布とを合成することにより得られた最大値および最小値の時間軸方向分布をノイズ合成波形として得る。
【０１４５】
このとき、ノイズ波形合成部１６は、回路シミュレータ１５により所定条件下で１つだけ算出された信号波形を、ディレイばらつきの範囲内でシフトさせることにより、信号波形の最大値および最小値の時間軸方向分布を算出する。同様に、ノイズ波形合成部１６は、回路シミュレータ１５により所定条件下でノイズの種類毎に１つだけ算出されたノイズ波形を、ノイズ発生タイミングばらつきの範囲内でシフトさせることにより、ノイズ波形の最大値および最小値の時間軸方向分布を算出する。
【０１４６】
また、信号波形のオーバディレイチェックを行なう場合、ノイズ波形合成部１６は、信号波形の立ち上がり時には信号波形にノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る一方、信号波形の立ち下がり時には信号波形にノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得る。逆に、信号波形のレーシングチェックを行なう場合、ノイズ波形合成部１６が、信号波形の立ち上がり時には信号波形にノイズ波形の最大値の時間軸分布を合成してノイズ合成波形を得る一方、信号波形の立ち下がり時には信号波形にノイズ波形の最小値の時間軸分布を合成してノイズ合成波形を得る。
【０１４７】
なお、第２実施形態のノイズ波形合成部１６によるノイズ波形合成手法の詳細については図３３，図３７，図３９，図４０，図４２を参照しながら後述する。
一方、ノイズ波形が複数のクロックサイクルに亘って存在する場合、第２実施形態のノイズ波形合成部１６は、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出することにより、ノイズ波形の最大値および最小値をそれぞれ一つのクロックサイクルに圧縮した最大値圧縮ノイズ波形および最小値圧縮ノイズ波形を生成し、これらの圧縮ノイズ波形を、それぞれ、ノイズ波形の最大値および最小値の時間軸方向分布として用いている。このノイズ圧縮手法の詳細については、図３５，図３６および図４２を参照しながら後述する。
さらに、第２実施形態のノイズチェック部１８は、ノイズ波形合成部１６により得られたノイズ合成波形の最大値および最小値の時間軸方向分布が、いずれも、チェック対象ピンでの論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なう。そのノイズチェック手法の詳細については、図３４，図３８および図４１を参照しながら後述する。
【０１４８】
次に、上述のような本発明の第２実施形態としてのノイズチェック装置の動作について、図３３〜図４２を参照しながら説明する。
第２実施形態（第１実施形態も同様）では、複数のノード間で電圧信号を伝播する手段として、導電性を有する媒体（配線パターン）を使用する装置を想定する。そして、第２実施形態では、上述の導電性媒体間で発生するクロストークノイズや、各ノードに発生する同時スイッチングノイズや電源／グラウンドバウンスを、回路シミュレーションと数式計算とにより求めた後、これらの各種ノイズの波形合成やそのノイズによる誤動作の有無の判定を、以下のようにして行なっている。
【０１４９】
(2-1) 第２実施形態のノイズ波形合成部１６によって行なわれるノイズ波形合成の基本的な手順について、図３３（ａ）〜図３３（ｃ），図４２（ａ）および図４２（ｂ）を参照しながら説明する。
(2-1-1) 着目ネットを通じて信号を受信するノード入力（レシーバ）において、各種のノイズ波形とノード間の信号伝播波形（つまり着目ネットの信号波形）とを、回路シミュレータ１５における回路シミュレーションまたは数式計算によって、ある指定された条件のもとで計算し格納しておく。この条件には、信号を出力するノードのドライバ回路のスイッチング（立ち上がり／立ち下がり），プロセス条件，温度，装置に供給される電源電圧などが含まれる。
【０１５０】
(2-1-2) 誤動作を判定すべきレシーバにおいて真に発生しうる最大／最小ノイズ電圧の時間軸方向分布ＮＤmax ／ＮＤmin を算出する。クロストークノイズについて最大／最小ノイズ電圧の時間軸方向の分布ＮＤmax ／ＮＤmin を算出した例を図３３（ｂ）に示す。電圧分布ＮＤmax ／ＮＤmin を算出するに当たって、レシーバの受信クロックとノイズ源とが同期の関係にある場合は、ノイズ波形のレシーバ受信クロックに対するタイミングを考慮し、非同期の関係にある場合は、ノイズ波形の最大値または最小値を使用しタイミングは考慮しない。
【０１５１】
同期の関係にあるノイズ電圧の分布を算出する場合には、信号の出力ノードにおけるディレイばらつき（ノイズの発生タイミングのばらつき）を考慮する。このとき、回路シミュレーションや数式計算の回数を最小限にするため、先に算出して格納しておいたノイズ波形を、図３３（ｂ）に示すごとく、タイミングばらつきの範囲でシフトさせ、またスイッチング条件毎の波形を加算することによりレシーバにおいて真に発生しうるノイズ電圧の任意の時間における最大値ＮＤmax と最小値ＮＤmin とを算出する。
【０１５２】
なお、ディレイばらつきには、プロセスばらつきのほか、電源電圧変動や温度変動によるばらつきを含ませることができる。
一方、非同期の関係にあるノイズ電圧の分布を算出する場合には、タイミングについては一切考慮せずに、ノイズ波形の最大値または最小値を使用する。例えば、図４２（ａ）に示すようにクロックと非同期にノイズが生じている場合（０〜ｎτ；τはクロックサイクル）には、０〜ｎτの間におけるノイズピーク値Ｖｎｐｋを抽出し、図４２（ｂ）に示すように、そのノイズピーク値Ｖｎｐｋを時間軸方向に一様に分布させたものをノイズ波形（圧縮ノイズ波形）として用いる。
【０１５３】
(2-1-3) 誤動作を判定すべきレシーバにおいて発生する信号伝播波形（信号波形）の任意の時間における最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin を算出する。この電圧分布ＳＤmax ／ＳＤmin を算出する場合には、信号の出力ノードにおけるディレイばらつきを考慮する。このとき、ノイズについての時間軸方向分布ＮＤmax ／ＮＤmin を算出する場合と同様、回路シミュレーションや数式計算の回数を最小限にするため、先に算出して格納しておいたノード間の信号波形を、図３３（ａ）に示すごとく、タイミングばらつきの範囲でシフトさせることにより、信号波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin を算出する。なお、図３３（ａ）では、立ち上がり波形（ＵＰ波形）の例が図示されている。
【０１５４】
(2-1-4) 上述のごとく算出された最大／最小ノイズ電圧の時間軸方向分布ＮＤmax ／ＮＤmin と信号伝播波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin とを図３３（ｃ）に示すように合成することにより、伝送波形にノイズが重畳された場合の電圧の最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin がノイズ合成波形として算出される。
【０１５５】
(2-2) ノイズチェック部１８は、上述のごとく算出された最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin が、レシーバ入力ピンの任意の受信クロックタイミングでのセットアップ／ホールド期間における論理的な期待値を満足しているか否かを判断することにより、ノイズチェックを行なっている。その期待値を満足していない場合には警告等を発生する。
【０１５６】
図３３（ａ）〜図３３（ｃ）により前述した手法で算出された時間軸方向分布Ｄmax ／Ｄmin に対してノイズチェックを行なった例について、図３４および図３８を参照して説明する。ここでは、例えば図３８に示すように、データ入力（着目ネットの入力ピンｐ１，クロック用の入力ピンｐ２）から着目フリップフロップＦＦ（ＦＦ入力ピンｐ３，クロック入力ピンｐ４）までのパスが展開できる場合（着目ネットのレシーバが例えばＬＳＩであるような場合）について説明する。
【０１５７】
このとき、クロック用の入力ピンｐ２からＦＦのクロック入力ピンｐ４までの遅延時間をＴclkin とすると、図３４に示すように、ノイズチェックで用いるクロック位相ＴphaseFF は、入力ピンｐ２までのクロック位相ＴphaseIO に遅延時間Ｔclkin を加算したもの（ＴphaseFF ＝ＴphaseIO ＋Ｔclkin ）となる。
また、入力ピンｐ１からＦＦ入力ピンｐ３までの遅延時間をＴpdinとすると、図３４に示すように、ノイズチェックの対象となる信号波形（立ち上がり波形＋クロストークノイズ波形）は、図３４に破線で示すＬＳＩ入力ピンｐ１でのノイズ合成波形を、図３４に実線で示すごとく、ＬＳＩ入力ピンｐ１からＦＦ入力ピンｐ３までの遅延時間Ｔpdinだけずらしたものとなる。
【０１５８】
そして、クロック位相前後のセットアップ期間およびホールド期間において、最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin の両方が、各クロック位相での期待値を満足しているかを判断することにより、ノイズチェックが行なわれる。
つまり、Ｌ期待のクロック位相では、セットアップ期間およびホールド期間のいずれにおいても、時間軸方向分布Ｄmax ／Ｄmin がローレベル判定閾値電圧ＶＩＬ以下である必要があり、これを満たしていない場合、スタートクロックについてはレーシングエラーが発生するものと判断される。
【０１５９】
また、Ｈ期待のクロック位相では、セットアップ期間およびホールド期間のいずれにおいても、時間軸方向分布Ｄmax ／Ｄmin がハイレベル判定閾値電圧ＶＩＨ以上である必要があり、これを満たしていない場合には、受信クロックについてはオーバディレイエラーが発生するものと判断される。
図３４に示す例では、最小値の時間方向分布Ｄmin の一部が、Ｈ期待のクロック位相（受信クロック）のセットアップ期間においてハイレベル判定閾値電圧ＶＩＨ未満となっているために、オーバディレイエラーが発生すると判断されることになる。
【０１６０】
(2-3) 各種のノイズ（クロストークノイズ，同時スイッチングノイズ等）は、ノイズが複数のクロックサイクルに亘って伝搬する場合を扱えるようにするために、ノイズ波形が収束するまでの時間だけ計算される。また、各種ノイズの重なり合うワースト条件を容易に検出できるようにするために、複数サイクルのノイズ波形を１サイクルに圧縮する。
【０１６１】
例えば図３５に示すように、着目ネットが、複数のd-ing ネット（前述したＤｉｎｇネットと同意）d-ing-1,d-ing-2,…,d-ing-j, …，d-ing-p から、複数のノイズ波形VNd1U(t-tpd)，VNd1D(t-tpd)，VNd2U(t-tpd)，VNd2D(t-tpd)，…，VNdjx(t-tpd)，…，VNdpU(t-tpd)の影響を複数のクロックサイクルに亘って受ける場合、第２実施形態のノイズ波形合成部１６は、これらのノイズ波形を下式（１４）〜（１７）により一つのクロックサイクルτに圧縮して図３６に示すような圧縮ノイズ波形を算出し、この圧縮ノイズ波形を最大／最小ノイズ電圧値の時間軸方向分布ＮＤmax ／ＮＤmin として用いている。なお、図３５中で“ｘ”は、そのノイズのスイッチング方向（ＳＷ方向）がＵＰ（立ち上がり），ＤＮ（立ち下がり）のいずれか一方であることを意味している。
【０１６２】
このとき、＋側圧縮ノイズ波形（最大値圧縮ノイズ波形）のクロック位相tphaseにおけるノイズ値VNmax(tphase) は、下式（１４）により算出される。
VNmax(tphase) ＝Σ VNdj(tphase)max …（１４）
ここで、Σは、ｊについての総和を意味し、VNdj(tphase)max ＞０である場合のみ加算を行なうものとする。また、 VNdj(tphase)maxは、下式（１５）により定義される。
【０１６３】
VNdj(tphase)max ＝ max[VNdjx(tphase+ｉτ-tpd)] …（１５）
つまり、 VNdj(tphase)maxは、ｔmin ＜tpd ＜ｔmax 、かつ、−ｍ≦ｉ≦ｎ、かつ、ｘ＝ＵＰまたはＤＮの範囲内における最大値である。
同様に、−側圧縮ノイズ波形（最小値圧縮ノイズ波形）のクロック位相tphaseにおけるノイズ値VNmin(tphase) は、下式（１６）により算出される。
【０１６４】
VNmin(tphase) ＝Σ VNdj(tphase)min …（１６）
ここで、Σは、ｊについての総和を意味し、VNdj(tphase)min ＜０である場合のみ加算を行なうものとする。また、 VNdj(tphase)minは、下式（１７）により定義される。
VNdj(tphase)min ＝ min[VNdjx(tphase+ｉτ-tpd)] …（１７）
つまり、 VNdj(tphase)minは、ｔmin ＜tpd ＜ｔmax 、かつ、−ｍ≦ｉ≦ｎ、かつ、ｘ＝ＵＰまたはＤＮの範囲内における最大値である。
【０１６５】
なお、着目したd-ing ネットが複数の出力ピン（または双方向ピン）を有する場合、これらの出力ピン（または双方向ピン）に接続された出力回路のスイッチングによって位相tphaseにおいて得られる複数のノイズ値のうちの最大値および最小値を、それぞれ、着目したd-ing ネットの位相tphaseにおける＋側圧縮ノイズ波形および−側圧縮ノイズ波形として用いる。
【０１６６】
また、前述したように、図４２（ａ）に示すようにクロックと非同期にノイズが生じている場合には、０〜ｎτの間におけるノイズピーク値Ｖｎｐｋを抽出し、図４２（ｂ）に示すように、そのノイズピーク値Ｖｎｐｋを時間軸方向に一様に分布させたものを圧縮ノイズ波形として用いる。
(2-4) 各種ノイズの合成例を図３７（ａ）〜図３７（ｇ）に示す。ここでは、例えば、▲１▼図３７（ａ）に示すようなＬＳＩのドライバ同時スイッチングノイズと、▲２▼図３７（ｂ）に示すようなＬＳＩのレシーバ同時スイッチングノイズと、▲３▼図３７（ｃ）に示すような平行配線パターンクロストークノイズ＋交差配線クロストークノイズと、▲４▼図３７（ｄ）に示すようなＶＩＡクロストークノイズ，終端抵抗同時スイッチングノイズ，コネクタクロストークノイズ，ケーブルクロストークノイズ，ＤＣノイズなどを含む一様分布のノイズとが圧縮ノイズ波形として得られたものとする。
【０１６７】
この場合、図３７（ａ）〜図３７（ｄ）に示す４種類のノイズ波形を合成し、図３７（ｅ）に示すような合成ノイズ波形を得てから、この合成ノイズ波形を図３７（ｆ）に示すような着目ネットの伝送波形（ここでは立ち上がり波形）に合成することにより、図３７（ｇ）に示すようなノイズ合成波形を得る。そして、そのノイズ合成波形に対して前述したノイズチェックを行なう。
【０１６８】
なお、合成ノイズ波形と伝送波形（信号波形）とを合成する際、立ち上がり伝送波形のオーバディレイチェックを行なう場合には、図３７（ｇ）に示すように、図３７（ｆ）に示す立ち上がり伝送波形に、図３７（ｅ）に示す合成ノイズ波形の−側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。また、立ち下がり伝送波形のオーバディレイチェックを行なう場合には、立ち下がり伝送波形に合成ノイズ波形の＋側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。一方、立ち上がり伝送波形のレーシングチェックを行なう場合には、立ち上がり伝送波形に合成ノイズ波形の＋側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。また、立ち下がり伝送波形のレーシングチェックを行なう場合には、立ち下がり伝送波形に合成ノイズ波形の−側圧縮ノイズ波形を加算することにより、ノイズ波形の合成を行なう。
【０１６９】
(2-5) 着目ネット入力ピンの伝送波形（信号波形）の計算は、以下のような単発波形計算と繰り返し波形計算との２種類があり、配線条件に応じて設計者が計算方法およびパラメータ等を指定できるようになっている。なお、繰り返し波形計算は、配線条件と動作速度とから考えて必要と判断される場合に、設計者の指示によって行なわれる。
【０１７０】
図３９（ａ）には、単発波形計算によって得らた、５τ分の立ち上がり伝送波形（ＵＰ波形）が示されている。このとき、図３９（ｂ）に示すような圧縮ノイズ波形（１τ分）が得られている場合、図３９（ａ）に示す立ち上がり伝送波形の１サイクル幅τ毎に、図３９（ｂ）に示す圧縮ノイズ波形（ここでは−側）を合成してノイズチェックを行なう。
【０１７１】
図４０（ａ）には、繰り返し波形計算によって得らた、５τ分の伝送波形が示されている。このとき、図４０（ｂ）に示すような圧縮ノイズ波形（１τ分）が得られている場合、図４０（ａ）に示す伝送波形の１サイクル幅τ毎に、図４０（ｂ）に示す圧縮ノイズ波形を合成してノイズチェックを行なう。
(2-6) 伝送波形がスイッチングを繰り返す場合のノイズチェック（ノイズとクロックとの位相関係のチェック）について、図４１を参照して説明する。
【０１７２】
ノイズとクロックとのタイミング判定は、図３４においても前述した通り、クロック位相前後において誤動作を生じる可能性のある範囲（セットアップ期間ＴＬＭＮおよびホールド期間ＴＴＭＮ；図４１参照）に、期待値を満たさない波形が存在するか否かによって行なわれる。
セットアップ期間ＴＬＭＮおよびホールド期間ＴＴＭＮは下式（１８），（１９）によって定義される。
【０１７３】
ＴＬＭＮ＝Ｔｓ＋Ｔmargins …（１８）
ＴＴＭＮ＝Ｔｈ＋Ｔmarginh …（１９）
ここで、Ｔｓは着目入力ピンのセットアップタイム、Ｔｈは着目入力ピンのホールドタイム、Ｔmargins およびＴmarginh は、それぞれ、設計者によって指定されるセットアップ用マージンおよびホールド用マージンである。
【０１７４】
なお、図４１に示すタイミング判定では、τ，２τ，３τの時点で、伝送波形が、Ｈ期待を満たしていないため、ＮＧ判定となっている。
(2-7) 上述したノイズチェック手法を論理設計ツールと連携させ、回路図エントリ段階で、回路シミュレーションによる仮想配線のベースノイズ／ディレイ検証を行なうことにより、基板設計の最上流側で反射ノイズおよびディレイを考慮した配置条件／配線条件を決定することができる。
【０１７５】
また、上述したノイズチェック手法をパターンエディタと連携させ、実配線／実配置段階でノイズ／ディレイ検証を行なうことにより、実配線段階で反射ノイズ，クロストークノイズやディレイを確認しながら、会話形式で詳細な配置／配線条件を決定することができる。
さらに、上述したノイズチェック手法により、実配線／実配置作業を完了した回路（基板全体）上のクリティカルなネット全てを対象にして、ノイズおよびディレイの最終検証を行なうことにより、検討漏れや設計ミスによる問題を検証することができる。
【０１７６】
このように、本発明の第２実施形態によれば、ディレイばらつきを考慮した信号波形の最大値／最小値の時間軸方向分布ＳＤmax ／ＳＤmin と、ノイズ発生タイミングばらつきを考慮した最大／最小ノイズ電圧値の時間軸方向分布ＮＤmax ／ＮＤmin とを合成して得られた最大値／最小値の時間軸方向分布Ｄmax ／Ｄmin を、ノイズ合成波形として用いることにより、２つのノイズ合成波形（最大値および最小値の時間軸方向分布）だけで、ディレイばらつきおよびノイズ発生タイミングばらつきを加味したノイズチェックが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上する。
【０１７７】
また、ノイズ波形が複数のクロックサイクルに亘って存在する場合、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出して圧縮した圧縮ノイズ波形を用いることにより、各種ノイズの重なり合う際のワースト条件を容易に検出でき、ノイズ計算精度やノイズチェック精度の向上に寄与するだけでなく、処理時間を短縮することもできる。
【０１７８】
〔３〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、本発明の実施形態では、本発明をＬＳＩやプリント基板等の電子回路の設計時に適用した場合について説明しているが、本発明は、これに限定されるものではなく、光信号を伝播する装置にも適用され、上述した実施形態と同様の作用効果を得ることができる。
【０１７９】
【発明の効果】
以上詳述したように、本発明のノイズチェック装置によれば、以下のような効果ないし利点を得ることができる。
（１）シミュレーションを行なって波形鈍り，反射ノイズ，クロストークノイズ，同期スイッチングノイズ等の各種ノイズを計算し、これらのノイズの発生タイミングを考慮しながら各ノイズを合成してノイズ合成波形を得て、そのノイズ合成波形に基づいて、上記配線を含むパスについてのノイズチェックを行なっている。従って、各種ノイズを考慮した実際に則した信号波形により各種ノイズを統合的にチェック／解析することが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上するほか、ノイズチェックに要する時間を大幅に短縮でき、しかも、ノイズ解析における設計者への負担を軽減して作業効率を大幅に向上させることができる。
【０１８０】
（２）着目配線に対する隣接配線が複数の近接部を有している場合、各近接部と前記着目配線とについてシミュレーションを行なってノイズ波形を算出し、全ての近接部について算出されたノイズ波形と信号波形とを、該ノイズ波形の発生タイミングを考慮しながら合成することにより、これらの近接部からのノイズを実際のノイズよりも過小評価することなく且つ短時間で、ノイズ合成波形に加味することができる。
【０１８１】
（３）シミュレーションモデルを分割し、並列プロセッサもしくはネットワーク上の複数の処理部を利用してシミュレーションを並列的に実行することにより、処理時間を大幅に短縮することができる。
（４）着目配線に影響を及ぼしている問題配線を表示部上で移動させた時に移動後のノイズ合成波形をリアルタイムで表示したり、ダンピング抵抗値の候補を求めて提示し、ダンピング抵抗値に対応する部品を選択して着目配線に付加したときのノイズ合成波形を表示したりすることにより、ノイズ解析を容易にすることができ、設計者の工数削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１８２】
（５）着目配線に影響を及ぼしているノイズ波形を表示部上で移動させた時に、その移動量に応じたタイミング変更量だけノイズ波形の発生タイミング（入力ディレイタイミング）を動的にリアルタイムで変化させることができるので、遅延時間ファイルの変更を行なう必要がなく、工数を大幅に削減することができる。さらに、シミュレーションを再度行なうことなく、ノイズ波形の発生タイミングを変化させた状態でのノイズ合成波形を得てリアルタイムで表示することができるので、ノイズ解析を容易にすることができ、設計者の工数を削減して設計者への負担を軽減し、作業効率をさらに向上させることができる。
【０１８３】
（６）ディレイばらつきを考慮した信号波形の最大値および最小値の時間軸方向分布と、ノイズ発生タイミングばらつきを考慮したノイズ波形の最大値および最小値の時間軸方向分布とを合成して得られた最大値および最小値の時間軸方向分布を、ノイズ合成波形として用いることにより、２つのノイズ合成波形（最大値および最小値の時間軸方向分布）だけで、ディレイばらつきおよびノイズ発生タイミングばらつきを加味したノイズチェックが可能になり、ノイズ計算精度が大幅に向上するとともにノイズチェック精度も大幅に向上する。
【０１８４】
（７）シミュレーションで得られた信号波形をディレイばらつきの範囲内でシフトするとともにシミュレーションで得られた各ノイズ波形をノイズ発生タイミングばらつきの範囲内でシフトすることにより、シミュレーションや合成演算の実行回数を最小限に抑えながら、信号波形や各ノイズ波形の最大値および最小値の時間軸方向分布を算出できるので、設計者の工数を大幅に削減しながら、ノイズ計算精度やノイズチェック精度の向上に寄与する。
【０１８５】
（８）ノイズ波形が複数のクロックサイクルに亘って存在する場合、各クロックサイクルの同一位相におけるノイズ波形の最大値および最小値をそれぞれ抽出して圧縮した圧縮ノイズ波形を用いることにより、各種ノイズの重なり合う際のワースト条件を容易に検出でき、ノイズ計算精度やノイズチェック精度の向上に寄与するだけでなく、処理時間の短縮にも寄与する。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の第１実施形態としてのノイズチェック装置の機能構成を示すブロック図である。
【図３】（ａ）はＤｅｄネット，Ｄｉｎｇネット構成例を示す図、（ｂ）は（ａ）に示す例についてのシミュレーションモデルの配列の一例を示す図である。
【図４】第１実施形態における回路シミュレーション処理のイメージを示す図である。
【図５】着目ネットに影響を及ぼすネットが配置されたプリント基板の一例を示す図である。
【図６】（ａ），（ｂ）は図５に示すネットのモデル化の一例を説明するための図である。
【図７】図５に示すプリント基板の近接部を３つの部分Ａ，Ｂ，Ｃに分けた例を説明するための図である。
【図８】（ａ）〜（ｃ）は図５に示すネットのモデル化の他例を説明するための図である。
【図９】第１実施形態におけるノイズ合成処理のイメージを示す図である。
【図１０】（ａ），（ｂ）はいずれも第１実施形態におけるノイズ合成を説明するための図であり、（ａ）はノイズ合成対象のネットパターンを示す図、（ｂ）は第１実施形態におけるノイズ合成手順を説明するためのタイムチャートである。
【図１１】第１実施形態においてノイズ合成波形から最大遅延時間および最小遅延時間を算出する手法を説明するための図である。
【図１２】第１実施形態においてオーバディレイ／レーシングチェックの対象となる回路の一例を示す図である。
【図１３】第１実施形態におけるクロック波形のパルス周期チェックを説明するための図である。
【図１４】第１実施形態におけるクロック波形のパルス幅チェックを説明するための図である。
【図１５】第１実施形態におけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを説明するための図である。
【図１６】本発明の第１実施形態の第１変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図１７】（ａ），（ｂ）は第１実施形態の第１変形例におけるファイル分割（ノード数４）を説明するための図である。
【図１８】第１実施形態の第１変形例における回路シミュレーションを説明するための図である。
【図１９】第１実施形態の第１変形例におけるシミュレーション結果のマージ処理およびノイズ合成処理のイメージを示す図である。
【図２０】本発明の第１実施形態の第２変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２１】（ａ），（ｂ）は第１実施形態の第２変形例におけるファイル分割（ノード数２）を説明するための図である。
【図２２】第１実施形態の第２変形例における回路シミュレーションを説明するための図である。
【図２３】第１実施形態の第２変形例におけるシミュレーション結果のマージ処理およびノイズ合成処理のイメージを示す図である。
【図２４】本発明の第１実施形態の第３変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２５】（ａ１）〜（ａ３）はいずれも第１実施形態の第３変形例におけるネット移動時の表示例を示す図、（ｂ１）〜（ｂ３）はそれぞれ（ａ１）〜（ａ３）に対応したノイズ合成波形の表示例を示す図である。
【図２６】本発明の第１実施形態の第４変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図２７】第１実施形態の第４変形例におけるノイズ波形の表示例を示す図である。
【図２８】第１実施形態の第４変形例におけるノイズ波形の移動時の表示例を示す図である。
【図２９】第１実施形態の第４変形例におけるノイズ波形移動時のノイズ合成波形の表示例を示す図である。
【図３０】本発明の第１実施形態の第５変形例としてのノイズチェック装置の機能構成を示すブロック図である。
【図３１】第１実施形態の第５変形例におけるダンピング抵抗の挿入を説明するための図である。
【図３２】第１実施形態の第５変形例におけるダンピング抵抗の値とノイズ合成波形の変化との例を示す図である。
【図３３】（ａ）〜（ｃ）はいずれも本発明の第２実施形態としてのノイズチェック方法における信号波形とノイズ波形との合成手順を説明するための図である。
【図３４】第２実施形態におけるクロックタイミングを考慮したノイズチェックを説明するための図である。
【図３５】第２実施形態におけるノイズ波形圧縮手法を説明するためのタイムチャートである。
【図３６】第２実施形態におけるノイズ波形圧縮手法により得られた圧縮ノイズ波形を示す図である。
【図３７】（ａ）〜（ｇ）は第２実施形態におけるノイズ合成手法を説明するためのタイムチャートである。
【図３８】データ入力から着目ＦＦまでのパスを展開できる場合についてのタイミング定義を示す図である。
【図３９】（ａ）は第２実施形態における単発波形計算時のノイズ波形合成手法を説明するための図、（ｂ）は（ａ）において適用される圧縮ノイズ波形を示す図である。
【図４０】（ａ）は第２実施形態における繰り返し波形計算時のノイズ波形合成手法を説明するための図、（ｂ）は（ａ）において適用される圧縮ノイズ波形を示す図である。
【図４１】第２実施形態におけるノイズとクロックとの位相関係のチェック手法を説明するための図である。
【図４２】（ａ），（ｂ）は第２実施形態においてノイズ発生がクロックと非同期である場合のノイズ波形の算出手法を説明するための図である。
【符号の説明】
１ 回路情報
２ 配線情報
３ モデル作成部
４ シミュレーション部
５ ノイズ波形合成部
６ ノイズチェック部
１１ 回路ネットリストデータベース
１２ 実装データベース
１３ データ抽出部
１４ 回路モデル作成部（モデル作成部）
１５ 回路シミュレータ（シミュレーション部）
１６ ノイズ波形合成部
１７ 遅延時間ファイル
１８ ノイズチェック部
１９ ノイズ合成波形解析部
２０ グラフィックディスプレイ（ＧＤ，表示部）
２２ ファイル分割部
２３ 並列プロセッサ
２４ ファイル結合部
２５ ネットワーク
２６ 共有ディスク
２７ ネットワーク上のＰＣ／ＷＳ（処理部）
２８ ネット移動量算出部
２９ タイミング変更量算出部
３０ ポインティングデバイス（マウス，選択入力部）
３１ 最適ダンピング抵抗値算出部
３２ 抵抗部品検索部
３３ 部品ライブラリ
３４ 再ノイズ計算／合成部
Claims (18)
- 回路設計に際し、設計対象回路上の着目配線を伝播する信号波形に影響を与えるノイズをチェックするための装置であって、
前記着目配線に係る回路部分のシミュレーションモデルを作成するモデル作成部と、
該モデル作成部により作成された該シミュレーションモデルを用いてシミュレーションを行なうことにより、前記着目配線を伝播する信号波形を算出するとともに、前記着目配線において該信号波形にのるノイズ波形をノイズの種類毎に算出するシミュレーション部と、
該設計対象回路における遅延時間に関する情報を予め格納する遅延時間ファイルと、
該シミュレーション部により算出された該ノイズ波形の遅延時間を該遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、該シミュレーション部により算出された該信号波形と合成することにより、ノイズののった信号波形であるノイズ合成波形を得るノイズ波形合成部と、
該ノイズ波形合成部により得られた該ノイズ合成波形に基づいてノイズチェックを行なうノイズチェック部とをそなえてなることを特徴とする、ノイズチェック装置。 - 前記着目配線に対する隣接配線が、折り返すことにより前記着目配線に対して電気的に干渉しうる近接部を複数有している場合、該モデル作成部が、該隣接配線の近接部毎に、その近接部と前記着目配線とについて該シミュレーションモデルを作成し、該シミュレーション部が、該シミュレーションモデルを用いて該ノイズ波形を算出し、該ノイズ波形合成部が、全ての近接部について算出された該ノイズ波形の遅延時間を該遅延時間ファイルから読み出し、該ノイズ波形を、当該遅延時間だけずらした上で、該シミュレーション部により算出された該信号波形と合成することを特徴とする、請求項１記載のノイズチェック装置。
- 該ノイズチェック部が、該ノイズ合成波形から前記着目配線の最大遅延時間および最小遅延時間を抽出し、これらの最大の遅延時間および最小の遅延時間を用いて前記着目配線におけるオーバディレイ／レーシングチェックを行なうことを特徴とする、請求項１記載のノイズチェック装置。
- 前記着目配線を伝播する信号波形がクロック波形である場合、該ノイズチェック部が、該ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点から該ノイズ合成波形についてのパルス周期を算出し、該パルス周期に基づき前記着目配線におけるクロック波形のパルス周期チェックを行なうことを特徴とする、請求項１記載のノイズチェック装置。
- 前記着目配線を伝播する信号波形がクロック波形である場合、該ノイズチェック部が、該ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点から該ノイズ合成波形の立ち上がり幅および立ち下がり幅を算出し、これらの立ち上がり幅および立ち下がり幅に基づき前記着目配線におけるクロック波形のパルス幅チェックを行なうことを特徴とする、請求項１記載のノイズチェック装置。
- 前記着目配線を伝播する信号波形がクロック波形である場合、該ノイズチェック部が、該ノイズ合成波形と信号波形のハイレベル判定閾値／ローレベル判定閾値との交点から、該ノイズ合成波形が立ち上がりに要する時間および該ノイズ合成波形が立ち下がりに要する時間を算出し、これらの時間に基づき前記着目配線におけるクロック波形の立ち上がり時間／立ち下がり時間のチェックを行なうことを特徴とする、請求項１記載のノイズチェック装置。
- 該シミュレーション部が、
該シミュレーションモデルを複数のファイルに分割するファイル分割部と、
該ファイル分割部により分割された該複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を有する並列プロセッサと、
該複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とを有して構成されていることを特徴とする、請求項１記載のノイズチェック装置。 - 該シミュレーション部が、
該シミュレーションモデルを複数のファイルに分割するファイル分割部と、
該ファイル分割部により分割された該複数のファイルについてのシミュレーションを並列的に実行する複数の処理部を接続するネットワークと、
該複数の処理部によるシミュレーション結果ファイルを結合するファイル結合部とを有して構成されていることを特徴とする、請求項１記載のノイズチェック装置。 - 該ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、
該ノイズ合成波形解析部により前記着目配線に悪影響を与える問題配線が判明した場合に前記着目配線および該問題配線を含む配線パターンを表示する表示部と、
該表示部に表示された該問題配線を該表示部上で移動させるためのポインティングデバイスと、
該ポインティングデバイスによる移動量に応じた該問題配線の実移動量を算出する移動量算出部とをそなえ、
該問題配線を該実移動量だけ移動させた状態で、該モデル作成部，該シミュレーション部，該ノイズ波形合成部および該ノイズチェック部を再度動作させ、該問題配線の移動後の前記ノイズ合成波形を該表示部に表示させることを特徴とする、請求項１記載のノイズチェック装置。 - 該ノイズ合成波形についてのノイズ解析を行なうノイズ合成波形解析部と、
該ノイズ合成波形解析部により前記着目配線に悪影響を与えるノイズ波形が判明した場合に該ノイズ波形を表示する表示部と、
該表示部に表示された該ノイズ波形を該表示部上で移動させるためのポインティングデバイスと、
該ポインティングデバイスによる移動量に応じた該ノイズ波形のタイミング変更量を算出し該タイミング変更量だけ該ノイズ波形の発生タイミングを動的に変化させるタイミング変更量算出部とをそなえたことを特徴とする、請求項１記載のノイズチェック装置。 - 該ノイズ波形の発生タイミングを変化させた状態で、該ノイズ波形合成部および該ノイズチェック部を再度動作させ、該ノイズ波形のタイミング変更後の前記ノイズ合成波形を該表示部に表示させることを特徴とする、請求項１０記載のノイズチェック装置。
- 前記ノイズ合成波形にリンギングがのっている場合、前記着目配線に付加することにより該リンギングを解消することの可能なダンピング抵抗値を算出するダンピング抵抗値算出部と、
該ダンピング抵抗値算出部により算出された該ダンピング抵抗値に対応する候補部品データを検索する部品検索部と、
該部品検索部により検索された該候補部品データを表示する表示部と、
該表示部に表示された該候補部品データの中から部品を選択する選択入力部とをそなえ、
該選択入力部により選択された部品を前記着目配線に付加した状態で、該モデル作成部，該シミュレーション部，該ノイズ波形合成部および該ノイズチェック部を再度動作させ、該部品の付加後の前記ノイズ合成波形を表示部に表示させることを特徴とする、請求項１記載のノイズチェック装置。 - 該ノイズ波形合成部が、
ディレイばらつきの範囲で前記信号波形をシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズ発生タイミングばらつきの範囲で前記ノイズ波形をシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布をノイズの種類毎に算出し、
前記信号波形の最大値および最小値の時間軸方向分布と前記ノイズ波形の最大値および最小値の時間軸方向分布とを合成することにより得られた最大値および最小値の時間軸方向分布を前記ノイズ合成波形として得ることを特徴とする、請求項１記載のノイズチェック装置。 - 該ノイズチェック部が、前記ノイズ合成波形の最大値および最小値の時間軸方向分布が、いずれも、チェック対象ピンでの論理的な期待値を満足しているか否かを判断することにより、前記ノイズチェックを行なうことを特徴とする、請求項１３記載のノイズチェック装置。
- 該シミュレーション部が、前記信号波形を所定条件下で１つだけ算出するとともに、ノイズの種類毎の前記ノイズ波形を前記所定条件下で１つだけ算出し、
該ノイズ波形合成部が、１つだけ算出された前記信号波形を前記ディレイばらつきの範囲内でシフトさせることにより前記信号波形の最大値および最小値の時間軸方向分布を算出するとともに、ノイズの種類毎に、１つだけ算出された前記ノイズ波形を前記ノイズ発生タイミングばらつきの範囲内でシフトさせることにより前記ノイズ波形の最大値および最小値の時間軸方向分布を算出することを特徴とする、請求項１３記載のノイズチェック装置。 - 前記ノイズ波形が複数のクロックサイクルに亘って存在する場合、該ノイズ波形合成部が、各クロックサイクルの同一位相における前記ノイズ波形の最大値および最小値をそれぞれ抽出することにより、前記ノイズ波形の最大値および最小値をそれぞれ一つのクロックサイクルに圧縮した最大値圧縮ノイズ波形および最小値圧縮ノイズ波形を生成し、これらの圧縮ノイズ波形を、それぞれ、前記ノイズ波形の最大値および最小値の時間軸方向分布として用いることを特徴とする、請求項１３記載のノイズチェック装置。
- 該ノイズチェック部により前記信号波形のオーバディレイチェックを行なう場合、該ノイズ波形合成部が、前記信号波形の立ち上がり時には該信号波形に前記ノイズ波形の最小値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には該信号波形に前記ノイズ波形の最大値の時間軸分布を合成して前記ノイズ合成波形を得ることを特徴とする、請求項１３記載のノイズチェック装置。
- 該ノイズチェック部により前記信号波形のレーシングチェックを行なう場合、該ノイズ波形合成部が、前記信号波形の立ち上がり時には該信号波形に前記ノイズ波形の最大値の時間軸分布を合成して前記ノイズ合成波形を得る一方、前記信号波形の立ち下がり時には該信号波形に前記ノイズ波形の最小値の時間軸分布を合成して前記ノイズ合成波形を得ることを特徴とする、請求項１３記載のノイズチェック装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27736798A JP3655106B2 (ja) | 1998-05-14 | 1998-09-30 | ノイズチェック装置 |
| EP99914774A EP1083502A4 (en) | 1998-05-14 | 1999-04-20 | NOISE CONTROL METHOD AND DEVICE |
| PCT/JP1999/002093 WO1999059089A1 (fr) | 1998-05-14 | 1999-04-20 | Procede et dispositif de controle du bruit |
| US09/708,470 US6915249B1 (en) | 1998-05-14 | 2000-11-09 | Noise checking method and apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-132196 | 1998-05-14 | ||
| JP13219698 | 1998-05-14 | ||
| JP27736798A JP3655106B2 (ja) | 1998-05-14 | 1998-09-30 | ノイズチェック装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000035984A JP2000035984A (ja) | 2000-02-02 |
| JP3655106B2 true JP3655106B2 (ja) | 2005-06-02 |
Family
ID=26466830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27736798A Expired - Fee Related JP3655106B2 (ja) | 1998-05-14 | 1998-09-30 | ノイズチェック装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1083502A4 (ja) |
| JP (1) | JP3655106B2 (ja) |
| WO (1) | WO1999059089A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620708B2 (ja) * | 2000-05-19 | 2011-01-26 | 富士通株式会社 | ノイズ対策決定装置 |
| JP4341152B2 (ja) * | 2000-06-02 | 2009-10-07 | ソニー株式会社 | プリント基板の配線構造チェックシステム |
| JP2002032428A (ja) * | 2000-07-13 | 2002-01-31 | Sony Corp | プリント基板の配線構造チェックシステム |
| WO2004111886A1 (ja) | 2003-06-10 | 2004-12-23 | Fujitsu Limited | 伝送信号解析方法、プログラム及び装置 |
| EP1577803A3 (en) | 2004-03-08 | 2009-01-28 | Panasonic Corporation | Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon |
| JP4539376B2 (ja) * | 2005-03-07 | 2010-09-08 | 富士通株式会社 | 伝送信号波形解析方法及びプログラム |
| JP5029096B2 (ja) * | 2007-03-30 | 2012-09-19 | 富士通株式会社 | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 |
| JP5040463B2 (ja) * | 2007-06-20 | 2012-10-03 | 富士通セミコンダクター株式会社 | クロストークノイズ解析方法 |
| JP5353061B2 (ja) * | 2008-05-27 | 2013-11-27 | 富士通株式会社 | 伝送遅延解析装置、伝送遅延解析プログラム、伝送遅延解析方法 |
| US8341579B2 (en) | 2008-10-27 | 2012-12-25 | Nec Corporation | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits |
| JP4857453B2 (ja) * | 2009-07-01 | 2012-01-18 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | パケットとシリアル・データの対応関係確認方法 |
| JP6481498B2 (ja) * | 2015-05-14 | 2019-03-13 | 富士通株式会社 | 波形検証プログラム、情報処理装置、および波形検証方法 |
| JP6485203B2 (ja) * | 2015-05-14 | 2019-03-20 | 富士通株式会社 | 波形検証プログラム、情報処理装置、および波形検証方法 |
| JP7151403B2 (ja) * | 2018-03-15 | 2022-10-12 | 株式会社リコー | 解析装置、解析方法、および解析プログラム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253372U (ja) * | 1985-09-24 | 1987-04-02 | ||
| JP3339531B2 (ja) * | 1993-10-04 | 2002-10-28 | 松下電器産業株式会社 | プリント基板設計方法およびシステム |
| US5481695A (en) * | 1993-10-26 | 1996-01-02 | Cadence Design Systems, Inc. | System and method for estimating crosstalk between signal lines in a circuit |
| US5502644A (en) * | 1994-04-07 | 1996-03-26 | At&T Corp. | Process and apparatus for auditing crosstalk and characteristic impedances of printed wiring boards |
| US5568395A (en) * | 1994-06-29 | 1996-10-22 | Lsi Logic Corporation | Modeling and estimating crosstalk noise and detecting false logic |
| JP3264806B2 (ja) * | 1994-11-15 | 2002-03-11 | 富士通株式会社 | 回路シミュレーションモデル抽出方法及び装置 |
| JPH08297689A (ja) * | 1995-04-26 | 1996-11-12 | Hitachi Ltd | ノイズ対策設計支援方法及びその装置 |
| US5751163A (en) * | 1996-04-16 | 1998-05-12 | Lattice Semiconductor Corporation | Parallel programming of in-system (ISP) programmable devices using an automatic tester |
| JP3598201B2 (ja) * | 1996-05-31 | 2004-12-08 | 富士通株式会社 | 配線装置及び配線方法並びに配線プログラムを記録したコンピュータ読取可能な記録媒体 |
| JPH1145294A (ja) * | 1997-07-28 | 1999-02-16 | Fujitsu Ltd | ノイズ解析方法及びノイズ解析装置 |
-
1998
- 1998-09-30 JP JP27736798A patent/JP3655106B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-20 WO PCT/JP1999/002093 patent/WO1999059089A1/ja active Application Filing
- 1999-04-20 EP EP99914774A patent/EP1083502A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999059089A1 (fr) | 1999-11-18 |
| EP1083502A1 (en) | 2001-03-14 |
| JP2000035984A (ja) | 2000-02-02 |
| EP1083502A4 (en) | 2003-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6915249B1 (en) | Noise checking method and apparatus | |
| JP3655106B2 (ja) | ノイズチェック装置 | |
| US5870308A (en) | Method and system for creating and validating low-level description of electronic design | |
| US6324678B1 (en) | Method and system for creating and validating low level description of electronic design | |
| US6216252B1 (en) | Method and system for creating, validating, and scaling structural description of electronic device | |
| US5801958A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information | |
| US5557531A (en) | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation | |
| US5544067A (en) | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation | |
| Agarwal et al. | Modeling and analysis of crosstalk noise in coupled RLC interconnects | |
| US5541849A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters | |
| US5867399A (en) | System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description | |
| US5544066A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints | |
| JP4634269B2 (ja) | クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 | |
| US5572436A (en) | Method and system for creating and validating low level description of electronic design | |
| US5222030A (en) | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof | |
| US9064068B1 (en) | Debuggable opaque IP | |
| US7073140B1 (en) | Method and system for performing crosstalk analysis | |
| US8504978B1 (en) | User interface for timing budget analysis of integrated circuit designs | |
| JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
| US10467370B1 (en) | Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design | |
| JP4554509B2 (ja) | タイミング解析装置及びタイミング解析手法 | |
| US8086435B1 (en) | Method for predicting simultaneous switching output (SSO) noise | |
| US6745376B2 (en) | Several improvements for timing diagrams | |
| Yeh et al. | Automatic constraint generation for guided random simulation | |
| US6928401B1 (en) | Interactive repeater insertion simulator (IRIS) system and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |