JP3339531B2 - プリント基板設計方法およびシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板やマルチ
チップモジュール（ＭＣＭ）などを含む回路基板のレイ
アウトをＣＡＤを用いて行なうプリント基板設計方法お
よびシステムに関する。

【０００２】

【従来の技術】近年、プリント基板ＣＡＤシステムは、
マルチチップモジュールを含むプリント基板の基板設計
に盛んに利用されている。ここで、プリント基板とは、
基板上に部品がレイアウトされ、部品間の配線がプリン
トされたものをいい、マルチチップモジュール（ＭＣ
Ｍ）とは、小型の基板上に複数の部品が実装されたモジ
ュールをいう。

【０００３】図１３は、従来のＣＡＤを用いたプリント
基板の設計手順を示すフローチャートである。まず、基
板設計者は、回路図ＣＡＤを用いて基板に実装されるべ
き各部品の電気的接続を表す電気回路を設計する（ステ
ップＳ２１０１）。さらに具体的には、前記ステップＳ
２１０１は、以下のステップを含む。すなわち、基板設
計者は、基本的な電気回路の設計を行い（ステップＳ２
１０２）、次いで、反射や遅延、ノイズを防止するため
の対策として対策部品の付加を行う（ステップＳ２１０
３）。

【０００４】次いで、基板設計者は、回路図ＣＡＤで設
計した部品の接続情報（ネットリスト）をプリント基板
設計ＣＡＤに出力し、基板上の部品の配置や箔による接
続配線などのレイアウトを対話的に行う（ステップＳ２
１０４）。次いで、基板設計者は、ステップＳ２１０４
の処理によりレイアウトが完了した基板が意図した通り
に正しく動作するか検査を行う。前記検査は、シミュレ
ーションによって行ってもよいし、前記基板を実際に試
作してプローブを当てて行っても良い。（ステップＳ２
１０５、ステップＳ２１０６）。

【０００５】この結果、遅延、ノイズ、不要輻射などの
電気的特性により、基板が正しく動作しないと判断され
る場合や、意図した性能が発揮できないと判断される場
合が生じる。このような場合、基板設計者は、各対策部
品につき、対策部品の抵抗値や容量値などの部品定格値
を変更し（ステップＳ２１０８）、シミュレーションな
どによって基板が意図した通りに正しく動作するか検査
を行う（ステップＳ２１０５、ステップＳ２１０６、ス
テップＳ２１０７）。

【０００６】また、それでも基板が正しく動作しない場
合や、意図した性能が発揮できない場合には、部品の配
置位置、配線長、配線パターンなどのプリント基板のレ
イアウトを変更し（ステップＳ２１０４）、シミュレー
ションなどによって基板が意図した通りに正しく動作す
るか検査を行う（ステップＳ２１０５、ステップＳ２１
０６、ステップＳ２１０７、ステップＳ２１０９）。

【０００７】さらに、それでも基板が正しく動作しない
場合や、意図した性能が発揮できない場合には、抵抗や
コンデンサなどの対策部品を新たに付加し（ステップＳ
２１０３）、シミュレーションなどによって基板が意図
した通りに正しく動作するか検査を行う（ステップＳ２
１０４、ステップＳ２１０５、ステップＳ２１０６）。

【０００８】なお、基板設計者は、前述のような処理に
より基板の電気的特性が満足なレベルになるように回路
に対策を施すが、ステップＳ２１０５〜ステップＳ２１
０８の処理、ステップＳ２１０４〜ステップＳ２１０９
の処理およびステップＳ２１０３〜ステップＳ２１０６
の処理については、対話的に行うので、必ずしもこの順
で行う必要はなく、また判断によっては随時、ステップ
Ｓ２１０２に戻り、基本回路設計をやり直しても良い。

【０００９】以上のようにして、基板設計者は、基板が
正しく動作することが確認できれば、得られた基板設計
情報を製造工程に渡す（ステップＳ２１１０）。なお、
一部のＣＡＤでは、ステップＳ２１０４に示した部品配
置や接続配線などのレイアウト作業を自動的に行う機能
を備えたものもある（National Technical Report 第３
２巻第２号 平成５年４月号 松下電器産業（株）発行
雑誌コード06813、「知識ベース型高密度プリント基板
自動設計システム」pp.84-89）。しかしながら、前記知
識ベース型高密度プリント基板自動設計システムでは、
自動レイアウト後の基板の電気的特性に応じて、設計し
た回路に対策部品を付加し、レイアウトを変更し、部品
の定格値を変更するといった対策を施すことまでは考慮
していない。従って、基板設計者は、自動レイアウト後
の基板の電気的特性の検査とそれに応じた対策処理とを
対話的に行う必要がある。また、部品配置を最適設計す
るものとしては、”PLACEMENT OPTIMIZATION SYSTEM AI
EDED BY CAD”(US Patent 5,187,668)があるが、これも
また部品を配置した後の基板の電気的特性までは考慮し
ていない。さらに、電気的特性を考慮して配線を行うも
のとしては、”WIRING DESING FOR SEMICONDUCTOR INTE
GRATED CIRCUIT”(US Patent5,046,017)があるが、これ
は電気的特性に応じて配線レイアウトを行うことのみを
考慮するものであって、電気的特性に応じて回路の変更
を行うことまでは考慮していない。

【００１０】このように、従来のプリント基板設計で
は、基板設計者が基板の電気的特性が満足なレベルにな
るようにレイアウトの変更あるいは部品の付加、部品定
格値の変更などをシミュレーションや試作の結果にもと
づいて繰り返し対話的に行わなければならなず、基板が
正しく動作することを確認するまでに回路に対策を施す
作業は、設計完了までの時間のうちかなりの時間を要し
ていた。

【００１１】また以下には、従来の設計基準の利用形態
について説明する。一般に、設計基準とは、設計された
基板を正しく製造し動作させるために、プリント基板を
設計する際に守るべき制限内容などをいう。例えば、
「近接した平行配線は互いにクロストークノイズをうけ
やすいので、配線が平行に走る長さを１０ｃｍ以内にす
る」や、「製造時にインサートマシンを使って部品を挿
入するのでマシンのつかみしろとして、部品の左右に１
ｃｍの空きが必要である」などである。

【００１２】これらの設計基準は、設計する基板や製造
方法などによって微妙に異なってもよいものであるが、
基板一枚毎に設計基準が異なると、設計基準を作成する
手間がかかるばかりでなく、基板設計者も一枚毎に個々
の設計をする必要があるため、従来は、これらの設計基
準を部署毎や基板の種類毎などある程度の領域ごとにあ
らかじめ定めていた。

【００１３】

【発明が解決しようとする課題】しかしながら、これら
の設計基準は、あらかじめ最大公約数的に定められるの
で、すなわち、設計基準を守ってさえいれば基板が支障
なく製造でき、動作するように定められているので、基
板によってはかなりの余裕をもって設計されてしまうこ
とがあった。例えば、厳密には４層で設計、製造できた
であろう基板が設計基準を忠実に守ったために６層にな
ってしまったというような場合や、基板サイズが大きく
なってしまったというような場合が生じていた。このよ
うな場合、余分な基板材料を使用するという点でコスト
高となり、また、このような基板を使用した装置の小型
化を図る際の支障となるという問題があった。

【００１４】一方、余裕をもって定められている設計基
準であっても全ての基板の条件を満足できるものではな
く、基板によっては、設計基準を満足しても実際に作成
された基板が正しく動作しないという場合もあった。本
発明の目的は、設計しようとする回路基板に最も適した
設計基準を作成し、前記設計基準に従って電気的特性に
優れた回路基板を設計することがができるとともに、回
路基板設計者の作業負荷を軽減し、回路基板設計の作業
効率を向上することができるプリント基板設計方法およ
びシステムを提供することである。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の本発明は、設計しようとする回路基
板に使用する基板、基板上にレイアウトするべき回路お
よびそれに含まれる部品に関する回路基板情報と前記回
路基板に生じるノイズを防止するための対策に関するノ
イズ対策情報と設計段階における回路基板の電気的特性
評価に関する評価情報とから回路基板を設計する回路基
板設計システムであって、前記回路基板情報、前記ノイ
ズ対策情報および前記評価情報を入力する入力手段と、
入力された前記ノイズ対策情報中に記述されている対策
部品に関する情報に基づいて、前記回路基板情報に示さ
れる回路中に対策部品を付加し、前記回路基板情報を対
策部品付加後の回路を記述するよう修正する対策部品付
加手段と、前記対策部品付加手段が修正した前記回路基
板情報と前記ノイズ対策情報中に記述されているレイア
ウト上の制限を示す情報とに基づいて、前記回路基板情
報によって記述される基板上に、部品および配線のレイ
アウトを行い、レイアウトを行った部品および配線の位
置を基板上の座標値としてレイアウト情報を作成すると
ともに、前記回路基板情報をさらにレイアウト後の回路
を記述するように修正するレイアウト手段と、設計段階
における回路基板の電気的特性評価に関する前記評価情
報に基づいて、前記レイアウト情報とその時点における
回路基板情報とによって記述される回路中のテスト評価
対象の電気的特性の良否を評価するテスト評価手段と、
前記テスト評価手段によって電気的特性が悪いと評価さ
れた前記テスト評価対象に付加されている対策部品につ
いて、前記ノイズ対策情報中の対策部品に関する情報に
基づいて、前記対策部品を異なる定格値の対策部品に変
更するとともに、前記回路基板情報を定格値変更後の回
路を記述するように修正する定格値変更手段と、前記レ
イアウト手段がレイアウトを完成する毎に、前記テスト
評価手段を起動し、前記定格値変更手段が回路中の対策
部品の定格値を変更する毎に、前記テスト評価手段を起
動する制御手段と、前記回路基板情報と前記レイアウト
情報とに記述されている回路中のテスト評価対象のう
ち、予め定めるテスト評価対象が前記テスト評価手段に
よって電気的特性が良いと評価された場合には、前記回
路基板情報と前記レイアウト情報とを出力する出力手段
とを含む。

【００１６】請求項２記載の本発明は、請求項１記載の
プリント基板設計システムにおいて、前記対策部品付加
手段は、前記ノイズ対策情報中の情報であって、対策部
品を付加すべき回路中の箇所を示す情報と入力された前
記回路基板情報とを照合し、入力された前記回路基板情
報中に記述されている回路の中で対策部品を付加すべき
箇所を認識する対策部品付加箇所認識部と、前記対策部
品付加箇所認識部が認識した対策部品付加箇所にすでに
付加されている対策部品を認識する対策部品認識部と、
前記ノイズ対策情報に前記対策部品付加箇所に対応して
定められている、付加すべき対策部品を示す情報と前記
対策部品を付加するときの定格値を示す情報とに基づい
て、前記対策部品認識部が認識した対策部品付加箇所で
あって、まだ対策部品が付加されていない箇所に、予め
定める対策部品を付加する対策部品付加部と、前記対策
部品認識部が認識した対策部品と前記対策前記対策部品
付加部が新たに付加した対策部品とに優先順位を設定す
る優先順位設定部と、前記優先順位設定部が優先順位を
設定した各対策部品につき前記回路基板情報内の前記対
策部品を記述する情報に前記優先順位を示す情報を付加
し、前記対策部品付加部が新たに対策部品を付加した場
合には、前記対策部品付加部が対策部品を付加した後の
回路を記述するよう、入力された前記回路基板情報を修
正する第１回路基板情報修正部とを含み、前記レイアウ
ト手段は、前記回路基板情報に記述されている基板上の
領域であって、前記第１回路基板情報修正部によって修
正された前記回路基板情報に記述されている回路に含ま
れる部品および前記部品を接続する配線をレイアウトし
ても良い領域を認識するレイアウト領域認識部と、前記
レイアウト領域認識部が認識した領域に、前記ノイズ対
策情報中に記述されているレイアウト上の制限に従っ
て、前記回路基板情報に記述されている回路に含まれる
部品と前記部品を接続する配線とをレイアウトするレイ
アウト部と、前記レイアウト領域認識部が認識した領域
内に、前記レイアウト部が、レイアウトすべきすべての
前記部品と前記配線とのレイアウトを完成することがで
きるか否かを判断するレイアウト判断部と、前記レイア
ウト部が前記レイアウトを完成することができないと前
記レイアウト判断部が判断した場合に、前記第１回路基
板情報修正部が修正した回路基板情報に記述されている
回路中の対策部品であって削除可能な対策部品を、前記
優先順位設定部によって設定された優先順位が低いもの
から順次、削除する対策部品削除部と、前記レイアウト
部がレイアウトを行った部品および配線の位置を基板上
の座標値としてレイアウト情報を作成するレイアウト情
報作成部と、前記回路基板情報中の回路中に含まれる部
品を記述する情報に、前記対策部品削除部がどの対策部
品を削除したかを示す情報を付加することにより前記第
１回路基板情報修正部が修正した回路基板情報をさらに
修正する第２回路基板情報修正部と、前記対策部品削除
部が前記対策部品を削除する毎に、前記レイアウト領域
認識部と前記レイアウト部と前記レイアウト判断部とを
起動するレイアウト制御部とを含む。

【００１７】請求項３記載の本発明は、請求項２記載の
プリント基板設計システムにおいて、前記定格値変更手
段は、前記ノイズ対策情報中に記述されている情報であ
って、異なる定格値の対策部品に変更が可能な対策部品
を示す情報と前記対策部品の変更可能な定格値の範囲を
示す情報とに基づいて、前記テスト評価手段によって電
気的特性が悪いと評価された前記テスト評価対象に付加
されている対策部品であって、異なる定格値の対策部品
に変更が可能な対策部品について、前記対策部品を異な
る定格値の対策部品に変更する定格値変更部と、第２回
路基板情報修正部によって修正された回路基板情報を定
格値変更後の回路を記述するように修正する第３回路基
板情報修正部とを含む。

【００１８】請求項４記載の本発明は、請求項３記載の
プリント基板設計システムにおいて、定格値変更部が定
格値の変更が可能なすべての前記対策部品の定格値を変
更しても、なお、前記テスト評価手段が定格値変更後の
回路に含まれる予め定めるテスト評価対象の電気的特性
を良いと評価しない場合には、前記レイアウト手段を起
動してその時点における回路基板情報内に記述されてい
る回路を、前記レイアウト情報に記述されている位置と
は異なる位置に再度レイアウトさせるレイアウト変更制
御部と、前記レイアウト変更制御部の指示に基づいて前
記レイアウト手段がレイアウトを行った後のテスト評価
の結果、前記テスト評価手段によって電気的特性が悪い
と評価された前記テスト評価対象につき、前記対策部品
削除部が削除した前記対策部品を優先順位の高いものか
ら順に再度付加する削除対策部品付加部と、前記削除対
策部品付加部が再度付加した対策部品に付加されている
優先順位を、当該対策部品を削除することができないこ
とを示す優先順位に変更する優先順位変更部と、前記第
２回路基板情報修正部が付加した情報であって、対策部
品を削除したことを示す情報を再度回路中に付加したこ
とを示す情報に修正するとともに、前記対策部品を記述
する情報中の優先順位を前記優先順位変更部が変更した
優先順位に修正する第４回路基板情報修正部と、前記レ
イアウト変更制御部の指示に基づいて前記レイアウト手
段がレイアウトを行い、それに続いて前記テスト評価手
段がテスト評価を行った後、前記定格値変更手段を待機
させるとともに、前記削除対策部品付加部が、一旦、前
記レイアウト手段によって削除された対策部品を再度回
路中に付加する毎に、前記レイアウト手段を起動し、前
記削除対策部品付加部が、再度付加してもよいすべての
削除対策部品を付加した後の回路中のテスト評価対象に
つき、前記テスト評価手段が予め定めるテスト評価対象
の電気的特性を良いと評価しない場合には、前記定格値
変更手段を起動する削除対策部品付加制御部とをさらに
含む。

【００１９】請求項５記載の本発明は、請求項２または
請求項４記載のプリント基板設計システムにおいて、前
記対策部品付加手段は、前記対策部品付加箇所認識部が
認識した対策部品付加箇所を含む回路部分であって、前
記評価情報に記述されている回路テスト評価対象につい
て回路シミュレーションを行い、前記回路テスト評価対
象の回路シミュレーション出力が前記評価情報に記述さ
れている回路テスト評価基準を満足するか否かを判断
し、前記回路テスト評価対象の回路シミュレーション出
力が前記回路テスト評価基準を満足しない場合には、前
記対策部品付加部を起動し、前記ノイズ対策情報に記述
されている情報であって回路中に付加すべき対策部品を
示す情報と前記対策部品を付加するときの定格値を示す
情報とに基づいて、前記対策部品認識部が認識した対策
部品付加箇所に予め定める対策部品を付加させる回路テ
スト部をさらに含む。

【００２０】請求項６記載の本発明は、請求項２、請求
項４または請求項５記載のプリント基板設計システムに
おいて、前記対策部品付加手段は、前記対策部品付加部
が対策部品を付加した回路部分について、回路シミュレ
ーションを行い、予め定める回路テスト評価対象の回路
シミュレーション出力が予め定める回路テスト評価基準
を満足するか否かを判断することによって、前記対策部
品付加部が対策部品を付加した回路部分の電気的特性の
良否を評価する回路テスト評価部と、前記回路テスト評
価部が、前記対策部品付加部が対策部品を付加した回路
部分の電気的特性が悪いと評価した場合には、前記回路
部分に含まれる定格値を変更することが可能な全ての対
策部品について別の定格値の対策部品に変更する対策部
品定格値変更部と、前記対策部品定格値変更部が前記対
策部品を別の定格値の対策部品に変更する毎に、前記回
路テスト評価部を起動して、前記回路テスト評価部に別
の定格値の対策部品に変更した回路部分について電気的
特性の評価を行わせる対策部品定格値変更制御部とをさ
らに含む。

【００２１】請求項７記載の本発明は、請求項１、請求
項２、請求項４または請求項６記載のプリント基板設計
システムにおいて、前記定格値変更手段は、定格値の変
更が可能な対策部品を定格値の異なる対策部品に変更す
ることによって前記テスト評価手段によって前記テスト
評価対象の電気的特性が良いと評価された当該テスト評
価対象に付加されている対策部品の定格値を検出し、検
出した前記定格値と、入力された前記ノイズ対策情報中
に記述されている情報であって、回路中に付加されてい
る対策部品の定格値を変更した結果、定格値を変更した
後の対策部品が前記回路にとって不要となるときの前記
定格値の範囲を示す情報とを比較し、検出した前記定格
値が前記情報に示される定格値の範囲内にある場合に
は、定格値を変更した結果定格値が前記情報に示される
定格値の範囲となった対策部品を不要な対策部品として
認識する不要対策部品認識部と、前記不要対策部品認識
部が認識した対策部品を削除し、前記回路基板情報を不
要対策部品削除後の回路を記述するよう修正するととも
に、前記レイアウト手段を起動する不要対策部品削除部
とをさらに含む。

【００２２】請求項８記載の本発明は、請求項１、請求
項４または請求項７記載のプリント基板設計システムに
おいて、入力された回路基板情報に基づいて基板上に回
路をレイアウトするにあたって従うべきレイアウト上の
制限である設計基準を作成するための情報であって、設
計基準を作成すべき対象を示す情報および前記設計基準
作成対象がとりうる値の許容範囲を定める際のパラメー
タを示す情報などを示す設計基準作成情報を入力する設
計基準作成情報入力部と、前記設計基準作成情報に従っ
て予め定められる設計基準作成対象につき、予め定めら
れる前記パラメータの下で設計基準作成対象の取りうる
値を予め定める値ずつ変化させ、設計基準作成対象の取
りうる値を予め定める値ずつ変化させる毎に、前記設計
基準作成対象についてシミュレーションを行い、前記シ
ミュレーション結果が予め定める設計基準作成評価基準
を満足するまで設計基準作成対象の値の変更とシミュレ
ーションによる評価とを繰り返し、前記シミュレーショ
ン結果が予め定める設計基準作成評価基準を満足したと
きの設計基準作成対象の値を設計基準作成対象の許容値
として設計基準を作成する設計基準作成部と、前記設計
基準作成部が前記設計基準作成対象の取りうる値を可能
な範囲ですべて変化させても、まだ、前記シミュレーシ
ョン結果が前記設計基準作成評価基準を満足しない場合
には、その旨を出力し、前記シミュレーション結果が予
め定める設計基準作成評価基準を満足したときには、前
記設計基準作成部が作成した設計基準を出力するととも
に、前記設計基準作成部が作成した設計基準に基づいて
レイアウトを行うよう前記レイアウト手段に指示する設
計基準出力部とをさらに含む。

【００２３】請求項９記載の本発明は、請求項８記載の
プリント基板設計システムにおいて、前記テスト評価手
段は、回路を実際の基板上にレイアウトした場合の部品
の位置、配線長、層間の接続状態、配線の物理的形状、
基板の誘電率などに基づいて、回路中の各部品端子を接
続するネットに予め定める入力波形を与えた場合の出力
波形を計算によって求める伝送線路シミュレータを含
む。

【００２４】請求項１０記載の本発明は、請求項８また
は請求項９記載のプリント基板設計システムにおいて、
前記設計基準作成部は、回路を実際の基板上にレイアウ
トした場合の部品の位置、配線長、層間の接続状態、配
線の物理的形状、基板の誘電率などに基づいて、回路中
の各部品端子を接続するネットに予め定める入力波形を
与えた場合の出力波形を計算によって求める伝送線路シ
ミュレータを含む。

【００２５】請求項１１記載の本発明は、請求項１、請
求項４または請求項７記載のプリント基板設計システム
において、入力された回路基板情報に基づいて基板上に
回路をレイアウトするにあたって従うべきレイアウト上
の制限である設計基準を作成するための情報であって、
設計基準を作成すべき対象を示す情報および前記設計基
準作成対象がとりうる値の許容範囲を定める際のパラメ
ータを示す情報などを示す設計基準作成情報を入力する
設計基準作成情報入力部と、予め定める設計基準作成対
象毎に、予め定める前記パラメータの値に対応する設計
基準を記憶する設計基準記憶部と、前記設計基準作成情
報入力部によって入力された設計基準作成情報に基づい
て、予め定める設計基準作成対象につき、前記回路基板
情報からパラメータの値を読み出し、読み出した前記パ
ラメータ値で定められる設計基準を前記設計基準記憶部
から読み出し、読み出した設計基準を当該設計基準作成
対象の設計基準として定める設計基準作成部と、前記設
計基準作成部が定めた設計基準を出力するとともに、前
記設計基準作成部が定めた設計基準に基づいてレイアウ
トを行うよう前記レイアウト手段に指示する設計基準出
力部とをさらに含む。

【００２６】請求項１２記載の本発明は、請求項８記載
のプリント基板設計システムにおいて、前記テスト評価
手段は、予め定めるテスト評価対象毎に、前記テスト評
価対象を含む回路部分に付加されている対策部品の種類
およびその定格値の範囲を記憶するテスト評価基準記憶
部と、前記評価情報中に記述されている情報であって、
レイアウト後の回路上のテスト評価対象を示す情報に基
づいて、前記レイアウト情報とその時点での前記回路基
板情報とによって記述される回路中のテスト評価対象を
認識するテスト評価対象認識部と、前記テスト評価対象
認識部が認識したテスト評価対象を含む回路部分に付加
されている対策部品の種類および定格値が前記テスト評
価基準記憶部に記憶されているテスト評価基準を満足す
るか否かを判定することにより、当該テスト評価対象の
電気的特性の良否を評価するテスト評価部とを含む。

【００２７】請求項１３記載の本発明は、設計しようと
する回路基板に使用する基板、基板上にレイアウトする
べき回路およびそれに含まれる部品に関する回路基板情
報と前記回路基板に生じるノイズを防止するための対策
に関するノイズ対策情報と設計段階における回路基板の
電気的特性評価に関する評価情報とから回路基板を設計
する回路基板設計方法であって、前記回路基板情報、前
記ノイズ対策情報および前記評価情報を入力する入力ス
テップと、入力された前記ノイズ対策情報中に記述され
ている対策部品に関する情報に基づいて、前記回路基板
情報に示される回路中に対策部品を付加し、前記回路基
板情報を対策部品付加後の回路を記述するよう修正する
対策部品付加ステップと、前記対策部品付加ステップに
おいて修正された回路基板情報と予め定めるレイアウト
上の制限を示す情報とに基づいて、前記回路基板情報に
よって記述される基板上に、部品および配線のレイアウ
トを行い、レイアウトを行った部品および配線の位置を
基板上の座標値としてレイアウト情報を作成するととも
に、前記回路基板情報をさらにレイアウト後の回路を記
述するように修正するレイアウトステップと、設計段階
における回路基板の電気的特性評価に関する前記評価情
報に基づいて、前記レイアウト情報とその時点における
回路基板情報とによって記述される回路中のテスト評価
対象の電気的特性の良否を評価するテスト評価ステップ
と、前記ノイズ対策情報中に記述されている情報であっ
て、定格値の変更が可能な対策部品を示す情報と前記対
策部品の変更可能な定格値の範囲を示す情報とに基づい
て、前記テスト評価ステップにおいて電気的特性が悪い
と評価された前記テスト評価対象に付加されている対策
部品であって、定格値の変更が可能な対策部品につい
て、予め定める値ずつ定格値を変更する毎に前記テスト
評価ステップにおけるテスト評価を繰り返し、前記テス
ト評価ステップにおいて当該テスト評価対象の電気的特
性が良いと評価されるまで当該対策部品の定格値を変更
するとともに、前記回路基板情報を定格値変更後の回路
を記述するように修正する定格値変更ステップと、前記
レイアウトステップにおいて修正された回路基板情報と
前記レイアウト情報とに記述されている回路中のテスト
ててててて評価対象のうち、すべてのテスト評価対象が
前記テスト評価ステップにおいて電気的特性が良いと評
価された場合には、前記定格値変更ステップにおいて修
正された前記回路基板情報と前記レイアウト情報とを出
力する出力ステップとを含む。

【００２８】請求項１４記載の本発明は、請求項１３記
載のプリント基板設計方法において、前記対策部品付加
ステップは、前記ノイズ対策情報中に記述されている情
報であって、回路中の対策部品を付加すべき箇所を示す
情報と入力された前記回路基板情報とを照合し、入力さ
れた前記回路基板情報中に記述されている回路の中で対
策部品を付加すべき箇所を認識する対策部品付加箇所認
識サブステップと、前記対策部品付加箇所認識サブステ
ップにおいて認識した対策部品付加箇所にすでに付加さ
れている対策部品を認識する対策部品認識サブステップ
と、前記ノイズ対策情報中に、回路中の対策部品を付加
すべき箇所毎に予め定められている、付加すべき対策部
品を示す情報と前記対策部品を付加するときの定格値を
示す情報とに基づいて、前記対策部品認識サブステップ
において認識した対策部品付加箇所であって、まだ対策
部品が付加されていない箇所に、予め定める対策部品を
付加する対策部品付加サブステップと、前記対策部品認
識サブステップにおいて認識した対策部品と前記対策前
記対策部品付加サブステップにおいて新たに付加した対
策部品とに優先順位を設定する優先順位設定サブステッ
プと、前記優先順位設定サブステップにおいて優先順位
を設定した各対策部品につき前記回路基板情報内の前記
対策部品を記述する情報に前記優先順位を示す情報を付
加し、前記対策部品付加サブステップにおいて新たに対
策部品を付加した場合には、前記対策部品付加サブステ
ップにおいて対策部品を付加した後の回路を記述するよ
う、入力された前記回路基板情報を修正する第１回路基
板情報修正サブステップとを含み、前記レイアウトステ
ップは、前記回路基板情報に記述されている基板上の領
域であって、前記第１回路基板情報修正サブステップに
おいて修正された前記回路基板情報に記述されている回
路に含まれる部品および前記部品を接続する配線をレイ
アウトしても良い領域を認識するレイアウト領域認識サ
ブステップと、前記レイアウト領域認識サブステップに
おいて認識した領域に、予め定めるレイアウト上の制限
に従って、前記回路基板情報に記述されている回路に含
まれる部品と前記部品を接続する配線とをレイアウトす
るレイアウトサブステップと、前記レイアウトサブステ
ップにおいて、前記レイアウト領域認識サブステップに
おいて認識した領域内に、レイアウトすべきすべての前
記部品と前記配線とのレイアウトを完成することができ
るか否かを判断するレイアウト判断サブステップと、前
記レイアウト判断サブステップにおいて、前記レイアウ
トサブステップでレイアウトすべきすべての前記部品と
前記配線とのレイアウトを完成することができないと判
断した場合に、前記第１回路基板情報修正サブステップ
において修正した回路基板情報に記述されている回路中
の対策部品であって削除可能な対策部品を、前記優先順
位設定サブステップによって設定された優先順位が低い
ものから順次削除し、前記対策部品を削除する毎に、前
記レイアウト判断サブステップを実行し、前記レイアウ
ト判断サブステップにおいて前記レイアウトサブステッ
プでレイアウトすべきすべての前記部品と前記配線との
レイアウトを完成することができると判断されるまで削
除可能な前記対策部品を削除するとともに、削除可能な
すべての対策部品を削除した後であっても、なお前記レ
イアウト判断サブステップにおいて、前記レイアウトサ
ブステップでレイアウトすべきすべての前記部品と前記
配線とのレイアウトを完成することができないと判断し
た場合には、その旨を出力する対策部品削除サブステッ
プと、前記レイアウトサブステップにおいてレイアウト
を行った部品および配線の位置を基板上の座標値として
レイアウト情報を作成するレイアウト情報作成サブステ
ップと、前記対策部品削除サブステップにおいて前記対
策部品を削除する毎に、対策部品を記述する情報にどの
対策部品を削除したかを示す情報を付加することにより
前記第１回路基板情報修正サブステップにおいて修正し
た回路基板情報をさらに修正する第２回路基板情報修正
サブステップとを含む。

【００２９】請求項１５記載の本発明は、請求項１４記
載のプリント基板設計方法において、前記定格値変更ス
テップはさらに、前記ノイズ対策情報中に記述されてい
る情報であって、異なる定格値の対策部品に変更が可能
な対策部品を示す情報と前記対策部品の変更可能な定格
値の範囲を示す情報とに基づいて、前記テスト評価ステ
ップにおいて電気的特性が悪いと評価された前記テスト
評価対象に付加されている対策部品であって、異なる定
格値の対策部品に変更が可能な対策部品について、前記
対策部品を異なる定格値の対策部品に変更する毎に前記
テスト評価ステップを実行することによるテスト評価を
繰り返し、前記テスト評価ステップにおいて当該テスト
評価対象の電気的特性が良いと評価されるまで当該対策
部品を定格値の異なる対策部品に変更する定格値変更サ
ブステップと、第２回路修正サブステップにおいて修正
された回路基板情報を定格値変更後の回路を記述するよ
うに修正する第３回路基板情報修正サブステップと、前
記定格値変更サブステップにおいて前記対策部品の定格
値を変更可能な定格値の範囲内で変更しても、なお、前
記テスト評価ステップにおいて定格値変更後の回路に含
まれるすべてのテスト評価対象の電気的特性が良いと評
価されない場合には、再度前記レイアウトステップを実
行し、前記第３回路基板情報修正サブステップによって
修正された回路基板情報内に記述されている回路を、前
記レイアウト情報に記述されている位置とは異なる位置
に再度レイアウトするレイアウト変更サブステップと、
前記レイアウトステップにおいて再度レイアウトを行っ
た後の回路に含まれるすべてのテスト評価対象につい
て、前記テスト評価ステップを実行してテスト評価を行
い、前記テスト評価対象のうち前記テスト評価ステップ
において電気的特性が悪いと評価された前記テスト評価
対象につき、前記対策部品削除サブステップにおいて削
除した前記対策部品を優先順位の高いものから順に再度
付加し、前記対策部品を再度付加する毎に、再度付加し
た対策部品が基板上にレイアウトされるよう前記レイア
ウトステップを実行し、レイアウト後の回路を前記テス
ト評価ステップを実行してテスト評価し、前記テスト評
価ステップにおいてすべてのテスト評価対象の電気的特
性が良いと評価されるまで、電気的特性が悪いと評価さ
れた前記テスト評価対象につき、前記対策部品削除サブ
ステップにおいて削除した前記対策部品を優先順位の高
いものから順に再度付加する削除対策部品付加サブステ
ップと、前記削除対策部品付加サブステップにおいて前
記対策部品を再度付加する毎に、再度付加した対策部品
に付加されている優先順位を、当該対策部品を削除する
ことができないことを示す優先順位に変更する優先順位
変更サブステップと、前記削除対策部品付加サブステッ
プにおいて前記対策部品を再度付加する毎に、前記第２
回路基板情報修正サブステップで修正された前記回路基
板情報中、前記第２回路基板情報修正サブステップにお
いて付加した情報であって、対策部品を削除したことを
示す情報を再度回路中に前記対策部品を付加したことを
示す情報に修正する第４回路基板情報修正サブステップ
と、前記定格値変更ステップにおいて、前記削除部品付
加サブステップにおいていったん削除された対策部品の
うちすべての対策部品を再度付加した後の回路につき、
前記テスト評価ステップにおいてすべてのテスト評価対
象の電気的特性が良いと評価されない場合は、前記テス
ト評価ステップにおいてすべてのテスト評価対象の電気
的特性が良いと評価されるまで前記定格値変更サブステ
ップから前記第４回路基板情報修正サブステップまでの
前記全サブステップを繰り返し行なうを含む。

【００３０】請求項１６記載の本発明は、請求項１４ま
たは請求項１５記載のプリント基板設計方法において、
前記対策部品付加ステップは、さらに、前記対策部品付
加箇所認識サブステップにおいて認識した対策部品付加
箇所を含む予め定める回路部分について回路シミュレー
ションを行い、予め定める回路テスト評価対象の回路シ
ミュレーション出力が予め定める回路テスト評価基準を
満足するか否かを判断し、前記回路テスト評価対象の回
路シミュレーション出力が予め定める回路テスト評価基
準を満足しない場合には、前記対策部品付加サブステッ
プを実行し、前記ノイズ対策情報に記述されている情報
であって、回路中に付加すべき対策部品を示す情報と前
記対策部品を付加するときの定格値を示す情報とに基づ
いて、前記対策部品認識サブステップにおいて認識した
対策部品付加箇所に、予め定める対策部品を付加する回
路テストサブステップを含む。

【００３１】請求項１７記載の本発明は、請求項１４、
請求項１５または請求項１６記載のプリント基板設計方
法において、前記対策部品付加ステップは、さらに、前
記対策部品付加サブステップにおいて対策部品を付加し
た回路部分について、回路シミュレーションを行い、予
め定める回路テスト評価対象の回路シミュレーション出
力が予め定める回路テスト評価基準を満足するか否かを
判断することによって、前記対策部品付加サブステップ
において対策部品を付加した回路部分の電気的特性の良
否を評価する回路テスト評価サブステップと、前記回路
テスト評価サブステップにおいて、前記対策部品付加サ
ブステップで対策部品を付加した回路部分の電気的特性
が悪いと評価した場合には、前記回路部分に含まれる定
格値を変更することが可能な全ての対策部品について別
の定格値の対策部品に変更し、別の定格値の対策部品に
変更する毎に、前記回路テスト評価サブステップを実行
して別の定格値の対策部品に変更した回路部分について
回路シミュレーションを行い、別の定格値の対策部品に
変更した全ての回路部分について、前記回路テスト評価
サブステップにおいてその電気的特性が良いと判断され
るまで定格値の変更と前記回路テスト評価サブステップ
における評価とを繰り返す対策部品定格値変更サブステ
ップとを含む。

【００３２】請求項１８記載の本発明は、請求項１３、
請求項１４、請求項１５または請求項１７記載のプリン
ト基板設計方法において、前記定格値変更ステップは、
さらに、定格値の変更が可能な対策部品を定格値の異な
る対策部品に変更することによって前記テスト評価ステ
ップにおいて前記テスト評価対象の電気的特性が良いと
評価された当該テスト評価対象に付加されている対策部
品の定格値を検出し、検出した前記定格値と、入力され
た前記ノイズ対策情報中に記述されている情報であっ
て、回路中に付加されている対策部品の定格値を変更し
た結果、定格値を変更した後の対策部品が前記回路にと
って不要となるときの前記定格値の範囲を示す情報とを
比較し、検出した前記定格値が前記情報に示される定格
値の範囲内にある場合には、定格値を変更した結果、定
格値が前記情報に示される定格値の範囲となった対策部
品を不要な対策部品として認識する不要対策部品認識サ
ブステップと、前記不要対策部品認識サブステップにお
いて認識した対策部品を削除し、前記回路基板情報を不
要対策部品削除後の回路を記述するよう修正する不要対
策部品削除サブステップとを含む。

【００３３】請求項１９記載の本発明は、請求項１３、
請求項１５または請求項１８記載のプリント基板設計方
法において、回路基板設計方法は、さらに、入力された
回路基板情報に基づいて基板上に回路をレイアウトする
にあたって従うべきレイアウト上の制限である設計基準
を作成するための情報であって、設計基準を作成すべき
対象を示す情報および前記設計基準作成対象がとりうる
値の許容範囲を定める際のパラメータを示す情報などを
示す設計基準作成情報を入力する設計基準作成情報入力
サブステップと、前記設計基準作成情報に従って予め定
められる設計基準作成対象につき、予め定められる前記
パラメータの下で設計基準作成対象の取りうる値を予め
定める値ずつ変化させ、設計基準作成対象の取りうる値
を予め定める値ずつ変化させる毎に、前記設計基準作成
対象についてシミュレーションを行い、前記シミュレー
ション結果が予め定める設計基準作成評価基準を満足す
るまで設計基準作成対象の値の変更とシミュレーション
による評価とを繰り返し、前記シミュレーション結果が
予め定める設計基準作成評価基準を満足したときの設計
基準作成対象の値を設計基準作成対象の許容値として設
計基準を作成する設計基準作成サブステップと、前記設
計基準作成サブステップにおいて前記設計基準作成対象
の取りうる値を可能な範囲ですべて変化させても、ま
だ、前記シミュレーション結果が前記設計基準作成評価
基準を満足しない場合には、その旨を出力し、前記シミ
ュレーション結果が予め定める設計基準作成評価基準を
満足したときには、前記設計基準作成サブステップにお
いて作成した設計基準を出力するとともに、これに続く
前記レイアウトステップにおいて前記設計基準作成サブ
ステップで作成した設計基準に基づいてレイアウトを行
うよう指示する設計基準出力サブステップとを含む。

【００３４】請求項２０記載の本発明は、請求項１９記
載のプリント基板設計方法において、前記テスト評価ス
テップは、回路を実際の基板上にレイアウトした場合の
部品の位置、配線長、層間の接続状態、配線の物理的形
状、基板の誘電率などに基づいて、回路中の各部品端子
を接続するネットに予め定める入力波形を与えた場合の
出力波形を計算によって求める伝送線路シミュレーショ
ンを含む。

【００３５】請求項２１記載の本発明は、請求項１９ま
たは請求項２０記載のプリント基板設計方法において、
前記設計基準作成サブステップは、回路を実際の基板上
にレイアウトした場合の部品の位置、配線長、層間の接
続状態、配線の物理的形状、基板の誘電率などに基づい
て、回路中の各部品端子を接続するネットに予め定める
入力波形を与えた場合の出力波形を計算によって求める
伝送線路シミュレーションを含む。

【００３６】請求項２２記載の本発明は、請求項１３、
請求項１５または請求項１８記載のプリント基板設計方
法において、入力された回路基板情報に基づいて基板上
に回路をレイアウトするにあたって従うべきレイアウト
上の制限である設計基準を作成するための情報であっ
て、設計基準を作成すべき対象を示す情報および前記設
計基準作成対象がとりうる値の許容範囲を定める際のパ
ラメータを示す情報などを示す設計基準作成情報を入力
する設計基準作成情報入力サブステップと、前記設計基
準作成情報入力サブステップにおいて入力された設計基
準作成情報に基づいて、予め定める設計基準作成対象に
つき、前記回路基板情報からパラメータの値を読み出
し、読み出したパラメータ値で定められる設計基準を、
前記パラメータの値に対応して設計基準を予め記憶して
いるメモリから読み出し、読み出した設計基準を当該設
計基準作成対象の設計基準として定める設計基準作成サ
ブステップと、前記設計基準作成サブステップにおいて
定めた設計基準を出力するとともに、前記レイアウトス
テップにおいて前記設計基準作成サブステップで定めた
設計基準に基づいてレイアウトを行うよう指示する設計
基準出力サブステップとをさらに含む。

【００３７】請求項２３記載の本発明は、請求項１９記
載のプリント基板設計方法において、前記テスト評価ス
テップは、前記評価情報中に記述されている情報であっ
て、レイアウト後の回路上のテスト評価対象を示す情報
に基づいて、前記レイアウト情報とその時点での前記回
路基板情報とによって記述される回路中のテスト評価対
象を認識するテスト評価対象認識サブステップと、前記
テスト評価対象認識サブステップにおいて認識したテス
ト評価対象を含む回路部分に付加されている対策部品の
種類および定格値が、予め定めるテスト評価対象を含む
回路部分に付加されているべき対策部品の種類および当
該対策部品がとるべき定格値の範囲を予め定めるテスト
評価対象毎に定めた基準であって、メモリ内に予め記憶
されているテスト評価基準を満足するか否かを判定する
ことにより、当該テスト評価対象の電気的特性の良否を
評価するテスト評価サブステップとを含む。

【００３８】

【作用】以上のように、請求項１記載の本発明に従え
ば、入力手段は、前記回路基板情報、前記ノイズ対策情
報および前記評価情報を入力する。対策部品付加手段
は、入力された前記ノイズ対策情報中に記述されている
対策部品に関する情報に基づいて、前記回路基板情報に
示される回路中に対策部品を付加し、前記回路基板情報
を対策部品付加後の回路を記述するよう修正する。

【００３９】レイアウト手段は、前記対策部品付加手段
が修正した前記回路基板情報と前記ノイズ対策情報中に
記述されているレイアウト上の制限を示す情報とに基づ
いて、前記回路基板情報によって記述される基板上に、
部品および配線のレイアウトを行い、レイアウトを行っ
た部品および配線の位置を基板上の座標値としてレイア
ウト情報を作成するとともに、前記回路基板情報をさら
にレイアウト後の回路を記述するように修正する。

【００４０】テスト評価手段は、設計段階における回路
基板の電気的特性評価に関する前記評価情報に基づい
て、前記レイアウト情報とその時点における回路基板情
報とによって記述される回路中のテスト評価対象の電気
的特性の良否を評価する。定格値変更手段は、前記テス
ト評価手段によって電気的特性が悪いと評価された前記
テスト評価対象に付加されている対策部品について、前
記ノイズ対策情報中の対策部品に関する情報に基づい
て、前記対策部品を異なる定格値の対策部品に変更する
とともに、前記回路基板情報を定格値変更後の回路を記
述するように修正する。

【００４１】制御手段は、前記レイアウト手段がレイア
ウトを完成する毎に、前記テスト評価手段を起動し、前
記定格値変更手段が回路中の対策部品の定格値を変更す
る毎に、前記テスト評価手段を起動する。出力手段は、
前記回路基板情報と前記レイアウト情報とに記述されて
いる回路中のテスト評価対象のうち、予め定めるテスト
評価対象が前記テスト評価手段によって電気的特性が良
いと評価された場合には、前記回路基板情報と前記レイ
アウト情報とを出力する。

【００４２】以上のように本発明に従えば、基本設計さ
れた電気回路を実際の基板上にレイアウトした際に生じ
るノイズを低減し、電気的特性に優れた回路基板を設計
することができる。また、さらに、基本設計された回路
に対し前記の処理を全て自動処理することより、回路基
板設計者の作業負荷を軽減し、回路基板設計の作業効率
を向上することができるとともに、回路基板設計技術に
習熟していない基板設計者が回路を基本設計した場合で
あっても、回路基板設計技術に習熟した基板設計者が回
路基板を設計する場合と同様に、電気的特性に優れた回
路基板を設計することができる。

【００４３】請求項２記載の本発明に従えば、請求項１
記載の対策部品付加手段において、対策部品付加箇所認
識部は、前記ノイズ対策情報中の情報であって、対策部
品を付加すべき回路中の箇所を示す情報と入力された前
記回路基板情報とを照合し、入力された前記回路基板情
報中に記述されている回路の中で対策部品を付加すべき
箇所を認識する。

【００４４】対策部品認識部は、前記対策部品付加箇所
認識部が認識した対策部品付加箇所にすでに付加されて
いる対策部品を認識する。対策部品付加部は、前記ノイ
ズ対策情報内に、前記対策部品付加箇所に対応して定め
られている、付加すべき対策部品を示す情報と前記対策
部品を付加するときの定格値を示す情報とに基づいて、
前記対策部品認識部が認識した対策部品付加箇所であっ
て、まだ対策部品が付加されていない箇所に、予め定め
る対策部品を付加する。

【００４５】優先順位設定部は、前記対策部品認識部が
認識した対策部品と前記対策前記対策部品付加部が新た
に付加した対策部品とに優先順位を設定する。第１回路
基板情報修正部は、前記優先順位設定部が優先順位を設
定した各対策部品につき前記回路基板情報内の前記対策
部品を記述する情報に前記優先順位を示す情報を付加
し、前記対策部品付加部が新たに対策部品を付加した場
合には、前記対策部品付加部が対策部品を付加した後の
回路を記述するよう、入力された前記回路基板情報を修
正する。

【００４６】また、前記レイアウト手段において、レイ
アウト領域認識部は、前記回路基板情報に記述されてい
る基板上の領域であって、前記第１回路基板情報修正部
によって修正された前記回路基板情報に記述されている
回路に含まれる部品および前記部品を接続する配線をレ
イアウトしても良い領域を認識する。レイアウト部は、
前記レイアウト領域認識部が認識した領域に、前記ノイ
ズ対策情報中に記述されているレイアウト上の制限に従
って、前記回路基板情報に記述されている回路に含まれ
る部品と前記部品を接続する配線とをレイアウトする。

【００４７】レイアウト判断部は、前記レイアウト領域
認識部が認識した領域内に、前記レイアウト部が、レイ
アウトすべきすべての前記部品と前記配線とのレイアウ
トを完成することができるか否かを判断する。対策部品
削除部は、前記レイアウト部が前記レイアウトを完成す
ることができないと前記レイアウト判断部が判断した場
合に、前記第１回路基板情報修正部が修正した回路基板
情報に記述されている回路中の対策部品であって削除可
能な対策部品を、前記優先順位設定部によって設定され
た優先順位が低いものから順次、削除する。

【００４８】レイアウト情報作成部は、前記レイアウト
部がレイアウトを行った部品および配線の位置を基板上
の座標値としてレイアウト情報を作成する。第２回路基
板情報修正部は、前記回路基板情報中の回路中に含まれ
る部品を記述する情報に、前記対策部品削除部がどの対
策部品を削除したかを示す情報を付加することにより前
記第１回路基板情報修正部が修正した回路基板情報をさ
らに修正する。

【００４９】レイアウト制御部は、前記対策部品削除部
が前記対策部品を削除する毎に、前記レイアウト領域認
識部と前記レイアウト部と前記レイアウト判断部とを起
動する。以上のように本発明に従えば、より柔軟性の高
い自動レイアウト処理を実現することができるととも
に、設計しようとする回路基板の電気的特性上重要な対
策部品が前記対策部品削除部によって削除されてしまう
ことを防止することができる。

【００５０】請求項３記載の本発明に従えば、請求項２
記載の前記定格値変更手段において、定格値変更部は、
前記ノイズ対策情報中に記述されている情報であって、
異なる定格値の対策部品に変更が可能な対策部品を示す
情報と前記対策部品の変更可能な定格値の範囲を示す情
報とに基づいて、前記テスト評価手段によって電気的特
性が悪いと評価された前記テスト評価対象に付加されて
いる対策部品であって、異なる定格値の対策部品に変更
が可能な対策部品について、前記対策部品を異なる定格
値の対策部品に変更する。

【００５１】第３回路基板情報修正部は、第２回路基板
情報修正部によって修正された回路基板情報を定格値変
更後の回路を記述するように修正する。請求項４記載の
本発明に従えば、請求項３記載のプリント基板設計シス
テムにおいて、さらに、レイアウト変更制御部は、定格
値変更部が定格値の変更が可能なすべての前記対策部品
の定格値を変更しても、なお、前記テスト評価手段が定
格値変更後の回路に含まれる予め定めるテスト評価対象
の電気的特性を良いと評価しない場合には、前記レイア
ウト手段を起動してその時点における回路基板情報内に
記述されている回路を、前記レイアウト情報に記述され
ている位置とは異なる位置に再度レイアウトさせる。

【００５２】削除対策部品付加部は、前記レイアウト変
更制御部の指示に基づいて前記レイアウト手段がレイア
ウトを行った後のテスト評価の結果、前記テスト評価手
段によって電気的特性が悪いと評価された前記テスト評
価対象につき、前記対策部品削除部が削除した前記対策
部品を優先順位の高いものから順に再度付加する。優先
順位変更部は、前記削除対策部品付加部が再度付加した
対策部品に付加されている優先順位を、当該対策部品を
削除することができないことを示す優先順位に変更す
る。

【００５３】第４回路基板情報修正部は、前記第２回路
基板情報修正部が付加した情報であって、対策部品を削
除したことを示す情報を再度回路中に付加したことを示
す情報に修正するとともに、前記対策部品を記述する情
報中の優先順位を前記優先順位変更部が変更した優先順
位に修正する。削除対策部品付加制御部は、前記レイア
ウト変更制御部の指示に基づいて前記レイアウト手段が
レイアウトを行い、それに続いて前記テスト評価手段が
テスト評価を行った後、前記定格値変更手段を待機させ
るとともに、前記削除対策部品付加部が、一旦、前記レ
イアウト手段によって削除された対策部品を再度回路中
に付加する毎に、前記レイアウト手段を起動し、前記削
除対策部品付加部が、再度付加してもよいすべての削除
対策部品を付加した後の回路中のテスト評価対象につ
き、前記テスト評価手段が予め定めるテスト評価対象の
電気的特性を良いと評価しない場合には、前記定格値変
更手段を起動する。

【００５４】以上のように本発明に従えば、対策部品の
定格値の変更を行った後、レイアウトされた回路の電気
的特性が改善されないときには、電気的特性がよくない
回路部分のレイアウトを変更するとともに、依然として
前記回路の電気的特性が改善されないときには、さら
に、前回のレイアウトの際に削除された対策部品のうち
からその優先順位にしたがって対策部品を再度付加する
ことができ、これにより、さらに、電気的特性に優れた
回路基板を設計することができる。

【００５５】請求項５記載の本発明に従えば、請求項２
または請求項４記載の前記対策部品付加手段において、
回路テスト部は、さらに、前記対策部品付加箇所認識部
が認識した対策部品付加箇所を含む回路部分であって、
前記評価情報に記述されている回路テスト評価対象につ
いて回路シミュレーションを行い、前記回路テスト評価
対象の回路シミュレーション出力が前記評価情報に記述
されている回路テスト評価基準を満足するか否かを判断
し、前記回路テスト評価対象の回路シミュレーション出
力が前記回路テスト評価基準を満足しない場合には、前
記対策部品付加部を起動して、前記ノイズ対策情報に記
述されている情報であって、回路中に付加すべき対策部
品を示す情報と前記対策部品を付加するときの定格値を
示す情報とに基づいて、前記対策部品認識部が認識した
対策部品付加箇所に対策部品を付加させる。

【００５６】以上のように本発明に従えば、基本設計さ
れた電気回路が基板上にレイアウトされる前に、ノイズ
防止対策を予め施しておくことができる。請求項６記載
の本発明に従えば、請求項２、請求項４または請求項５
記載の前記対策部品付加手段において、さらに、回路テ
スト評価部は、前記対策部品付加部が対策部品を付加し
た回路部分について、回路シミュレーションを行い、予
め定める回路テスト評価対象の回路シミュレーション出
力が予め定める回路テスト評価基準を満足するか否かを
判断することによって、前記対策部品付加部が対策部品
を付加した回路部分の電気的特性の良否を評価する。

【００５７】対策部品定格値変更部は、前記対策部品付
加部が対策部品を付加した回路部分について、前記回路
テスト評価部が回路の電気的特性を良いと評価しない場
合には、前記回路部分に含まれる定格値の変更が可能な
全ての対策部品について別の定格値の対策部品に変更す
る。対策部品定格値変更制御部は、前記対策部品定格値
変更部が前記対策部品を別の定格値の対策部品に変更す
る毎に、前記回路テスト評価部を起動して、前記回路テ
スト評価部に別の定格値の対策部品に変更した回路部分
について電気的特性の評価を行わせる。

【００５８】以上のように本発明に従えば、対策部品付
加後の電気回路が基板上にレイアウトされる前の段階
で、ノイズ防止対策を予め施しておくことができる。請
求項７記載の本発明に従えば、請求項１、請求項２、請
求項４または請求項６記載の前記定格値変更手段におい
て、さらに、不要対策部品認識部は、定格値の変更が可
能な対策部品を定格値の異なる対策部品に変更した結
果、前記テスト評価手段に電気的特性が良いと評価され
た当該テスト評価対象に付加されている対策部品の定格
値を検出し、検出した前記定格値と入力された前記ノイ
ズ対策情報中に記述されている情報であって、回路中に
付加されている対策部品の定格値を変更した結果、その
対策部品が前記回路にとって不要となるときの前記定格
値の範囲を示す情報とを比較し、検出した前記定格値が
前記情報に示される定格値の範囲内にある場合には、定
格値を変更した結果、定格値が前記情報に示される定格
値の範囲内の値となった対策部品を不要な対策部品とし
て認識する。

【００５９】不要対策部品削除部は、前記不要対策部品
認識部が認識した対策部品を削除し、前記回路基板情報
を不要対策部品削除後の回路を記述するよう修正すると
ともに、前記レイアウト手段を起動する。以上のように
本発明に従えば、対策部品の定格値の変更の結果、変更
後の対策部品の定格値が、その対策部品自体をほとんど
無視することができるような小さな値となったとき、ま
たはその対策部品が必要でないような大きな値となった
とき、当該対策部品を削除することができる。また、こ
れにより、電気的特性に優れた回路基板を設計すること
ができるとともに、設計される回路基板に費やされる資
源を節約し、前記回路基板の小型化を図ることができ
る。

【００６０】請求項８記載の本発明に従えば、請求項
１、請求項４または請求項７記載のプリント基板設計シ
ステムにおいて、さらに、設計基準作成情報入力部は、
入力された回路基板情報に基づいて基板上に回路をレイ
アウトするにあたって従うべきレイアウト上の制限であ
る設計基準を作成するための情報であって、設計基準を
作成すべき対象を示す情報および前記設計基準作成対象
がとりうる値の許容範囲を定める際のパラメータを示す
情報などを示す設計基準作成情報を入力する。

【００６１】設計基準作成部は、前記設計基準作成情報
に従って予め定められる設計基準作成対象につき、予め
定められる前記パラメータの下で設計基準作成対象の取
りうる値を予め定める値ずつ変化させ、設計基準作成対
象の取りうる値を予め定める値ずつ変化させる毎に、前
記設計基準作成対象についてシミュレーションを行い、
前記シミュレーション結果が予め定める設計基準作成評
価基準を満足するまで設計基準作成対象の値の変更とシ
ミュレーションによる評価とを繰り返し、前記シミュレ
ーション結果が予め定める設計基準作成評価基準を満足
したときの設計基準作成対象の値を設計基準作成対象の
許容値として設計基準を作成する。

【００６２】設計基準出力部は、前記設計基準作成部が
前記設計基準作成対象の取りうる値を可能な範囲ですべ
て変化させても、まだ、前記シミュレーション結果が前
記設計基準作成評価基準を満足しない場合には、その旨
を出力し、前記シミュレーション結果が予め定める設計
基準作成評価基準を満足したときには、前記設計基準作
成部が作成した設計基準を出力するとともに、前記設計
基準作成部が作成した設計基準に基づいてレイアウトを
行うよう前記レイアウト手段に指示する。

【００６３】従って、本発明に従えば、設計しようとす
る回路基板毎に最適な設計基準を作成し、前記設計基準
に基づいてレイアウトを行うことにより、より電気的特
性に優れた回路基板を設計することができるとともに、
設計される回路基板に費やされる資源を節約し、前記回
路基板の小型化を図ることができる。請求項９記載の本
発明に従えば、請求項８記載の前記テスト評価手段にお
いて、伝送線路シミュレータは、回路を実際の基板上に
レイアウトした場合の部品の位置、配線長、層間の接続
状態、配線の物理的形状、基板の誘電率などに基づい
て、回路中の各部品端子を接続するネットに予め定める
入力波形を与えた場合の出力波形を計算によって求め
る。

【００６４】以上のように本発明に従えば、回路基板の
設計段階で逐次、基板上にレイアウトされた回路の電気
的特性を評価することによって、より電気的特性に優れ
た回路基板を設計することができる。請求項１０記載の
本発明に従えば、請求項８または請求項９記載の前記設
計基準作成部において、伝送線路シミュレータは、回路
を実際の基板上にレイアウトした場合の部品の位置、配
線長、層間の接続状態、配線の物理的形状、基板の誘電
率などに基づいて、回路中の各部品端子を接続するネッ
トに予め定める入力波形を与えた場合の出力波形を計算
によって求める。

【００６５】従って、本発明に従えば、設計しようとす
る回路基板毎に最適な設計基準を作成し、前記設計基準
に基づいてレイアウトを行うことにより、より電気的特
性に優れた回路基板を設計することができる。請求項１
１記載の本発明に従えば、請求項１、請求項４または請
求項７記載のプリント基板設計システムにおいて、設計
基準作成情報入力部は、入力された回路基板情報に基づ
いて基板上に回路をレイアウトするにあたって従うべき
レイアウト上の制限である設計基準を作成するための情
報であって、設計基準を作成すべき対象を示す情報およ
び前記設計基準作成対象がとりうる値の許容範囲を定め
る際のパラメータを示す情報などを示す設計基準作成情
報を入力する。

【００６６】設計基準記憶部は、予め定める設計基準作
成対象毎に、予め定める前記パラメータの値に対応する
設計基準を記憶する。設計基準作成部は、前記設計基準
作成情報入力部によって入力された設計基準作成情報に
基づいて、予め定める設計基準作成対象につき、前記回
路基板情報からパラメータの値を読み出し、読み出した
前記パラメータ値で定められる設計基準を前記設計基準
記憶部から読み出し、読み出した設計基準を当該設計基
準作成対象の設計基準として定める。

【００６７】設計基準出力部は、前記設計基準作成部が
定めた設計基準を出力するとともに、前記設計基準作成
部が定めた設計基準に基づいてレイアウトを行うよう前
記レイアウト手段に指示する。従って、本発明に従え
ば、設計しようとする回路基板毎に最適な設計基準を作
成し、前記設計基準に基づいてレイアウトを行うことに
より、より電気的特性に優れた回路基板を設計すること
ができる。

【００６８】請求項１２記載の本発明に従えば、請求項
８記載のプリント基板設計システムの前記テスト評価手
段において、テスト評価基準記憶部は、予め定めるテス
ト評価対象毎に、前記テスト評価対象を含む回路部分に
付加されている対策部品の種類およびその定格値の範囲
を記憶する。

【００６９】テスト評価対象認識部は、前記評価情報中
に記述されている情報であって、レイアウト後の回路上
のテスト評価対象を示す情報に基づいて、前記レイアウ
ト情報とその時点での前記回路基板情報とによって記述
される回路中のテスト評価対象を認識する。テスト評価
部は、前記テスト評価対象認識部が認識したテスト評価
対象を含む回路部分に付加されている対策部品の種類お
よび定格値が前記テスト評価基準記憶部に記憶されてい
るテスト評価基準を満足するか否かを判定することによ
り、当該テスト評価対象の電気的特性の良否を評価す
る。

【００７０】従って、本発明に従えば、基板上にレイア
ウトされた回路基板の特性を逐次、テスト評価すること
ができ、前記テスト評価の結果に基づいて、より電気的
特性に優れた回路基板を設計することができる。請求項
１３記載の本発明に従えば、入力ステップにおいて、前
記回路基板情報、前記ノイズ対策情報および前記評価情
報を入力する。

【００７１】対策部品付加ステップにおいて、入力され
た前記ノイズ対策情報中に記述されている対策部品に関
する情報に基づいて、前記回路基板情報に示される回路
中に対策部品を付加し、前記回路基板情報を対策部品付
加後の回路を記述するよう修正する。レイアウトステッ
プにおいて、前記対策部品付加ステップにおいて修正さ
れた回路基板情報と予め定めるレイアウト上の制限を示
す情報とに基づいて、前記回路基板情報によって記述さ
れる基板上に、部品および配線のレイアウトを行い、レ
イアウトを行った部品および配線の位置を基板上の座標
値としてレイアウト情報を作成するとともに、前記回路
基板情報をさらにレイアウト後の回路を記述するように
修正する。

【００７２】テスト評価ステップにおいて、設計段階に
おける回路基板の電気的特性評価に関する前記評価情報
に基づいて、前記レイアウト情報とその時点における回
路基板情報とによって記述される回路中のテスト評価対
象の電気的特性の良否を評価する。定格値変更ステップ
において、前記ノイズ対策情報中に記述されている情報
であって、定格値の変更が可能な対策部品を示す情報と
前記対策部品の変更可能な定格値の範囲を示す情報とに
基づいて、前記テスト評価ステップにおいて電気的特性
が悪いと評価された前記テスト評価対象に付加されてい
る対策部品であって、定格値の変更が可能な対策部品に
ついて、予め定める値ずつ定格値を変更する毎に前記テ
スト評価ステップにおけるテスト評価を繰り返し、前記
テスト評価ステップにおいて当該テスト評価対象の電気
的特性が良いと評価されるまで当該対策部品の定格値を
変更するとともに、前記回路基板情報を定格値変更後の
回路を記述するように修正する。

【００７３】出力ステップにおいて、前記レイアウトス
テップにおいて修正された回路基板情報と前記レイアウ
ト情報とに記述されている回路中のテスト評価対象のう
ち、すべてのテスト評価対象が前記テスト評価ステップ
において電気的特性が良いと評価された場合には、前記
定格値変更ステップにおいて修正された前記回路基板情
報と前記レイアウト情報とを出力する。

【００７４】以上のように本発明に従えば、基本設計さ
れた電気回路を実際の基板上にレイアウトした際に生じ
るノイズを低減し、電気的特性に優れた回路基板を設計
することができる。また、さらに、基本設計された回路
に対し前記の処理を全て自動処理することより、回路基
板設計者の作業負荷を軽減し、回路基板設計の作業効率
を向上することができるとともに、回路基板設計技術に
習熟していない基板設計者が回路を基本設計した場合で
あっても、回路基板設計技術に習熟した基板設計者が回
路基板を設計する場合と同様に、電気的特性に優れた回
路基板を設計することができる。

【００７５】請求項１４記載の本発明に従えば、請求項
１３記載のプリント基板設計方法の前記対策部品付加ス
テップでは、対策部品付加箇所認識サブステップにおい
て、前記ノイズ対策情報中に記述されている情報であっ
て、回路中の対策部品を付加すべき箇所を示す情報と入
力された前記回路基板情報とを照合し、入力された前記
回路基板情報中に記述されている回路の中で対策部品を
付加すべき箇所を認識する。

【００７６】対策部品認識サブステップにおいて、前記
対策部品付加箇所認識サブステップにおいて認識した対
策部品付加箇所にすでに付加されている対策部品を認識
する。対策部品付加サブステップにおいて、前記ノイズ
対策情報中に、回路中の対策部品を付加すべき箇所毎に
予め定められている、付加すべき対策部品を示す情報と
前記対策部品を付加するときの定格値を示す情報とに基
づいて、前記対策部品認識サブステップにおいて認識し
た対策部品付加箇所であって、まだ対策部品が付加され
ていない箇所に、予め定める対策部品を付加する。

【００７７】優先順位設定サブステップにおいて、前記
対策部品認識サブステップにおいて認識した対策部品と
前記対策前記対策部品付加サブステップにおいて新たに
付加した対策部品とに優先順位を設定する。第１回路基
板情報修正サブステップにおいて、前記優先順位設定サ
ブステップにおいて優先順位を設定した各対策部品につ
き前記回路基板情報内の前記対策部品を記述する情報に
前記優先順位を示す情報を付加し、前記対策部品付加サ
ブステップにおいて新たに対策部品を付加した場合に
は、前記対策部品付加サブステップにおいて対策部品を
付加した後の回路を記述するよう、入力された前記回路
基板情報を修正する。

【００７８】前記レイアウトステップでは、レイアウト
領域認識サブステップにおいて、前記回路基板情報に記
述されている基板上の領域であって、前記第１回路基板
情報修正サブステップにおいて修正された前記回路基板
情報に記述されている回路に含まれる部品および前記部
品を接続する配線をレイアウトしても良い領域を認識す
る。

【００７９】レイアウトサブステップにおいて、前記レ
イアウト領域認識サブステップにおいて認識した領域
に、予め定めるレイアウト上の制限に従って、前記回路
基板情報に記述されている回路に含まれる部品と前記部
品を接続する配線とをレイアウトする。レイアウト判断
サブステップにおいて、前記レイアウトサブステップ
で、前記レイアウト領域認識サブステップにおいて認識
した領域内に、レイアウトすべきすべての前記部品と前
記配線とのレイアウトを完成することができるか否かを
判断する。

【００８０】対策部品削除サブステップにおいて、前記
レイアウト判断サブステップで、レイアウトを完成する
ことができないと判断した場合に、前記第１回路基板情
報修正サブステップにおいて修正した回路基板情報に記
述されている回路中の対策部品であって削除可能な対策
部品を、前記優先順位設定サブステップによって設定さ
れた優先順位が低いものから順次削除し、前記対策部品
を削除する毎に、前記レイアウト判断サブステップを実
行し、前記レイアウト判断サブステップにおいてレイア
ウトを完成することができると判断されるまで削除可能
な前記対策部品を削除するとともに、削除可能なすべて
の対策部品を削除した後であっても、なお前記レイアウ
ト判断サブステップにおいて、レイアウトを完成するこ
とができないと判断した場合には、その旨を出力する。

【００８１】レイアウト情報作成サブステップにおい
て、前記レイアウトサブステップでレイアウトを行った
部品および配線の位置を基板上の座標値としてレイアウ
ト情報を作成する。第２回路基板情報修正サブステップ
において、前記対策部品削除サブステップで前記対策部
品を削除する毎に、対策部品を記述する情報にどの対策
部品を削除したかを示す情報を付加することにより前記
第１回路基板情報修正サブステップにおいて修正した回
路基板情報をさらに修正する。

【００８２】以上のように本発明に従えば、より柔軟性
の高い自動レイアウト処理を実現することができるとと
もに、設計しようとする回路基板の電気的特性上重要な
対策部品が前記対策部品削除部によって削除されてしま
うことを防止することができる。請求項１５記載の本発
明は、請求項１４記載のプリント基板設計方法におい
て、前記定格値変更ステップはさらに、定格値変更サブ
ステップにおいて、前記ノイズ対策情報中に記述されて
いる情報であって、異なる定格値の対策部品に変更が可
能な対策部品を示す情報と前記対策部品の変更可能な定
格値の範囲を示す情報とに基づいて、前記テスト評価ス
テップにおいて電気的特性が悪いと評価された前記テス
ト評価対象に付加されている対策部品であって、異なる
定格値の対策部品に変更が可能な対策部品について、前
記対策部品を異なる定格値の対策部品に変更する毎に前
記テスト評価ステップを実行することによるテスト評価
を繰り返し、前記テスト評価ステップにおいて当該テス
ト評価対象の電気的特性が良いと評価されるまで当該対
策部品を定格値の異なる対策部品に変更する。

【００８３】第３回路基板情報修正サブステップにおい
て、第２回路修正サブステップで修正された回路基板情
報を定格値変更後の回路を記述するように修正する。レ
イアウト変更サブステップにおいて、前記定格値変更サ
ブステップで前記対策部品の定格値を変更可能な定格値
の範囲内で変更しても、なお、前記テスト評価ステップ
において定格値変更後の回路に含まれるすべてのテスト
評価対象の電気的特性が良いと評価されない場合には、
再度前記レイアウトステップを実行し、前記第３回路基
板情報修正サブステップによって修正された回路基板情
報内に記述されている回路を、前記レイアウト情報に記
述されている位置とは異なる位置に再度レイアウトす
る。

【００８４】削除対策部品付加サブステップにおいて、
前記レイアウトステップにおいて再度レイアウトを行っ
た後の回路に含まれるすべてのテスト評価対象につい
て、前記テスト評価ステップを実行してテスト評価を行
い、前記テスト評価対象のうち前記テスト評価ステップ
において電気的特性が悪いと評価された前記テスト評価
対象につき、前記対策部品削除サブステップにおいて削
除した前記対策部品を優先順位の高いものから順に再度
付加し、前記対策部品を再度付加する毎に、再度付加し
た対策部品が基板上にレイアウトされるよう前記レイア
ウトステップを実行し、レイアウト後の回路を前記テス
ト評価ステップを実行してテスト評価し、前記テスト評
価ステップにおいてすべてのテスト評価対象の電気的特
性が良いと評価されるまで、電気的特性が悪いと評価さ
れた前記テスト評価対象につき、前記対策部品削除サブ
ステップにおいて削除した前記対策部品を優先順位の高
いものから順に再度付加する。

【００８５】優先順位変更サブステップにおいて、前記
削除対策部品付加サブステップで前記対策部品を再度付
加する毎に、再度付加した対策部品に付加されている優
先順位を、当該対策部品を削除することができないこと
を示す優先順位に変更する。第４回路基板情報修正サブ
ステップにおいて、前記削除対策部品付加サブステップ
で前記対策部品を再度付加する毎に、前記第２回路基板
情報修正サブステップで修正された前記回路基板情報
中、前記第２回路基板情報修正サブステップにおいて付
加した情報であって、対策部品を削除したことを示す情
報を再度回路中に前記対策部品を付加したことを示す情
報に修正する。

【００８６】前記定格値変更ステップでは、前記削除部
品付加サブステップにおいていったん削除された対策部
品のうちすべての対策部品を再度付加した後の回路につ
き、前記テスト評価ステップにおいてすべてのテスト評
価対象の電気的特性が良いと評価されない場合は、前記
テスト評価ステップにおいてすべてのテスト評価対象の
電気的特性が良いと評価されるまで前記定格値変更サブ
ステップから前記第４回路基板情報修正サブステップま
での前記全サブステップを繰り返し行なう。

【００８７】以上のように本発明に従えば、対策部品の
定格値の変更を行った後、レイアウトされた回路の電気
的特性が改善されないときには、電気的特性がよくない
回路部分のレイアウトを変更するとともに、依然として
前記回路の電気的特性が改善されないときには、さら
に、前回のレイアウトの際に削除された対策部品のうち
からその優先順位にしたがって対策部品を再度付加する
ことができ、これにより、さらに、電気的特性に優れた
回路基板を設計することができる。

【００８８】請求項１６記載の本発明に従えば、請求項
１４または請求項１５記載のプリント基板設計方法の前
記対策部品付加ステップでは、さらに、回路テストサブ
ステップにおいて、前記対策部品付加箇所認識サブステ
ップで認識した対策部品付加箇所を含む予め定める回路
部分について回路シミュレーションを行い、予め定める
回路テスト評価対象の回路シミュレーション出力が予め
定める回路テスト評価基準を満足するか否かを判断し、
前記回路テスト評価対象の回路シミュレーション出力が
予め定める回路テスト評価基準を満足しない場合には、
前記対策部品付加サブステップを実行し、前記ノイズ対
策情報に記述されている情報であって、回路中に付加す
べき対策部品を示す情報と前記対策部品を付加するとき
の定格値を示す情報とに基づいて、前記対策部品認識サ
ブステップにおいて認識した対策部品付加箇所に、予め
定める対策部品を付加する。

【００８９】以上のように本発明に従えば、基本設計さ
れた電気回路が基板上にレイアウトされる前に、ノイズ
防止対策を予め施しておくことができる。請求項１７記
載の本発明に従えば、請求項１４、請求項１５または請
求項１６記載のプリント基板設計方法の前記対策部品付
加ステップでは、さらに、回路テスト評価サブステップ
において、前記対策部品付加サブステップにおいて対策
部品を付加した回路部分について、回路シミュレーショ
ンを行い、予め定める回路テスト評価対象の回路シミュ
レーション出力が予め定める回路テスト評価基準を満足
するか否かを判断することによって、前記対策部品付加
サブステップにおいて対策部品を付加した回路部分の電
気的特性の良否を評価する。

【００９０】対策部品定格値変更サブステップにおい
て、前記対策部品付加サブステップで対策部品を付加し
た回路部分の電気的特性が悪いと前記回路テスト評価サ
ブステップで評価した場合には、前記回路部分に含まれ
る定格値を変更することが可能な全ての対策部品につい
て別の定格値の対策部品に変更し、別の定格値の対策部
品に変更する毎に、前記回路テスト評価サブステップを
実行して別の定格値の対策部品に変更した回路部分につ
いて回路シミュレーションを行い、別の定格値の対策部
品に変更した全ての回路部分について、前記回路テスト
評価サブステップにおいてその電気的特性が良いと判断
されるまで定格値の変更と前記回路テスト評価サブステ
ップにおける評価とを繰り返す。

【００９１】以上のように本発明に従えば、対策部品付
加後の電気回路が基板上にレイアウトされる前の段階
で、ノイズ防止対策を予め施しておくことができる。請
求項１８記載の本発明に従えば、請求項１３、請求項１
４、請求項１５または請求項１７記載のプリント基板設
計方法の前記定格値変更ステップでは、さらに、不要対
策部品認識サブステップにおいて、定格値の変更が可能
な対策部品を定格値の異なる対策部品に変更することに
よって前記テスト評価ステップで前記テスト評価対象の
電気的特性が良いと評価された当該テスト評価対象に付
加されている対策部品の定格値を検出し、検出した前記
定格値と、入力された前記ノイズ対策情報中に記述され
ている情報であって、回路中に付加されている対策部品
の定格値を変更した結果、定格値を変更した後の対策部
品が前記回路にとって不要となるときの前記定格値の範
囲を示す情報とを比較し、検出した前記定格値が前記情
報に示される定格値の範囲内にある場合には、定格値を
変更した結果、定格値が前記情報に示される定格値の範
囲となった対策部品を不要な対策部品として認識する。

【００９２】不要対策部品削除サブステップにおいて、
前記不要対策部品認識サブステップにおいて認識した対
策部品を削除し、前記回路基板情報を不要対策部品削除
後の回路を記述するよう修正する。以上のように本発明
に従えば、対策部品の定格値の変更の結果、変更後の対
策部品の定格値が、その対策部品自体をほとんど無視す
ることができるような小さな値となったとき、またはそ
の対策部品が必要でないような大きな値となったとき、
当該対策部品を削除することができる。また、これによ
り、電気的特性に優れた回路基板を設計することができ
るとともに、設計される回路基板に費やされる資源を節
約し、前記回路基板の小型化を図ることができる。

【００９３】請求項１９記載の本発明に従えば、請求項
１３、請求項１５または請求項１８記載のプリント基板
設計方法の回路基板設計方法では、さらに、設計基準作
成情報入力サブステップにおいて、入力された回路基板
情報に基づいて基板上に回路をレイアウトするにあたっ
て従うべきレイアウト上の制限である設計基準を作成す
るための情報であって、設計基準を作成すべき対象を示
す情報および前記設計基準作成対象がとりうる値の許容
範囲を定める際のパラメータを示す情報などを示す設計
基準作成情報を入力する。

【００９４】設計基準作成サブステップにおいて、前記
設計基準作成情報に従って予め定められる設計基準作成
対象につき、予め定められる前記パラメータの下で設計
基準作成対象の取りうる値を予め定める値ずつ変化さ
せ、設計基準作成対象の取りうる値を予め定める値ずつ
変化させる毎に、前記設計基準作成対象についてシミュ
レーションを行い、前記シミュレーション結果が予め定
める設計基準作成評価基準を満足するまで設計基準作成
対象の値の変更とシミュレーションによる評価とを繰り
返し、前記シミュレーション結果が予め定める設計基準
作成評価基準を満足したときの設計基準作成対象の値を
設計基準作成対象の許容値として設計基準を作成する。

【００９５】設計基準出力サブステップにおいて、前記
設計基準作成サブステップで前記設計基準作成対象の取
りうる値を可能な範囲ですべて変化させても、まだ、前
記シミュレーション結果が前記設計基準作成評価基準を
満足しない場合には、その旨を出力し、前記シミュレー
ション結果が予め定める設計基準作成評価基準を満足し
たときには、前記設計基準作成サブステップにおいて作
成した設計基準を出力するとともに、これに続く前記レ
イアウトステップにおいて前記設計基準作成サブステッ
プで作成した設計基準に基づいてレイアウトを行うよう
指示する。

【００９６】従って、本発明に従えば、設計しようとす
る回路基板毎に最適な設計基準を作成し、前記設計基準
に基づいてレイアウトを行うことにより、より電気的特
性に優れた回路基板を設計することができるとともに、
設計される回路基板に費やされる資源を節約し、前記回
路基板の小型化を図ることができる。請求項２０記載の
本発明に従えば、請求項１９記載のプリント基板設計方
法の前記テスト評価ステップでは、伝送線路シミュレー
ションにおいて、回路を実際の基板上にレイアウトした
場合の部品の位置、配線長、層間の接続状態、配線の物
理的形状、基板の誘電率などに基づいて、回路中の各部
品端子を接続するネットに予め定める入力波形を与えた
場合の出力波形を計算によって求める。

【００９７】以上のように本発明に従えば、回路基板の
設計段階で逐次、基板上にレイアウトされた回路の電気
的特性を評価することによって、より電気的特性に優れ
た回路基板を設計することができる。請求項２１記載の
本発明に従えば、請求項１９または請求項２０記載のプ
リント基板設計方法の前記設計基準作成サブステップで
は、伝送線路シミュレーションにおいて、回路を実際の
基板上にレイアウトした場合の部品の位置、配線長、層
間の接続状態、配線の物理的形状、基板の誘電率などに
基づいて、回路中の各部品端子を接続するネットに予め
定める入力波形を与えた場合の出力波形を計算によって
求める。

【００９８】従って、本発明に従えば、設計しようとす
る回路基板毎に最適な設計基準を作成し、前記設計基準
に基づいてレイアウトを行うことにより、より電気的特
性に優れた回路基板を設計することができる。請求項２
２記載の本発明に従えば、請求項１３、請求項１５また
は請求項１８記載のプリント基板設計方法の設計基準作
成情報入力サブステップにおいて、基板上に回路をレイ
アウトするにあたって従うべきレイアウト上の制限であ
る設計基準を作成するための情報であって、設計基準を
作成すべき対象を示す情報および前記設計基準作成対象
がとりうる値の許容範囲を定める際のパラメータを示す
情報などを示す設計基準作成情報を入力する。

【００９９】設計基準作成サブステップにおいて、前記
設計基準作成情報入力サブステップで入力された設計基
準作成情報に基づいて、予め定める設計基準作成対象に
つき、前記回路基板情報からパラメータの値を読み出
し、読み出したパラメータ値で定められる設計基準を、
前記パラメータの値に対応して設計基準を予め記憶して
いるメモリから読み出し、読み出した設計基準を当該設
計基準作成対象の設計基準として定める。

【０１００】設計基準出力サブステップにおいて、前記
設計基準作成サブステップで定めた設計基準を出力する
とともに、前記レイアウトステップにおいて前記設計基
準作成サブステップで定めた設計基準に基づいてレイア
ウトを行うよう指示する。従って、本発明に従えば、設
計しようとする回路基板毎に最適な設計基準を作成し、
前記設計基準に基づいてレイアウトを行うことにより、
より電気的特性に優れた回路基板を設計することができ
る。

【０１０１】請求項２３記載の本発明に従えば、請求項
１９記載のプリント基板設計方法の前記テスト評価ステ
ップにおいて、テスト評価対象認識サブステップにおい
て、前記評価情報中に記述されている情報であって、レ
イアウト後の回路上のテスト評価対象を示す情報に基づ
いて、前記レイアウト情報とその時点での前記回路基板
情報とによって記述される回路中のテスト評価対象を認
識する。

【０１０２】テスト評価サブステップにおいて、前記テ
スト評価対象認識サブステップで認識したテスト評価対
象を含む回路部分に付加されている対策部品の種類およ
び定格値が、予め定めるテスト評価対象を含む回路部分
に付加されているべき対策部品の種類および当該対策部
品がとるべき定格値の範囲を予め定めるテスト評価対象
毎に定めた基準であって、メモリ内に予め記憶されてい
るテスト評価基準を満足するか否かを判定することによ
り、当該テスト評価対象の電気的特性の良否を評価す
る。

【０１０３】従って、本発明に従えば、基板上にレイア
ウトされた回路基板の特性を逐次、テスト評価すること
ができ、前記テスト評価の結果に基づいて、より電気的
特性に優れた回路基板を設計することができる。

【０１０４】

【実施例】本発明のプリント基板設計方法およびシステ
ムは、マルチチップモジュールなどのプリント基板を含
む回路基板の設計を行なうが、本実施例では、プリント
基板の設計についてのみ説明する。図１は、本発明の一
実施例であるプリント基板設計システムの構成図であ
る。プリント基板設計システムは、ＣＰＵ１０１、ＲＯ
Ｍ１０２、ＲＡＭ１０３、対話入力部１０４、外部記憶
部１０７、表示部１０８および印字部１０９を備える。

【０１０５】ＲＡＭ１０３は、対話入力コマンド処理部
１０５、設計情報入力部１０６、出力部１１０、回路修
正部１２０、テスト評価部１３１、レイアウト部１３２
および設計基準作成部１３３を実現するプログラムを記
憶する。これらの各部の機能は、ＣＰＵ１０１が前記プ
ログラムを実行することによって実現される。また、Ｒ
ＡＭ１０３は、設計情報記憶部１４０用の記憶領域を備
える。

【０１０６】さらに、設計情報入力部１０６は、回路情
報入力部１６１、部品情報入力部１６２および基板情報
入力部１６３を備える。また、出力部１１０は、基板設
計情報出力部１７１および回路修正情報出力部１７２を
備える。ここで、回路修正部１２０は、対策部品認識部
１２１、対策部品付加部１２２、対策部品削除部１２３
および定格値変更部１２４を備える。

【０１０７】さらに、設計情報記憶部１４０は、回路情
報記憶部１４１、部品情報記憶部１４２、基板情報記憶
部１４３、設計基準記憶部１４４、対策部品回路パター
ン情報記憶部１４５、テスト評価情報記憶部１４６、対
策部品回路情報記憶部１４７、対策部品情報記憶部１４
８、基板設計情報記憶部１４９および回路修正情報記憶
部１５０を備える。

【０１０８】ＣＰＵ１０１は、ＲＯＭ１０２およびＲＡ
Ｍ１０３に記憶されているプログラムを実行する。

【０１０９】対話入力部１０４は、キーボードおよびマ
ウスなどであって、基板設計者から対話的に情報を入力
する。対話入力コマンド処理部１０５は、本実施例のプ
リント基板設計システムによる基板設計段階において割
り込み処理によって逐次、対話入力部１０４からの情報
を本プリント基板設計システムに入力する。

【０１１０】設計情報入力部１０６は、プリント基板設
計に必要な設計情報を入力する。回路情報入力部１６１
は、回路図上の接続情報などの回路情報を入力する。回
路情報入力部１６１は、外部装置である回路図ＣＡＤに
よって作成された論理情報から部品間の接続に関する回
路情報を入力する。回路情報入力部１６１は、回路図Ｃ
ＡＤによって作成された回路情報をそのまま、あるいは
データ変換して入力してもよい。

【０１１１】部品情報入力部１６２は、部品の名称、形
状、電気的特性などの部品情報を入力する。基板情報入
力部１６３は、基板の形状、材質、厚さ、層数、誘電
率、配線箔の幅や配線間隔などの基板情報を入力する。
なお、基板設計者は、設計基準として指定したいレイア
ウト上の制限を前記基板情報に付加しておくことによ
り、前記制限が後述の設計基準作成部１３３によって作
成される設計基準に含まれるようにしてもよい。前記部
品情報入力部１６２および前記基板情報入力部１６３
は、外部記憶部１０７内にファイルとして記憶されてい
る部品情報および基板情報を外部記憶部１０７から読み
出して入力する。

【０１１２】外部記憶部１０７は、磁気ディスクなどで
あって部品情報、基板情報、設計基準、対策部品回路パ
ターン情報およびテスト評価情報などをそれぞれファイ
ルとして記憶している。本実施例のプリント基板設計シ
ステムは、起動時にこれらの情報を読み出し、部品情報
記憶部１４２、基板情報記憶部１４３、設計基準記憶部
１４４、対策部品回路パターン情報記憶部１４５および
テスト評価情報記憶部１４６に書き込む。また、外部記
憶部１０７は、本実施例のプリント基板設計システムの
基板設計結果である基板設計情報および回路修正情報を
記憶する。他のプリント基板レイアウト用ＣＡＤや製造
用ＣＡＭは、外部記憶部１０７内にファイルとして記憶
されている基板設計情報および回路修正情報などを外部
記憶部１０７から読み出すことによって入力することが
できる。

【０１１３】表示部１０８は、ＣＲＴなどの表示装置で
あり、本実施例のプリント基板設計システムによる基板
の設計状態を逐次表示し、本実施例のプリント基板設計
システムがプリント基板の各設計段階において、入力さ
れた設計情報によって定められる条件下では要求される
電気的特性を満足するプリント基板を設計することがで
きないと判断した場合にはその旨を表示する。さらに、
本実施例のプリント基板設計システムによる設計終了の
際には、設計結果である基板設計情報および回路修正情
報を表示する。

【０１１４】印字部１０９は、プリンタなどの外部出力
装置であり、本実施例のプリント基板設計システムの基
板設計結果である基板設計情報および回路修正情報を紙
面に印字して出力する。印字部１０９は、回路図を作成
して出力しても良いし、論理情報として印字出力しても
よい。出力部１１０は、本実施例のプリント基板設計シ
ステムの基板設計結果を、外部記憶部１０７、表示部１
０８および印字部１０９のそれぞれの出力形態に合わせ
てデータ変換し、前記各部に出力する。

【０１１５】基板設計情報出力部１７１は最終的に作成
されたプリント基板設計情報を表示し、あるいは印刷
し、また、あるいは他のＣＡＤやＣＡＭなどのシステム
へ利用可能なデータに変換して出力する。回路修正情報
出力部１７２は、後述の回路修正部１２０が付加および
削除した対策部品についての部品情報および回路修正部
１２０が定格値を変更した対策部品の定格値などを外部
記憶部１０７、表示部１０８および印字部１０９のそれ
ぞれの出力形態に合わせてデータ変換し出力する。回路
修正情報出力部１７２は、回路修正部１２０が変更した
対策部品の定格値については、変更後の定格値を出力し
ても良いし、また、変更前の定格値との差分を出力して
も良い。

【０１１６】回路修正部１２０は、後述のレイアウト部
１３２によって基板上のレイアウトが行われた後、テス
ト評価部１３１を起動して基板上にレイアウトされた回
路の伝送線路シミュレーションを行い、そのシミュレー
ション結果に基づいて、対策部品の付加、削除および定
格値の変更などを行うことにより、基板上にレイアウト
された回路が要求される電気的特性を満足するよう回路
の修正を行う。

【０１１７】対策部品認識部１２１は、回路情報と対策
部品回路パターン情報とを照合し、回路図ＣＡＤにおい
て作成された回路中で対策部品を付加すべき箇所を認識
する。さらに、対策部品認識部１２１は、前記回路図中
に対策部品としてすでに付加されている部品を認識し、
回路図ＣＡＤにおいて作成された回路中で対策部品を付
加すべき箇所であって、まだ対策部品が付加されていな
い箇所と、すでに対策部品が付加されている箇所とを対
策部品回路情報として対策部品回路情報記憶部１４７に
書き込む。本実施例では、対策部品を付加すべき箇所
を、ネット名、ネット上の接続位置および接続方法を示
す情報を用いて定める。

【０１１８】対策部品付加部１２２は、前記対策部品回
路情報記憶部１４７から、回路中で対策部品を付加すべ
き箇所であって、まだ対策部品が付加されていない箇所
を示す対策部品回路情報を入力し、対策部品情報記憶部
１４８が記憶している対策部品情報に基づいて対策部品
を付加する。この際、対策部品付加部１２２は、新たに
付加した対策部品につき、優先順位を付し、その対策部
品の部品情報を対策部品情報記憶部１４８に書き込む。
また、優先順位に関しては、この際に、すでに回路中に
付加されている対策部品につき、新たに付加した対策部
品より高い同一の優先順位を付しても良い。

【０１１９】対策部品削除部１２３は、後述のレイアウ
ト部１３２が基板上の部品配置および接続配線のレイア
ウトを行う際に、全ての部品とその接続配線とを前記基
板上に配置することができないと判断した場合には、対
策部品情報記憶部１４８が記憶している部品情報を参照
し、各対策部品に付されている優先順位に基づいて前記
優先順位が低い対策部品から順に削除する。この際、対
策部品削除部１２３は、削除した対策部品につき、削除
した旨の削除情報を対策部品情報記憶部１４８に書き込
む。

【０１２０】定格値変更部１２４は、テスト評価部１３
１を起動して、プリント基板のレイアウト情報、すなわ
ち、各接続配線の幅、接続配線の長さ、基板および配線
箔の材質などから、テスト評価箇所の出力評価を行い、
対策部品として付加した際に暫定的に定めてあった前記
対策部品の抵抗値、容量値などの値を決定する。テスト
評価部１３１は、後述のレイアウト部１３２が、基板上
のレイアウトを行った後、既存の方法を用いて伝送線路
シミュレーションを行い、テスト評価情報記憶部１４６
が記憶しているテスト評価箇所の出力値を評価基準値と
比較して評価基準の範囲内にあるかどうかを評価する。
なお、ここではテスト評価部１３１は、伝送線路シミュ
レーションを行うが、前記シミュレーションは、クロス
トークシミュレーションであっても良いし、電磁放射シ
ミュレーション（ＥＭＩ）であっても良いし、タイミン
グシミュレーションであっても良い。また、前記複数の
シミュレーションを組み合わせて行っても良い。

【０１２１】また、テスト評価部１３１は、シミュレー
ションを行うことなく、基板上にレイアウトされた回路
の電気的特性の評価を行っても良い。この場合、テスト
評価部１３１は、外部記憶部１０７に記憶されているテ
スト評価用データベースを参照しながら基板上にレイア
ウトされた回路の電気的特性を評価する。前記テスト評
価用データベースには、予め定めるテスト評価対象と前
記テスト評価対象に付加されているべき対策部品の種
類、前記対策部品について許容される定格値の範囲など
がテーブルとして記憶されている。例えば、「入力され
る信号レベルが７Ｖを越えると破損のおそれがある部品
の入力ピンに接続される信号線であって、前記信号線に
入力される信号が５Ｖの場合には、前記信号線に付加さ
れる終端抵抗は、７０〜８０Ωとする」などの情報が記
憶されている。テスト評価部１３１は、テスト評価情報
からテスト評価対象として、「入力される信号レベルが
７Ｖを越えると破損のおそれがある部品の入力ピンに接
続される信号線」を読み出すと、その時点での回路情報
に記述されている前記テスト評価対象を認識し、前記テ
スト評価対象に接続されている終端抵抗の定格値を認識
する。テスト評価部１３１は、認識した前記終端抵抗の
定格値をテーブルに記憶されている定格値の許容範囲と
比較し、前記終端抵抗の定格値が前記許容範囲内にあれ
ば前記テスト評価対象の電気的特性を良いと評価する。

【０１２２】レイアウト部１３２は、前記部品情報や基
板外形、基板材質、配線層数、各層の厚さ、配線幅、配
線間隔などの設計基準をもとに部品の配置や部品間の配
線パターンなどからなる基板レイアウトを行う。レイア
ウト中に、基板上に配置しきれない部品および配線を生
じた場合には、対策部品削除部１２３を起動して、優先
順位の低い対策部品を削除し、再度レイアウトを行う。
なお、レイアウト部１３２のレイアウト処理において、
基板設計者が対話入力部１０４を用いて一部対話的に修
正などを行うようにしてもよい。レイアウト部１３２
は、レイアウトを変更する度に基板設計情報記憶部１４
９内の基板設計情報を書き換え、最終的に決定した基板
設計情報を基板設計情報出力部１７１に出力する。

【０１２３】設計基準作成部１３３は、前記基板情報お
よび前記部品情報から配線長制限を含むプリント基板の
設計基準を作成する。設計基準作成部１３３は、作成し
た設計基準を、設計基準記憶部１４４に書き込む。な
お、設計基準作成については、後に詳細に説明する。設
計情報記憶部１４０は、各基板を設計する際に必要な情
報を記憶する。回路情報記憶部１４１は、回路情報を記
憶する。前記回路情報とは、回路図ＣＡＤから入力した
部品の論理的な接続情報であって、どの部品のピンと、
どの部品のピンとが配線接続されるか、また、接続され
るピンは部品の入力ピンか出力ピンかなどを表す情報で
ある。前記回路情報は、ネット名、そのネットによって
接続される部品番号、部品名、接続されるピン番号、そ
のピンの属性などからなる。

【０１２４】図２は、回路図ＣＡＤから入力される回路
情報の内容を説明するための回路図である。部品ＩＣ１
のピンＰＩＮ１と部品ＩＣ２のピンＰＩＮ４が接続さ
れ、そのネット（接続）にＮＥＴーＡという名前がつけ
られており、部品ＩＣ１のピンＰＩＮ２とＩＣ３のピン
ＰＩＮ３とが接続されていてそのネットにＮＥＴーＢと
いう名前がつけられていることを表している。また、別
途、各ネットに流れる電気信号の特性の情報も記述され
ている。

【０１２５】部品情報記憶部１４２は、部品情報を記憶
する。前記部品情報とは、回路中に含まれる部品の形状
および属性を記述している。前記部品情報は、部品番
号、部品名、部品の種類、部品の形状、部品ピンの入出
力属性、例えばピン出力の立ち上がり時間や、ピン容量
などの電気特性、部品の優先順位などからなる。なお、
部品の優先順位については、回路図ＣＡＤで回路を設計
する段階で付しておく必要はなく、部品情報入力部１６
２が前記部品情報を入力した段階ですでに記述されてい
るすべての部品に対して同一の優先順位を付しても良
い。

【０１２６】基板情報記憶部１４３は、基板情報を記憶
する。前記基板情報は、基板の形状や属性を記述してい
る。前記基板情報は、基板の形状、基板の層数、各層の
厚さ、基板の厚さ、基板材質の誘電率などからなる。図
３は、基板情報の内容を具体的に説明するための斜視図
である。図３に示す基板情報は、基板の厚さ０．１５ｃ
ｍ、基板の層数４、配線箔の幅０．０５ｍｍ、配線の箔
厚０．０２ｍｍ、配線箔の間隔０．１ｍｍ、基板材質の
誘電率０．５を示している。その他、前記基板情報は、
配線箔の材質、基板各層の厚さなどの情報を含む。

【０１２７】設計基準記憶部１４４は、設計基準および
設計基準作成情報を記憶する。前記設計基準は、基板を
設計するにあたって守るべき基準として設けられたレイ
アウト上の制限を記述している。前記設計基準は、予め
外部記憶部１０７にファイルとして記憶させておき、本
実施例のプリント基板設計システム起動時に取り出し
て、設計基準記憶部１４４に書き込んでもよい。また、
前記設計基準は、本実施例のプリント基板設計システム
の設計基準作成時に、対話入力部１０４から対話入力さ
れても良い。さらに、前記設計基準は、入力した設計基
準を基板情報に基づいて変更しても良いし、後述するよ
うに、設計基準作成部１３３が基板情報および部品情報
に基づいて新たに作成しても良い。前記設計基準は、部
品のつかみ代、配線長制限などの情報からなる。

【０１２８】前記設計基準作成情報は、配線長制限など
設計基準作成部１３３が設計基準として制限を定めるべ
き対象について記述する。前記設計基準作成情報は、設
計基準作成対象を示す情報と、前記設計基準作成対象毎
に定められるパラメータと、前記設計基準作成対象の値
を変化させる場合の変化量などの情報からなる。前記設
計基準作成対象とは、例えば、配線長、平行配線長、等
長配線指定など、設計基準によって制限を加えるべき対
象をいう。

【０１２９】図４は、設計基準の具体例の一部を示す図
である。図４に示す設計基準は、平行配線長および等長
配線についての一般的な制限を表している。なお、この
例では作成された設計基準を文章で表しているが、この
出力をプリント基板のレイアウトシステムなどの外部装
置に渡す場合は、その対象システムが用いている、ある
いは用いている様式に変換し易い様式で設計基準を表し
てもよい。

【０１３０】対策部品回路パターン情報記憶部１４５
は、対策部品回路パターン情報を記憶する。前記対策部
品回路パターン情報は、接続される部品および部品のピ
ンの属性などにより対策部品が付加されるべきネットを
記述している。前記対策部品回路パターン情報は、予め
外部記憶部１０７にファイルとして記憶されており、本
実施例のプリント基板設計システム起動時に取り出さ
れ、対策部品回路パターン情報記憶部１４５に書き込ま
れる。ここで、前記対策部品回路パターン情報は、本実
施例のプリント基板設計システムの回路修正時に、対話
入力部１０４から対話入力されても良い。

【０１３１】前記対策部品回路パターン情報は、対策部
品付加対象ネットによって接続される部品の種類、接続
される部品のピンの属性、そのネットに付加されるべき
対策部品の種類、前記種類の中から選択付加されるべき
対策部品の種類の優先順位、対策部品が付加されるべき
ネット上の位置、前記対策部品の付加および削除につい
ての優先順位、対策部品の暫定定格値、前記暫定定格値
を変更する場合の変更許容範囲、前記対策部品が削除可
能となる定格値の範囲および対策部品を付加する場合に
は並列に接続するか直列に接続するかといった接続の種
類などの情報からなる。

【０１３２】図５は、対策部品回目パターン情報の一例
を示す図である。図５では、対策部品回路パターン情報
を文章で表現しているが、対象システムが用いている、
あるいは用いている様式に変換し易い様式で表してもよ
い。テスト評価情報記憶部１４６は、テスト評価情報を
記憶する。前記テスト評価情報は、テスト評価部１３１
がシミュレーションによってテスト評価すべき箇所およ
びその箇所の評価基準について記述する。テスト評価情
報は、予め外部記憶部１０７にファイルとして記憶され
ており、本実施例のプリント基板設計システム起動時に
取り出され、テスト評価情報記憶部１４６に書き込まれ
る。また、前記テスト評価情報は、本実施例のプリント
基板設計システムによる回路修正時に、対話入力部１０
４から対話入力されても良い。

【０１３３】テスト評価情報は、テスト評価部１３１が
シミュレーションを行うべき回路部分、シミュレーショ
ンの際の入力信号、シミュレーション結果である出力波
形を取り出す箇所、前記出力波形を評価する際の評価基
準値およびその許容範囲などからなる。対策部品回路情
報記憶部１４７は、対策部品回路情報を記憶する。前記
対策部品回路情報は、対策部品認識部１２１が回路図Ｃ
ＡＤから入力した回路情報と対策部品回路パターン情報
記憶部１４５から読み出した対策部品回路パターン情報
とを照合した結果、対策部品認識部１２１によって認識
される対策部品付加対象ネットについて記述する。前記
対策部品回路情報は、基板設計者が、別途、対話入力し
ても良い。

【０１３４】前記対策部品付加対象ネットは、回路図Ｃ
ＡＤから入力した回路情報に記述されているネットであ
って、対策部品を付加すべきであるのにまだ対策部品が
付加されていないネットである。従って、対策部品付加
部１２２は、前記対策部品付加対象ネットに対策部品を
付加した後、対策部品を付加したことを示す情報を付す
ことにより対策部品回路情報を書き換える。

【０１３５】前記対策部品回路情報は、前記対策部品付
加対象ネットのネット番号、そのネットに付加されるべ
き対策部品の種類の候補、前記候補の中から対策部品と
して選択する際の優先順位、前記対策部品の付加および
削除についての優先順位、対策部品の暫定定格値対策部
品を付加する場合には並列に接続するか直列に接続する
かといった接続の種類および前記対策部品付加対象ネッ
ト上で、入力ピンの近くに接続するか出力ピンの近くに
接続するかといった接続方法などの情報からなる。

【０１３６】対策部品情報記憶部１４８は、対策部品情
報を記憶する。前記対策部品情報に記述される対策部品
は、対策部品認識部１２１が対策部品として認識した部
品および前記対策部品付加部１２２によって前記対策部
品付加対象ネットに付加された対策部品である。対策部
品情報は、その対策部品の部品番号、部品名、部品の種
類、部品の形状、ピンの属性、ピン容量、電気的特性、
現在の定格値、他の種類に変更する場合の対策部品の種
類の候補、前記候補の優先順位、対策部品を他の種類に
変更付加する場合の暫定定格値、前記定格値を変更する
場合の変更定格値の候補、定格値の変更許容範囲、定格
値を変更する場合の優先順位、付加および削除について
の優先順位および前記対策部品が削除可能となる定格値
の範囲などからなる。なお、定格値の変更は、現在付加
されている対策部品を同じ種類の対策部品であって定格
値の異なる対策部品に取り変えることによって行われ
る。従って、前記変更定格値の候補は、定格値を変更し
てもその対策部品の形状が変わらないことを前提として
選ばれる。

【０１３７】図６は、定格値の変更許容範囲設定の一例
を示す回路図である。一旦付加した対策部品の抵抗値や
容量値などの値を、レイアウト設計時に決定される配線
長などの物理的な値に応じて変更することができるよう
に、前記付加部品に暫定的な値や許容範囲を設けたこと
をあらわす。抵抗８０１は、暫定値が５１オーム、許容
範囲が１〜２００オーム、コンデンサ８０２は、暫定値
が４７ｐＦで、許容範囲が１０〜１００ｐＦとなってい
る。この対策部品の暫定的な値や許容範囲は、対策部品
情報として出力され、レイアウト時などに利用すること
ができる。

【０１３８】基板設計情報記憶部１４９は、基板設計情
報を記憶する。前記基板設計情報は、本実施例のプリン
ト基板設計システムの設計結果を記述する情報であり、
部品の配置位置および配線経路などを記述する。部品の
配置位置は、各部品の基板上の座標位置、その部品を実
装する基板面、実装角度などによって記述され、配線経
路は、部品間を接続する箔の基板上の座標位置、箔の厚
さ、箔の幅、箔によって配線が形成される基板面などに
よって記述される。また、基板の材質、基板の形状、箔
の材質などを示した基板情報も併せて前記基板設計情報
として出力される。

【０１３９】図７（ａ）は本実施例のプリント基板設計
システムによって最終的に決定された回路情報を示す回
路図である。ここでは、クロック周波数３０ＭＨｚの信
号を伝送するネットであって、部品ＩＣ４と部品ＩＣ５
とを接続する前記ネット上に、接地と抵抗Ｒ６が付加さ
れていることを表している。図７（ｂ）は前記回路がプ
リント基板上で実際にレイアウトされた場合の座標上の
配置を示す平面図である。図７（ｂ）では説明上、表示
画面上に図形として表示する形式になっているが実際は
基板形状、部品ＩＣ４、部品ＩＣ５、抵抗Ｒ６の形状、
座標値、配線箔の幅や接続およびそれらの座標値を示す
情報を含んでいればよい。

【０１４０】図７（ｃ）は基板設計情報に含まれる基板
情報を説明するための図である。図７（ｃ）に示すよう
に、基板情報は、基板の厚さや材質、誘電率、配線箔の
厚さや幅などの情報を表している。本実施例のプリント
基板設計システムにおいては、前記基板情報に変更を加
えることはないが、設計の次の段階である製造処理に前
記基板情報を渡す必要があるので、本実施例のプリント
基板設計システムは、前記基板情報を基板設計情報の一
部として出力する。

【０１４１】なお、基板設計情報出力部１７１によって
出力される基板設計情報は、図７（ｂ）および図７
（ｃ）に示す情報であって、図７（ａ）に示す情報は、
回路修正情報出力部１７２によって論理的な情報として
出力される。回路修正情報記憶部１５０は、回路修正情
報を記憶する。前記回路修正情報は、回路修正部１２０
によって回路図ＣＡＤから入力された回路情報および部
品情報のうち、変更が加えられた部分について記述す
る。ここでは、回路修正部１２０によって新たに付加さ
れた対策部品、定格値を変更された部品および他の種類
に変更された部品の最終的な部品情報を記述し、削除さ
れた部品については、回路図ＣＡＤから入力された部品
情報に記述されている部品番号を記述する。また、対策
部品の変更等により接続が変更された場合なども変更後
の回路情報を記述する。

【０１４２】図８（ａ）は、設計情報入力部１０６から
入力された回路中のネットの一部であって、対策部品認
識部１２１が、電気的対策を施すべきネット、すなわ
ち、対策部品付加対象ネットとして認識した対策部品付
加箇所の一例を示す。図８（ｂ）は、対策部品付加部１
２２が、前記ネットに反射対策部品を付加した一例を示
す。図８（ｃ）は、定格値変更部１２４が前記反射対策
部品の部品定格値に修正を加えた一例を示す。

【０１４３】図９（ａ）は、シミュレーションの際に図
８（ａ）、図８（ｂ）および図８（ｃ）に示すネットに
入力される信号波形を示す。図９（ｂ）、図９（ｃ）お
よび図９（ｄ）は、それぞれ、シミュレーションの結
果、図８（ａ）、図８（ｂ）および図８（ｃ）に示すネ
ットの入力ピン側で取り出される出力波形を示す。図１
０は、本発明の一実施例であるプリント基板設計方法の
設計手順を示すフローチャートである。

【０１４４】図８（ａ）に示すネットは、例えば、入力
される制御信号が電圧値７Ｖを越えると破損のおそれが
ある部品の入力ピンに図９（ａ）に示す制御信号を入力
する。ここで、例えば、前記ネットを介して前記回路に
電圧値５Ｖの制御信号を入力したにもかかわらず、前記
制御信号上にネットの両端での反射による図９（ｂ）に
示すようなリンギング等の振動性のノイズを生じてしま
うことにより点Ｐ１で示す前記制御信号のオーバーシュ
ートが上限の電圧値７Ｖ以上となった場合には、これを
入力する前記部品は破損の可能性を生じる。

【０１４５】このように伝送すべき信号上にノイズを発
生することにより誤動作や破損を生じやすい部品間を接
続するネットであって、しかも反射が起こりやすいネッ
トについては、対策部品回路パターン情報記憶部１４５
が記憶している対策部品回路パターン情報に記述されて
いる。対策部品認識部１２１は、回路情報記憶部１４１
から回路情報を読み出し、前記対策部品回路パターン情
報と照合することによって対策部品付加対象ネットを認
識する。対策部品認識部１２１は、認識した対策部品付
加対象ネットのネット番号およびそのネットに付加され
るべき対策部品の候補についての情報を対策部品回路情
報記憶部１４７に書き込む。

【０１４６】次いで、対策部品付加部１２２は、前記対
策部品回路情報を参照して対策部品付加対象ネットに対
策部品を付加する。ここでは、優先順位に従って対策部
品の種類を選択する。対策部品付加部１２２は、新たに
付加した対策部品に、部品番号、部品名および当該対策
部品の付加または削除に関する優先順位などを付し、さ
らに対策部品回路パターン情報を参照して、付加した対
策部品の変更可能な属性について、例えば、部品の種
類、定格値などについての情報を対策部品情報記憶部１
４８に書き込む（ステップＳ１００１）。なお、この処
理の開始時に基板設計者が対話入力によって対策部品を
付加するようにしてもよい。

【０１４７】ここで、対策部品付加部１２２は、図８
（ａ）に示すネットに対して、図８（ｂ）に示すように
対策部品として暫定抵抗値５１オームの抵抗２０１を付
加している。なお、対策部品付加部１２２は、前記対策
部品回路パターンが一致したネットすべてに対して対策
部品を付加してもよいし、あらかじめ、ある基準を設け
ておいて、パターンが一致したネットについて別途回路
シミュレーションなどの計算を行い、問題が生じる可能
性のあるネットにのみ対策部品を付加してもよい。ここ
でいう回路シミュレーションとは、回路図レベルでの情
報、すなわち、部品情報とその接続情報のみを用いて、
回路信号などを計算するプログラムである。

【０１４８】次いで、設計基準作成部１３３は、設計基
準を作成する。設計基準作成についての詳細は、後述す
る。（ステップＳ１００２） 次いで、レイアウト部１３２は、修正された回路情報お
よび設計基準を用いて部品の配置および配線のレイアウ
トを行うとともに、レイアウトした配線の基板上の位置
を示す座標値を基板設計情報記憶部１４９に書き込む
（ステップＳ１００３）。レイアウト部１３２は、レイ
アウト中に、すべての部品を配置し、かつ、それらを接
続するための配線を配置する領域が不足した場合には
（ステップＳ１００４）、対策部品削除部１２３を起動
して各対策部品に付された優先順位にしたがって順次、
削除する。レイアウト部１３２は、基板上の配置領域に
すべての部品を配置し配線接続することができるまで対
策部品を削除し（ステップＳ１００５）、再度、レイア
ウトを行う（ステップＳ１００３）。ここで、削除でき
る対策部品がなくなり（ステップＳ１００６）、すべて
の部品を配置し配線接続するだけの配置領域を確保する
ことができなくなった場合には、表示部１０８にその旨
の表示を行い（ステップＳ１００７）、処理を終了す
る。

【０１４９】テスト評価部１３１は、レイアウトされた
配線パターンの幅や長さをもとに、伝送線路シミュレー
ションを行ない、出力される波形をテスト評価情報記憶
部１４６に記憶されているテスト評価基準と比較してレ
イアウトされた回路を評価する（ステップＳ１００
８）。ここでいう伝送線路シミュレーションとは、部品
のピンの電気的な波形の立ち上がり特性、立ち下がり特
性、入出力インピーダンスおよびピン容量などの部品情
報や、配線箔の形状および長さ、基板の誘電率など基板
の物理的情報をもとに伝送線路上を流れる信号波形など
をプログラムに基づいて計算することをいう。

【０１５０】ここでは、図９（ｃ）に示す出力波形が得
られ、テスト評価部１３１は、点Ｐ２で示すオーバーシ
ュートがまだ７Ｖであって、それより低い値に定められ
ているテスト評価基準値を依然として越えているため、
対策部品付加部１２２が付加した対策部品である暫定定
格値５１Ωの抵抗２０１を受理できないものと評価す
る。

【０１５１】定格値変更部１２４は、テスト評価部１３
１の評価結果に基づき（ステップＳ１００９）、出力波
形が評価基準を満足しなかったテスト評価箇所に対応す
る対策部品の定格値を変更する（ステップＳ１０１
０）。この際、定格値変更部１２４は、対策部品情報に
記述されている変更定格値の候補の中から変更すべき次
の値となる定格値を選択する。ここでは、定格値変更部
１２４は、対策部品情報の中から変更定格値の次の候補
である抵抗値７５Ωを選択し、図８（ｃ）に示すよう
に、対策部品である暫定抵抗値５１オームの抵抗２０１
を抵抗値７５オームの抵抗２０２に変更している。

【０１５２】このとき、定格値変更部１２４は、出力波
形が評価基準を満足しないテスト評価箇所のすべての対
策部品について、変更可能な定格値を変更可能な範囲の
制限値まですでに変更していた場合には、対策部品とし
て他の種類の部品に変更できるものが有ればその部品に
変更する。対策部品の種類を変更した場合には、その暫
定定格値から変更可能な定格値の範囲内で、再び定格値
の変更を行う。定格値変更部１２４は、対策部品の定格
値など変更可能な属性を変更する都度、対策部品情報記
憶部１４８の対策部品情報を書き直す。なお、対策部品
の種類の変更は、設計対象となるプリント基板によっ
て、行っても行わなくても良い。

【０１５３】次いで、テスト評価部１３１はテスト評価
箇所のテスト評価を行い（ステップＳ１０１１）、テス
ト評価箇所の出力波形が評価基準を満足していない場合
には（ステップＳ１０１２）、レイアウト部１３２は当
該テスト評価箇所を含む回路部分につき、部品の配置お
よびその接続配線などのレイアウトを変更する（ステッ
プＳ１０１３）。テスト評価部１３１は、さらに、テス
ト評価箇所のテスト評価を行い（ステップＳ１０１
４）、前記テスト評価箇所の出力波形が評価基準を満足
しない場合には（ステップＳ１０１５）、対策部品削除
部１２３は、前回削除した対策部品を再度付加し、再度
付加した対策部品については、削除不可として優先順位
を変更し、対策部品情報記憶部１４８内の対策部品情報
を書き換える（ステップＳ１０１６）。その後、対策部
品削除部１２３は、基板上にすべての部品を配置し配線
接続をすることができる配置領域が確保されるまで削除
可能な対策部品を削除する（ステップＳ１００５）。対
策部品削除部１２３は、これにより基板上にすべての部
品を配置し配線接続をすることができる配置領域が確保
できない場合には（ステップＳ１００６）、表示部１０
８にその旨の表示を行わせ（ステップＳ１００７）、処
理を終了する。本実施例のプリント基板設計システム
は、上記動作をテスト評価箇所の出力波形が評価基準を
満足するまで繰り返す。

【０１５４】全てのテスト評価箇所の出力波形が評価基
準を満足すれば、定格値変更部１２４は、対策部品情報
記憶部１４８に記憶されている対策部品情報を参照し、
定格値変更部１２４によって変更され最終的に決定した
対策部品の定格値が、その対策部品を削除したとしても
設計されたプリント基板の電気的特性にほとんど影響を
与えない値の範囲に入っているかどうかを判断し、前記
定格値が前記値の範囲に入っていれば削除可能として当
該対策部品を削除する。このとき、定格値変更部１２４
は、テスト評価部１３１を起動して、再度、テスト評価
箇所の出力波形を評価させ、評価の結果、テスト評価箇
所の出力波形が評価基準を満足していない場合には、削
除した対策部品を再度付加しても良い。この処理は、設
計対象となるプリント基板によって省略しても良い。

【０１５５】定格値変更部１２４は、最終的にテスト評
価の結果が評価基準を満足すると、対策部品情報記憶部
１４８に書き込んでおいた対策部品の最終的な部品情報
を回路修正情報記憶部１５０に書き込むとともに、回路
修正情報出力部１７２に出力する。以下、設計基準作成
部１３３の設計基準作成動作について、詳細に説明す
る。ここでは、設計基準作成部１３３は、シミュレーシ
ョン結果に基づいて、各基板独自の設計基準を作成す
る。

【０１５６】図１１は、設計基準作成部１３３における
設計基準作成の手順の一例を示すフローチャートであ
る。設計基準作成部１３３は、回路情報や基板情報をも
とに遅延の防止、ノイズの低減、不要輻射の低減などの
電気的特性を満足するための平行配線長制限、配線長制
限、等長配線指定などの設計基準を作成する。具体的に
は、設計基準作成部１３３は、設計基準作成情報内に記
述された設計基準作成対象、例えば、配線長などについ
て、回路情報、部品情報および基板情報をもとに、前記
設計基準作成対象に対応する設計基準を作成する。

【０１５７】設計基準作成部１３３は、回路情報記憶部
１４１、部品情報記憶部１４２および基板情報記憶部１
４３から回路情報、部品情報および基板情報を読み出し
（ステップＳ１１０１）、設計基準記憶部１４４から読
み出した設計基準作成情報と照合して（ステップＳ１１
０２）、設計基準作成対象を認識する（ステップＳ１１
０３）。

【０１５８】図１１に示す例では、設計基準作成情報に
は、「高周波の信号が入力される信号線とその信号線に
平行に配置される配線との平行配線長を設計基準作成対
象とし、そのパラメータを伝送する信号の信号周波
数、配線間隔、基板の誘電率、配線箔の幅および
出力ピンでの立ち上がり時間とする」旨の内容が記述
されている。設計基準作成部１３３は、設計基準作成情
報に定められている設計基準作成対象「平行配線長Ｌ」
を示す情報とパラメータを示す情報「伝送する信号の信
号周波数、配線間隔、基板の誘電率、配線箔の幅、出力
ピンでの立ち上がり時間」とに基づいて、回路情報、部
品情報および基板情報から「クロックである部品Ｃの出
力ピンＰＩＮ−１に接続されるネットＮＥＴ−Ａの伝送
周波数３０ＭＨｚ、配線間隔０．１ｍｍ、基板の誘電率
０．５、配線箔の幅０．０５ｍｍ、出力ピンでの立ち上
がり時間２ｎｓｅｃ」を読み出す。ここで、設計基準作
成部１３３は、「周波数３０ＭＨｚ、配線間隔０．１ｍ
ｍ、基板の誘電率０．５、配線箔の幅０．０５ｍｍ、出
力ピンでの立ち上がり時間２ｎｓｅｃ」が定められる配
線「ネットＮＥＴ−ＡおよびネットＮＥＴ−Ｂ」を認識
し、ネットＮＥＴ−ＡとネットＮＥＴ−Ｂとに定められ
る個別の平行配線長制限として設計基準を作成する。ま
た、設計基準作成部１３３は、予め定めるパラメータに
よって認識した特定の設計基準作成対象箇所に対するレ
イアウト上の制限を、当該基板全体に対するレイアウト
上の制限として設計基準を作成してもよい。

【０１５９】設計基準作成情報には、予め、設計基準作
成対象初期値として「平行配線長Ｌ＝３０ｃｍ」、設計
基準作成対象変化量「ΔＬ＝１ｃｍ」という値が定めら
れている。設計基準作成部１３３は、テスト評価部１３
１を起動し、設計基準作成対象「Ｌ」、設計基準作成対
象初期値「Ｌ＝３０ｃｍ」および設計基準作成対象変化
量「ΔＬ＝１ｃｍ」をテスト評価部１３１に渡し、テス
ト評価部１３１に前記パラメータ値「周波数３０ＭＨ
ｚ、配線間隔０．１ｍｍ、基板の誘電率０．５、配線箔
の幅０．０５ｍｍ、出力ピンでの立ち上がり時間２ｎｓ
ｅｃ」の下でいくつかのシミュレーション、例えば、ク
ロストークシミュレーションなどを実行させる（ステッ
プＳ１１０４）。具体的には、テスト評価部１３１は、
誘電率０．５の基板上に配線箔幅０．０５ｍｍ、配線間
隔０．１ｍｍ、平行配線長Ｌでレイアウトされる配線を
想定し、その一方に周波数３０ＭＨｚ、立ち上がり時間
２ｎｓｅｃの信号を入力したときの他方の配線上に現れ
るクロストークの大きさなどを計算によって求め、ノイ
ズの影響を評価する。

【０１６０】設計基準作成部１３３は、前記シミュレー
ションの結果、前記平行配線間に生じるクロストークな
どの悪影響が、設計後のプリント基板の電気的特性上、
無視できる範囲にあるかどうかを、テスト評価箇所の出
力波形が予め定められる評価基準を満足するかどうかに
よって評価する。前記テスト評価箇所の出力波形が前記
評価基準を満足しない場合、すなわち、クロストークな
どの悪影響を無視できないような場合には（ステップＳ
１１０５）、平行配線長Ｌを１ｃｍ短くするなど配線長
制限を厳しくし、すなわち、前記パラメータＬをパラメ
ータ変化量（−ΔＬ）だけ変化させ（ステップＳ１１０
６）、再度シミュレーションを行う（ステップＳ１１０
４）。設計基準作成部１３３は、テスト評価箇所の出力
波形がそのテスト評価箇所に対応する評価基準を満足す
るまで前述のステップＳ１１０４〜ステップＳ１１０６
を繰り返し、テスト評価箇所の出力波形が前記評価基準
を満足したときのパラメータ量を設計基準とする（ステ
ップＳ１１０７）。この後、設計基準作成部１３３は、
次の設計基準を定めるためステップＳ１１０１に戻る。

【０１６１】ここでは、図１１に示すように、設計基準
作成部１３３は、設計基準「ネットＮＥＴ−Ａおよびネ
ットＮＥＴ−Ｂに平行にレイアウトされる配線の平行配
線長は１０ｃｍ以下とする」を作成している。設計基準
作成部１３３は、作成した設計基準を設計基準記憶部１
４４に書き込む。また、設計基準作成部１３３は、対話
入力部１０４から入力された出力要求により、作成した
設計基準を表示部１０８に表示し、印字部１０９によっ
て印刷し、データ変換して他のＣＡＤやＣＡＭなどのシ
ステムへ設計基準記憶部１４４を介して出力する。

【０１６２】これにより、設計しようとするプリント基
板独自の電気的特性に適合した設計基準を作成すること
ができる。図１２は、設計基準作成部１３３における設
計基準作成の手順の他の例を示すフローチャートであ
る。ここでは、設計基準作成部１３３は、外部記憶部１
０７に記憶されている設計基準作成用データベースを参
照しながら設計基準を作成する。

【０１６３】設計基準作成部１３３は、回路情報記憶部
１４１、部品情報記憶部１４２および基板情報記憶部１
４３から回路情報、部品情報および基板情報を読み出し
（ステップＳ１３０１）、設計基準記憶部１４４に記憶
されている設計基準作成情報を読み出す（ステップＳ１
３０２）。設計基準作成部１３３は、回路情報、部品情
報および基板情報の中から、設計基準作成情報の中で設
計基準作成対象ごとに定められているパラメータ、パラ
メータ値およびそのパラメータ値が定められている設計
基準作成対象箇所を認識する。ここでは、設計基準作成
部１３３は、設計基準作成対象箇所としてネットＮＥＴ
−ＡおよびネットＮＥＴ−Ｂを認識し、パラメータおよ
びパラメータ値としてネットＮＥＴ−ＡおよびネットＮ
ＥＴ−Ｂのクロック周波数３０ＭＨｚおよびその配線間
隔０．１ｍｍを認識している（ステップＳ１３０３）。

【０１６４】設計基準作成部１３３は、設計基準作成用
データベース内を検索し、認識した前記パラメータ値が
条件を満足する設計ルールをさがす。前記設計ルール
は、設計基準作成対象ごとに、前記パラメータの値に応
じて前記設計基準作成対象に対して設計基準として定め
るべき制限値を記述している。例えば、前記設計ルール
は、設計基準作成対象が平行配線長である場合には、
「クロック周波数が３０ＭＨｚ以下であって、配線間隔
が０．１ｍｍ以上であれば、平行配線長は１０ｃｍ以下
とする」、「クロック周波数が２０ＭＨｚ以下であっ
て、配線間隔が０．１ｍｍ以上であれば、平行配線長は
１５ｃｍ以下とする」、…などのように、パラメータの
値の範囲を条件とし、前記パラメータが前記条件を満足
する場合に設計基準作成対象の設計基準として定めるべ
き制限値を記述している（ステップＳ１３０４）。

【０１６５】設計基準作成部１３３は、設計基準作成用
データベース内を検索し、「クロック周波数３０ＭＨ
ｚ、配線間隔０．１ｍｍ」というパラメータの値が条件
を満足する設計ルールをさがす。ここでは、設計基準作
成部１３３は、「クロック周波数３０ＭＨｚ以下であっ
て、配線間隔が０．１ｍｍ以上であれば、平行配線長は
１０ｃｍ以下とする」という設計ルールを得ている。設
計基準作成部１３３は、検索の結果得られた前記設計ル
ールの制限値を設計基準作成対象箇所の設計基準として
定める。これにより、設計基準作成部１３３は、ネット
ＮＥＴ−ＡおよびネットＮＥＴ−Ｂに対して「平行配線
長は１０ｃｍ以下とする」という設計基準を作成する
（ステップＳ１３０５）。

【０１６６】設計基準作成部１３３は、前記ステップＳ
１３０１〜ステップＳ１３０５の動作を繰り返し、すべ
ての設計基準作成対象箇所および設計基準作成対象につ
き設計基準を作成する。これにより、設計しようとする
プリント基板独自の電気的特性に適合した設計基準を作
成することができる。

【０１６７】なお、ここではプリント基板設計システム
は、設計基準作成情報を設計基準記憶部１４４に記憶し
ていたが、これに代えて、設計基準作成情報を前記設計
基準作成用データベース内に記憶させておいてもよい。

【０１６８】

【発明の効果】以上のように、請求項１記載の本発明に
よれば、前記対策部品付加手段が基本設計された回路に
対策部品を付加し、前記レイアウト手段が対策部品が付
加された回路を基板上にレイアウトするとともに、テス
ト評価手段がレイアウトされたプリント基板の電気的特
性を評価し、前記評価結果に応じて、前記定格値変更手
段が、付加されている対策部品の変更可能な定格値を変
更することによって、基本設計された電気回路を実際の
基板上にレイアウトした際に生じるノイズを低減し、電
気的特性に優れた回路基板を設計することができる。ま
た、さらに、基本設計された回路に対し前記の処理を全
て自動処理することより、回路基板設計者の作業負荷を
軽減し、回路基板設計の作業効率を向上することができ
るとともに、回路基板設計技術に習熟していない基板設
計者が回路を基本設計した場合であっても、回路基板設
計技術に習熟した基板設計者が回路基板を設計する場合
と同様に、電気的特性に優れた回路基板を設計すること
ができる。

【０１６９】以上のように、請求項２記載の本発明によ
れば、対策部品付加手段が基本設計された回路に必要な
対策部品を付加した後、前記優先順位設定部が前記回路
中に付加されている全ての対策部品に優先順位を与え、
レイアウトの際に、前記回路に含まれるすべての部品と
配線とを基板上にレイアウトしきれない場合には前記対
策部品削除部が優先順位の低い対策部品から順次削除し
て再度レイアウトを行うことによって、より柔軟性の高
い自動レイアウト処理を実現することができるととも
に、設計しようとする回路基板の電気的特性上重要な対
策部品が前記対策部品削除部によって削除されてしまう
ことを防止することができる。従って、より電気的特性
に優れた回路基板を設計することができる。

【０１７０】以上のように、請求項３記載の本発明に従
えば、対策部品付加手段が基本設計された回路に必要な
対策部品を付加した後、前記優先順位設定部が前記回路
中に付加されている全ての対策部品に優先順位を与え、
レイアウトの際に、前記回路に含まれるすべての部品と
配線とを基板上にレイアウトしきれない場合には前記対
策部品削除部が優先順位の低い対策部品から順次削除し
て再度レイアウトを行うことによって、より柔軟性の高
い自動レイアウト処理を実現することができるととも
に、設計しようとする回路基板の電気的特性上重要な対
策部品が前記対策部品削除部によって削除されてしまう
ことを防止することができる。従って、より電気的特性
に優れた回路基板を設計することができる。

【０１７１】以上のように、請求項４記載の本発明によ
れば、対策部品の定格値の変更を行った後、レイアウト
された回路の電気的特性が改善されないときには、電気
的特性がよくない回路部分のレイアウトを変更するとと
もに、依然として前記回路の電気的特性が改善されない
ときには、さらに、前回のレイアウトの際に削除された
対策部品のうちからその優先順位にしたがって対策部品
を再度付加することができ、これにより、さらに、電気
的特性に優れた回路基板を設計することができる。

【０１７２】以上のように、請求項５記載の本発明によ
れば、前記回路テスト部が基本設計された電気回路の特
性を回路シミュレーションを行うことによって評価し、
評価がよくない回路部分に、前記対策部品付加部が適切
な対策部品を付加することによって、基本設計された電
気回路が基板上にレイアウトされる前に、ノイズ防止対
策を予め施しておくことができる。従って、より電気的
特性に優れた回路基板を設計することができる。

【０１７３】以上のように、請求項６記載の本発明によ
れば、前記回路テスト評価部が回路シミュレーションを
行うことによって前記対策部品付加部によって対策部品
を付加された回路の電気的特性を評価し、評価がよくな
い回路部分に付加されている対策部品の定格値を前記対
策部品定格値変更部が変更することによって、対策部品
付加後の電気回路が基板上にレイアウトされる前の段階
で、ノイズ防止対策を予め施しておくことができる。従
って、より電気的特性に優れた回路基板を設計すること
ができる。

【０１７４】以上のように、請求項７記載の本発明によ
れば、対策部品の定格値の変更の結果、変更後の対策部
品の定格値が、その対策部品自体をほとんど無視するこ
とができるような小さな値となったとき、またはその対
策部品が必要でないような大きな値となったとき、当該
対策部品を削除することができる。また、これにより、
電気的特性に優れた回路基板を設計することができると
ともに、設計される回路基板に費やされる資源を節約
し、前記回路基板の小型化を図ることができる。

【０１７５】以上のように、請求項８記載の本発明によ
れば、設計しようとする回路基板毎に最適な設計基準を
作成し、前記設計基準に基づいてレイアウトを行うこと
により、より電気的特性に優れた回路基板を設計するこ
とができるとともに、設計される回路基板に費やされる
資源を節約し、前記回路基板の小型化を図ることができ
る。

【０１７６】以上のように、請求項９記載の本発明によ
れば、回路基板の設計段階で逐次、伝送線路シミュレー
ションを行い、基板上にレイアウトされた回路の電気的
特性を評価することによって、より電気的特性に優れた
回路基板を設計することができる。以上のように、請求
項１０記載の本発明によれば、伝送線路シミュレーショ
ンによる電気的特性の評価に基づいて、設計しようとす
る回路基板毎に最適な設計基準を作成し、作成した前記
設計基準に基づいてレイアウトを行うことにより、設計
しようとする回路基板により適した設計基準に基づいて
レイアウトを行うことができ、より電気的特性に優れた
回路基板を設計することができる。

【０１７７】以上のように、請求項１１記載の本発明に
よれば、設計しようとする回路基板のパラメータの値に
応じて前記設計基準記憶部内に設計基準作成対象毎に予
め記憶されている設計基準を読み出し、読み出した前記
設計基準に基づいてレイアウトを行うことにより、設計
しようとする回路基板により適した設計基準に基づいて
レイアウトを行うことができ、より電気的特性に優れた
回路基板を設計することができる。

【０１７８】以上のように、請求項１２記載の本発明に
よれば、テスト評価対象を含む回路部分に付加されてい
る対策部品の種類および定格値が前記テスト評価基準記
憶部に記憶されているテスト評価基準を満足するかどう
かを判定することにより、基板上にレイアウトされた回
路基板の特性を逐次、テスト評価することができ、前記
テスト評価の結果に基づいて、より電気的特性に優れた
回路基板を設計することができる。

【０１７９】以上のように、請求項１３記載の本発明に
よれば、前記対策部品付加ステップにおいて基本設計さ
れた回路に対策部品を付加し、前記レイアウトステップ
において対策部品が付加された回路を基板上にレイアウ
トするとともに、テスト評価ステップにおいてレイアウ
トされたプリント基板の電気的特性を評価し、前記評価
結果に応じて、前記定格値変更ステップにおいて付加さ
れている対策部品の変更可能な定格値を変更することに
よって、基本設計された電気回路を実際の基板上にレイ
アウトした際に生じるノイズを低減し、電気的特性に優
れた回路基板を設計することができる。また、さらに、
基本設計された回路に対し前記の処理を全て自動処理す
ることより、回路基板設計者の作業負荷を軽減し、回路
基板設計の作業効率を向上することができるとともに、
回路基板設計技術に習熟していない基板設計者が回路を
基本設計した場合であっても、回路基板設計技術に習熟
した基板設計者が回路基板を設計する場合と同様に、電
気的特性に優れた回路基板を設計することができる。

【０１８０】以上のように、請求項１４記載の本発明に
よれば、対策部品付加ステップにおいて基本設計された
回路に必要な対策部品を付加した後、前記優先順位設定
サブステップにおいて前記回路中に付加されている全て
の対策部品に優先順位を与え、レイアウトの際に、前記
回路に含まれるすべての部品と配線とを基板上にレイア
ウトしきれない場合には、前記対策部品削除サブステッ
プにおいて優先順位の低い対策部品から順次削除して再
度レイアウトを行うことによって、より柔軟性の高い自
動レイアウト処理を実現することができるとともに、設
計しようとする回路基板の電気的特性上重要な対策部品
が前記対策部品削除サブステップにおいて削除されてし
まうことを防止することができる。従って、より電気的
特性に優れた回路基板を設計することができる。

【０１８１】以上のように、請求項１５記載の本発明に
よれば、対策部品の定格値の変更を行った後、レイアウ
トされた回路の電気的特性が改善されないときには、電
気的特性がよくない回路部分のレイアウトを変更すると
ともに、依然として前記回路の電気的特性が改善されな
いときには、さらに、前回のレイアウトの際に削除され
た対策部品のうちからその優先順位にしたがって対策部
品を再度付加することができ、これにより、さらに、電
気的特性に優れた回路基板を設計することができる。

【０１８２】以上のように、請求項１６記載の本発明に
よれば、前記回路テストサブステップにおいて、基本設
計された電気回路の特性を回路シミュレーションを行う
ことによって評価し、前記対策部品付加サブステップに
おいて、評価がよくない回路部分に適切な対策部品を付
加することによって、基本設計された電気回路が基板上
にレイアウトされる前に、ノイズ防止対策を予め施して
おくことができる。従って、より電気的特性に優れた回
路基板を設計することができる。

【０１８３】以上のように、請求項１７記載の本発明に
よれば、前記回路テスト評価サブステップにおいて回路
シミュレーションを行うことにより、前記対策部品付加
サブステップにおいて対策部品を付加された回路の電気
的特性を評価し、評価がよくない回路部分に付加されて
いる対策部品の定格値を前記対策部品定格値変更サブス
テップにおいて変更することによって、対策部品付加後
の電気回路が基板上にレイアウトされる前の段階で、ノ
イズ防止対策を予め施しておくことができる。従って、
より電気的特性に優れた回路基板を設計することができ
る。

【０１８４】以上のように、請求項１８記載の本発明に
よれば、対策部品の定格値の変更の結果、変更後の対策
部品の定格値が、その対策部品自体をほとんど無視する
ことができるような小さな値となったとき、またはその
対策部品が必要でないような大きな値となったとき、当
該対策部品を削除することができる。また、これによ
り、電気的特性に優れた回路基板を設計することができ
るとともに、設計される回路基板に費やされる資源を節
約し、前記回路基板の小型化を図ることができる。

【０１８５】以上のように、請求項１９記載の本発明に
よれば、設計しようとする回路基板毎に最適な設計基準
を作成し、前記設計基準に基づいてレイアウトを行うこ
とにより、より電気的特性に優れた回路基板を設計する
ことができるとともに、設計される回路基板に費やされ
る資源を節約し、前記回路基板の小型化を図ることがで
きる。

【０１８６】以上のように、請求項２０記載の本発明に
よれば、回路基板の設計段階で逐次、伝送線路シミュレ
ーションを行い、基板上にレイアウトされた回路の電気
的特性を評価することによって、より電気的特性に優れ
た回路基板を設計することができる。以上のように、請
求項２１記載の本発明によれば、伝送線路シミュレーシ
ョンによる電気的特性の評価に基づいて、設計しようと
する回路基板毎に最適な設計基準を作成し、作成した前
記設計基準に基づいてレイアウトを行うことにより、設
計しようとする回路基板により適した設計基準に基づい
てレイアウトを行うことができ、より電気的特性に優れ
た回路基板を設計することができる。

【０１８７】以上のように、請求項２２記載の本発明に
よれば、設計しようとする回路基板のパラメータの値に
応じてメモリ内に設計基準作成対象毎に予め記憶されて
いる設計基準を読み出し、読み出した前記設計基準に基
づいてレイアウトを行うことにより、設計しようとする
回路基板により適した設計基準に基づいてレイアウトを
行うことができ、より電気的特性に優れた回路基板を設
計することができる。

【０１８８】以上のように、請求項２３記載の本発明に
よれば、テスト評価対象を含む回路部分に付加されてい
る対策部品の種類および定格値がメモリ内に予め記憶さ
れているテスト評価基準を満足するかどうかを判定する
ことにより、基板上にレイアウトされた回路基板の特性
を逐次、テスト評価することができ、前記テスト評価の
結果に基づいて、より電気的特性に優れた回路基板を設
計することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるプリント基板設計シス
テムの構成図である。

【図２】回路図ＣＡＤから入力される回路情報の内容を
説明するための回路図である。

【図３】基板情報の内容を具体的に説明するための斜視
図である。

【図４】設計基準の具体例の一部を示す図である。

【図５】対策部品回目パターン情報の一例を示す図であ
る。

【図６】定格値の変更許容範囲設定の一例を示す回路図
である。

【図７】（ａ）最終的に決定された回路情報を示す回路
図である。 （ｂ）前記回路がプリント基板上で実際にレイアウトさ
れた場合の座標上の配置を示す平面図である。 （ｃ）基板設計情報に含まれる基板情報を説明するため
の図である。

【図８】（ａ）対策部品認識部１２１が対策部品付加対
象ネットとして認識した対策部品付加箇所の一例を示す
回路図である。 （ｂ）対策部品付加部１２２が前記ネットに反射対策部
品を付加した一例を示す回路図である。 （ｃ）定格値変更部１２４が前記反射対策部品の部品定
格値に修正を加えた一例を示す回路図である。

【図９】（ａ）シミュレーションの際に図８（ａ）、図
８（ｂ）および図８（ｃ）に示すネットに入力される信
号波形を示す波形図である。 （ｂ）シミュレーションの結果、図８（ａ）に示すネッ
トの入力ピン側で取り出される出力波形を示す波形図で
ある。 （ｃ）シミュレーションの結果、図８（ｂ）に示すネッ
トの入力ピン側で取り出される出力波形を示す波形図で
ある。 （ｄ）シミュレーションの結果、図８（ｃ）に示すネッ
トの入力ピン側で取り出される出力波形を示す波形図で
ある。

【図１０】本発明の一実施例であるプリント基板設計方
法の設計手順を示すフローチャートである。

【図１１】設計基準作成部１３３における設計基準作成
の手順の一例を示すフローチャートである。

【図１２】設計基準作成部１３３における設計基準作成
の手順の他の例を示すフローチャートである。

【図１３】従来のＣＡＤを用いたプリント基板の設計手
順を示すフローチャートである。

【符号の説明】

１０１ ＣＰＵ １０２ ＲＯＭ １０３ ＲＡＭ １０４ 対話入力部 １０５ 対話入力コマンド処理部 １０６ 設計情報入力部 １０７ 外部記憶部 １０８ 表示部 １０９ 印字部 １１０ 出力部 １２０ 回路修正部 １２１ 対策部品認識部 １２２ 対策部品付加部 １２３ 対策部品削除部 １２４ 定格値変更部 １３１ テスト評価部 １３２ レイアウト部 １３３ 設計基準作成部 １４０ 設計情報記憶部 １４１ 回路情報記憶部 １４２ 部品情報記憶部 １４３ 基板情報記憶部 １４４ 設計基準記憶部 １４５ 対策部品回路パターン情報記憶部 １４６ テスト評価情報記憶部 １４７ 対策部品回路情報記憶部 １４８ 対策部品情報記憶部 １４９ 基板設計情報記憶部 １５０ 回路修正情報記憶部 １６１ 回路情報入力部 １６２ 部品情報入力部 １６３ 基板情報入力部 １７１ 基板設計情報出力部 １７２ 回路修正情報出力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 祐一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 三浦 伸治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 齊藤 義行 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 末田 信雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平４−350771（ＪＰ，Ａ) 特開 平５−334393（ＪＰ，Ａ) 泉正夫ほか，拘束プリント回路板設計 システム，沖電気研究開発，日本，沖電 気工業株式会社，1992年１月１日，第 153号，ｐ83−86 植村博一ほか，知識ベース型高密度プ リント基板自動設計システム，Ｎａｔｉ ｏｎａｌ Ｔｅｃｈｎｉｃａｌ Ｒｅｐ ｏｒｔ，日本，松下電器産業株式会社, 1993年４月18日，第39巻 第２号，ｐ84 −89 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 658 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (23)

(57)【特許請求の範囲】
1. 【請求項１】 設計しようとする回路基板に使用する基
   板、基板上にレイアウトするべき回路およびそれに含ま
   れる部品に関する回路基板情報と前記回路基板に生じる
   ノイズを防止するための対策に関するノイズ対策情報と
   設計段階における回路基板の電気的特性評価に関する評
   価情報とから回路基板を設計する回路基板設計システム
   であって、 前記回路基板情報、前記ノイズ対策情報および前記評価
   情報を入力する入力手段と、 入力された前記ノイズ対策情報中に記述されている対策
   部品に関する情報に基づいて、前記回路基板情報に示さ
   れる回路中に対策部品を付加し、前記回路基板情報を対
   策部品付加後の回路を記述するよう修正する対策部品付
   加手段と、 前記対策部品付加手段が修正した前記回路基板情報と前
   記ノイズ対策情報中に記述されているレイアウト上の制
   限を示す情報とに基づいて、前記回路基板情報によって
   記述される基板上に、部品および配線のレイアウトを行
   い、レイアウトを行った部品および配線の位置を基板上
   の座標値としてレイアウト情報を作成するとともに、前
   記回路基板情報をさらにレイアウト後の回路を記述する
   ように修正するレイアウト手段と、 設計段階における回路基板の電気的特性評価に関する前
   記評価情報に基づいて、前記レイアウト情報とその時点
   における回路基板情報とによって記述される回路中のテ
   スト評価対象の電気的特性の良否を評価するテスト評価
   手段と、 前記テスト評価手段によって電気的特性が悪いと評価さ
   れた前記テスト評価対象に付加されている対策部品につ
   いて、前記ノイズ対策情報中の対策部品に関する情報に
   基づいて、前記対策部品を異なる定格値の対策部品に変
   更するとともに、前記回路基板情報を定格値変更後の回
   路を記述するように修正する定格値変更手段と、 前記レイアウト手段がレイアウトを完成する毎に、前記
   テスト評価手段を起動し、前記定格値変更手段が回路中
   の対策部品の定格値を変更する毎に、前記テスト評価手
   段を起動する制御手段と、 前記回路基板情報と前記レイアウト情報とに記述されて
   いる回路中のテスト評価対象のうち、予め定めるテスト
   評価対象が前記テスト評価手段によって電気的特性が良
   いと評価された場合には、前記回路基板情報と前記レイ
   アウト情報とを出力する出力手段とを含むことを特徴と
   するプリント基板設計システム。
2. 【請求項２】 前記対策部品付加手段は、 前記ノイズ対策情報中の情報であって、対策部品を付加
   すべき回路中の箇所を示す情報と入力された前記回路基
   板情報とを照合し、入力された前記回路基板情報中に記
   述されている回路の中で対策部品を付加すべき箇所を認
   識する対策部品付加箇所認識部と、 前記対策部品付加箇所認識部が認識した対策部品付加箇
   所にすでに付加されている対策部品を認識する対策部品
   認識部と、 前記ノイズ対策情報に前記対策部品付加箇所に対応して
   定められている、付加すべき対策部品を示す情報と前記
   対策部品を付加するときの定格値を示す情報とに基づい
   て、前記対策部品認識部が認識した対策部品付加箇所で
   あって、まだ対策部品が付加されていない箇所に、予め
   定める対策部品を付加する対策部品付加部と、 前記対策部品認識部が認識した対策部品と前記対策前記
   対策部品付加部が新たに付加した対策部品とに優先順位
   を設定する優先順位設定部と、 前記優先順位設定部が優先順位を設定した各対策部品に
   つき前記回路基板情報内の前記対策部品を記述する情報
   に前記優先順位を示す情報を付加し、前記対策部品付加
   部が新たに対策部品を付加した場合には、前記対策部品
   付加部が対策部品を付加した後の回路を記述するよう、
   入力された前記回路基板情報を修正する第１回路基板情
   報修正部とを含み、 前記レイアウト手段は、 前記回路基板情報に記述されている基板上の領域であっ
   て、前記第１回路基板情報修正部によって修正された前
   記回路基板情報に記述されている回路に含まれる部品お
   よび前記部品を接続する配線をレイアウトしても良い領
   域を認識するレイアウト領域認識部と、 前記レイアウト領域認識部が認識した領域に、前記ノイ
   ズ対策情報中に記述されているレイアウト上の制限に従
   って、前記回路基板情報に記述されている回路に含まれ
   る部品と前記部品を接続する配線とをレイアウトするレ
   イアウト部と、 前記レイアウト領域認識部が認識した領域内に、前記レ
   イアウト部が、レイアウトすべきすべての前記部品と前
   記配線とのレイアウトを完成することができるか否かを
   判断するレイアウト判断部と、 前記レイアウト部が前記レイアウトを完成することがで
   きないと前記レイアウト判断部が判断した場合に、前記
   第１回路基板情報修正部が修正した回路基板情報に記述
   されている回路中の対策部品であって削除可能な対策部
   品を、前記優先順位設定部によって設定された優先順位
   が低いものから順次、削除する対策部品削除部と、 前記レイアウト部がレイアウトを行った部品および配線
   の位置を基板上の座標値としてレイアウト情報を作成す
   るレイアウト情報作成部と、 前記回路基板情報中の回路中に含まれる部品を記述する
   情報に、前記対策部品削除部がどの対策部品を削除した
   かを示す情報を付加することにより前記第１回路基板情
   報修正部が修正した回路基板情報をさらに修正する第２
   回路基板情報修正部と、 前記対策部品削除部が前記対策部品を削除する毎に、前
   記レイアウト領域認識部と前記レイアウト部と前記レイ
   アウト判断部とを起動するレイアウト制御部とを含むこ
   とを特徴とする請求項１記載のプリント基板設計システ
   ム。
3. 【請求項３】 前記定格値変更手段は、 前記ノイズ対策情報中に記述されている情報であって、
   異なる定格値の対策部品に変更が可能な対策部品を示す
   情報と前記対策部品の変更可能な定格値の範囲を示す情
   報とに基づいて、前記テスト評価手段によって電気的特
   性が悪いと評価された前記テスト評価対象に付加されて
   いる対策部品であって、異なる定格値の対策部品に変更
   が可能な対策部品について、前記対策部品を異なる定格
   値の対策部品に変更する定格値変更部と、 第２回路基板情報修正部によって修正された回路基板情
   報を定格値変更後の回路を記述するように修正する第３
   回路基板情報修正部とを含むことを特徴とする請求項２
   記載のプリント基板設計システム。
4. 【請求項４】 前記定格値変更部が定格値の変更が可能
   なすべての前記対策部品の定格値を変更しても、なお、
   前記テスト評価手段が定格値変更後の回路に含まれる予
   め定めるテスト評価対象の電気的特性を良いと評価しな
   い場合には、前記レイアウト手段を起動してその時点に
   おける回路基板情報内に記述されている回路を、前記レ
   イアウト情報に記述されている位置とは異なる位置に再
   度レイアウトさせるレイアウト変更制御部と、 前記レイアウト変更制御部の指示に基づいて前記レイア
   ウト手段がレイアウトを行った後のテスト評価の結果、
   前記テスト評価手段によって電気的特性が悪いと評価さ
   れた前記テスト評価対象につき、前記対策部品削除部が
   削除した前記対策部品を優先順位の高いものから順に再
   度付加する削除対策部品付加部と、 前記削除対策部品付加部が再度付加した対策部品に付加
   されている優先順位を、当該対策部品を削除することが
   できないことを示す優先順位に変更する優先順位変更部
   と、 前記第２回路基板情報修正部が付加した情報であって、
   対策部品を削除したことを示す情報を再度回路中に付加
   したことを示す情報に修正するとともに、前記対策部品
   を記述する情報中の優先順位を前記優先順位変更部が変
   更した優先順位に修正する第４回路基板情報修正部と、 前記レイアウト変更制御部の指示に基づいて前記レイア
   ウト手段がレイアウトを行い、それに続いて前記テスト
   評価手段がテスト評価を行った後、前記定格値変更手段
   を待機させるとともに、前記削除対策部品付加部が、一
   旦、前記レイアウト手段によって削除された対策部品を
   再度回路中に付加する毎に、前記レイアウト手段を起動
   し、前記削除対策部品付加部が、再度付加してもよいす
   べての削除対策部品を付加した後の回路中のテスト評価
   対象につき、前記テスト評価手段が予め定めるテスト評
   価対象の電気的特性を良いと評価しない場合には、前記
   定格値変更手段を起動する削除対策部品付加制御部とを
   さらに含むことを特徴とする請求項３記載のプリント基
   板設計システム。
5. 【請求項５】 前記対策部品付加手段は、 前記対策部品付加箇所認識部が認識した対策部品付加箇
   所を含む回路部分であって、前記評価情報に記述されて
   いる回路テスト評価対象について回路シミュレーション
   を行い、前記回路テスト評価対象の回路シミュレーショ
   ン出力が前記評価情報に記述されている回路テスト評価
   基準を満足するか否かを判断し、前記回路テスト評価対
   象の回路シミュレーション出力が前記回路テスト評価基
   準を満足しない場合には、前記対策部品付加部を起動
   し、前記ノイズ対策情報に記述されている情報であっ
   て、回路中に付加すべき対策部品を示す情報と前記対策
   部品を付加するときの定格値を示す情報とに基づいて、
   前記対策部品認識部が認識した対策部品付加箇所に、予
   め定める対策部品を付加させる回路テスト部をさらに含
   むことを特徴とする請求項２または請求項４記載のプリ
   ント基板設計システム。
6. 【請求項６】 前記対策部品付加手段は、 前記対策部品付加部が対策部品を付加した回路部分につ
   いて、回路シミュレーションを行い、予め定める回路テ
   スト評価対象の回路シミュレーション出力が予め定める
   回路テスト評価基準を満足するか否かを判断することに
   よって、前記対策部品付加部が対策部品を付加した回路
   部分の電気的特性の良否を評価する回路テスト評価部
   と、 前記回路テスト評価部が、前記対策部品付加部が対策部
   品を付加した回路部分の電気的特性が悪いと評価した場
   合には、前記回路部分に含まれる定格値を変更すること
   が可能な全ての対策部品について別の定格値の対策部品
   に変更する対策部品定格値変更部と、 前記対策部品定格値変更部が前記対策部品を別の定格値
   の対策部品に変更する毎に、前記回路テスト評価部を起
   動して、前記回路テスト評価部に別の定格値の対策部品
   に変更した回路部分について電気的特性の評価を行わせ
   る対策部品定格値変更制御部とをさらに含むことを特徴
   とする請求項２、請求項４または請求項５記載のプリン
   ト基板設計システム。
7. 【請求項７】 前記定格値変更手段は、 定格値の変更が可能な対策部品を定格値の異なる対策部
   品に変更することによって前記テスト評価手段によって
   前記テスト評価対象の電気的特性が良いと評価された当
   該テスト評価対象に付加されている対策部品の定格値を
   検出し、検出した前記定格値と、入力された前記ノイズ
   対策情報中に記述されている情報であって、回路中に付
   加されている対策部品の定格値を変更した結果、定格値
   を変更した後の対策部品が前記回路にとって不要となる
   ときの前記定格値の範囲を示す情報とを比較し、検出し
   た前記定格値が前記情報に示される定格値の範囲内にあ
   る場合には、定格値を変更した結果定格値が前記情報に
   示される定格値の範囲となった対策部品を不要な対策部
   品として認識する不要対策部品認識部と、 前記不要対策部品認識部が認識した対策部品を削除し、
   前記回路基板情報を不要対策部品削除後の回路を記述す
   るよう修正するとともに、前記レイアウト手段を起動す
   る不要対策部品削除部とをさらに含むことを特徴とする
   請求項１、請求項２、請求項４または請求項６記載のプ
   リント基板設計システム。
8. 【請求項８】 入力された回路基板情報に基づいて基板
   上に回路をレイアウトするにあたって従うべきレイアウ
   ト上の制限である設計基準を作成するための情報であっ
   て、設計基準を作成すべき対象を示す情報および前記設
   計基準作成対象がとりうる値の許容範囲を定める際のパ
   ラメータを示す情報などを示す設計基準作成情報を入力
   する設計基準作成情報入力部と、 前記設計基準作成情報に従って予め定められる設計基準
   作成対象につき、予め定められる前記パラメータの下で
   設計基準作成対象の取りうる値を予め定める値ずつ変化
   させ、設計基準作成対象の取りうる値を予め定める値ず
   つ変化させる毎に、前記設計基準作成対象についてシミ
   ュレーションを行い、前記シミュレーション結果が予め
   定める設計基準作成評価基準を満足するまで設計基準作
   成対象の値の変更とシミュレーションによる評価とを繰
   り返し、前記シミュレーション結果が予め定める設計基
   準作成評価基準を満足したときの設計基準作成対象の値
   を設計基準作成対象の許容値として設計基準を作成する
   設計基準作成部と、 前記設計基準作成部が前記設計基準作成対象の取りうる
   値を可能な範囲ですべて変化させても、まだ、前記シミ
   ュレーション結果が前記設計基準作成評価基準を満足し
   ない場合には、その旨を出力し、前記シミュレーション
   結果が予め定める設計基準作成評価基準を満足したとき
   には、前記設計基準作成部が作成した設計基準を出力す
   るとともに、前記設計基準作成部が作成した設計基準に
   基づいてレイアウトを行うよう前記レイアウト手段に指
   示する設計基準出力部とをさらに含むことを特徴とする
   請求項１、請求項４または請求項７記載のプリント基板
   設計システム。
9. 【請求項９】 前記テスト評価手段は、 回路を実際の基板上にレイアウトした場合の部品の位
   置、配線長、層間の接続状態、配線の物理的形状、基板
   の誘電率などに基づいて、回路中の各部品端子を接続す
   るネットに予め定める入力波形を与えた場合の出力波形
   を計算によって求める伝送線路シミュレータを含むこと
   を特徴とする請求項８記載のプリント基板設計システ
   ム。
10. 【請求項１０】 前記設計基準作成部は、 回路を実際の基板上にレイアウトした場合の部品の位
    置、配線長、層間の接続状態、配線の物理的形状、基板
    の誘電率などに基づいて、回路中の各部品端子を接続す
    るネットに予め定める入力波形を与えた場合の出力波形
    を計算によって求める伝送線路シミュレータを含むこと
    を特徴とする請求項８または請求項９記載のプリント基
    板設計システム。
11. 【請求項１１】 入力された回路基板情報に基づいて基
    板上に回路をレイアウトするにあたって従うべきレイア
    ウト上の制限である設計基準を作成するための情報であ
    って、設計基準を作成すべき対象を示す情報および前記
    設計基準作成対象がとりうる値の許容範囲を定める際の
    パラメータを示す情報などを示す設計基準作成情報を入
    力する設計基準作成情報入力部と、 予め定める設計基準作成対象毎に、予め定める前記パラ
    メータの値に対応する設計基準を記憶する設計基準記憶
    部と、 前記設計基準作成情報入力部によって入力された設計基
    準作成情報に基づいて、予め定める設計基準作成対象に
    つき、前記回路基板情報からパラメータの値を読み出
    し、読み出した前記パラメータ値で定められる設計基準
    を前記設計基準記憶部から読み出し、読み出した設計基
    準を当該設計基準作成対象の設計基準として定める設計
    基準作成部と、 前記設計基準作成部が定めた設計基準を出力するととも
    に、前記設計基準作成部が定めた設計基準に基づいてレ
    イアウトを行うよう前記レイアウト手段に指示する設計
    基準出力部とをさらに含むことを特徴とする請求項１、
    請求項４または請求項７記載のプリント基板設計システ
    ム。
12. 【請求項１２】 前記テスト評価手段は、 予め定めるテスト評価対象毎に、前記テスト評価対象を
    含む回路部分に付加されている対策部品の種類およびそ
    の定格値の範囲を記憶するテスト評価基準記憶部と、 前記評価情報中に記述されている情報であって、レイア
    ウト後の回路上のテスト評価対象を示す情報に基づい
    て、前記レイアウト情報とその時点での前記回路基板情
    報とによって記述される回路中のテスト評価対象を認識
    するテスト評価対象認識部と、 前記テスト評価対象認識部が認識したテスト評価対象を
    含む回路部分に付加されている対策部品の種類および定
    格値が前記テスト評価基準記憶部に記憶されているテス
    ト評価基準を満足するか否かを判定することにより、当
    該テスト評価対象の電気的特性の良否を評価するテスト
    評価部とを含むことを特徴とする請求項８記載のプリン
    ト基板設計システム。
13. 【請求項１３】 設計しようとする回路基板に使用する
    基板、基板上にレイアウトするべき回路およびそれに含
    まれる部品に関する回路基板情報と前記回路基板に生じ
    るノイズを防止するための対策に関するノイズ対策情報
    と設計段階における回路基板の電気的特性評価に関する
    評価情報とから回路基板を設計する回路基板設計方法で
    あって、前記回路基板情報、前記ノイズ対策情報および
    前記評価情報を入力する入力ステップと、 入力された前記ノイズ対策情報中に記述されている対策
    部品に関する情報に基づいて、前記回路基板情報に示さ
    れる回路中に対策部品を付加し、前記回路基板情報を対
    策部品付加後の回路を記述するよう修正する対策部品付
    加ステップと、 前記対策部品付加ステップにおいて修正された回路基板
    情報と予め定めるレイアウト上の制限を示す情報とに基
    づいて、前記回路基板情報によって記述される基板上
    に、部品および配線のレイアウトを行い、レイアウトを
    行った部品および配線の位置を基板上の座標値としてレ
    イアウト情報を作成するとともに、前記回路基板情報を
    さらにレイアウト後の回路を記述するように修正するレ
    イアウトステップと、 設計段階における回路基板の電気的特性評価に関する前
    記評価情報に基づいて、前記レイアウト情報とその時点
    における回路基板情報とによって記述される回路中のテ
    スト評価対象の電気的特性の良否を評価するテスト評価
    ステップと、 前記ノイズ対策情報中に記述されている情報であって、
    定格値の変更が可能な対策部品を示す情報と前記対策部
    品の変更可能な定格値の範囲を示す情報とに基づいて、
    前記テスト評価ステップにおいて電気的特性が悪いと評
    価された前記テスト評価対象に付加されている対策部品
    であって、定格値の変更が可能な対策部品について、予
    め定める値ずつ定格値を変更する毎に前記テスト評価ス
    テップにおけるテスト評価を繰り返し、前記テスト評価
    ステップにおいて当該テスト評価対象の電気的特性が良
    いと評価されるまで当該対策部品の定格値を変更すると
    ともに、前記回路基板情報を定格値変更後の回路を記述
    するように修正する定格値変更ステップと、 前記レイアウトステップにおいて修正された回路基板情
    報と前記レイアウト情報とに記述されている回路中のテ
    スト評価対象のうち、すべてのテスト評価対象が前記テ
    スト評価ステップにおいて電気的特性が良いと評価され
    た場合には、前記定格値変更ステップにおいて修正され
    た前記回路基板情報と前記レイアウト情報とを出力する
    出力ステップとを含むことを特徴とするプリント基板設
    計方法。
14. 【請求項１４】 前記対策部品付加ステップは、 前記ノイズ対策情報中に記述されている情報であって、
    回路中の対策部品を付加すべき箇所を示す情報と入力さ
    れた前記回路基板情報とを照合し、入力された前記回路
    基板情報中に記述されている回路の中で対策部品を付加
    すべき箇所を認識する対策部品付加箇所認識サブステッ
    プと、 前記対策部品付加箇所認識サブステップにおいて認識し
    た対策部品付加箇所にすでに付加されている対策部品を
    認識する対策部品認識サブステップと、 前記ノイズ対策情報中に、回路中の対策部品を付加すべ
    き箇所毎に予め定められている、付加すべき対策部品を
    示す情報と前記対策部品を付加するときの定格値を示す
    情報とに基づいて、前記対策部品認識サブステップにお
    いて認識した対策部品付加箇所であって、まだ対策部品
    が付加されていない箇所に、予め定める対策部品を付加
    する対策部品付加サブステップと、 前記対策部品認識サブステップにおいて認識した対策部
    品と前記対策前記対策部品付加サブステップにおいて新
    たに付加した対策部品とに優先順位を設定する優先順位
    設定サブステップと、 前記優先順位設定サブステップにおいて優先順位を設定
    した各対策部品につき前記回路基板情報内の前記対策部
    品を記述する情報に前記優先順位を示す情報を付加し、
    前記対策部品付加サブステップにおいて新たに対策部品
    を付加した場合には、前記対策部品付加サブステップに
    おいて対策部品を付加した後の回路を記述するよう、入
    力された前記回路基板情報を修正する第１回路基板情報
    修正サブステップとを含み、 前記レイアウトステップは、 前記回路基板情報に記述されている基板上の領域であっ
    て、前記第１回路基板情報修正サブステップにおいて修
    正された前記回路基板情報に記述されている回路に含ま
    れる部品および前記部品を接続する配線をレイアウトし
    ても良い領域を認識するレイアウト領域認識サブステッ
    プと、 前記レイアウト領域認識サブステップにおいて認識した
    領域に、予め定めるレイアウト上の制限に従って、前記
    回路基板情報に記述されている回路に含まれる部品と前
    記部品を接続する配線とをレイアウトするレイアウトサ
    ブステップと、 前記レイアウトサブステップにおいて、前記レイアウト
    領域認識サブステップにおいて認識した領域内に、レイ
    アウトすべきすべての前記部品と前記配線とのレイアウ
    トを完成することができるか否かを判断するレイアウト
    判断サブステップと、 前記レイアウト判断サブステップにおいて、前記レイア
    ウトサブステップでレイアウトすべきすべての前記部品
    と前記配線とのレイアウトを完成することができないと
    判断した場合に、前記第１回路基板情報修正サブステッ
    プにおいて修正した回路基板情報に記述されている回路
    中の対策部品であって削除可能な対策部品を、前記優先
    順位設定サブステップによって設定された優先順位が低
    いものから順次削除し、前記対策部品を削除する毎に、
    前記レイアウト判断サブステップを実行し、前記レイア
    ウト判断サブステップにおいて前記レイアウトサブステ
    ップでレイアウトすべきすべての前記部品と前記配線と
    のレイアウトを完成することができると判断されるまで
    削除可能な前記対策部品を削除するとともに、削除可能
    なすべての対策部品を削除した後であっても、なお前記
    レイアウト判断サブステップにおいて、前記レイアウト
    サブステップでレイアウトすべきすべての前記部品と前
    記配線とのレイアウトを完成することができないと判断
    した場合には、その旨を出力する対策部品削除サブステ
    ップと、 前記レイアウトサブステップにおいてレイアウトを行っ
    た部品および配線の位置を基板上の座標値としてレイア
    ウト情報を作成するレイアウト情報作成サブステップ
    と、 前記対策部品削除サブステップにおいて前記対策部品を
    削除する毎に、対策部品を記述する情報にどの対策部品
    を削除したかを示す情報を付加することにより前記第１
    回路基板情報修正サブステップにおいて修正した回路基
    板情報をさらに修正する第２回路基板情報修正サブステ
    ップと、を含むことを特徴とする請求項１３記載のプリ
    ント基板設計方法。
15. 【請求項１５】 前記定格値変更ステップはさらに、 前記ノイズ対策情報中に記述されている情報であって、
    異なる定格値の対策部品に変更が可能な対策部品を示す
    情報と前記対策部品の変更可能な定格値の範囲を示す情
    報とに基づいて、前記テスト評価ステップにおいて電気
    的特性が悪いと評価された前記テスト評価対象に付加さ
    れている対策部品であって、異なる定格値の対策部品に
    変更が可能な対策部品について、前記対策部品を異なる
    定格値の対策部品に変更する毎に前記テスト評価ステッ
    プを実行することによるテスト評価を繰り返し、前記テ
    スト評価ステップにおいて当該テスト評価対象の電気的
    特性が良いと評価されるまで当該対策部品を定格値の異
    なる対策部品に変更する定格値変更サブステップと、 第２回路修正サブステップにおいて修正された回路基板
    情報を定格値変更後の回路を記述するように修正する第
    ３回路基板情報修正サブステップと、 前記定格値変更サブステップにおいて前記対策部品の定
    格値を変更可能な定格値の範囲内で変更しても、なお、
    前記テスト評価ステップにおいて定格値変更後の回路に
    含まれるすべてのテスト評価対象の電気的特性が良いと
    評価されない場合には、再度前記レイアウトステップを
    実行し、前記第３回路基板情報修正サブステップによっ
    て修正された回路基板情報内に記述されている回路を、
    前記レイアウト情報に記述されている位置とは異なる位
    置に再度レイアウトするレイアウト変更サブステップ
    と、 前記レイアウトステップにおいて再度レイアウトを行っ
    た後の回路に含まれるすべてのテスト評価対象につい
    て、前記テスト評価ステップを実行してテスト評価を行
    い、前記テスト評価対象のうち前記テスト評価ステップ
    において電気的特性が悪いと評価された前記テスト評価
    対象につき、前記対策部品削除サブステップにおいて削
    除した前記対策部品を優先順位の高いものから順に再度
    付加し、前記対策部品を再度付加する毎に、再度付加し
    た対策部品が基板上にレイアウトされるよう前記レイア
    ウトステップを実行し、レイアウト後の回路を前記テス
    ト評価ステップを実行してテスト評価し、前記テスト評
    価ステップにおいてすべてのテスト評価対象の電気的特
    性が良いと評価されるまで、電気的特性が悪いと評価さ
    れた前記テスト評価対象につき、前記対策部品削除サブ
    ステップにおいて削除した前記対策部品を優先順位の高
    いものから順に再度付加する削除対策部品付加サブステ
    ップと、 前記削除対策部品付加サブステップにおいて前記対策部
    品を再度付加する毎に、再度付加した対策部品に付加さ
    れている優先順位を、当該対策部品を削除することがで
    きないことを示す優先順位に変更する優先順位変更サブ
    ステップと、 前記削除対策部品付加サブステップにおいて前記対策部
    品を再度付加する毎に、前記第２回路基板情報修正サブ
    ステップで修正された前記回路基板情報中、前記第２回
    路基板情報修正サブステップにおいて付加した情報であ
    って、対策部品を削除したことを示す情報を再度回路中
    に前記対策部品を付加したことを示す情報に修正する第
    ４回路基板情報修正サブステップと、 前記定格値変更ステップにおいて、前記削除部品付加サ
    ブステップにおいていったん削除された対策部品のうち
    すべての対策部品を再度付加した後の回路につき、前記
    テスト評価ステップにおいてすべてのテスト評価対象の
    電気的特性が良いと評価されない場合は、前記テスト評
    価ステップにおいてすべてのテスト評価対象の電気的特
    性が良いと評価されるまで前記定格値変更サブステップ
    から前記第４回路基板情報修正サブステップまでの前記
    全サブステップを繰り返し行なうを含むことを特徴とす
    る請求項１４記載のプリント基板設計方法。
16. 【請求項１６】 前記対策部品付加ステップは、さら
    に、 前記対策部品付加箇所認識サブステップにおいて認識し
    た対策部品付加箇所を含む予め定める回路部分について
    回路シミュレーションを行い、予め定める回路テスト評
    価対象の回路シミュレーション出力が予め定める回路テ
    スト評価基準を満足するか否かを判断し、前記回路テス
    ト評価対象の回路シミュレーション出力が予め定める回
    路テスト評価基準を満足しない場合には、前記対策部品
    付加サブステップを実行し、前記ノイズ対策情報に記述
    されている情報であって、回路中に付加すべき対策部品
    を示す情報と前記対策部品を付加するときの定格値を示
    す情報とに基づいて、前記対策部品認識サブステップに
    おいて認識した対策部品付加箇所に、予め定める対策部
    品を付加する回路テストサブステップを含むことを特徴
    とする請求項１４または請求項１５記載のプリント基板
    設計方法。
17. 【請求項１７】 前記対策部品付加ステップは、さら
    に、 前記対策部品付加サブステップにおいて対策部品を付加
    した回路部分について、回路シミュレーションを行い、
    予め定める回路テスト評価対象の回路シミュレーション
    出力が予め定める回路テスト評価基準を満足するか否か
    を判断することによって、前記対策部品付加サブステッ
    プにおいて対策部品を付加した回路部分の電気的特性の
    良否を評価する回路テスト評価サブステップと、 前記回路テスト評価サブステップにおいて、前記対策部
    品付加サブステップで対策部品を付加した回路部分の電
    気的特性が悪いと評価した場合には、前記回路部分に含
    まれる定格値を変更することが可能な全ての対策部品に
    ついて別の定格値の対策部品に変更し、別の定格値の対
    策部品に変更する毎に、前記回路テスト評価サブステッ
    プを実行して別の定格値の対策部品に変更した回路部分
    について回路シミュレーションを行い、別の定格値の対
    策部品に変更した全ての回路部分について、前記回路テ
    スト評価サブステップにおいてその電気的特性が良いと
    判断されるまで定格値の変更と前記回路テスト評価サブ
    ステップにおける評価とを繰り返す対策部品定格値変更
    サブステップとを含むことを特徴とする請求項１４、請
    求項１５または請求項１６記載のプリント基板設計方
    法。
18. 【請求項１８】 前記定格値変更ステップは、さらに、 定格値の変更が可能な対策部品を定格値の異なる対策部
    品に変更することによって前記テスト評価ステップにお
    いて前記テスト評価対象の電気的特性が良いと評価され
    た当該テスト評価対象に付加されている対策部品の定格
    値を検出し、検出した前記定格値と、入力された前記ノ
    イズ対策情報中に記述されている情報であって、回路中
    に付加されている対策部品の定格値を変更した結果、定
    格値を変更した後の対策部品が前記回路にとって不要と
    なるときの前記定格値の範囲を示す情報とを比較し、検
    出した前記定格値が前記情報に示される定格値の範囲内
    にある場合には、定格値を変更した結果、定格値が前記
    情報に示される定格値の範囲となった対策部品を不要な
    対策部品として認識する不要対策部品認識サブステップ
    と、 前記不要対策部品認識サブステップにおいて認識した対
    策部品を削除し、前記回路基板情報を不要対策部品削除
    後の回路を記述するよう修正する不要対策部品削除サブ
    ステップとを含むことを特徴とする請求項１３、請求項
    １４、請求項１５または請求項１７記載のプリント基板
    設計方法。
19. 【請求項１９】 回路基板設計方法は、さらに、 入力された回路基板情報に基づいて基板上に回路をレイ
    アウトするにあたって従うべきレイアウト上の制限であ
    る設計基準を作成するための情報であって、設計基準を
    作成すべき対象を示す情報および前記設計基準作成対象
    がとりうる値の許容範囲を定める際のパラメータを示す
    情報などを示す設計基準作成情報を入力する設計基準作
    成情報入力サブステップと、 前記設計基準作成情報に従って予め定められる設計基準
    作成対象につき、予め定められる前記パラメータの下で
    設計基準作成対象の取りうる値を予め定める値ずつ変化
    させ、設計基準作成対象の取りうる値を予め定める値ず
    つ変化させる毎に、前記設計基準作成対象についてシミ
    ュレーションを行い、前記シミュレーション結果が予め
    定める設計基準作成評価基準を満足するまで設計基準作
    成対象の値の変更とシミュレーションによる評価とを繰
    り返し、前記シミュレーション結果が予め定める設計基
    準作成評価基準を満足したときの設計基準作成対象の値
    を設計基準作成対象の許容値として設計基準を作成する
    設計基準作成サブステップと、 前記設計基準作成サブステップにおいて前記設計基準作
    成対象の取りうる値を可能な範囲ですべて変化させて
    も、まだ、前記シミュレーション結果が前記設計基準作
    成評価基準を満足しない場合には、その旨を出力し、前
    記シミュレーション結果が予め定める設計基準作成評価
    基準を満足したときには、前記設計基準作成サブステッ
    プにおいて作成した設計基準を出力するとともに、これ
    に続く前記レイアウトステップにおいて前記設計基準作
    成サブステップで作成した設計基準に基づいてレイアウ
    トを行うよう指示する設計基準出力サブステップとを含
    むことを特徴とする請求項１３、請求項１５または請求
    項１８記載のプリント基板設計方法。
20. 【請求項２０】 前記テスト評価ステップは、 回路を実際の基板上にレイアウトした場合の部品の位
    置、配線長、層間の接続状態、配線の物理的形状、基板
    の誘電率などに基づいて、回路中の各部品端子を接続す
    るネットに予め定める入力波形を与えた場合の出力波形
    を計算によって求める伝送線路シミュレーションを含む
    ことを特徴とする請求項１９記載のプリント基板設計方
    法。
21. 【請求項２１】 前記設計基準作成サブステップは、 回路を実際の基板上にレイアウトした場合の部品の位
    置、配線長、層間の接続状態、配線の物理的形状、基板
    の誘電率などに基づいて、回路中の各部品端子を接続す
    るネットに予め定める入力波形を与えた場合の出力波形
    を計算によって求める伝送線路シミュレーションを含む
    ことを特徴とする請求項１９または請求項２０記載のプ
    リント基板設計方法。
22. 【請求項２２】 入力された回路基板情報に基づいて基
    板上に回路をレイアウトするにあたって従うべきレイア
    ウト上の制限である設計基準を作成するための情報であ
    って、設計基準を作成すべき対象を示す情報および前記
    設計基準作成対象がとりうる値の許容範囲を定める際の
    パラメータを示す情報などを示す設計基準作成情報を入
    力する設計基準作成情報入力サブステップと、 前記設計基準作成情報入力サブステップにおいて入力さ
    れた設計基準作成情報に基づいて、予め定める設計基準
    作成対象につき、前記回路基板情報からパラメータの値
    を読み出し、読み出したパラメータ値で定められる設計
    基準を、前記パラメータの値に対応して設計基準を予め
    記憶しているメモリから読み出し、読み出した設計基準
    を当該設計基準作成対象の設計基準として定める設計基
    準作成サブステップと、 前記設計基準作成サブステップにおいて定めた設計基準
    を出力するとともに、前記レイアウトステップにおいて
    前記設計基準作成サブステップで定めた設計基準に基づ
    いてレイアウトを行うよう指示する設計基準出力サブス
    テップとをさらに含むことを特徴とする請求項１３、請
    求項１５または請求項１８記載のプリント基板設計方
    法。
23. 【請求項２３】 前記テスト評価ステップは、 前記評価情報中に記述されている情報であって、レイア
    ウト後の回路上のテスト評価対象を示す情報に基づい
    て、前記レイアウト情報とその時点での前記回路基板情
    報とによって記述される回路中のテスト評価対象を認識
    するテスト評価対象認識サブステップと、 前記テスト評価対象認識サブステップにおいて認識した
    前記テスト評価対象を含む回路部分に付加されている対
    策部品の種類および定格値が、予め定めるテスト評価対
    象を含む回路部分に付加されているべき対策部品の種類
    および当該対策部品がとるべき定格値の範囲を予め定め
    るテスト評価対象毎に定めた基準であって、メモリ内に
    予め記憶されているテスト評価基準を満足するか否かを
    判定することにより、当該テスト評価対象の電気的特性
    の良否を評価するテスト評価サブステップとを含むこと
    を特徴とする請求項１９記載のプリント基板設計方法。