CN114357932B - 信号线的布线方法、装置、设备及可读存储介质 - Google Patents
信号线的布线方法、装置、设备及可读存储介质 Download PDFInfo
- Publication number
- CN114357932B CN114357932B CN202111392011.5A CN202111392011A CN114357932B CN 114357932 B CN114357932 B CN 114357932B CN 202111392011 A CN202111392011 A CN 202111392011A CN 114357932 B CN114357932 B CN 114357932B
- Authority
- CN
- China
- Prior art keywords
- signal line
- reference plane
- signal
- original
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000011218 segmentation Effects 0.000 claims abstract description 60
- 230000015654 memory Effects 0.000 claims description 31
- 230000008719 thickening Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000035772 mutation Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 19
- 238000004891 communication Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及印制电路板的布线技术领域,公开了一种信号线的布线方法、装置、设备及可读存储介质。其中,该方法包括:获取印制电路板的信号线与参考平面对应的原始分割区域;判断信号线是否跨越原始分割区域设置;当信号线跨越原始分割区域设置时,扩大原始分割区域,得到目标分割区域;将信号线布线至目标分割区域。通过实施本发明,无需增加PCB板层数以及缝补电容,在空间和PCB板层数有限的情况下,将信号线放置于目标分割区域中,避免信号线跨分割设置导致阻抗突变而影响信号完整性,优化了信号线走线的信号特性,保证了信号线的链路完整性。
Description
技术领域
本发明涉及印制电路板的布线技术领域,具体涉及一种信号线的布线方法、装置、设备及可读存储介质。
背景技术
随着信号速率的加快,对高速信号的要求越来越高,印制电路板(Printedcircuit boards,PCB)随之向高速、高密度的方向发展,但是高速信号的布线集成度较高、布线密度大,因此通常采用多层板以降低信号干扰。高速信号以参考平面作为返回路径,当参考平面不完整的时候,会导致信号的阻抗不连续,信号产生反射等,因此PCB布线要尽可能靠近一个平面,并保证该平面尽可能完整。
然而在PCB实际布线过程中,由于电源平面的分割或地平面的分割,将会导致参考平面的不完整,从而出现信号线跨分割设置的问题。针对该问题,通常采用增加PCB的层数以使每一对高速信号都有完整的参考平面,或是通过增加缝补电容的方式以使高速信号穿过参考平面所分割的两个平面的网络。但是,增加PCB的层数,无疑导致了PCB的成本增加,且由于结构的限制,PCB的层数不可能无限制增加,而由于空间的限制也可能没有空间摆放缝补电容。因此,在空间和PCB层数有限的情况下,信号线跨分割设置的问题亟待解决。
发明内容
有鉴于此,本发明实施例提供了一种信号线的布线方法、装置、设备及可读存储介质,以解决空间和PCB层数有限情况下,信号线的跨分割设置问题。
根据第一方面,本发明实施例提供了一种信号线的布线方法,包括:获取印制电路板的信号线与参考平面对应的原始分割区域;判断所述信号线是否跨越所述原始分割区域设置;当所述信号线跨越所述原始分割区域设置时,扩大所述原始分割区域,得到目标分割区域;将所述信号线布线至所述目标分割区域。
本发明实施例提供的信号线的布线方法,通过获取印制电路板的信号线与参考平面对应的原始分割区域,当检测到信号线跨越原始分割区域设置时,扩大原始分割区域以使信号线能够完整布线至目标分割区域,由此无需增加PCB板层数以及缝补电容,在空间和PCB板层数有限的情况下,将信号线放置于目标分割区域中,避免信号线跨分割设置导致阻抗突变而影响信号完整性,优化了信号线走线的信号特性,保证了信号线的链路完整性。
结合第一方面,在第一方面的第一实施方式中,所述扩大所述分割区域,得到目标分割区域,包括:获取所述分割区域对应的第一参考平面和第二参考平面,所述第一参考平面与所述原始分割区域的网络属性相同;缩小所述第一参考平面,得到目标分割区域,所述目标分割区域的宽度大于所述原始分割区域的宽度。
本发明实施例提供的信号线的布线方法,通过获取分割区域对应的第一参考平面和第二参考平面,其中,第一参考平面与原始分割区域的网络属性相同,缩小第一参考平面,得到目标分割区域,该目标分割区域的宽度大于原始分割区域的宽度。由于第一参考平面与原始分割区域的网络属性相同,通过缩小第一参考平面以实现原始分割区域的扩大,保证信号线能够完整落入第一参考平面与第二参考平面之间的分割区域,避免信号线跨分割设置,保证了信号阻抗连续性。
结合第一方面第一实施方式,在第一方面的第二实施方式中,所述将所述信号线布线至所述目标分割区域,包括:计算所述信号线的加粗值;基于所述加粗值对所述信号线进行加粗操作,得到加粗信号线;将所述加粗信号线布线至所述目标分割区域。
本发明实施例提供的信号线的布线方法,通过计算信号线的加粗值,并基于该加粗值对信号线进行加粗操作,将得到的加粗信号线布线至目标分割区域。通过对信号线进行加粗以减小阻抗的突变,由此对信号特性进行信号补偿,以避免信号线跨分割设置而影响信号特性。
结合第一方面第一实施方式,在第一方面的第三实施方式中,所述方法还包括:在距离所述信号线预设范围内设置信号过孔,所述信号过孔的网络属性与所述第一参考平面一致。
本发明实施例提供的信号线的布线方法,通过在距离信号线预设范围内设置信号过孔,且信号过孔的网络属性与第一参考平面一致,通过设置该信号过孔有利于信号线的信号回流,降低信号回损。
结合第一方面第三实施方式,在第一方面的第四实施方式中,所述方法还包括:在所述目标分割区域下方设置第三参考平面,所述第三参考平面的网络属性与所述第一参考平面一致。
本发明实施例提供的信号线的布线方法,通过在目标分割区域下方设置第三参考平面,其该第三参考平面的网络属性与第一参考平面一致。该方法通过增加第三参考平面,优化了PCB板的叠层,由此对信号特性进行信号补偿,避免了原始分割区域扩大而影响信号特性。
结合第一方面,在第一方面的第五实施方式中,所述获取印制电路板中参考平面的原始分割区域,包括:获取印制电路板中信号线对应的参考平面;判断所述信号线对应的参考平面是否完整;当所述信号线对应的参考平面不完整时,获取印制电路板中参考平面的原始分割区域。
本发明实施例提供的信号线的布线方法,通过获取印制电路板中信号线对应的参考平面,在信号线对应的参考平面不完整时,获取印制电路板中参考平面的原始分割区域。该方法在信号线对应的参考平面不完整时进行原始分割区域的识别,由此无需对完整的参考平面进行分割区域的识别,提高了分割区域的识别效率,从而提高了信号线的布线效率。
结合第一方面,在第一方面的第六实施方式中,所述判断所述信号线是否跨越所述原始分割区域设置,包括:获取所述信号线对应的第一宽度以及所述原始分割区域对应的第二宽度;判断所述第一宽度是否大于所述第二宽度;当所述第一宽度大于所述第二宽度时,判定所述信号线跨越所述原始分割区域设置。
本发明实施例提供的信号线的布线方法,通过获取信号线对应的第一宽度以及原始分割区域对应的第二宽度,基于第一宽度与第二宽度之间的大小关系确定信号线是否跨越原始分割区域设置,由此能够准确的判定信号线是否会出现跨越分割区域设置的问题,以便在确定出信号线跨越分割区域设置时能够及时调整分割区域的宽度。
根据第二方面,本发明实施例提供了一种信号线的布线装置,包括:获取模块,用于获取印制电路板的信号线与参考平面对应的原始分割区域;判断模块,用于判断所述信号线是否跨越所述原始分割区域设置;扩大模块,用于当所述信号线跨越所述原始分割区域设置时,扩大所述原始分割区域,得到目标分割区域;布线模块,用于将所述信号线布线至所述目标分割区域。
本发明实施例提供的信号线的布线装置,通过获取印制电路板的信号线与参考平面对应的原始分割区域,当检测到信号线跨越原始分割区域设置时,扩大原始分割区域以使信号线能够完整布线至目标分割区域,由此无需增加PCB板层数以及缝补电容,在空间和PCB板层数有限的情况下,将信号线放置于目标分割区域中,避免信号线跨分割设置导致阻抗突变而影响信号完整性,优化了信号线走线的信号特性,保证了信号线的链路完整性。
根据第三方面,本发明实施例提供了一种电子设备,包括:存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而执行第一方面或第一方面任一实施方式所述的信号线的布线方法。
根据第四方面,本发明实施例提供了一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使所述计算机执行第一方面或第一方面任一实施方式所述的信号线的布线方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的信号线的布线方法的流程图;
图2是根据本发明实施例的信号线的布线方法的另一流程图;
图3是根据本发明实施例的信号线的布线方法的另一流程图;
图4是根据本发明实施例的信号线跨越原始分割区域设置的阻抗仿真图;
图5是根据本发明实施例的PCB信号线走线及叠层的切面示意图;
图6是根据本发明实施例的信号过孔的示意图;
图7是根据本发明实施例的加粗信号线的阻抗仿真图;
图8是根据本发明实施例的不同布线方式的信号阻抗对比图;
图9是根据本发明实施例的不同布线方式的插损结果对比图;
图10是根据本发明实施例的不同布线方式的回损结果对比图;
图11是根据本发明实施例的信号线的布线装置的结构框图;
图12是本发明实施例提供的电子设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在PCB实际布线过程中,由于电源平面的分割或地平面的分割,将会导致参考平面的不完整,从而出现信号线跨分割设置的问题。针对该问题可以采用增加PCB的层数以使每一对高速信号都有完整的参考平面,但是,增加PCB的层数,无疑导致了PCB的成本增加;还可以通过增加缝补电容的方式以使高速信号穿过参考平面所分割的两个平面的网络,但且由于结构的限制,可能没有放置缝补电容的空间。在空间和PCB层数有限的情况下,信号线跨分割设置的问题仍未得到有效解决。
基于此,本发明技术方案通过优化PCB板参考平面所对应的分割区域,以使其能够完全覆盖信号线,避免信号线跨分割设置而引起的阻抗突变,优化了信号线的信号特性,保证了信号线的链路完整性。
根据本发明实施例,提供了一种信号线的布线方法的实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种信号线的布线方法,可用于电子设备,如手机、平板电脑、电脑等,图1是根据本发明实施例的信号线的布线方法的流程图,如图1所示,该流程包括如下步骤:
S11,获取印制电路板的信号线与参考平面对应的原始分割区域。
信号线为印制电路板(Printed circuit boards,PCB)上高速信号的传输线,该传输线通常为阻抗线,例如微带差分线。参考平面为高速信号参考路径所在的平面,参考路径为对应于高速信号的返回路径。原始分割区域为参考平面不完整时,不同网络属性的参考平面之间的空间区域。具体地,电子设备可以识别PCB板中不完整的参考平面,以确定出原始分割区域,同时对PCB板中布置的信号线进行识别。
S12,判断信号线是否跨越原始分割区域设置。
识别信号线的布置位置,以确定该布置位置是否跨过原始分割区域。当信号线跨越原始分割区域设置时,执行步骤S13,否则执行其他操作,该其他操作可以是识别其他信号线的设置位置,也可以是模拟仿真当前信号线以确定当前信号线的阻抗,避免出现信号线连接不当的问题,此处对其他操作不作具体限定。
具体地,电子设备可以建立PCB板对应的坐标系,确定出信号线布置位置对应的坐标范围以及原始分割区域的坐标范围,将两者的坐标范围进行比较,判断信号线布置位置对应的坐标范围是否超出原始分割区域的坐标范围,若信号线布置位置对应的坐标范围超出原始分割区域的坐标范围,表示信号线跨越原始分割区域设置。
S13,扩大原始分割区域,得到目标分割区域。
目标分割区域为调整后的分割区域。当信号线跨越原始分割区域设置时,其信号线的阻抗会产生突变,如图4所示,跨分割区域设置的信号线的阻抗产生严重突变,已超出85Ω±10%的范围,会对信号产生反射等不利影响。
为了保证信号线的阻抗连续性,其对应参考平面应为完整的,当信号线跨越原始分割区域设置时,表示信号线对应的参考平面并不完整,此时即使扩大参考平面,也难以扩大至能使信号线完整参考,为了避免阻抗突变,可以缩小是参考平面,扩大原始分割区域,得到目标分割区域,以使信号线能够完整设置于该目标分割区域。
S14,将信号线布线至目标分割区域。
在得到能够覆盖信号线的目标分割区域时,可以将信号线完整布线至该目标分割区域,由此保证了信号线对应的参考平面是完整的,避免了信号线的阻抗突变。
本实施例提供的信号线的布线方法,通过获取印制电路板的信号线与参考平面对应的原始分割区域,当检测到信号线跨越原始分割区域设置时,扩大原始分割区域以使信号线能够完整布线至目标分割区域,由此无需增加PCB板层数以及缝补电容,在空间和PCB板层数有限的情况下,将信号线放置于目标分割区域中,避免信号线跨分割设置导致阻抗突变而影响信号完整性,优化了信号线走线的信号特性,保证了信号线的链路完整性。
在本实施例中提供了一种信号线的布线方法,可用于电子设备,如手机、平板电脑、电脑等,图2是根据本发明实施例的信号线的布线方法的流程图,如图2所示,该流程包括如下步骤:
S21,获取印制电路板的信号线与参考平面对应的原始分割区域。详细说明参见上述实施例对应步骤S11的相关描述,此处不再赘述。
S22,判断信号线是否跨越原始分割区域设置。详细说明参见上述实施例对应步骤S12的相关描述,此处不再赘述。
S23,当信号线跨越原始分割区域设置时,扩大原始分割区域,得到目标分割区域。
具体地,上述步骤S23可以包括:
S231,获取原始分割区域对应的第一参考平面和第二参考平面,其中,第一参考平面与原始分割区域的网络属性相同。
信号线位于PCB的表层,信号线的参考平面应为完整的第一参考平面1,但由于L02层平面的分割,分割出了第二参考平面2,由此第一参考平面1和第二参考平面2均位于表层的下一层L02层。其中,第一参考平面1与第二参考平面2的网络属性不同,第一参考平面1与原始分割区域的网络属性相同。例如,第一参考平面1为地属性,第二参考平面2为电源属性,原始分割区域处于第一参考平面1和第二参考平面2之间,且其网络属性与第一参考平面1相同,如图5所示。
S232,缩小第一参考平面,得到目标分割区域,其中,目标分割区域的宽度大于信号线的宽度。
将第一参考平面缩小以扩大第一参考平面和第二参考平面之间的原始分割区域,得到目标分割区域,以使目标分割区域的宽度大于信号线的宽度,保证信号线能够完整落入目标分割区域中。需要说明的是,为了避免参考平面的缩小影响信号线的信号传输,可以通过加粗信号线以进行信号补偿,因此目标分割区域在能够完整覆盖信号线的基础上,还可以留有一定的余量,以保证目标分割区域能够覆盖加粗后的信号线。
S24,将信号线布线至目标分割区域。
具体地,上述步骤S24可以包括:
S241,计算信号线的加粗值。
加粗值可以根据阻抗连续性确定,当确定信号线设置在目标分割区域后,还可以根据信号线的仿真结果对信号线进行加粗,以避免缩小第一参考平面而影响信号线的阻抗连续性。具体地,若信号线的线宽为5mil,间距为7mil,通过对ADS软件对其进行建模和仿真,具体的加粗值可以由ADS软件计算得到,例如将信号线加粗线宽至13miil,间距为6mil。
S242,基于加粗值对信号线进行加粗操作,得到加粗信号线。
基于ADS软件计算得到的加粗值对信号线进行加粗操作,则信号线可以基于该加粗操作实现自动加粗,得到加粗信号线,对经过加粗操作的加粗信号线进行仿真,如图7所示的信号线线宽加宽至13miil、间距加大为6mil的仿真,经过加粗操作处理后的加粗信号线明显优化了阻抗的连续性。
S243,将加粗信号线布线至目标分割区域。
电子设备在得到加粗信号线后,可以将加粗信号线完整布线至目标分割区域中,此时加粗信号线所对应参考平面是完整的,由此在避免加粗信号线的阻抗突变基础上,进一步优化了阻抗的连续性。
本实施例提供的信号线的布线方法,由于第一参考平面与原始分割区域的网络属性相同,通过缩小第一参考平面以实现原始分割区域的扩大,保证信号线能够完整落入第一参考平面与第二参考平面之间的分割区域,通过对信号线进行加粗以减小阻抗的突变,由此对信号特性进行信号补偿,避免信号线跨分割设置而影响信号特性,保证了信号阻抗连续性。
在本实施例中提供了一种信号线的布线方法,可用于电子设备,如手机、平板电脑、电脑等,图3是根据本发明实施例的信号线的布线方法的流程图,如图3所示,该流程包括如下步骤:
S31,获取印制电路板的信号线与参考平面对应的原始分割区域。
具体地,上述步骤S31可以包括:
S311,获取印制电路板中信号线对应的参考平面。
电子设备在确定出PCB的信号线后可以对信号线的走线方向以及走线形状等走线信息进行识别,继而基于信号线的走线方向以及走线形状等走线信息确定出PCB的信号线所对应的参考平面。
S312,判断信号线对应的参考平面是否完整。
电子设备在确定出信号线所处的参考平面后,进一步对参考平面的完整性进行识别,判断信号线对应的参考平面是否完整。当信号线对应的参考平面不完整时,执行步骤S313,否则表示信号线对应的参考平面是完整的,对信号线进行模拟仿真,以确认当前信号线的信号特性。
S313,获取印制电路板中参考平面的原始分割区域。
当信号线对应的参考平面不完整时,表示信号线可能会出现跨越原始分割区域设置的问题,此时,为了进一步确定信号线是否跨越原始分割区域设置,电子设备可以对信号线所对应参考平面的原始分割区域进行获取,详细说明参见上述实施例对应的相关描述,此处不再赘述。
S32,判断信号线是否跨越原始分割区域设置。
具体地,上述步骤S32可以包括:
S321,获取信号线对应的第一宽度以及原始分割区域对应的第二宽度。
信号线的第一宽度为PCB上信号线对应的线宽,第二宽度为原始分割区域对应的宽度,即第一参考平面和第二参考平面之间的距离。具体地,信号线的第一宽度可以基于信号线的设计需求确定,第二宽度可以通过计算第一参考平面和第二参考平面之间的距离确定。
S322,判断第一宽度是否大于第二宽度。
比较第一宽度和第二宽度之间的大小关系,以确定第一宽度是否大于第二宽度。当第一宽度大于第二宽度时,执行步骤S323,否则表示信号线并未跨越原始分割区域设置。
S323,判定信号线跨越原始分割区域设置。
当第一宽度大于第二宽度时,表示原始分割区域不能覆盖信号线,即信号线无法完整设置于原始分割区域中,此时可以确定该第一宽度的信号线在PCB中跨越原始分割区域设置。
S33,当信号线跨越原始分割区域设置时,扩大原始分割区域,得到目标分割区域。详细说明参见上述实施例对应步骤S13的相关描述,此处不再赘述。
S34,将信号线布线至目标分割区域。详细说明参见上述实施例对应步骤S14的相关描述,此处不再赘述。
S35,在距离信号线预设范围内设置信号过孔,其中,信号过孔的网络属性与第一参考平面一致。
预设范围为信号线与信号过孔之间的距离范围,信号过孔为信号线对应的信号回流过孔,信号过孔的网络属性与第一参考平面一致。具体地,该信号过孔设置在第一参考平面中,并设置在距离信号线10~40mil范围内,如图6所示。
S36,在目标分割区域下方设置第三参考平面,其中,第三参考平面的网络属性与第一参考平面一致。
在目标分割区域下方设置第三参考平面以对信号进行补偿,避免信号受损。如图5所示,该第三参考平面3设置在目标分割区域的下方,即第三参考平面位于L03层,且其与第一参考平面1的网络属性一致,例如两者均为地属性,由此通过优化PCB叠层实现了信号特性的补偿。
本发明实施例提供的信号线的布线方法,在信号线对应的参考平面不完整时进行原始分割区域的识别,由此无需对完整的参考平面进行分割区域的识别,提高了分割区域的识别效率,从而提高了信号线的布线效率。通过获取信号线对应的第一宽度以及原始分割区域对应的第二宽度,基于第一宽度与第二宽度之间的大小关系确定信号线是否跨越原始分割区域设置,由此能够准确的判定信号线是否会出现跨越分割区域设置的问题,以便在确定出信号线跨越分割区域设置时能够及时调整分割区域的宽度。通过设置在第一参考平面上设置信号过孔以便于信号线的信号回流,降低信号回损。通过增加第三参考平面,优化了PCB板的叠层,由此对信号特性进行信号补偿,避免了原始分割区域扩大而影响信号特性。
将使用上述信号线的布线方式与信号线跨越原始分割区域设置的阻抗特性放到同一个图中进行对比,如图8所示,实线为信号线跨越原始分割区域设置的阻抗结果,虚线为使用上述信号线的布线方式得到的阻抗结果,由仿真结果的对比可以看出,其阻抗在分割区域处能够满足85Ω±10%的范围。对使用上述信号线的布线方式与信号线跨越原始分割区域设置的损耗结果进行模拟仿真,如图9所示的插损结果对比以及如图10所示的回损结果对比,基于仿真结果可以得到,相较于信号线跨越原始分割区域设置,使用上述信号线的布线方式予以信号线布线的插损结果差异不明显,但回损结果较好。由此,上述信号线的布线方法在解决了跨分割区域导致阻抗突变的基础上,优化了信号线的信号特性,增加整个链路信号的完整性。
在本实施例中还提供了一种信号线的布线装置,该装置用于实现上述实施例及优选实施方式,已经进行过说明的不再赘述。如以下所使用的,术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种信号线的布线装置,如图11所示,包括:
获取模块41,用于获取印制电路板的信号线与参考平面对应的原始分割区域。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
判断模块42,用于判断信号线是否跨越原始分割区域设置。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
扩大模块43,用于当信号线跨越原始分割区域设置时,扩大原始分割区域,得到目标分割区域。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
布线模块44,用于将信号线布线至目标分割区域。详细说明参见上述方法实施例对应的相关描述,此处不再赘述。
本实施例提供的信号线的布线装置,通过获取印制电路板的信号线与参考平面对应的原始分割区域,当检测到信号线跨越原始分割区域设置时,扩大原始分割区域以使信号线能够完整布线至目标分割区域,由此无需增加PCB板层数以及缝补电容,在空间和PCB板层数有限的情况下,将信号线放置于目标分割区域中,避免信号线跨分割设置导致阻抗突变而影响信号完整性,优化了信号线走线的信号特性,保证了信号线的链路完整性。
本实施例中的信号线的布线装置是以功能单元的形式来呈现,这里的单元是指ASIC电路,执行一个或多个软件或固定程序的处理器和存储器,和/或其他可以提供上述功能的器件。
上述各模块的更进一步的功能描述与上述对应实施例相同,在此不再赘述。
本发明实施例还提供一种电子设备,具有图11所示的信号线的布线装置。
请参阅图12,图12是本发明可选实施例提供的一种电子设备的结构示意图,如图12所示,该电子设备可以包括:至少一个处理器501,例如CPU(Central Processing Unit,中央处理器),至少一个通信接口503,存储器504,至少一个通信总线502。其中,通信总线502用于实现这些组件之间的连接通信。其中,通信接口503可以包括显示屏(Display)、键盘(Keyboard),可选通信接口503还可以包括标准的有线接口、无线接口。存储器504可以是高速RAM存储器(Random Access Memory,易挥发性随机存取存储器),也可以是非不稳定的存储器(non-volatile memory),例如至少一个磁盘存储器。存储器504可选的还可以是至少一个位于远离前述处理器501的存储装置。其中处理器501可以结合图11所描述的装置,存储器504中存储应用程序,且处理器501调用存储器504中存储的程序代码,以用于执行上述任一方法步骤。
其中,通信总线502可以是外设部件互连标准(peripheral componentinterconnect,简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture,简称EISA)总线等。通信总线502可以分为地址总线、数据总线、控制总线等。为便于表示,图12中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
其中,存储器504可以包括易失性存储器(英文:volatile memory),例如随机存取存储器(英文:random-access memory,缩写:RAM);存储器也可以包括非易失性存储器(英文:non-volatile memory),例如快闪存储器(英文:flash memory),硬盘(英文:hard diskdrive,缩写:HDD)或固态硬盘(英文:solid-state drive,缩写:SSD);存储器504还可以包括上述种类存储器的组合。
其中,处理器501可以是中央处理器(英文:central processing unit,缩写:CPU),网络处理器(英文:network processor,缩写:NP)或者CPU和NP的组合。
其中,处理器501还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文:application-specific integrated circuit,缩写:ASIC),可编程逻辑器件(英文:programmable logic device,缩写:PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(英文:complex programmable logic device,缩写:CPLD),现场可编程逻辑门阵列(英文:field-programmable gate array,缩写:FPGA),通用阵列逻辑(英文:generic arraylogic,缩写:GAL)或其任意组合。
可选地,存储器504还用于存储程序指令。处理器501可以调用程序指令,实现如本申请图1至图3实施例中所示的信号线的布线方法。
本发明实施例还提供了一种非暂态计算机存储介质,所述计算机存储介质存储有计算机可执行指令,该计算机可执行指令可执行上述任意方法实施例中的信号线的布线方法的处理方法。其中,所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random Access Memory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等;所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (9)
1.一种信号线的布线方法,其特征在于,包括:
获取印制电路板的信号线与参考平面对应的原始分割区域,其中,所述信号线为所述印制电路板上高速信号的传输线,所述参考平面为高速信号参考路径所在的平面,参考路径为对应于高速信号的返回路径,所述原始分割区域为参考平面不完整时,不同网络属性的参考平面之间的空间区域;
判断所述信号线是否跨越所述原始分割区域设置;
当所述信号线跨越所述原始分割区域设置时,扩大所述原始分割区域,得到目标分割区域,包括:获取所述原始分割区域对应的第一参考平面和第二参考平面,所述第一参考平面与所述原始分割区域的网络属性相同;缩小所述第一参考平面,得到目标分割区域,所述目标分割区域的宽度大于所述信号线的宽度;
将所述信号线布线至所述目标分割区域。
2.根据权利要求1所述的方法,其特征在于,所述将所述信号线布线至所述目标分割区域,包括:
计算所述信号线的加粗值;
基于所述加粗值对所述信号线进行加粗操作,得到加粗信号线;
将所述加粗信号线布线至所述目标分割区域。
3.根据权利要求1所述的方法,其特征在于,还包括:
在距离所述信号线预设范围内设置信号过孔,所述信号过孔的网络属性与所述第一参考平面一致。
4.根据权利要求3所述的方法,其特征在于,还包括:
在所述目标分割区域下方设置第三参考平面,所述第三参考平面的网络属性与所述第一参考平面一致。
5.根据权利要求1所述的方法,其特征在于,获取印制电路板中参考平面的原始分割区域,包括:
获取印制电路板中信号线对应的参考平面;
判断所述信号线对应的参考平面是否完整;
当所述信号线对应的参考平面不完整时,获取印制电路板中参考平面的原始分割区域。
6.根据权利要求1所述的方法,其特征在于,所述判断所述信号线是否跨越所述原始分割区域设置,包括:
获取所述信号线对应的第一宽度以及所述原始分割区域对应的第二宽度;
判断所述第一宽度是否大于所述第二宽度;
当所述第一宽度大于所述第二宽度时,判定所述信号线跨越所述原始分割区域设置。
7.一种信号线的布线装置,其特征在于,所述装置包括:
获取模块,用于获取印制电路板的信号线与参考平面对应的原始分割区域,其中,所述信号线为所述印制电路板上高速信号的传输线,所述参考平面为高速信号参考路径所在的平面,参考路径为对应于高速信号的返回路径,所述原始分割区域为参考平面不完整时,不同网络属性的参考平面之间的空间区域;
判断模块,用于判断所述信号线是否跨越所述原始分割区域设置;
扩大模块,用于当所述信号线跨越所述原始分割区域设置时,扩大所述原始分割区域,得到目标分割区域,包括:获取所述原始分割区域对应的第一参考平面和第二参考平面,所述第一参考平面与所述原始分割区域的网络属性相同;缩小所述第一参考平面,得到目标分割区域,所述目标分割区域的宽度大于所述信号线的宽度;
布线模块,用于将所述信号线布线至所述目标分割区域。
8.一种电子设备,其特征在于,包括:
存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而执行权利要求1-6中任一项所述的信号线的布线方法。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使所述计算机执行权利要求1-6中任一项所述的信号线的布线方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111392011.5A CN114357932B (zh) | 2021-11-19 | 2021-11-19 | 信号线的布线方法、装置、设备及可读存储介质 |
PCT/CN2022/101947 WO2023087718A1 (zh) | 2021-11-19 | 2022-06-28 | 信号线的布线方法、装置、设备及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111392011.5A CN114357932B (zh) | 2021-11-19 | 2021-11-19 | 信号线的布线方法、装置、设备及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114357932A CN114357932A (zh) | 2022-04-15 |
CN114357932B true CN114357932B (zh) | 2023-11-03 |
Family
ID=81096425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111392011.5A Active CN114357932B (zh) | 2021-11-19 | 2021-11-19 | 信号线的布线方法、装置、设备及可读存储介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114357932B (zh) |
WO (1) | WO2023087718A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114357932B (zh) * | 2021-11-19 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 信号线的布线方法、装置、设备及可读存储介质 |
CN116933722B (zh) * | 2023-09-19 | 2023-12-08 | 浪潮(山东)计算机科技有限公司 | 一种传输线设置方法、装置、设备及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101626658A (zh) * | 2008-07-08 | 2010-01-13 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN207399606U (zh) * | 2017-09-11 | 2018-05-22 | 新华三技术有限公司 | 印刷电路板和电子设备 |
CN108846176A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种印刷电路板布线的检查方法、装置及电子设备 |
CN109446626A (zh) * | 2018-10-22 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种差分线引脚的匹配阻抗方法及相关装置 |
CN110378062A (zh) * | 2019-07-26 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种差分线的引脚走线检查方法及相关装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1704942A (zh) * | 2004-06-03 | 2005-12-07 | 鸿富锦精密工业(深圳)有限公司 | 布线宽度规则检查系统及方法 |
US20170085243A1 (en) * | 2015-09-21 | 2017-03-23 | Intel Corporation | Impedance matching interconnect |
CN114357932B (zh) * | 2021-11-19 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 信号线的布线方法、装置、设备及可读存储介质 |
-
2021
- 2021-11-19 CN CN202111392011.5A patent/CN114357932B/zh active Active
-
2022
- 2022-06-28 WO PCT/CN2022/101947 patent/WO2023087718A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101626658A (zh) * | 2008-07-08 | 2010-01-13 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN207399606U (zh) * | 2017-09-11 | 2018-05-22 | 新华三技术有限公司 | 印刷电路板和电子设备 |
CN108846176A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种印刷电路板布线的检查方法、装置及电子设备 |
CN109446626A (zh) * | 2018-10-22 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种差分线引脚的匹配阻抗方法及相关装置 |
CN110378062A (zh) * | 2019-07-26 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种差分线的引脚走线检查方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114357932A (zh) | 2022-04-15 |
WO2023087718A1 (zh) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
EP1214785B1 (en) | A system and method for analyzing simultaneous switching noise | |
CN111278227A (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
CN114417781B (zh) | Pcb走线串扰评估方法、系统、装置、设备及存储介质 | |
US8413097B2 (en) | Computing device and method for checking design of printed circuit board layout file | |
CN101782931B (zh) | 电路板布线的约束区域处理方法及系统 | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
CN116933722B (zh) | 一种传输线设置方法、装置、设备及介质 | |
CN113869000A (zh) | 一种基于阻抗的走线评估优化方法、装置、设备及介质 | |
CN106358364B (zh) | 一种印刷电路板及Fanout布线方法 | |
CN111257723B (zh) | 一种背钻的检查方法、系统、设备以及介质 | |
CN113939091B (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
CN114254582B (zh) | 差分线的布线方法、装置、电子设备及可读存储介质 | |
CN116341486A (zh) | 过孔检查方法、装置、工具、电子设备和可读存储介质 | |
JP2002259481A (ja) | ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム | |
TWI830565B (zh) | 印刷電路板的通孔及連接器引腳自動檢查方法 | |
US20060026542A1 (en) | Systems and methods for generating node level bypass capacitor models | |
CN218634401U (zh) | 一种印制电路板过孔结构和电子装置 | |
CN113723039B (zh) | 一种pcb文件检查方法、装置和设备 | |
CN110856350B (zh) | 一种板卡边缘走线返回路径的补偿方法、系统及板卡 | |
CN117641744B (zh) | Pcb走线串扰距离确定方法、装置、电子设备及介质 | |
CN112115669B (zh) | 一种自动放置连接筋的方法、系统、设备及介质 | |
JP2001067390A (ja) | プリント基板設計装置 | |
CN114564911A (zh) | 高速信号线的走线方法、装置、设备及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |