CN113869000A - 一种基于阻抗的走线评估优化方法、装置、设备及介质 - Google Patents
一种基于阻抗的走线评估优化方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN113869000A CN113869000A CN202110958958.1A CN202110958958A CN113869000A CN 113869000 A CN113869000 A CN 113869000A CN 202110958958 A CN202110958958 A CN 202110958958A CN 113869000 A CN113869000 A CN 113869000A
- Authority
- CN
- China
- Prior art keywords
- impedance
- input parameters
- routing
- trace
- input parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000011156 evaluation Methods 0.000 title claims abstract description 67
- 238000005457 optimization Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004088 simulation Methods 0.000 claims abstract description 44
- 238000004806 packaging method and process Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 17
- 239000011295 pitch Substances 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出了一种基于阻抗的走线评估优化方法，应用于印刷电路板中的球栅数组封装区域中，包括：通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过，本发明还提出了一种基于阻抗的走线评估优化装置、设备及介质，通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
Description
技术领域
本发明涉及阻抗评估领域，尤其是涉及一种基于阻抗的走线评估优化方法、装置、设备及介质。
背景技术
随着科技发展，尤其在集成电路的材料之进步，使指令周期有显着提升，促使集成电路走向高密度﹑小体积，单一零件，芯片组多采用BGA(Ball Grid Array，球栅数组封装)。BGA出线是件不容易的事，由于空间有限，走线线宽和间距必须足够小，才能出线，但走线线宽和间距较小带来的问题是高阻抗和串扰问题。
按照常用的处理方式就是按照规范要求让BGA的走线尽量的短，让所有的走线不仅间距均匀，而且尽量的宽。如图1所示，为一般PCB板(Print Circuit board，印刷电路板)中BGA区域走线范例。但随着速度越来越快，为了保证信号质量，英特尔提出了tab routing设计。tab routing是将小梯形的铜皮添加到相邻平行走在线的一种方式，以更好的控制信号线的互容和阻抗，tab routing添加的地方主要是CPU中BGA部分走线的位置上面。如图2-图3所示，为PCB板中BGA区域tab走线范例的不同角度的放大示意图。
在PCB设计中，PCB板提供的电路性能必须能够使信号在传输过程中不发生反射现象，信号保持完整，降低传输损耗，起到匹配阻抗的作用，这样才能得到完整、可靠、精确，无干扰、噪音的传输信号。PCB BGA区域tab走线设计，通常需要使用3D仿真软件，绘出PCB BGA区域tab走线结构，执行3D仿真，评估tab走线的阻抗值是否符合要求，如果对应tab走线的阻抗值不符合要求，需要改变tab走线参数，重新绘出PCB BGA区域tab走线结构，然后重新进行仿真评估，不断优化调整，直至符合要求，需要花费大量时间，评估优化效率较低。
发明内容
本发明为了解决现有技术中存在的问题，创新提出了一种基于阻抗的走线评估优化方法、装置、设备及介质，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
本发明第一方面提供了一种基于阻抗的走线评估优化方法，应用于印刷电路板中的球栅数组封装区域中，包括：
通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过。
可选地，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：
仿真获得多个走线结构，每个走线结构对应的输入参数不同；
根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
进一步地，仿真的走线结构的数量与输入参数数量成正比。
可选地，输入参数包括但不限于走线宽度、走线间距、走线短边宽度、走线长边宽度、走线长度、不同走线间距、走线近端参考层介电质厚度、走线远端参考层介电质厚度、印刷电路板材料的介电常数、印刷电路板材料的损耗因子。
可选地，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半。
可选地，还包括：
如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围。
本发明第二方面提供了一种基于阻抗的走线评估优化装置，应用于印刷电路板中的球栅数组封装区域中，包括：
对应关系确定模块，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
阻抗评估模块，根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过。
可选地，对应关系确定模块具体包括：
仿真子模块，仿真获得多个走线结构，每个走线结构对应的输入参数不同；
对应关系建立子模块，根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
本发明第三方面提供了一种电子设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如本发明第一方面所述的一种基于阻抗的走线评估优化方法的步骤。
本发明第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如本发明第一方面所述的一种基于阻抗的走线评估优化方法的步骤。
本发明采用的技术方案包括以下技术效果：
1、本发明通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
2、本发明技术方案中通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：仿真获得多个走线结构，每个走线结构对应的输入参数不同；根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系，即通过多个输入参数不同的走线结构仿真结果建立多个输入参数与阻抗的对应关系，提高了多个输入参数与阻抗的对应关系的准确性以及可靠性，以便于提高走线评估的优化的准确性。
3、本发明技术方案中仿真的走线结构的数量与输入参数数量成正比，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半，适应于多个输入参数的情况，而且进一步地提高了多个输入参数与阻抗的对应关系的准确性以及可靠性。
4、本发明技术方案中如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围，不需要重新进行走线结构创建，直接调整参数，即可获得当前输入参数对应的阻抗，有效地提高了走线评估的优化效率。
应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见的，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中PCB板中BGA区域走线的俯视图(不放大)；
图2为现有技术中PCB板中BGA区域tab走线结构图的俯视图(放大后)；
图3为现有技术中PCB板中BGA区域tab走线结构图的侧视截面图(放大后)；
图4为本发明方案中实施例一方法的一流程示意图；
图5为本发明方案中实施例一方法中步骤S1的流程示意图；
图6为本发明方案中实施例一方法中仿真走线结构中输入参数与阻抗的对应关系示意图；
图7为本发明方案中实施例一方法中统计分析软件建立多个输入参数与阻抗对应关系的示意图；
图8为本发明方案中实施例一方法中统计分析软件确定的多个输入参数与阻抗的对应关系式示意图；
图9为本发明方案中实施例一方法中输入参数与阻抗的对应关系评估界面示意图；
图10为本发明方案中实施例一方法中的另一流程结构示意图；
图11为本发明方案中实施例二装置的一结构示意图；
图12为本发明方案中实施例二装置中对应关系确定模块101的结构示意图；
图13为本发明方案中实施例二装置的另一结构示意图；
图14为本发明方案中实施例三设备的结构示意图；
英文注释：Ptab：同一走线之tab间距；TW：走线宽度；TS：走线间距；SWtab：tab走线短边宽度；LWtab：tab走线长边宽度；Ltab：tab走线长度；Ptab：同一走线之tab间距；Stab：不同走线之面对面tab间距；H1：tab走线近端参考层介电质厚度；H2：tab走线远端参考层介电质厚度；Dk：印刷电路板材料的介电常数；Df：印刷电路板材料的损耗因子；Pin-fieldVia：引脚区域过孔；Pin-field trace：引脚区域路径；PredictionProfiler：JMP软件中刻画器：Calculate：计算；Impdeance：阻抗。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例一
如图4所示，本发明提供了一种基于阻抗的走线评估优化方法，应用于印刷电路板中的球栅数组封装区域中，包括：
S1，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
S2，根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗；
S3，判断当前输入参数对应的阻抗是否满足预设范围，如果判断结果为是，则执行步骤S4；如果判断结果为否，则执行步骤S5；
S4，评估优化完成；
S5，则评估不通过。
其中，如图5所示，步骤S1具体包括：
S11，仿真获得多个走线结构，每个走线结构对应的输入参数不同；
S12，根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
其中，在步骤S11中，仿真的走线结构的数量与输入参数数量成正比。例如，如图6所示，当输入参数为六个时，仿真的走线结构的数量(case)可以为64个，也可以是其他数量，本发明在此不做限制。多个走线结构的仿真可以是在3D仿真软件中仿真多个BGA区域tab走线结构。
输入参数具体是指与走线相关的输入参数，包括但不限于走线宽度(TW，单位:mil)、走线间距(TS，单位:mil)、tab走线短边宽度(SWtab，单位:mil)、tab走线长边宽度(LWtab，单位:mil)、tab走线长度(Ltab，单位:mil)、同一走线之tab间距(Ptab，单位:mil)、不同走线之面对面tab间距(Stab，单位:mil)、tab走线近端参考层介电质厚度(H1，单位:mil)、tab走线远端参考层介电质厚度(H2，单位:mil)、印刷电路板材料的介电常数(Dielectric constant，Dk)、印刷电路板材料的损耗因子(Loss Tangent，Df)。
不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半。如图6所示，输入参数tab走线近端参考层介电质厚度H1，取值范围为3-5，则在仿真的走线结构中取值可以是3、4、5；输入参数tab走线远端参考层介电质厚度H2，取值范围为4-12，则在仿真的走线结构中取值可以是4、8、12；印刷电路板材料的介电常数Dk，取值范围为3-4，则在仿真的走线结构中取值可以是3、3.5、4；tab走线长度Ltab，取值范围为2-6，则在仿真的走线结构中取值可以是2、4、6；tab走线短边宽度SWtab，取值范围为5-15，则在仿真的走线结构中取值可以是5、10、15；tab走线长边宽度LWtab，取值范围为5-15，则在仿真的走线结构中取值可以是5、10、15；也可以是其他取值方式，取值时同一种输入参数的步长尽可能大一些，以便能够覆盖全部取值范围，具体地，如果仿真的走线结构的数量较多时，每一种输入参数的步长可以相对小一些，如果仿真的走线结构的数量较少时，每一种输入参数的步长可以相对大一些，以提高多个输入参数与阻抗的对应关系的准确性以及全面性。
进一步地，也可以将多个输入参数分别输入统计分析软件(例如JMP软件)，通过JMP软件的反馈获取仿真的走线结构数量，以及仿真的走线结构数量中每一种输入参数的组合，本发明在此不做限制。
在步骤S12中，将仿真获得的多个tab走线结构的参数值及阻抗的仿真结果，可以通过非线性回归方程，建立多个输入参数与阻抗的对应关系，其中对应关系中包括各项输入参数对于输出阻抗的影响权重；也可以利用统计分析软件(例如JMP软件)，使用JMP软件内的RSM(Response surface methodology，反应曲面法)功能，如图7所示，Mean代表输入参数变化量的中间值，SD(Standard Deviation，标准差)代表标准偏差，横坐标中-1代表输入参数变化量的最小值，1代表输入参数变化量的最大值，纵坐标35～55代表阻抗值(Impedance)，Random代表输入参数变化是随机的，Normal代表是常态分布，通过统计分析软件分析输入参数和输出结果(阻抗)的关系，以及各个输入参数影响阻抗的比重，得到输入参数和阻抗之间的关系式，如图8所示(输入参数如图6所示)。
其中，在步骤S2中，可以在Excel中建立tab走线多个输入参数和阻抗的单元格，将步骤S1得到的多个输入参数与阻抗的对应关系式写入Excel公式，建立PCB板中BGA区域tab走线设计评估工具。如图9所示，根据tab走线结构和选用额PCB板的材料，在PCB板中BGA区域tab走线设计评估工具中输入各项参数，即可得到结果。根据多个输入参数与阻抗的对应关系式以及当前输入的多个输入参数，即可确定当前输入的多个输入参数对应的阻抗。在输入参数的选择中，可以选用比较常用的输入参数，例如输入参数tab走线近端参考层介电质厚度H1、输入参数tab走线远端参考层介电质厚度H2、印刷电路板材料的介电常数Dk、tab走线长度Ltab、tab走线短边宽度SWtab、tab走线长边宽度LWtab，这样不仅能够减少输入参数变化需要重新建立输入参数与阻抗的对应关系的次数，而且使用方便，不需要经常改动，提高效率。
在步骤S3-S5中，阻抗预设范围可以是40ohms+/-5％以内(以DDR5走线为例，一般阻抗设计要求为40ohms)，也可以根据实际情况进行调整，本发明在此不做限制。只要当前多个输入参数对应的阻抗符合阻抗预设范围，则完成PCB板中BGA区域tab走线优化完成。
进一步地，如图10所示，本发明技术方案还提供的一种基于阻抗的走线评估优化方法，还包括：
S6，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围。
当前多个输入参数对应的阻抗不符合阻抗预设范围，只须回到修改当前输入参数，即可重新得到当前输入参数对应的阻抗，去做tab走线的优化，直至当前输入参数满足预设范围，这样节省大量的时间人力。
需要说明的是，本发明技术方案中步骤S1-S6均可以通过硬件或软件语言编程实现，实现的思路与本发明实施例中的步骤相对应，也可以通过其他方式实现，本发明在此不做限制。
本发明通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
本发明技术方案中通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：仿真获得多个走线结构，每个走线结构对应的输入参数不同；根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系，即通过多个输入参数不同的走线结构仿真结果建立多个输入参数与阻抗的对应关系，提高了多个输入参数与阻抗的对应关系的准确性以及可靠性，以便于提高走线评估的优化的准确性。
本发明技术方案中仿真的走线结构的数量与输入参数数量成正比，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半，适应于多个输入参数的情况，而且进一步地提高了多个输入参数与阻抗的对应关系的准确性以及可靠性。
本发明技术方案中如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围，不需要重新进行走线结构创建，直接调整参数，即可获得当前输入参数对应的阻抗，有效地提高了走线评估的优化效率。
实施例二
如图11所示，本发明技术方案还提供了一种基于阻抗的走线评估优化装置，应用于印刷电路板中的球栅数组封装区域中，包括：
对应关系确定模块101，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
阻抗评估模块102，根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过。
如图12所示，对应关系确定模块101具体包括：
仿真子模块1011，仿真获得多个走线结构，每个走线结构对应的输入参数不同；
对应关系建立子模块1012，根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
其中，在仿真子模块1011中，仿真的走线结构的数量与输入参数数量成正比。例如，如图6所示，当输入参数为六个时，仿真的走线结构的数量(case)可以为64个，也可以是其他数量，本发明在此不做限制。多个走线结构的仿真可以是在3D仿真软件中仿真多个BGA区域tab走线结构。
输入参数包括但不限于走线宽度(TW，单位:mil)、走线间距(TS，单位:mil)、tab走线短边宽度(SWtab，单位:mil)、tab走线长边宽度(LWtab，单位:mil)、tab走线长度(Ltab，单位:mil)、同一走线之tab间距(Ptab，单位:mil)、不同走线之面对面tab间距(Stab，单位:mil)、tab走线近端参考层介电质厚度(H1，单位:mil)、tab走线远端参考层介电质厚度(H2，单位:mil)、印刷电路板材料的介电常数(Dielectric constant，Dk)、印刷电路板材料的损耗因子(Loss Tangent，Df)。
不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半。如图6所示，输入参数tab走线近端参考层介电质厚度H1，取值范围为3-5，则在仿真的走线结构中取值可以是3、4、5；输入参数tab走线远端参考层介电质厚度H2，取值范围为4-12，则在仿真的走线结构中取值可以是4、8、12；印刷电路板材料的介电常数Dk，取值范围为3-4，则在仿真的走线结构中取值可以是3、3.5、4；tab走线长度Ltab，取值范围为2-6，则在仿真的走线结构中取值可以是2、4、6；tab走线短边宽度SWtab，取值范围为5-15，则在仿真的走线结构中取值可以是5、10、15；tab走线长边宽度LWtab，取值范围为5-15，则在仿真的走线结构中取值可以是5、10、15；也可以是其他取值方式，取值时同一种输入参数的步长尽可能大一些，以便能够覆盖全部取值范围，具体地，如果仿真的走线结构的数量较多时，每一种输入参数的步长可以相对小一些，如果仿真的走线结构的数量较少时，每一种输入参数的步长可以相对大一些，以提高多个输入参数与阻抗的对应关系的准确性以及全面性。
进一步地，也可以将多个输入参数分别输入统计分析软件(例如JMP软件)，通过JMP软件的反馈获取仿真的走线结构数量，以及仿真的走线结构数量中每一种输入参数的组合，本发明在此不做限制。
在对应关系建立子模块1012中，将仿真获得的多个tab走线结构的参数值及阻抗的仿真结果，可以通过非线性回归方程，建立多个输入参数与阻抗的对应关系，其中对应关系中包括各项输入参数对于输出阻抗的影响权重；也可以利用统计分析软件(例如JMP软件)，使用JMP软件内的RSM(Response surface methodology，反应曲面法)功能，如图6所示，Mean代表输入参数变化量的中间值，SD(Standard Deviation，标准差)代表标准偏差，横坐标中-1代表输入参数变化量的最小值，1代表输入参数变化量的最大值，纵坐标35～55代表阻抗值(Impedance)，Random代表输入参数变化是随机的，Normal代表是常态分布，通过统计分析软件分析输入参数和输出结果(阻抗)的关系，以及各个输入参数影响阻抗的比重，得到输入参数和阻抗之间的关系式，如图8所示(输入参数如图6所示)。
其中，在对应关系建立子模块1012中，可以在Excel中建立tab走线多个输入参数和阻抗的单元格，将步骤S1得到的多个输入参数与阻抗的对应关系式写入Excel公式，建立PCB板中BGA区域tab走线设计评估工具。根据tab走线结构和选用额PCB板的材料，在PCB板中BGA区域tab走线设计评估工具中输入各项参数，即可得到结果。根据多个输入参数与阻抗的对应关系式以及当前输入的多个输入参数，即可确定当前输入的多个输入参数对应的阻抗。在输入参数的选择中，可以选用比较常用的输入参数，例如输入参数tab走线近端参考层介电质厚度H1、输入参数tab走线远端参考层介电质厚度H2、印刷电路板材料的介电常数Dk、tab走线长度Ltab、tab走线短边宽度SWtab、tab走线长边宽度LWtab，这样不仅能够减少输入参数变化需要重新建立输入参数与阻抗的对应关系的次数，而且使用方便，不需要经常改动，提高效率。
阻抗预设范围可以是40ohms+/-5％以内(以DDR5走线为例，一般阻抗设计要求为40ohms)，也可以根据实际情况进行调整，本发明在此不做限制。只要当前多个输入参数对应的阻抗符合阻抗预设范围，则完成PCB板中BGA区域tab走线优化完成。
进一步地，如图13所示，本发明技术方案还提供的一种基于阻抗的走线评估优化装置，还包括：
修改模块103，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围。
当前多个输入参数对应的阻抗不符合阻抗预设范围，只须回到修改当前输入参数，即可重新得到当前输入参数对应的阻抗，去做tab走线的优化，直至当前输入参数满足预设范围，这样节省大量的时间人力。
本发明通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
本发明技术方案中通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：仿真获得多个走线结构，每个走线结构对应的输入参数不同；根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系，即通过多个输入参数不同的走线结构仿真结果建立多个输入参数与阻抗的对应关系，提高了多个输入参数与阻抗的对应关系的准确性以及可靠性，以便于提高走线评估的优化的准确性。
本发明技术方案中仿真的走线结构的数量与输入参数数量成正比，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半，适应于多个输入参数的情况，而且进一步地提高了多个输入参数与阻抗的对应关系的准确性以及可靠性。
本发明技术方案中如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围，不需要重新进行走线结构创建，直接调整参数，即可获得当前输入参数对应的阻抗，有效地提高了走线评估的优化效率。
实施例三
如图14所示，本发明技术方案还提供了一种电子设备，包括：存储器201，用于存储计算机程序；处理器202，用于执行所述计算机程序时实现实施例一中的一种基于阻抗的走线评估优化方法的步骤。
本申请实施例中的存储器201用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。可以理解，存储器201可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，ErasableProgrammable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，ElectricallyErasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagneticrandom access memory)、快闪存储器(FlashMemory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous StaticRandom Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous DynamicRandom Access Memory)、增强型同步动态随机存取存储器(ESDRAM，EnhancedSynchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器201旨在包括但不限于这些和任意其它适合类型的存储器。上述本申请实施例揭示的方法可以应用于处理器202中，或者由处理器202实现。处理器202可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器202中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器202可以是通用处理器、DSP(Digital Signal Processing，即指能够实现数字信号处理技术的芯片)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器202可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器201，处理器202读取存储器201中的程序，结合其硬件完成前述方法的步骤。处理器202执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
本发明通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
本发明技术方案中通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：仿真获得多个走线结构，每个走线结构对应的输入参数不同；根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系，即通过多个输入参数不同的走线结构仿真结果建立多个输入参数与阻抗的对应关系，提高了多个输入参数与阻抗的对应关系的准确性以及可靠性，以便于提高走线评估的优化的准确性。
本发明技术方案中仿真的走线结构的数量与输入参数数量成正比，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半，适应于多个输入参数的情况，而且进一步地提高了多个输入参数与阻抗的对应关系的准确性以及可靠性。
本发明技术方案中如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围，不需要重新进行走线结构创建，直接调整参数，即可获得当前输入参数对应的阻抗，有效地提高了走线评估的优化效率。
实施例四
本发明技术方案还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现实施例一中的一种基于阻抗的走线评估优化方法的步骤。
例如包括存储计算机程序的存储器201，上述计算机程序可由处理器202执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、FlashMemory、磁表面存储器、光盘、或CD-ROM等存储器。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本发明通过建立多个输入参数与阻抗之间的对应关系，有效解决由于现有技术造成走线评估优化效率低的问题，有效地提高了走线评估的优化效率。
本发明技术方案中通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：仿真获得多个走线结构，每个走线结构对应的输入参数不同；根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系，即通过多个输入参数不同的走线结构仿真结果建立多个输入参数与阻抗的对应关系，提高了多个输入参数与阻抗的对应关系的准确性以及可靠性，以便于提高走线评估的优化的准确性。
本发明技术方案中仿真的走线结构的数量与输入参数数量成正比，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半，适应于多个输入参数的情况，而且进一步地提高了多个输入参数与阻抗的对应关系的准确性以及可靠性。
本发明技术方案中如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围，不需要重新进行走线结构创建，直接调整参数，即可获得当前输入参数对应的阻抗，有效地提高了走线评估的优化效率。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (10)
1.一种基于阻抗的走线评估优化方法，其特征是，应用于印刷电路板中的球栅数组封装区域中，包括：
通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过。
2.根据权利要求1所述的一种基于阻抗的走线评估优化方法，其特征是，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系具体包括：
仿真获得多个走线结构，每个走线结构对应的输入参数不同；
根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
3.根据权利要求2所述的一种基于阻抗的走线评估优化方法，其特征是，仿真的走线结构的数量与输入参数数量成正比。
4.根据权利要求2所述的一种基于阻抗的走线评估优化方法，其特征是，输入参数包括但不限于走线宽度、走线间距、走线短边宽度、走线长边宽度、走线长度、不同走线间距、走线近端参考层介电质厚度、走线远端参考层介电质厚度、印刷电路板材料的介电常数、印刷电路板材料的损耗因子。
5.根据权利要求2所述的一种基于阻抗的走线评估优化方法，其特征是，不同走线结构中，每一种输入参数均包括第一端点值、中间值、第二端点值，其中，第一端点值为输入参数的取值范围的最小值，第二端点值为输入参数的取值范围的最大值，中间值为输入参数的取值范围的最小值与最大值的一半。
6.根据权利要求1-5任意一项所述的一种基于阻抗的走线评估优化方法，其特征是，还包括：
如果不满足，修改当前输入参数，重新得到当前输入参数对应的阻抗，直至当前输入参数满足预设范围。
7.一种基于阻抗的走线评估优化装置，其特征是，应用于印刷电路板中的球栅数组封装区域中，包括：
对应关系确定模块，通过多个走线结构的阻抗仿真得到多个输入参数与阻抗的对应关系；
阻抗评估模块，根据多个输入参数与阻抗的对应关系以及当前的输入参数，得到当前输入参数对应的阻抗，判断当前输入参数对应的阻抗是否满足预设范围，如果满足，则评估优化完成，如果不满足，则评估不通过。
8.根据权利要求7所述的一种基于阻抗的走线评估优化装置，其特征是，对应关系确定模块具体包括：
仿真子模块，仿真获得多个走线结构，每个走线结构对应的输入参数不同；
对应关系建立子模块，根据获得多个走线结构仿真获取对应的阻抗，将得到的多个走线结构以及对应的阻抗建立多个输入参数与阻抗的对应关系。
9.一种电子设备，其特征是，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的一种基于阻抗的走线评估优化方法的步骤。
10.一种计算机可读存储介质，其特征是，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的一种基于阻抗的走线评估优化方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110958958.1A CN113869000A (zh) | 2021-08-20 | 2021-08-20 | 一种基于阻抗的走线评估优化方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110958958.1A CN113869000A (zh) | 2021-08-20 | 2021-08-20 | 一种基于阻抗的走线评估优化方法、装置、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113869000A true CN113869000A (zh) | 2021-12-31 |
Family
ID=78987870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110958958.1A Withdrawn CN113869000A (zh) | 2021-08-20 | 2021-08-20 | 一种基于阻抗的走线评估优化方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113869000A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115422874A (zh) * | 2022-08-09 | 2022-12-02 | 广州汽车集团股份有限公司 | 接地线束布局优化方法、装置、电子设备及存储介质 |
| CN115859901A (zh) * | 2023-02-28 | 2023-03-28 | 湖北芯擎科技有限公司 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
-
2021
- 2021-08-20 CN CN202110958958.1A patent/CN113869000A/zh not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115422874A (zh) * | 2022-08-09 | 2022-12-02 | 广州汽车集团股份有限公司 | 接地线束布局优化方法、装置、电子设备及存储介质 |
| CN115422874B (zh) * | 2022-08-09 | 2024-01-26 | 广州汽车集团股份有限公司 | 接地线束布局优化方法、装置、电子设备及存储介质 |
| CN115859901A (zh) * | 2023-02-28 | 2023-03-28 | 湖北芯擎科技有限公司 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
| CN115859901B (zh) * | 2023-02-28 | 2023-05-16 | 湖北芯擎科技有限公司 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113869000A (zh) | 一种基于阻抗的走线评估优化方法、装置、设备及介质 | |
| CN111985180B (zh) | 固态硬盘pcb走线的阻抗匹配装置、方法、设备及介质 | |
| US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
| WO2020087874A1 (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| CN102364478A (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| US10936781B1 (en) | Method for setting parameters in design of printed circuit board, device employing method, and non-transitory storage medium | |
| CN105930601A (zh) | 一种基于查找表的ddr时序及延时偏斜仿真评估方法 | |
| CN115455897B (zh) | 一种评估高速差分信号对pn线传输时延的方法及系统 | |
| CN107590338A (zh) | 一种拟合传输线阻抗上漂的数学模型的方法 | |
| CN111475355A (zh) | 高速链路信号完整性评估方法、系统、终端及存储介质 | |
| CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
| JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
| CN112507650B (zh) | 一种ddr布线的等长设计方法及相关组件 | |
| US20230168723A1 (en) | Thermal relief implementing method, electronic device and storage medium | |
| CN114528801A (zh) | 一种单板pcb走线仿真设计方法及装置 | |
| JP4591693B2 (ja) | 解析方法、解析装置およびプログラム | |
| TWI695658B (zh) | 於記憶體模組電耦合提供電子帶隙(ebg)結構之電路及方法 | |
| CN112685992A (zh) | 一种基于Skill快速查找跨平面走线的方法和系统 | |
| CN112446182A (zh) | 一种信号完整性优化的方法和设备 | |
| US11995389B2 (en) | Connector structure, and skew calculation method and device | |
| CN116629192A (zh) | 一种高速链路系统拓扑生成方法、系统、设备和介质 | |
| Fizeşan et al. | Pre-layout power integrity analysis in the design flow of a PCB | |
| CN113191037B (zh) | 一种基于形位公差的插损预测方法及终端 | |
| CN111929495B (zh) | 一种内存功耗测试装置、系统及其应用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211231 |