CN115859901A - Pcb走线换层设计方法、装置、计算机设备及存储介质 - Google Patents
Pcb走线换层设计方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN115859901A CN115859901A CN202310172984.0A CN202310172984A CN115859901A CN 115859901 A CN115859901 A CN 115859901A CN 202310172984 A CN202310172984 A CN 202310172984A CN 115859901 A CN115859901 A CN 115859901A
- Authority
- CN
- China
- Prior art keywords
- pcb
- information
- loss
- layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种PCB走线换层设计方法、装置、计算机设备及存储介质,包括:获取多层PCB板的基础信息;基于基础信息,确定预先创建的数据库中是否存在多层PCB板中各层PCB板的损耗结果;当数据库中不存在各层PCB板的损耗结果时,基于板材信息、总线信息、过孔信息及叠层信息,确定各层PCB板的损耗结果,损耗结果包括走线损耗、过孔损耗及谐振频率;基于板材信息、总线信息、过孔信息及叠层信息,确定多层PCB板的仿真结果;基于走线损耗、过孔损耗、谐振频率及所述仿真结果,确定目标PCB板。本申请实施例无需多次设计和多次仿真即可使设计出的PCB达到较好的性能,可以节省仿真成本,并且设计过程不依赖工程师经验。
Description
技术领域
本申请涉及印刷电路板设计技术领域,具体涉及一种PCB走线换层设计方法、装置、计算机设备及存储介质。
背景技术
印刷电路板(Printed Circuit Board,PCB)是电子元器件的支撑体,通过PCB可以使电子设备的各个元件之间的电气互连。随着芯片的接口种类不断增多,芯片管脚不断增加,PCB走线越来越复杂,使得工程师不得不选择增加更多层PCB来完成走线。现有PCB的设计流程为:版图设计工程师凭经验将PCB布好线,硬件设计工程师检查叠层和走线后再进行仿真。此种设计方式一方面比较依赖工程师的经验,另一方面需要多次设计和多次仿真才能使设计出的PCB达到较好的性能。
发明内容
本申请实施例提供一种PCB走线换层设计方法、装置、计算机设备及存储介质,能够直接从多层PCB板中确定具有更好走线效果的PCB板,无需多次设计和多次仿真即可使设计出的PCB达到较好的性能,可以节省仿真成本,并且设计过程不依赖工程师经验。
一方面,本申请提供一种PCB走线换层设计方法,所述PCB走线换层设计方法包括:
获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
在本申请一些实施方案中,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,包括:
从所述板材信息中获取所述各层PCB板的损耗系数和介电常数;
从所述总线信息中获取总线信号频率和总线特征阻抗;
从所述叠层信息中获取所述各层PCB板的走线铜箔厚度和走线到参考平面的距离;
基于所述总线特征阻抗、所述介电常数、所述走线铜箔厚度及所述走线到参考平面的距离,确定所述各层PCB板的走线铜箔宽度;
基于所述走线铜箔宽度、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的走线损耗。
在本申请一些实施方案中,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还包括:
从所述过孔信息中获取所述各层PCB板的过孔直径;
基于所述过孔直径,确定所述各层PCB板的过孔线宽;
基于所述过孔线宽、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的过孔损耗。
在本申请一些实施方案中,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还包括:
从所述过孔信息中获取所述各层PCB板的过孔残桩长度;
基于所述过孔残桩长度,确定所述各层PCB板的信号波长;
基于所述信号波长及所述介电常数,确定所述各层PCB板的谐振频率。
在本申请一些实施方案中,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果,包括:
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,创建仿真模型;
基于所述板材信息、所述总线信息、所述过孔信息、所述叠层信息及所述仿真模型,确定所述多层PCB板的仿真结果。
在本申请一些实施方案中,所述基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,包括:
从所述仿真结果中获取所述各层PCB板的插损值和回损值;
基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数;
基于所述目标损耗参数,从所述多层PCB板中确定目标PCB板。
在本申请一些实施方案中,所述基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数,包括:
将所述走线损耗、所述过孔损耗及所述谐振频率输入预先训练的第一预测模型,通过所述第一预测模型输出所述各层PCB板的第一损耗参数;
将所述插损值及所述回损值输入预先训练的第二预测模型,通过所述第二预测模型输出所述各层PCB板的第二损耗参数;
基于所述第一损耗参数和所述第二损耗参数,确定目标损耗参数。
另一方面,本申请提供一种PCB走线换层设计装置,所述PCB走线换层设计装置包括:
信息获取单元,用于获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
第一确定单元,用于基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
第二确定单元,用于当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
第三确定单元,用于基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
换层设计单元,用于基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
在本申请一些实施方案中,所述第二确定单元具体用于:
从所述板材信息中获取所述各层PCB板的损耗系数和介电常数;
从所述总线信息中获取总线信号频率和总线特征阻抗;
从所述叠层信息中获取所述各层PCB板的走线铜箔厚度和走线到参考平面的距离;
基于所述总线特征阻抗、所述介电常数、所述走线铜箔厚度及所述走线到参考平面的距离,确定所述各层PCB板的走线铜箔宽度;
基于所述走线铜箔宽度、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的走线损耗。
在本申请一些实施方案中,所述第二确定单元具体还用于:
从所述过孔信息中获取所述各层PCB板的过孔直径;
基于所述过孔直径,确定所述各层PCB板的过孔线宽;
基于所述过孔线宽、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的过孔损耗。
在本申请一些实施方案中,所述第二确定单元具体还用于:
从所述过孔信息中获取所述各层PCB板的过孔残桩长度;
基于所述过孔残桩长度,确定所述各层PCB板的信号波长;
基于所述信号波长及所述介电常数,确定所述各层PCB板的谐振频率。
在本申请一些实施方案中,所述第三确定单元具体用于:
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,创建仿真模型;
基于所述板材信息、所述总线信息、所述过孔信息、所述叠层信息及所述仿真模型,确定所述多层PCB板的仿真结果。
在本申请一些实施例中,所述换层设计单元具体用于:
从所述仿真结果中获取所述各层PCB板的插损值和回损值;
基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数;
基于所述目标损耗参数,从所述多层PCB板中确定目标PCB板。
在本申请一些实施例中,所述换层设计单元具体还用于:
将所述走线损耗、所述过孔损耗及所述谐振频率输入预先训练的第一预测模型,通过所述第一预测模型输出所述各层PCB板的第一损耗参数;
将所述插损值及所述回损值输入预先训练的第二预测模型,通过所述第二预测模型输出所述各层PCB板的第二损耗参数;
基于所述第一损耗参数和所述第二损耗参数,确定目标损耗参数。
另一方面,本申请还提供一种计算机设备,所述计算机设备包括:
一个或多个处理器;
存储器;以及
一个或多个应用程序,其中所述一个或多个应用程序被存储于所述存储器中,并配置为由所述处理器执行以实现第一方面中任一项所述的PCB走线换层设计方法。
第四方面,本申请还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器进行加载,以执行第一方面任一项所述的PCB走线换层设计方法中的步骤。
本申请基于走线损耗、过孔损耗、谐振频率及仿真结果,从多层PCB板中确定用于走线换层的PCB板,能够直接从多层PCB板中确定具有更好走线效果的PCB板,无需多次设计和多次仿真即可使设计出的PCB达到较好的性能,可以节省仿真成本,并且设计过程不依赖工程师经验;通过数据库存储损耗结果,在数据库中不存在各层PCB板的损耗结果时,再基于板材信息、总线信息、过孔信息及叠层信息确定各层PCB板的损耗结果,可以减少计算量,提高PCB走线换层设计的速率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例中提供的PCB走线换层设计方法的一个实施例流程示意图;
图2是本申请实施例中提供的基础信息的图形化界面;
图3是本申请实施例中提供的PCB走线换层设计装置的一个实施例结构示意图;
图4是本申请实施例中提供的计算机设备的一个实施例结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请,给出了以下描述。在以下描述中,为了解释的目的而列出了细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
需要说明的是,本申请实施例方法由于是在计算机设备中执行,各计算机设备的处理对象均以数据或信息的形式存在,例如时间,实质为时间信息,可以理解的是,后续实施例中若提及尺寸、数量、位置等,均为对应的数据存在,以便计算机设备进行处理,具体此处不作赘述。
发明人经研究发现,现有PCB设计流程通常为:版图设计工程师凭经验将PCB布好线,硬件设计工程师检查叠层和走线后进行SI和PI仿真,仿真结果符合协议要求后再投入生产。现有设计流程一方面比较依赖工程师经验,另一方面由于设计完成之后的仿真只是通过性验证,设计过程中需要多次设计和多次仿真才能设计出性能较好的PCB。
基于此,在本申请实施例中,获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。本申请基于走线损耗、过孔损耗、谐振频率及仿真结果,从多层PCB板中确定用于走线换层的PCB板,能够直接从多层PCB板中确定具有更好走线效果的PCB板,无需多次设计和多次仿真即可使设计出的PCB达到较好的性能,可以节省仿真成本,并且设计过程不依赖工程师经验;通过数据库存储损耗结果,在数据库中不存在各层PCB板的损耗结果时,再基于板材信息、总线信息、过孔信息及叠层信息确定各层PCB板的损耗结果,可以减少计算量,提高PCB走线换层设计的速率。
下面结合附图,通过对实施例的描述,对本申请内容作进一步说明。
本实施例提供一种PCB走线换层设计方法,如图1中所示,方法包括:
301、获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息。
基础信息为与多层PCB板设计相关的一些信息,基础信息包括板材信息、总线信息、过孔信息及叠层信息。
其中,板材信息包括PCB板材的型号、PCB板的损耗系数(Df值)、PCB板的介电常数(Dk值)等,例如,ITEQ的Mid-Loss板材—IT-170GRA1TC,其Dk@1GHz为3.9,Dk@5GHz为3.8,其Df@1G为0.008,Df@5G为0.008。
总线信息包括总线类型、总线信号频率、总线特征阻抗等,例如,PCIE总线,Gen4的频率为8GHz,特征阻抗为85Ω。过孔信息包括过孔盘径、过孔直径等,例如,常见的通孔工艺的盘径为16mil,过孔直径为8mil。叠层信息包括各层PCB板的板厚、走线铜箔厚度、走线到参考平面的距离、各层PCB板中间的玻璃纤维布的厚度等。
在一具体实现方式中,上述多层PCB板的基础信息可以以图形化界面进行显示,如图2所示,在图形化界面上,用户可以选择或填入多层PCB板的基础信息。
如图2所示,用户可以直接在图形化界面上输入叠层信息,也可以将包含叠层信息的叠层文件复制到图形化界面上,然后点击图形化界面上的识别按钮,计算机设备接收到用户针对叠层文件的识别指令后,可以自动对叠层文件进行识别,从叠层文件中识别出叠层信息,无需用户手动输入叠层信息,可以避免用户手动输入叠层信息导致信息输入错误的问题。
302、基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果。
数据库为预先创建的用于存储PCB板的损耗结果的数据库,本实施例获取多层PCB板的基础信息后,会基于基础信息,确定预先创建的数据库中是否存在多层PCB板中各层PCB板的损耗结果,当数据库中存在各层PCB板的损耗结果时,可以直接从数据库中获取各层PCB板的损耗结果;当数据库中不存在各层PCB板的损耗结果时,则需要基于多层PCB板的基础信息,确定各层PCB板的损耗结果。通过数据库存储PCB板的损耗结果,在需要使用PCB板的损耗结果时,可以直接从数据库中获取,避免重复多次计算PCB板的损耗结果,降低运算量,提高PCB走线换层设计的效率。
303、当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗。
损耗结果用于表征以各层PCB板作为走线层所带来的信号衰减,各层PCB板的损耗结果包括走线损耗、过孔损耗及谐振频率,其中,谐振频率用于表征各层PCB板的过孔残桩损耗。本实施例当数据库中不存在各层PCB板的损耗结果时,基于板材信息、总线信息、过孔信息及叠层信息,确定各层PCB板的损耗结果。
进一步地,本实施例基于板材信息、总线信息、过孔信息及叠层信息,确定各层PCB板的损耗结果后,可以将各层PCB板的损耗结果存储到预先创建的数据库中,以便后续进行PCB走线换层设计时,可以直接从数据库中获取到各层PCB板的损耗结果。
304、基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果。
考虑到PCB中影响信号质量的因素较多,而基于板材信息、总线信息、过孔信息及叠层信息计算出的各PCB板的损耗结果只是一个大概值,真实和详细的影响需要通过仿真和测试来得到。为了使PCB达到更好的走线效果,本实施例确定各层PCB板的损耗结果后,进一步基于板材信息、总线信息、过孔信息及叠层信息,确定多层PCB板的仿真结果。
确定多层PCB板的仿真结果后,也可以将该多层PCB板的仿真结果存储到预先创建的数据库中,以便后续进行PCB走线换层设计时,可以直接从数据库中获取到该多层PCB板的仿真结果。
305、基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
目标PCB板为多层PCB板中用于走线换层的PCB板,本实施例确定多层PCB板的仿真结果后,可以基于走线损耗、过孔损耗、谐振频率及仿真结果,从多层PCB板中确定目标PCB板,从而可以为不同总线选择合适的走线层,提高PCB板走线效果,并且可以避免PCB设计过程中多次设计和多次仿真,节省仿真成本,并且不依赖工程师经验。
在一具体实施方式中,步骤303中所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,可以包括如下步骤401~405,具体如下:
401、从所述板材信息中获取所述各层PCB板的损耗系数和介电常数;
402、从所述总线信息中获取总线信号频率和总线特征阻抗;
403、从所述叠层信息中获取所述各层PCB板的走线铜箔厚度和走线到参考平面的距离;
404、基于所述总线特征阻抗、所述介电常数、所述走线铜箔厚度及所述走线到参考平面的距离,确定所述各层PCB板的走线铜箔宽度;
405、基于所述走线铜箔宽度、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的走线损耗。
前述步骤中提到板材信息包括各层PCB板的损耗系数和介电常数,总线信息包括总线信号频率和总线特征阻抗,叠层信息包括各层PCB板的走线铜箔厚度和走线到参考平面的距离。因此,本实施例在确定各层PCB板的损耗结果时,可以直接从板材信息中获取各层PCB板的损耗系数和介电常数,从总线信息中获取总线信号频率和总线特征阻抗,以及从叠层信息中获取各层PCB板的走线铜箔厚度和走线到参考平面的距离。
获取各层PCB板的损耗系数、介电常数、总线信号频率、总线特征阻抗、走线铜箔厚度及走线到参考平面的距离后,基于总线特征阻抗、介电常数、走线铜箔厚度及走线到参考平面的距离,可以确定各层PCB板的走线铜箔宽度。其中,带状线的走线铜箔宽度的计算公式为:,微带线的走线铜箔宽度的计算公式为:,/>为总线特征阻抗,/>为介电常数,/>为走线到参考平面的距离,/>为走线铜箔宽度,/>为走线铜箔厚度。
一般来说,在PCB叠层中,表层和底层的走线为微带线,内层走线为带状线。因此,在计算各层PCB板的走线铜箔宽度时,各层PCB板中的表层PCB板和底层PCB板可以采用上述微带线的走线铜箔宽度的计算公式计算走线铜箔宽度,而对于各层PCB板中的其他层PCB板,可以采用上述带状线的走线铜箔宽度的计算公式计算走线铜箔宽度。
确定各层PCB板的走线铜箔宽度后,基于走线铜箔宽度、总线信号频率、损耗系数及介电常数,确定各层PCB板的走线损耗。其中,各层PCB板的走线损耗的计算公式为:,/>为走线损耗,/>为走线铜箔的宽度,为总线信号频率,/>为损耗系数,/>为介电常数。
在一具体实施方式中,步骤303中所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还可以包括如下步骤406~408,具体如下:
406、从所述过孔信息中获取所述各层PCB板的过孔直径;
407、基于所述过孔直径,确定所述各层PCB板的过孔线宽;
408、基于所述过孔线宽、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的过孔损耗。
过孔可以理解成一个圆柱体,过孔线宽是过孔的周长,可以由过孔直径确定。本实施例确定各层PCB板的损耗结果时,还可以从过孔信息中获取各层PCB板的过孔直径,然后基于过孔直径,确定各层PCB板的过孔周长,并将各层PCB板的过孔周长确定为各层PCB板的过孔线宽,再基于过孔线宽、总线信号频率、损耗系数及介电常数,确定各层PCB板的过孔损耗。其中,过孔损耗的计算公式为:,/>为过孔损耗,/>为过孔线宽,/>1为总线信号频率,/>为损耗系数,/>为介电常数。
在一具体实施方式中,步骤303中所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还可以包括如下步骤409~411,具体如下:
409、从所述过孔信息中获取所述各层PCB板的过孔残桩长度;
410、基于所述过孔残桩长度,确定所述各层PCB板的信号波长;
411、基于所述信号波长及所述介电常数,确定所述各层PCB板的谐振频率。
由于过孔有残桩,残桩末端会将信号全反射回来,反射回来的波形叠加到原信号上会对原信号造成较为严重的幅度消减,谐振频率可以表征各层PCB板的过孔残桩损耗,一般来说,谐振频率越小,过孔残桩损耗越小。本实施例确定各层PCB板的损耗结果时,还可以从过孔信息中获取各层PCB板的过孔残桩长度,然后基于过孔残桩长度,确定各层PCB板的信号波长,最后基于信号波长及介电常数,确定各层PCB板的谐振频率。其中,谐振频率的计算公式为:,其中,/>为信号波长,/>为过孔残桩长度的4倍,/>为谐振频率,为介电常数,/>为光速,/>。
在一具体实施方式中,步骤304中所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果,可以包括如下步骤412~413,具体如下:
412、基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,创建仿真模型;
413、基于所述板材信息、所述总线信息、所述过孔信息、所述叠层信息及所述仿真模型,确定所述多层PCB板的仿真结果。
本实施例确定多层PCB板的仿真结果时,首先将板材信息、总线信息、过孔信息及叠层信息输入仿真软件,通过仿真软件生成仿真模型,然后通过仿真模型基于板材信息、总线信息、过孔信息及叠层信息进行仿真,得到多层PCB板的仿真结果。
在一具体实施方式中,步骤305中所述基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,可以包括如下步骤414~416,具体如下:
414、从所述仿真结果中获取所述各层PCB板的插损值和回损值;
415、基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数;
416、基于所述目标损耗参数,从所述多层PCB板中确定目标PCB板。
多层PCB板的仿真结果包括各层PCB板的插损值和回损值,目标损耗参数为基于走线损耗、过孔损耗、谐振频率、插损值及回损值,确定的各层PCB板的最终损耗参数。本实施例从多层PCB板中确定目标PCB板时,首先从仿真结果中获取各层PCB板的插损值和回损值,然后基于走线损耗、过孔损耗、谐振频率、插损值及回损值,确定各层PCB板的目标损耗参数,再基于目标损耗参数,从多层PCB板中确定目标PCB板。
在一具体实施方式中,步骤415中所述基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数,可以包括如下步骤501~503,具体如下:
501、将所述走线损耗、所述过孔损耗及所述谐振频率输入预先训练的第一预测模型,通过所述第一预测模型输出所述各层PCB板的第一损耗参数;
502、将所述插损值及所述回损值输入预先训练的第二预测模型,通过所述第二预测模型输出所述各层PCB板的第二损耗参数;
503、基于所述第一损耗参数和所述第二损耗参数,确定目标损耗参数。
第一预测模型为预先训练的用于基于走线损耗、过孔损耗及谐振频率对各层PCB板进行损耗参数预测的模型,第一预测模型基于预先获取的第一训练数据集对预设第一网络模型进行训练得到,第一网络模型可以采用深度学习模型或机器学习模型,例如,卷积神经网络(Convolutional Neural Networks, CNN)、反卷积神经网络(De-ConvolutionalNetworks, DN)等。
预先获取的第一训练数据集包括多个第一样本PCB板中每个第一样本PCB板的走线损耗、过孔损耗、谐振频率及第一真实损耗参数。相应地,第一预测模型的训练过程包括:将多个第一样本PCB板中每个第一样本PCB板的走线损耗、过孔损耗、谐振频率输入预设第一网络模型,通过第一网络模型输出每个第一样本PCB板的第一预测损耗参数,根据第一真实损耗参数、第一预测损耗参数及第一网络模型的损失函数确定第一损失值,当第一损失值不满足预设第一条件时,根据预设的第一参数学习率对第一网络模型的模型参数进行修正,并继续执行将多个第一样本PCB板中每个第一样本PCB板的走线损耗、过孔损耗、谐振频率输入预设第一网络模型,通过第一网络模型输出每个第一样本PCB板的第一预测损耗参数的步骤,直至第一损失值满足第一条件。其中,第一损失值满足第一条件可以为第一损失值小于预设第一阈值,或者前后两次得到的第一损失值的差值小于预设第二阈值。
第二预测模型为预先训练的用于基于插损值及回损值对各层PCB板进行损耗参数预测的模型,第二预测模型基于预先获取的第二训练数据集对预设第二网络模型进行训练得到,第二网络模型可以采用深度学习模型或机器学习模型,例如,卷积神经网络(Convolutional Neural Networks, CNN)、反卷积神经网络(De-ConvolutionalNetworks,DN)等。
预先获取的第二训练数据集包括多个第二样本PCB板中每个第二样本PCB板的插损值、插损值及第二真实损耗参数。相应地,第二预测模型的训练过程包括:将多个第二样本PCB板中每个第二样本PCB板的插损值及回损值输入预设第二网络模型,通过第二网络模型输出每个第二样本PCB板的第二预测损耗参数,根据第二真实损耗参数、第二预测损耗参数及第二网络模型的损失函数确定第二损失值,当第二损失值不满足预设第二条件时,根据预设的第二参数学习率对第二网络模型的模型参数进行修正,并继续执行将多个第二样本PCB板中每个第二样本PCB板的插损值及回损值输入预设第二网络模型,通过第二网络模型输出每个第二样本PCB板的第二预测损耗参数的步骤,直至第二损失值满足第二条件。其中,第二损失值满足第二条件可以为第二损失值小于预设第三阈值,或者前后两次得到的第二损失值的差值小于预设第四阈值。
本实施例基于走线损耗、过孔损耗、谐振频率、插损值及回损值确定各层PCB板的目标损耗参数时,可以将走线损耗、过孔损耗及谐振频率输入预先训练的第一预测模型,通过第一预测模型输出各层PCB板的第一损耗参数,同时将插损值及回损值输入预先训练的第二预测模型,通过第二预测模型输出各层PCB板的第二损耗参数,最后基于第一损耗参数和第二损耗参数,确定目标损耗参数。
为了更好实现本申请实施例中PCB走线换层设计方法,在PCB走线换层设计方法基础之上,本申请实施例中还提供一种PCB走线换层设计装置,如图3所示,所述PCB走线换层设计装置700包括:
信息获取单元701,用于获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
第一确定单元702,用于基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
第二确定单元703,用于当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
第三确定单元704,用于基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
换层设计单元705,用于基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
本申请实施例中,基于走线损耗、过孔损耗、谐振频率及仿真结果,从多层PCB板中确定用于走线换层的PCB板,能够直接从多层PCB板中确定具有更好走线效果的PCB板,无需多次设计和多次仿真即可使设计出的PCB达到较好的性能,可以节省仿真成本,并且设计过程不依赖工程师经验;通过数据库存储损耗结果,在数据库中不存在各层PCB板的损耗结果时,再基于板材信息、总线信息、过孔信息及叠层信息确定各层PCB板的损耗结果,可以减少计算量,提高PCB走线换层设计的速率。
在本申请一些实施方案中,所述第二确定单元703具体用于:
从所述板材信息中获取所述各层PCB板的损耗系数和介电常数;
从所述总线信息中获取总线信号频率和总线特征阻抗;
从所述叠层信息中获取所述各层PCB板的走线铜箔厚度和走线到参考平面的距离;
基于所述总线特征阻抗、所述介电常数、所述走线铜箔厚度及所述走线到参考平面的距离,确定所述各层PCB板的走线铜箔宽度;
基于所述走线铜箔宽度、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的走线损耗。
在本申请一些实施方案中,所述第二确定单元703具体还用于:
从所述过孔信息中获取所述各层PCB板的过孔直径;
基于所述过孔直径,确定所述各层PCB板的过孔线宽;
基于所述过孔线宽、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的过孔损耗。
在本申请一些实施方案中,所述第二确定单元703具体还用于:
从所述过孔信息中获取所述各层PCB板的过孔残桩长度;
基于所述过孔残桩长度,确定所述各层PCB板的信号波长;
基于所述信号波长及所述介电常数,确定所述各层PCB板的谐振频率。
在本申请一些实施方案中,所述第三确定单元704具体用于:
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,创建仿真模型;
基于所述板材信息、所述总线信息、所述过孔信息、所述叠层信息及所述仿真模型,确定所述多层PCB板的仿真结果。
在本申请一些实施例中,所述换层设计单元705具体用于:
从所述仿真结果中获取所述各层PCB板的插损值和回损值;
基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数;
基于所述目标损耗参数,从所述多层PCB板中确定目标PCB板。
在本申请一些实施例中,所述换层设计单元705具体还用于:
将所述走线损耗、所述过孔损耗及所述谐振频率输入预先训练的第一预测模型,通过所述第一预测模型输出所述各层PCB板的第一损耗参数;
将所述插损值及所述回损值输入预先训练的第二预测模型,通过所述第二预测模型输出所述各层PCB板的第二损耗参数;
基于所述第一损耗参数和所述第二损耗参数,确定目标损耗参数。
本申请实施例还提供一种计算机设备,其集成了本申请实施例所提供的任一种PCB走线换层设计装置,所述计算机设备包括:
一个或多个处理器;
存储器;以及
一个或多个应用程序,其中所述一个或多个应用程序被存储于所述存储器中,并配置为由所述处理器执行上述PCB走线换层设计方法实施例中任一实施例中所述的PCB走线换层设计方法中的步骤。
本申请实施例还提供一种计算机设备,其集成了本申请实施例所提供的任一种PCB走线换层设计装置。如图4所示,其示出了本申请实施例所涉及的计算机设备的结构示意图,具体来讲:
该计算机设备可以包括一个或者一个以上处理核心的处理器801、一个或一个以上计算机可读存储介质的存储器802、电源803和输入单元804等部件。本领域技术人员可以理解,图4中示出的计算机设备结构并不构成对计算机设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。其中:
处理器801是该计算机设备的控制中心,利用各种接口和线路连接整个计算机设备的各个部分,通过运行或执行存储在存储器802内的软件程序和/或模块,以及调用存储在存储器802内的数据,执行计算机设备的各种功能和处理数据,从而对计算机设备进行整体监控。可选的,处理器801可包括一个或多个处理核心;优选的,处理器801可集成应用处理器和调制解调处理器,其中,应用处理器主要处理操作系统、用户界面和应用程序等,调制解调处理器主要处理无线通信。可以理解的是,上述调制解调处理器也可以不集成到处理器801中。
存储器802可用于存储软件程序以及模块,处理器801通过运行存储在存储器802的软件程序以及模块,从而执行各种功能应用以及数据处理。存储器802可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等;存储数据区可存储根据计算机设备的使用所创建的数据等。此外,存储器802可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。相应地,存储器802还可以包括存储器控制器,以提供处理器801对存储器802的访问。
计算机设备还包括给各个部件供电的电源803,优选的,电源803可以通过电源管理系统与处理器801逻辑相连,从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。电源803还可以包括一个或一个以上的直流或交流电源、再充电系统、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。
该计算机设备还可包括输入单元804,该输入单元804可用于接收输入的数字或字符信息,以及产生与用户设置以及功能控制有关的键盘、鼠标、操作杆、光学或者轨迹球信号输入。
尽管未示出,计算机设备还可以包括显示单元等,在此不再赘述。具体在本实施例中,计算机设备中的处理器801会按照如下的指令,将一个或一个以上的应用程序的进程对应的可执行文件加载到存储器802中,并由处理器801来运行存储在存储器802中的应用程序,从而实现各种功能,如下:
获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
本领域普通技术人员可以理解,上述实施例的各种方法中的全部或部分步骤可以通过指令来完成,或通过指令控制相关的硬件来完成,该指令可以存储于一计算机可读存储介质中,并由处理器进行加载和执行。
为此,本申请实施例提供一种计算机可读存储介质,该存储介质可以包括:只读存储器(ROM,Read Only Memory)、随机存取记忆体(RAM,Random Access Memory)、磁盘或光盘等。其上存储有计算机程序,所述计算机程序被处理器进行加载,以执行本申请实施例所提供的任一种PCB走线换层设计方法中的步骤。例如,所述计算机程序被处理器进行加载可以执行如下步骤:
获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见上文针对其他实施例的详细描述,此处不再赘述。
具体实施时,以上各个单元或结构可以作为独立的实体来实现,也可以进行任意组合,作为同一或若干个实体来实现,以上各个单元或结构的具体实施可参见前面的方法实施例,在此不再赘述。
以上各个操作的具体实施可参见前面的实施例,在此不再赘述。
以上对本申请实施例所提供的一种PCB走线换层设计方法、装置、计算机设备及存储介质进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种PCB走线换层设计方法,其特征在于,所述PCB走线换层设计方法包括:
获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
2.根据权利要求1所述的PCB走线换层设计方法,其特征在于,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,包括:
从所述板材信息中获取所述各层PCB板的损耗系数和介电常数;
从所述总线信息中获取总线信号频率和总线特征阻抗;
从所述叠层信息中获取所述各层PCB板的走线铜箔厚度和走线到参考平面的距离;
基于所述总线特征阻抗、所述介电常数、所述走线铜箔厚度及所述走线到参考平面的距离,确定所述各层PCB板的走线铜箔宽度;
基于所述走线铜箔宽度、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的走线损耗。
3.根据权利要求2所述的PCB走线换层设计方法,其特征在于,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还包括:
从所述过孔信息中获取所述各层PCB板的过孔直径;
基于所述过孔直径,确定所述各层PCB板的过孔线宽;
基于所述过孔线宽、所述总线信号频率、所述损耗系数及所述介电常数,确定所述各层PCB板的过孔损耗。
4.根据权利要求3所述的PCB走线换层设计方法,其特征在于,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,还包括:
从所述过孔信息中获取所述各层PCB板的过孔残桩长度;
基于所述过孔残桩长度,确定所述各层PCB板的信号波长;
基于所述信号波长及所述介电常数,确定所述各层PCB板的谐振频率。
5.根据权利要求1所述的PCB走线换层设计方法,其特征在于,所述基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果,包括:
基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,创建仿真模型;
基于所述板材信息、所述总线信息、所述过孔信息、所述叠层信息及所述仿真模型,确定所述多层PCB板的仿真结果。
6.根据权利要求1所述的PCB走线换层设计方法,其特征在于,所述基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,包括:
从所述仿真结果中获取所述各层PCB板的插损值和回损值;
基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数;
基于所述目标损耗参数,从所述多层PCB板中确定目标PCB板。
7.根据权利要求6所述的PCB走线换层设计方法,其特征在于,所述基于所述走线损耗、所述过孔损耗、所述谐振频率、所述插损值及所述回损值,确定所述各层PCB板的目标损耗参数,包括:
将所述走线损耗、所述过孔损耗及所述谐振频率输入预先训练的第一预测模型,通过所述第一预测模型输出所述各层PCB板的第一损耗参数;
将所述插损值及所述回损值输入预先训练的第二预测模型,通过所述第二预测模型输出所述各层PCB板的第二损耗参数;
基于所述第一损耗参数和所述第二损耗参数,确定目标损耗参数。
8.一种PCB走线换层设计装置,其特征在于,所述PCB走线换层设计装置包括:
信息获取单元,用于获取多层PCB板的基础信息,所述基础信息包括板材信息、总线信息、过孔信息及叠层信息;
第一确定单元,用于基于所述基础信息,确定预先创建的数据库中是否存在所述多层PCB板中各层PCB板的损耗结果;
第二确定单元,用于当所述数据库中不存在所述各层PCB板的损耗结果时,基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述各层PCB板的损耗结果,所述损耗结果包括走线损耗、过孔损耗及谐振频率,所述谐振频率用于表征所述各层PCB板的过孔残桩损耗;
第三确定单元,用于基于所述板材信息、所述总线信息、所述过孔信息及所述叠层信息,确定所述多层PCB板的仿真结果;
换层设计单元,用于基于所述走线损耗、所述过孔损耗、所述谐振频率及所述仿真结果,从所述多层PCB板中确定目标PCB板,所述目标PCB板为所述多层PCB板中用于走线换层的PCB板。
9.一种计算机设备,其特征在于,所述计算机设备包括:
一个或多个处理器;
存储器;以及
一个或多个应用程序,其中所述一个或多个应用程序被存储于所述存储器中,并配置为由所述处理器执行以实现权利要求1至7中任一项所述的PCB走线换层设计方法。
10.一种计算机可读存储介质,其特征在于,其上存储有计算机程序,所述计算机程序被处理器进行加载,以执行权利要求1至7任一项所述的PCB走线换层设计方法中的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310172984.0A CN115859901B (zh) | 2023-02-28 | 2023-02-28 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310172984.0A CN115859901B (zh) | 2023-02-28 | 2023-02-28 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115859901A true CN115859901A (zh) | 2023-03-28 |
CN115859901B CN115859901B (zh) | 2023-05-16 |
Family
ID=85659168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310172984.0A Active CN115859901B (zh) | 2023-02-28 | 2023-02-28 | Pcb走线换层设计方法、装置、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115859901B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015200351A1 (en) * | 2014-06-23 | 2015-12-30 | Zglue, Inc. | System and methods for producing modular stacked integrated circuits |
CN111654970A (zh) * | 2020-07-08 | 2020-09-11 | 浪潮电子信息产业股份有限公司 | 一种降低电路板链路损耗的设计方法、系统及电路板 |
CN112001146A (zh) * | 2020-08-21 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种pcb板叠层设计方法 |
CN112989748A (zh) * | 2021-02-24 | 2021-06-18 | 中科芯集成电路有限公司 | 一种降低走线数量的集成电路 |
CN113869000A (zh) * | 2021-08-20 | 2021-12-31 | 苏州浪潮智能科技有限公司 | 一种基于阻抗的走线评估优化方法、装置、设备及介质 |
US20220124930A1 (en) * | 2020-10-19 | 2022-04-21 | Quanta Computer Inc. | System and method for determining cable routing between electronic components within a computer chassis |
-
2023
- 2023-02-28 CN CN202310172984.0A patent/CN115859901B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015200351A1 (en) * | 2014-06-23 | 2015-12-30 | Zglue, Inc. | System and methods for producing modular stacked integrated circuits |
CN111654970A (zh) * | 2020-07-08 | 2020-09-11 | 浪潮电子信息产业股份有限公司 | 一种降低电路板链路损耗的设计方法、系统及电路板 |
CN112001146A (zh) * | 2020-08-21 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种pcb板叠层设计方法 |
US20220124930A1 (en) * | 2020-10-19 | 2022-04-21 | Quanta Computer Inc. | System and method for determining cable routing between electronic components within a computer chassis |
CN112989748A (zh) * | 2021-02-24 | 2021-06-18 | 中科芯集成电路有限公司 | 一种降低走线数量的集成电路 |
CN113869000A (zh) * | 2021-08-20 | 2021-12-31 | 苏州浪潮智能科技有限公司 | 一种基于阻抗的走线评估优化方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115859901B (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114417781B (zh) | Pcb走线串扰评估方法、系统、装置、设备及存储介质 | |
US5559997A (en) | System and method for designing a printed-circuit board | |
CN111125882B (zh) | 一种pcb传输线等长设置的走线方法、装置及设备 | |
US20020107647A1 (en) | System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance | |
US20090031273A1 (en) | Method for stacked pattern design of printed circuit board and system thereof | |
CN111985180B (zh) | 固态硬盘pcb走线的阻抗匹配装置、方法、设备及介质 | |
CN111770637A (zh) | 一种pcb上引脚处的走线方法、走线装置及走线设备 | |
CN109492310B (zh) | 一种线路检查的方法及检查装置 | |
JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
CN115329712A (zh) | 一种pcb走线生成方法、装置、设备及服务器板卡 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
US8423938B2 (en) | Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium | |
US20150193572A1 (en) | Trace routing according to freeform sketches | |
JP5241371B2 (ja) | 多層プリント回路基板の配線表示装置 | |
CN115859901A (zh) | Pcb走线换层设计方法、装置、计算机设备及存储介质 | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
WO2023103678A1 (zh) | 时钟信号电路设计方法、装置、存储介质及电子设备 | |
JP3643450B2 (ja) | コンピュータ支援設計システム | |
US20100251200A1 (en) | Via design apparatus and via design method | |
JP2009123132A (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 | |
CN115361787B (zh) | Pcb走线设计方法、pcb走线设计加工方法及pcb | |
CN112966458B (zh) | 图形处理方法、电子设备、服务器和存储介质 | |
JP2004192618A (ja) | レイアウトチェックシステム | |
JP2007241802A (ja) | 基板設計支援装置、プリント基板、基板設計支援プログラムおよび基板設計支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |