JP3643450B2 - コンピュータ支援設計システム - Google Patents
コンピュータ支援設計システム Download PDFInfo
- Publication number
- JP3643450B2 JP3643450B2 JP25055396A JP25055396A JP3643450B2 JP 3643450 B2 JP3643450 B2 JP 3643450B2 JP 25055396 A JP25055396 A JP 25055396A JP 25055396 A JP25055396 A JP 25055396A JP 3643450 B2 JP3643450 B2 JP 3643450B2
- Authority
- JP
- Japan
- Prior art keywords
- bypass capacitor
- wiring
- circuit board
- aided design
- design system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、特に電子回路を構成するための回路基板のレイアウト設計を行なうためのＣＡＤシステムにおいて、基板上に配置するバイパスコンデンサの評価機能を有するコンピュータ支援設計システムに関する。
【０００２】
【従来の技術】
通常では、回路基板上に各種の電子回路を構成する場合に、特に高周波で動作する電子回路では、放射ノイズや電源ノイズを抑制するための対策が重要である。従来では、基板全体にノイズ除去用素子であるバイパスコンデンサを挿入する方法が採用されている。
【０００３】
ところで、近年では、回路基板上に電子回路を構成するためのレイアウト設計は、コンピュータを利用したいわゆるＣＡＤ（ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｄｅｓｉｇｎ）システムによりなされている。このＣＡＤシステムにより、基板レイアウト設計時に、前記バイパスコンデンサの有効な配置場所を決定する必要がある。従来では、バイパスコンデンサの配置場所は、レイアウト設計者の経験に基づいて決定されているのが一般的である。
【０００４】
【発明が解決しようとする課題】
従来では回路基板のレイアウト設計時に、レイアウト設計者の経験に基づいてバイパスコンデンサの配置場所を決定している。しかしながら、個々のバイパスコンデンサの特性や、基板上の局所的なプレーン層の特性などを簡単に把握する手段がないため、初期設計後に実測してノイズ抑制効果が十分であるか否かを確認し、不十分な場合には配置場所を修正するなど試行錯誤を繰り返すことになる。このため、回路基板レイアウト設計に要する時間が膨大となり、ＣＡＤシステムの効率性が必ずしも生かされてない結果となっている。
【０００５】
そこで、本発明の目的は、回路基板レイアウト設計時にバイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できるようにして、バイパスコンデンサの配置場所の決定を効率的に行なうことを実現することにある。特に、本発明の目的は、回路基板のレイアウト設計を行なうためのＣＡＤシステムに、バイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できる環境を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の観点は、電子回路を構成する回路基板のレイアウト設計を行なうためのコンピュータ支援設計システムであって、前記回路基板のレイアウト設計上必要な基板レイアウト情報を格納した基板レイアウト情報蓄積手段と、前記基板レイアウト情報に基づいて前記回路基板上に配置するノイズ除去用のバイパスコンデンサの配線路の配線長、抵抗率、配線厚、及び当該バイパスコンデンサの容量を含むパラメータに基づいてインピーダンス特性を算出し、このインピーダンス特性をもとに、前記回路基板上に前記ノイズ除去用のバイパスコンデンサを配置したときの指定されたインピーダンス値と同一の値を示す境界を決定する手段と、前記回路基板上での前記バイパスコンデンサの前記境界を視覚的に確認できるようにディスプレイの画面上に表示するための表示手段とを具備したことを特徴とするコンピュータ支援設計システムである。
【０００７】
具体的には、ＣＡＤシステムに設けられたバイパスコンデンサの配置評価ツール（ソフトウェア）により、回路基板のレイアウト設計上必要な基板レイアウト情報を利用して、バイパスコンデンサの配線路に関するパラメータを決定し、このパラメータに基づいて算出したインピーダンス特性から前記バイパスコンデンサの有効範囲を決定する。バイパスコンデンサの配線路に関するパラメータとは、バイパスコンデンサの配線路の配線長、抵抗率、配線幅、配線厚などである。さらに、前記ツールは決定したバイパスコンデンサの有効範囲を近似的楕円として、ディスプレイの画面上に表示する。
【０００８】
このようなＣＡＤシステムにより、回路基板のレイアウト設計者は、バイパスコンデンサの配置評価ツールを呼び出して実行することにより、ディスプレイの画面上に表示されたバイパスコンデンサの有効範囲を楕円形状として、視覚的に確認することができる。従って、設計後の実測などの試行錯誤を繰り返すことなく、バイパスコンデンサの有効範囲を容易に把握することができる。
【０００９】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図１は本実施形態に関係するバイパスコンデンサの配置評価ツール（ソフトウェア）の機能を説明するための機能ブロック図であり、図２は本実施形態に関係するＣＡＤシステムの機能ブロック図である。
ここで有効範囲とは、指定されたインピーダンス値と同一の値を示す境界で囲まれた内側の領域を意味しており、この有効範囲は後述するように近似的楕円の領域としてディスプレイの画面上に表示されることとなる。
（システム構成）
本実施形態のＣＡＤシステムは、図２に示すように、基板レイアウトＣＡＤ処理部（ソフトウェア）２と、本実施形態のバイパスコンデンサの配置評価ツール１と、オペレータにより各種のパラメータを入力するための入力部（データカード）３と、基板レイアウト情報を蓄積している記憶部４と、ディスプレイ５ｃの画面上にバイパスコンデンサの有効範囲を視覚的に表示するための表示処理部５ａ〜５ｃとを有する。
【００１０】
本実施形態のバイパスコンデンサの配置評価ツールは、図１に示すように、複数の機能モジュールとして表現される。即ち、ツールのメイン要素１０以外に、パラメータ読込部１１と、デバイス抽出部１２と、一覧サブウィンドウ生成部１３と、配線チェック部１４と、計算部１５と、描画部１６と、違反配線チェック部１７と、メニュー制御部１８と、違反配線一覧表示部１９とを有する。
【００１１】
パラメータ読込部１１は、データカードなどの入力部３からオペレータが設定した各種のパラメータを読み込む。デバイス抽出部１２は、ＣＡＤシステムの記憶部４に蓄積されている基板レイアウト情報からバイパスコンデンサに関する情報を抽出して読み込む。一覧サブウィンドウ生成部１３は、オペレータが選択するためのバイパスコンデンサのセル名などの一覧画面や、バイパスコンデンサの配線路に関するパラメータの変更画面を生成する（図３（Ａ）を参照）。
【００１２】
配線チェック部１４は、オペレータにより検索対象外とされたセル名以外のセル名のバイパスコンデンサをチェックし、対象となるバイパスコンデンサの配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを算出する。なお、配線幅Ｗは対象となる配線の最小配線幅で近似する。計算部１５は、配線チェック部１４により算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータにより設定されたパラメータに基づいて、所定のアルゴリズムによりバイパスコンデンサの有効範囲を示す楕円形状の直径の半分を算出する。描画部１６は、エディタ画面上に一つのバイパスコンデンサに対して、４つの同心楕円を描画する。違反配線チェック部１７は、所定の配線規則に基づいて、非常に配線が長いバイパスコンデンサをチェックする。配線規則は例えば「ＫＷ≧Ｌ１＋Ｌ２」である。Ｋはオペレータが設定可能な係数である。Ｌ１，Ｌ２は後述するように、バイパスコンデンサの配線路の配線長である（図６を参照）。メニュー制御部１８は、ディスプレイ５ｃの画面の拡大、縮小、移動、配線違反一覧表示、終了などの制御を実行する。違反配線一覧表示部１９は、違反配線チェック部１７のチェック結果により、配線規則を満たしていないバイパスコンデンサを表示する。具体的には、図３（Ｂ）に示すように、その違反配線のバイパスコンデンサ（パスコン）のロケーション名（レイアウトＣＡＤ上でそれぞれの部品に対してユニークに付けられている名前）を画面上に表示する。
（本実施形態の配置評価ツールの作用効果）以下、本実施形態の配置評価ツールの動作を図４と図５のフローチャートを参照して説明する。
【００１３】
まず、パラメータ読込部１１は、データカードなどの入力部３からオペレータが設定した各種のパラメータを読み込むか（ステップＳ１）。デバイス抽出部１２は記憶部４に蓄積されている基板レイアウト情報からバイパスコンデンサ（パスコンＣと省略する）に関する情報を抽出して読み込む（ステップＳ２）。ここで、パスコンＣは、図６（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路に接続されている。電源セルＶＣＣとグラウンドセルＧＮＤとは、電源層とグラウンド層と配線を電気的に接続するための穴である。従って、デバイス抽出部１２は対象となるパスコンＣが前記のような配線路に相当するか否かをチェックし、それを示すポインタを保持する（ステップＳ４，Ｓ５）。
【００１４】
一覧サブウィンドウ生成部１３は、抽出されたパスコンのセル名や、各種のパラメータデフォルト値（オペレータにより変更可能）の一覧表示画面を生成して、図３（Ａ）に示すように、ディスプレイの画面上に表示する（ステップＳ６，Ｓ７）。この一覧サブウィンドウ画面により、オペレータはバイパスコンデンサの配線路に関するパラメータを変更したり、対象外のパスコンセル名を指定できる。
【００１５】
配線チェック部１４は、オペレータにより検索対象外とされたセル名以外のセル名のバイパスコンデンサをチェックし、対象となるバイパスコンデンサの配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを算出する（ステップＳ９）。ここで、配線路の配線長Ｌ１は、図６（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路の長さである。計算部１５は、配線チェック部１４により算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータにより設定されたパラメータに基づいて、所定のアルゴリズムによりパスコンの有効範囲を示す楕円の直径の半分（ｒａｄ１）を算出し、さらにｒａｄ１から４つの同心楕円を示すｒａｄ４までを算出する（ステップＳ１０）。ここで、計算部１５のパラメータには、抵抗率ａ０，配線厚ｔなどが含まれる。違反配線チェック部１７は、対象のパスコンが前記の所定の配線規則を満足するかいなかのチェックを行なう（ステップＳ１１）。このような処理を経て、描画部１６は、図７（Ｃ）に示すように、対象のパスコンの有効範囲を楕円形状として描画し、例えば周波数パラメータ毎に有効範囲が異なる同心楕円を描画する（ステップＳ１３）。以下、メニュー制御部１８と違反配線一覧表示部１９により、図３（Ｂ）に示す違反配線のパスコン一覧を表示するなどの後処理を実行する（ステップＳ１４〜Ｓ１８）。
【００１６】
ここで、対象のパスコンＣの有効範囲を楕円形状として描画する原理について説明する。ここでは、図６（Ａ）に示すように、配線長Ｌ１の電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路に配置されたパスコンＣを想定する。この配線路のインピーダンスＺ１は、配線長Ｌ１、抵抗率ａ０、配線厚ｔ、パスコンＣの容量により決定される。抵抗率ａ０は、図６（Ｂ）に示すように、Ｌ１とＺ１ｓｋ傾きとして表現される。さらに、図７（Ａ）に示すように、配線路から所定の距離Ｌ３，Ｌ４の任意点Ａを想定した場合に、プレーン層上の等価インピーダンスＺ２を想定する（図７（Ｂ）を参照）。この等価インピーダンスＺ２は、任意点Ａから各セルまでの距離の和Ｌ２の関数として与えられる。このＬ２は「Ｌ２＝Ｌ３＋Ｌ４」である。このインピーダンスＺ２と距離Ｌ２との関係から、図６（Ｃ）に示すように、傾きとして表現できるインピーダンス特性ａ１を決定できる。そして、インピーダンスＺ１とＺ２の和をＺとした場合に、このインピーダンスの和Ｚに対応するＬ２を求めて、これを楕円の直径の半分とし、図７（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤを焦点とする楕円を描画する。即ち、Ｚ２が一定となるような任意点Ａの軌跡を描く。
【００１７】
次に、前述した楕円の直径ｒａｄ１〜ｒａｄ４に対応する楕円１〜４の算出方法を具体例を示して説明する。
Ｚ２はａ１により決定される。長さをｘとしたときに、「Ｚ２＝ｆ（ｘ）」として表現する。このＺ２の抵抗値をＺとした場合に、図８（Ａ）に示すように、その範囲により直径ｒａｄ１〜ｒａｄ４に対応する楕円１〜４が決定される。
【００１８】
前記「Ｚ２＝ｆ（ｘ）」から逆関数ｇは、「ｘ＝ｇ（Ｚ２）」となる。また、「Ｚ＝Ｚ１＋Ｚ２」から「Ｚ２＝Ｚ−Ｚ１」を求めて、「ｘ＝ｇ（Ｚ−Ｚ１）」が求められる。従って、図８（Ａ）に示すように、直径ｒａｄ１〜ｒａｄ４を算出することができる。具体的な計算例を図８（Ｂ）に示す。
【００１９】
例えば楕円４について、Ｌ１を「１０ｍｍ」とすると、ｒａｄ４は図８（Ｂ）の計算例から「３．４７５ｃｍ」である。これから、図８（Ｃ）に示すように、セル間を結ぶ線分に対して垂直方向に±１．４２１ｃｍ、水平方向に±１．７３８ｃｍ（＝±３．４７５／２）の長方形に内接する楕円４を描画することができる。
【００２０】
【発明の効果】
以上詳述したように本発明によれば、ＣＡＤシステムによる回路基板レイアウト設計時に、バイパスコンデンサの配置場所に関係する有効範囲を楕円形状として視覚的に表示することができる。従って、オペレータは配置したバイパスコンデンサの性能評価を視覚的に把握できるため、設計後の実測による試行錯誤を繰り返す事なく、バイパスコンデンサの最適な配置場所の決定を効率的に行なうことができる。これにより、ＣＡＤシステムの効率性を生かして、バイパスコンデンサの配置場所を含めた回路基板のレイアウト設計の効率を向上することができる。また、回路基板のレイアウト設計を行なうためのＣＡＤシステムにおいて、バイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できる環境を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に関係するバイパスコンデンサの配置評価ツールの機能を説明するための機能ブロック図。
【図２】本実施形態に関係するＣＡＤシステムの機能ブロック図。
【図３】本実施形態に関係する配置評価ツールの表示機能を示す図。
【図４】本実施形態に関係する配置評価ツールの動作を説明するためのフローチャート。
【図５】本実施形態に関係する配置評価ツールの動作を説明するためのフローチャート。
【図６】本実施形態の動作を説明するための概念図。
【図７】本実施形態の動作を説明するための概念図。
【図８】本実施形態の具体例を説明するための図。
【符号の説明】
１…バイパスコンデンサの配置評価ツール
２…基板レイアウトＣＡＤ処理部
３…入力部（データカード）
４…記憶部４（基板レイアウト情報）
５ａ…表示処理部
５ｂ…表示処理部
５ｃ…表示処理部（ディスプレイ）
１０…ツールメイン要素
１１…パラメータ読込部
１２…デバイス抽出部
１３…一覧サブウィンドウ生成部
１４…配線チェック部
１５…計算部
１６…描画部
１７…違反配線チェック部
１８…メニュー制御部
１９…違反配線一覧表示部
【発明の属する技術分野】
本発明は、特に電子回路を構成するための回路基板のレイアウト設計を行なうためのＣＡＤシステムにおいて、基板上に配置するバイパスコンデンサの評価機能を有するコンピュータ支援設計システムに関する。
【０００２】
【従来の技術】
通常では、回路基板上に各種の電子回路を構成する場合に、特に高周波で動作する電子回路では、放射ノイズや電源ノイズを抑制するための対策が重要である。従来では、基板全体にノイズ除去用素子であるバイパスコンデンサを挿入する方法が採用されている。
【０００３】
ところで、近年では、回路基板上に電子回路を構成するためのレイアウト設計は、コンピュータを利用したいわゆるＣＡＤ（ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｄｅｓｉｇｎ）システムによりなされている。このＣＡＤシステムにより、基板レイアウト設計時に、前記バイパスコンデンサの有効な配置場所を決定する必要がある。従来では、バイパスコンデンサの配置場所は、レイアウト設計者の経験に基づいて決定されているのが一般的である。
【０００４】
【発明が解決しようとする課題】
従来では回路基板のレイアウト設計時に、レイアウト設計者の経験に基づいてバイパスコンデンサの配置場所を決定している。しかしながら、個々のバイパスコンデンサの特性や、基板上の局所的なプレーン層の特性などを簡単に把握する手段がないため、初期設計後に実測してノイズ抑制効果が十分であるか否かを確認し、不十分な場合には配置場所を修正するなど試行錯誤を繰り返すことになる。このため、回路基板レイアウト設計に要する時間が膨大となり、ＣＡＤシステムの効率性が必ずしも生かされてない結果となっている。
【０００５】
そこで、本発明の目的は、回路基板レイアウト設計時にバイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できるようにして、バイパスコンデンサの配置場所の決定を効率的に行なうことを実現することにある。特に、本発明の目的は、回路基板のレイアウト設計を行なうためのＣＡＤシステムに、バイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できる環境を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の観点は、電子回路を構成する回路基板のレイアウト設計を行なうためのコンピュータ支援設計システムであって、前記回路基板のレイアウト設計上必要な基板レイアウト情報を格納した基板レイアウト情報蓄積手段と、前記基板レイアウト情報に基づいて前記回路基板上に配置するノイズ除去用のバイパスコンデンサの配線路の配線長、抵抗率、配線厚、及び当該バイパスコンデンサの容量を含むパラメータに基づいてインピーダンス特性を算出し、このインピーダンス特性をもとに、前記回路基板上に前記ノイズ除去用のバイパスコンデンサを配置したときの指定されたインピーダンス値と同一の値を示す境界を決定する手段と、前記回路基板上での前記バイパスコンデンサの前記境界を視覚的に確認できるようにディスプレイの画面上に表示するための表示手段とを具備したことを特徴とするコンピュータ支援設計システムである。
【０００７】
具体的には、ＣＡＤシステムに設けられたバイパスコンデンサの配置評価ツール（ソフトウェア）により、回路基板のレイアウト設計上必要な基板レイアウト情報を利用して、バイパスコンデンサの配線路に関するパラメータを決定し、このパラメータに基づいて算出したインピーダンス特性から前記バイパスコンデンサの有効範囲を決定する。バイパスコンデンサの配線路に関するパラメータとは、バイパスコンデンサの配線路の配線長、抵抗率、配線幅、配線厚などである。さらに、前記ツールは決定したバイパスコンデンサの有効範囲を近似的楕円として、ディスプレイの画面上に表示する。
【０００８】
このようなＣＡＤシステムにより、回路基板のレイアウト設計者は、バイパスコンデンサの配置評価ツールを呼び出して実行することにより、ディスプレイの画面上に表示されたバイパスコンデンサの有効範囲を楕円形状として、視覚的に確認することができる。従って、設計後の実測などの試行錯誤を繰り返すことなく、バイパスコンデンサの有効範囲を容易に把握することができる。
【０００９】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図１は本実施形態に関係するバイパスコンデンサの配置評価ツール（ソフトウェア）の機能を説明するための機能ブロック図であり、図２は本実施形態に関係するＣＡＤシステムの機能ブロック図である。
ここで有効範囲とは、指定されたインピーダンス値と同一の値を示す境界で囲まれた内側の領域を意味しており、この有効範囲は後述するように近似的楕円の領域としてディスプレイの画面上に表示されることとなる。
（システム構成）
本実施形態のＣＡＤシステムは、図２に示すように、基板レイアウトＣＡＤ処理部（ソフトウェア）２と、本実施形態のバイパスコンデンサの配置評価ツール１と、オペレータにより各種のパラメータを入力するための入力部（データカード）３と、基板レイアウト情報を蓄積している記憶部４と、ディスプレイ５ｃの画面上にバイパスコンデンサの有効範囲を視覚的に表示するための表示処理部５ａ〜５ｃとを有する。
【００１０】
本実施形態のバイパスコンデンサの配置評価ツールは、図１に示すように、複数の機能モジュールとして表現される。即ち、ツールのメイン要素１０以外に、パラメータ読込部１１と、デバイス抽出部１２と、一覧サブウィンドウ生成部１３と、配線チェック部１４と、計算部１５と、描画部１６と、違反配線チェック部１７と、メニュー制御部１８と、違反配線一覧表示部１９とを有する。
【００１１】
パラメータ読込部１１は、データカードなどの入力部３からオペレータが設定した各種のパラメータを読み込む。デバイス抽出部１２は、ＣＡＤシステムの記憶部４に蓄積されている基板レイアウト情報からバイパスコンデンサに関する情報を抽出して読み込む。一覧サブウィンドウ生成部１３は、オペレータが選択するためのバイパスコンデンサのセル名などの一覧画面や、バイパスコンデンサの配線路に関するパラメータの変更画面を生成する（図３（Ａ）を参照）。
【００１２】
配線チェック部１４は、オペレータにより検索対象外とされたセル名以外のセル名のバイパスコンデンサをチェックし、対象となるバイパスコンデンサの配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを算出する。なお、配線幅Ｗは対象となる配線の最小配線幅で近似する。計算部１５は、配線チェック部１４により算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータにより設定されたパラメータに基づいて、所定のアルゴリズムによりバイパスコンデンサの有効範囲を示す楕円形状の直径の半分を算出する。描画部１６は、エディタ画面上に一つのバイパスコンデンサに対して、４つの同心楕円を描画する。違反配線チェック部１７は、所定の配線規則に基づいて、非常に配線が長いバイパスコンデンサをチェックする。配線規則は例えば「ＫＷ≧Ｌ１＋Ｌ２」である。Ｋはオペレータが設定可能な係数である。Ｌ１，Ｌ２は後述するように、バイパスコンデンサの配線路の配線長である（図６を参照）。メニュー制御部１８は、ディスプレイ５ｃの画面の拡大、縮小、移動、配線違反一覧表示、終了などの制御を実行する。違反配線一覧表示部１９は、違反配線チェック部１７のチェック結果により、配線規則を満たしていないバイパスコンデンサを表示する。具体的には、図３（Ｂ）に示すように、その違反配線のバイパスコンデンサ（パスコン）のロケーション名（レイアウトＣＡＤ上でそれぞれの部品に対してユニークに付けられている名前）を画面上に表示する。
（本実施形態の配置評価ツールの作用効果）以下、本実施形態の配置評価ツールの動作を図４と図５のフローチャートを参照して説明する。
【００１３】
まず、パラメータ読込部１１は、データカードなどの入力部３からオペレータが設定した各種のパラメータを読み込むか（ステップＳ１）。デバイス抽出部１２は記憶部４に蓄積されている基板レイアウト情報からバイパスコンデンサ（パスコンＣと省略する）に関する情報を抽出して読み込む（ステップＳ２）。ここで、パスコンＣは、図６（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路に接続されている。電源セルＶＣＣとグラウンドセルＧＮＤとは、電源層とグラウンド層と配線を電気的に接続するための穴である。従って、デバイス抽出部１２は対象となるパスコンＣが前記のような配線路に相当するか否かをチェックし、それを示すポインタを保持する（ステップＳ４，Ｓ５）。
【００１４】
一覧サブウィンドウ生成部１３は、抽出されたパスコンのセル名や、各種のパラメータデフォルト値（オペレータにより変更可能）の一覧表示画面を生成して、図３（Ａ）に示すように、ディスプレイの画面上に表示する（ステップＳ６，Ｓ７）。この一覧サブウィンドウ画面により、オペレータはバイパスコンデンサの配線路に関するパラメータを変更したり、対象外のパスコンセル名を指定できる。
【００１５】
配線チェック部１４は、オペレータにより検索対象外とされたセル名以外のセル名のバイパスコンデンサをチェックし、対象となるバイパスコンデンサの配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを算出する（ステップＳ９）。ここで、配線路の配線長Ｌ１は、図６（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路の長さである。計算部１５は、配線チェック部１４により算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータにより設定されたパラメータに基づいて、所定のアルゴリズムによりパスコンの有効範囲を示す楕円の直径の半分（ｒａｄ１）を算出し、さらにｒａｄ１から４つの同心楕円を示すｒａｄ４までを算出する（ステップＳ１０）。ここで、計算部１５のパラメータには、抵抗率ａ０，配線厚ｔなどが含まれる。違反配線チェック部１７は、対象のパスコンが前記の所定の配線規則を満足するかいなかのチェックを行なう（ステップＳ１１）。このような処理を経て、描画部１６は、図７（Ｃ）に示すように、対象のパスコンの有効範囲を楕円形状として描画し、例えば周波数パラメータ毎に有効範囲が異なる同心楕円を描画する（ステップＳ１３）。以下、メニュー制御部１８と違反配線一覧表示部１９により、図３（Ｂ）に示す違反配線のパスコン一覧を表示するなどの後処理を実行する（ステップＳ１４〜Ｓ１８）。
【００１６】
ここで、対象のパスコンＣの有効範囲を楕円形状として描画する原理について説明する。ここでは、図６（Ａ）に示すように、配線長Ｌ１の電源セルＶＣＣとグラウンドセルＧＮＤ間の配線路に配置されたパスコンＣを想定する。この配線路のインピーダンスＺ１は、配線長Ｌ１、抵抗率ａ０、配線厚ｔ、パスコンＣの容量により決定される。抵抗率ａ０は、図６（Ｂ）に示すように、Ｌ１とＺ１ｓｋ傾きとして表現される。さらに、図７（Ａ）に示すように、配線路から所定の距離Ｌ３，Ｌ４の任意点Ａを想定した場合に、プレーン層上の等価インピーダンスＺ２を想定する（図７（Ｂ）を参照）。この等価インピーダンスＺ２は、任意点Ａから各セルまでの距離の和Ｌ２の関数として与えられる。このＬ２は「Ｌ２＝Ｌ３＋Ｌ４」である。このインピーダンスＺ２と距離Ｌ２との関係から、図６（Ｃ）に示すように、傾きとして表現できるインピーダンス特性ａ１を決定できる。そして、インピーダンスＺ１とＺ２の和をＺとした場合に、このインピーダンスの和Ｚに対応するＬ２を求めて、これを楕円の直径の半分とし、図７（Ａ）に示すように、電源セルＶＣＣとグラウンドセルＧＮＤを焦点とする楕円を描画する。即ち、Ｚ２が一定となるような任意点Ａの軌跡を描く。
【００１７】
次に、前述した楕円の直径ｒａｄ１〜ｒａｄ４に対応する楕円１〜４の算出方法を具体例を示して説明する。
Ｚ２はａ１により決定される。長さをｘとしたときに、「Ｚ２＝ｆ（ｘ）」として表現する。このＺ２の抵抗値をＺとした場合に、図８（Ａ）に示すように、その範囲により直径ｒａｄ１〜ｒａｄ４に対応する楕円１〜４が決定される。
【００１８】
前記「Ｚ２＝ｆ（ｘ）」から逆関数ｇは、「ｘ＝ｇ（Ｚ２）」となる。また、「Ｚ＝Ｚ１＋Ｚ２」から「Ｚ２＝Ｚ−Ｚ１」を求めて、「ｘ＝ｇ（Ｚ−Ｚ１）」が求められる。従って、図８（Ａ）に示すように、直径ｒａｄ１〜ｒａｄ４を算出することができる。具体的な計算例を図８（Ｂ）に示す。
【００１９】
例えば楕円４について、Ｌ１を「１０ｍｍ」とすると、ｒａｄ４は図８（Ｂ）の計算例から「３．４７５ｃｍ」である。これから、図８（Ｃ）に示すように、セル間を結ぶ線分に対して垂直方向に±１．４２１ｃｍ、水平方向に±１．７３８ｃｍ（＝±３．４７５／２）の長方形に内接する楕円４を描画することができる。
【００２０】
【発明の効果】
以上詳述したように本発明によれば、ＣＡＤシステムによる回路基板レイアウト設計時に、バイパスコンデンサの配置場所に関係する有効範囲を楕円形状として視覚的に表示することができる。従って、オペレータは配置したバイパスコンデンサの性能評価を視覚的に把握できるため、設計後の実測による試行錯誤を繰り返す事なく、バイパスコンデンサの最適な配置場所の決定を効率的に行なうことができる。これにより、ＣＡＤシステムの効率性を生かして、バイパスコンデンサの配置場所を含めた回路基板のレイアウト設計の効率を向上することができる。また、回路基板のレイアウト設計を行なうためのＣＡＤシステムにおいて、バイパスコンデンサの配置場所に関係する性能評価を視覚的に把握できる環境を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に関係するバイパスコンデンサの配置評価ツールの機能を説明するための機能ブロック図。
【図２】本実施形態に関係するＣＡＤシステムの機能ブロック図。
【図３】本実施形態に関係する配置評価ツールの表示機能を示す図。
【図４】本実施形態に関係する配置評価ツールの動作を説明するためのフローチャート。
【図５】本実施形態に関係する配置評価ツールの動作を説明するためのフローチャート。
【図６】本実施形態の動作を説明するための概念図。
【図７】本実施形態の動作を説明するための概念図。
【図８】本実施形態の具体例を説明するための図。
【符号の説明】
１…バイパスコンデンサの配置評価ツール
２…基板レイアウトＣＡＤ処理部
３…入力部（データカード）
４…記憶部４（基板レイアウト情報）
５ａ…表示処理部
５ｂ…表示処理部
５ｃ…表示処理部（ディスプレイ）
１０…ツールメイン要素
１１…パラメータ読込部
１２…デバイス抽出部
１３…一覧サブウィンドウ生成部
１４…配線チェック部
１５…計算部
１６…描画部
１７…違反配線チェック部
１８…メニュー制御部
１９…違反配線一覧表示部
Claims (4)
- 電子回路を構成する回路基板のレイアウト設計を行なうためのコンピュータ支援設計システムであって、
前記回路基板のレイアウト設計上必要な基板レイアウト情報を格納した基板レイアウト情報蓄積手段と、
前記基板レイアウト情報に基づいて前記回路基板上に配置するノイズ除去用のバイパスコンデンサの配線路の配線長、抵抗率、配線厚、及び当該バイパスコンデンサの容量を含むパラメータに基づいてインピーダンス特性を算出し、このインピーダンス特性をもとに、前記回路基板上に前記ノイズ除去用のバイパスコンデンサを配置したときの指定されたインピーダンス値と同一の値を示す境界を決定する手段と、
前記回路基板上での前記バイパスコンデンサの前記境界を視覚的に確認できるようにディスプレイの画面上に表示するための表示手段とを具備したことを特徴とするコンピュータ支援設計システム。 - 前記バイパスコンデンサによる前記境界を楕円形状として算出する算出手段を有し、
前記表示手段は、前記算出手段により算出された楕円形状を視覚的に表示することを特徴とする請求項１記載のコンピュータ支援設計システム。 - 前記バイパスコンデンサによる前記境界を複数の周波数パラメータ毎に決定する手段を有し、
前記表示手段は、前記周波数パラメータ毎に前記境界が異なる複数の楕円形状を視覚的に表示することを特徴とする請求項１記載のコンピュータ支援設計システム。 - 前記表示手段は、前記複数のバイパスコンデンサによる境界毎の複数の楕円形状を異なる表示色により視覚的に表示することを特徴とする請求項３記載のコンピュータ支援設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25055396A JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25055396A JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097560A JPH1097560A (ja) | 1998-04-14 |
| JP3643450B2 true JP3643450B2 (ja) | 2005-04-27 |
Family
ID=17209632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25055396A Expired - Fee Related JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643450B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3501674B2 (ja) | 1999-04-21 | 2004-03-02 | 日本電気株式会社 | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 |
| JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
| JP3348709B2 (ja) | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
| JP2001167139A (ja) | 1999-12-06 | 2001-06-22 | Nec Corp | 電源デカップリング設計方法及び設計支援システム |
| JP2008293066A (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corp | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 |
| JP5664649B2 (ja) | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
| KR102116038B1 (ko) | 2017-02-02 | 2020-05-27 | 주식회사 엘지화학 | 접지 커패시터 선정 장치 및 방법 |
-
1996
- 1996-09-20 JP JP25055396A patent/JP3643450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1097560A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8355258B2 (en) | Support method and apparatus for printed circuit board | |
| US5901063A (en) | System and method for extracting parasitic impedance from an integrated circuit layout | |
| US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
| JP4294647B2 (ja) | プリント基板設計装置とｃａｄシステム | |
| US8479140B2 (en) | Automatically creating vias in a circuit design | |
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| US6072945A (en) | System for automated electromigration verification | |
| JPH05342305A (ja) | クロストーク検証装置 | |
| JP5035039B2 (ja) | 電子回路基板の電源雑音解析方法とシステム並びにプログラム | |
| JP3643450B2 (ja) | コンピュータ支援設計システム | |
| US20070245274A1 (en) | Integrated circuit design apparatus and method thereof | |
| KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
| JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
| JP2003345844A (ja) | 対話型フロアプランナ装置 | |
| JP2001175702A (ja) | 回路設計方法 | |
| US5963729A (en) | Method for automated electromigration verification | |
| US8930868B2 (en) | Trace routing according to freeform sketches | |
| JP4555891B2 (ja) | 自動配線装置，自動配線プログラム，及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| JP4682873B2 (ja) | バイパスコンデンサのチェック方法およびそのチェック装置 | |
| JPH1115870A (ja) | プリント基板設計支援システム及び記録媒体 | |
| JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| US20070067749A1 (en) | Method and system for embedding wire model objects in a circuit schematic design | |
| JP4071351B2 (ja) | プリント基板設計ｃａｄシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |