JP2003345844A - 対話型フロアプランナ装置 - Google Patents
対話型フロアプランナ装置Info
- Publication number
- JP2003345844A JP2003345844A JP2002154982A JP2002154982A JP2003345844A JP 2003345844 A JP2003345844 A JP 2003345844A JP 2002154982 A JP2002154982 A JP 2002154982A JP 2002154982 A JP2002154982 A JP 2002154982A JP 2003345844 A JP2003345844 A JP 2003345844A
- Authority
- JP
- Japan
- Prior art keywords
- function block
- connection
- display
- connections
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
型フロアプランナ装置を提供する。 【解決手段】 ピンに関する情報を含む機能ブロック情
報及び機能ブロック間のピンの接続情報が定義された機
能ブロックの配置位置を決定する対話型フロアプランナ
装置において、機能ブロック情報により得られる機能ブ
ロックの形状に基づき、各機能ブロックを1つ又は複数
の分割個片に分割する機能ブロック形状抽出部と、接続
情報に基づいて、接続される二つの機能ブロックの分割
個片間で、当該分割個片に属するピン間の接続本数を分
割個片間の接続本数として算出する機能ブロック間接続
算出部と、分割個片間の接続を分割個片間の接続本数に
応じた線幅で1本にまとめて表示するラッツネスト表示
部とを具備して構成する。
Description
ンナ装置に関し、特に、プリント配線基板、セラミック
配線基板、もしくはLSI機能ブロックの配置設計等に
おけるラッツネストの表示機能を持つ対話型フロアプラ
ンナ装置に関する。
に実装する部品の配置は、CAD(Computer Aided Desi
gn)システムである対話型フロアプランナ装置を用いて
設計される。図13はプリント配線基板の設計工程を示
す図である。プリント配線基板は、最初に回路設計が行
われる。回路設計では、各機能ブロックを実現する部品
と部品間の論理接続情報が定義されたEDIF2が作成
されて、シミュレーションにより回路の動作確認が行わ
れる。論理接続情報には、接続しなければならない区間
がグループとして定義されてこの区間で接続しなければ
ならない部品名及びピン名が定義される。各部品につい
て、ピン情報や電気仕様等がライブラリ4に登録されて
いる。
ライブラリ4には、基板、部品形状、ランド形状、線幅
や層数等の設計仕様が定義されている。これらのデータ
を元に実装設計作成ツール6により実装設計データファ
イル8が作成される。実装設計データファイル8は、部
品の実装設計を行うために必要となるデータをいう。実
装設計工程では、対話型フラアプランナ10を用いて、
編集、配置、配線、チェック等が行われる。編集とは、
信号、電源、アースのライン、ビア、ランド、広面積導
体、禁止領域、マーキング等を編集することをいう。配
置とは、各機能ブロックを基板上に配置することをい
う。
ロックの部品名、配置座標、ピン名及びピン座標等の機
能ブロック情報が実装設計データファイル8の一部とし
て書き込まれる。配線とは、機能ブロックのピン間を自
動又はマニュアルにより配線することをいう。チェック
とは、線幅や線間隔等のデザインルールをチェックする
ことをいう。実装設計データを元に、汎用図面編集CA
Dシステム12を用いて図面データファイル14が作成
される。一方、実装設計データファイル8を用いて、N
Cデータ、マスクデータ等が作成され、これらのデータ
が工場に送られて、プリント配線基板が作製されること
となる。
する際に、最適配置の観点より当該機能ブロックと他の
機能ブロック間の接続状態をラッツネストとして表示し
ている。従来、対話型フロアプランナによるラッツネス
トはネット単位に表示され、複数ネットを持つケースで
は表示が煩雑になり、機能ブロック間の接続を確認する
ことは困難であった。特開平8−137927号公報の
ように、複数部品の接続関係を線種、太さ及び配線色な
どを用い集約して表示することにより、多数部品の接続
状態を操作者に容易に目視可能とし、設計期間の短縮が
できるようなシステムも提案されている。
対話型フロアプランナ装置では以下の問題点があった。
特開平8−137927号公報では、複数部品の接続関
係のみを集約して表示する手法であり、電気的にスルー
する抵抗/バッファ/スイッチ等の透過機能ブロックが
機能ブロック間に接続されている場合、本来接続強度が
強い機能ブロック間の判断ができない。また、高密度で
且つ機能ブロック数が多いプリント配線板では、部品間
の接続関係のみを集約して表示しても、表示区間が多く
部品間の接続強度を視覚的に判断することが困難であ
る。更に、機能ブロックの配置においては、ネットの接
続距離をより最短となるため、ねじれ等が発生しないよ
うに機能ブロックの配置方向を意識して配置する必要が
あるが、本表示方法では判断できず、結果的に配置の思
考に生かしにくいという欠点がある。
的に判断できる対話型フロアプランナ装置を提供するこ
とである。
ば、ピンに関する情報を含む機能ブロック情報及び機能
ブロック間のピンの接続情報が定義された機能ブロック
の配置位置を決定する対話型フロアプランナ装置であっ
て、前記機能ブロック情報により得られる機能ブロック
の形状に基づき、前記各機能ブロックを1つ又は複数の
部分に分割する機能ブロック形状抽出部と、前記接続情
報に基づいて、接続される二つの機能ブロックの部分間
で、当該部分に属するピン間の接続本数を部分間の接続
本数として算出する機能ブロック間接続算出部と、前記
部分間の接続を前記部分間の接続本数に応じた線幅で1
本にまとめて表示するラッツネスト表示部とを具備した
ことを特徴とする対話型フロアプランナ装置が提供され
る。
部は、二つの機能ブロックの部分間が所定機能を有する
透過機能ブロックを通して接続されるとき、当該透過機
能ブロックを通して接続される部分間の接続本数を算出
し、前記ラッツネスト表示部は、前記透過ブロックを通
して接続される部分間の接続本数に基づいて表示する。
算出部は、前記接続情報に基づいて、二つの機能ブロッ
クのピン間の接続本数、及び二つの機能ブロックが所定
機能を有する透過機能ブロックを通して接続されると
き、当該透過機能ブロックを通して接続される機能ブロ
ック間の接続本数を算出し、前記ラッツネスト表示部
は、前記機能ブロック間の接続を前記透過ブロックを通
して接続される機能ブロック間の接続本数に基づいて表
示する。
本発明の原理を説明する。図1に示すように、対話型フ
ロアプランナ装置は、機能ブロック形状抽出部24、機
能ブロック間接続算出部26及びラッツネスト表示部2
8を備えている。機能ブロック情報20にはピンに関す
る情報等が定義されている。接続情報22には機能ブロ
ック間のピンの接続情報が定義されている。機能ブロッ
ク形状抽出部24は、機能ブロック情報20により得ら
れる機能ブロックの形状に基づき、各機能ブロックを1
つ又は複数の部分に分割する。以下、分割後の部分を分
割個片と呼ぶ。機能ブロック間接続算出部26は、接続
情報22に基づいて、接続される二つの機能ブロックの
分割個片間で当該分割個片に属するピン間の接続本数を
分割個片間の接続本数として算出する。ラッツネスト表
示部28は分割個片間の接続を分割個片間の接続本数に
応じた線幅で1本にまとめて表示装置30に表示する。
これにより、オペレータは、機能ブロック間の接続が機
能ブロックの形状に応じて表示されるので、機能ブロッ
クの回転により接続経路が短くなる配置を容易に思考で
きるようになる。
置におけるラッツネスト表示に係わる対話型フロアプラ
ンナ装置の構成図である。図2に示すように、対話型フ
ロアプランナ装置は、入力装置50、表示装置52、論
理接続情報部54、機能ブロック情報部56、ラッツネ
スト情報部58、制御部60、ラッツネスト表示形態選
択部62、ラッツネスト表示部64、配置入力/修正部
66、機能ブロック形状抽出部68、機能ブロック間接
続算出部70を有する。入力装置50は、キーボートや
マウス等の入力手段である。表示装置52は文字や記号
等を表示するディスプレイである。
タ構造を示す図である。論理接続情報部54は、機能ブ
ロック間の論理接続を示す回路設計工程のアウトプット
であり、図3に示すように、接続しなければならない区
間が1グループとして定義され、各グループについて、
当該区間で接続しなければならない部品の部品名及びピ
ン名から構成される。例えば、図3中のGROUP2
は、IC1部品の1番ピン1とC10部品の1番ピンを
接続しなければならない1グループである。
データ構造を示す図である。図4に示すように、機能ブ
ロック情報部56は、各機能ブロックについて、部品
名、配置座標、ピン名、ピン座標、ピン情報、部品記
号、形状名等から構成される。部品名は機能ブロックの
部品名である。配置座標は、機能ブロックの配置位置を
示す2次元座標であり、未配置の場合は実装テータ作成
工程で作成された座標が設定される。
である。ピン座標は、該当するピン名のピン位置を示す
2次元座標である。ピン情報は、部品ピン同士が電気的
にスルーできる透過機能ブロックを通して接続される場
合にそれを識別するためのものである。例えば、IC1
の1番ピンがIC2の4番ピンに透過機能ブロックC1
0を通して接続される場合には、そのピン情報として、
これらのピンが同じ透過機能ブロックに接続されること
を示す記号、例えば、αが設定される。部品記号とは、
機能ブロックに使用される部品の種類であり、例えば、
C:コンデンサ、R:抵抗、I:IC、CN:コネク
タ、SW:スイッチを表す。形状名は、部品形状を示す
ものであり、例えば、D:2方向、P:PGA、A:ア
キシャル、R:ラジアル、Q:4方向、E:その他であ
る。部品の形状の判断において、2方向は”D”のと
き、4方向は”Q”,”P”のときである。
データ構造を示す図である。ラッツネスト情報部58
は、ラッツネスト表示を行うための情報を格納するもの
であり、各機能ブロックについて、接続場所Aに接続さ
れる機能ブロック及び接続場所B、接続本数を示す重
み、透過機能ブロックを通して接続されているか否かを
示す透過フラグから構成される。ラッツネスト表示が機
能ブロック単位に行われるとき、接続場所A,Bは共に
機能ブロックの中心となる。ラッツネスト表示が機能ブ
ロックの分割個片単位に行われるとき、接続場所Aは分
割個片の位置、接続場所Bは接続場所Aで示される分割
個片に接続される機能ブロックの分割個片の位置を表
す。分割個片とは、機能ブロックが形状に基づいて分割
された分割領域をいう。例えば、コンデンサ部品C10
については、コンデンサ部品のピンが2ピンであること
から、分割個片が1個、部品中心点が分割個片の起点と
なるので、部品C10の接続場所Aの接続点が中心とな
る。コンデンサ部品C10がIC部品の部品名IC1と
接続され、IC1が上下に分割されたとして、C10が
IC1の下の分割個片に接続されていると、接続場所B
がIC1の下となる。
接続場所Bが接続される接続数を示すものであり、接続
数又は接続数に各種条件に応じた値αが加算されたもの
である。本実施形態ではαを0としている。透過フラグ
は、部品名Aの接続場所Aが部品名Bの接続場所Bに透
過機能ブロックを通して接続されているか否かを示すフ
ラグであり、1が設定されているとき、透過機能ブロッ
クを通して接続されていることを示す。例えば、IC1
の下の分割個片がIC2の右の分割個片と、コンザンサ
C10,C11,C12を通して3本接続されていると
き、部品名IC1の接続場所Aが下の分割個片につい
て、部品名BがIC2、接続場所Bが右、重みが3、透
過フラグが1となる。
形態選択部62〜機能ブロック間接続算出部70のイン
タフェースを制御する主制御部である。ラッツネスト表
示形態選択部62は、次の機能を有する。
制御に関わる表示制御パネル80にメニューを表示す
る。図6は表示制御パネル80を示す図である。図6に
示すように、表示制御パネル80は、表示装置52の画
面に表示されるラッツネスト表示形態を選択するための
メニュー画面であって、ラッツネスト表示、条件、表示
有無のメニューから構成される。ラッツネスト表示は、
機能ブロック、機能ブロック分割、部品ピンの選択メニ
ューがある。機能ブロックは機能ブロック間の接続を表
示する選択である。機能ブロック分割は、機能ブロック
の各分割個片間の接続を表示する選択である。部品ピン
は機能ブロックの部品ピン間の接続を表示する選択であ
る。条件とは、透過条件、グループの色分け、線幅の条
件である。透過条件とは、機能ブロック間が透過機能ブ
ロックを通して接続されるときに、機能ブロック間の接
続表示に加えて機能ブロックと透過機能ブロック間の接
続表示をするか否かの条件である。表示有無は、ラッツ
ネスト表示する際に機能ブロック間の接続数の下限とな
る条件がネット数(接続数)で示す小〜大までの間の任
意の位置を矢印で示すカーソルにより指定する。ここ
で、小に該当するネット数が1である。大に該当するネ
ット数はシステムで自動的に算出したネット数(例え
ば、基板上の最大ネット数)、システムでデフォルト
値、ユーザが指定した値とする方法が考えられる。ま
た、ネット数をユーザが直接指定するようにしても良
い。
表示制御パネル80より選択したラッツネスト表示形態
を取得する。
情報部58を参照して、ラッツネスト表示形態選択部6
2が取得したラッツネスト表示形態に従って、ラッツネ
ストを表示する。
されているとき、機能ブロックのピン間のラッツネスト
を表示する。
き、重みがネット数を越えるものについて、機能ブロッ
ク間のラッツネストを重みに応じた線幅で1本にまとめ
て表示する。
るとき、各機能ブロックの分割個片の接続点Aの重みが
ネット数を越えるものについて、接続点A,B間を結ぶ
ラッツネストを重みに応じた線幅で1本にまとめて表示
する。
報部56を参照して、ラッツネスト表示形態選択部62
が取得したラッツネスト表示形態に従って、ラッツネス
ト表示部64と同様にして、表示装置52の画面上を配
置/再配置のために移動中の機能ブロックのラッツネス
トを表示する。
を行う。
て、機能ブロックの形状より分割方法を判断する。
割個片に分割する。
黒丸は分割ワイヤ線起点、破線は分割境界ラインを示
す。起点とはラッツネスト表示の際に機能ブロック間の
接続位置をいう。
割で部品中心点を起点とする。ピン数はピン名より判断
する。
る場合、2分割し、部品中心を起点として部品ピンのあ
る方向に上下で分割する。2方向に部品ピンがある部品
は、形状名に”D”が使用されているものにより判断す
る。
る場合、4分割し、部品中心点を起点として、部品の角
を結ぶ対角線を分割境界ラインより上下左右で分割す
る。4方向に部品ピンがある部品は、例えば、形状名
に”Q”,”P”が使用されている部品である。
の場合、部品を矩形と見なし対角線に沿って、上下左右
に4分割する。正方形である部品は、部品ライブラリ中
の機能ブロックの外形座標及びピン座標の位置より、部
品の内側に部品ピンがあり正方形である部品であること
により判断する。
た個数でn分割する。縦長である部品は、例えば、部品
ライブラリ中の機能ブロックの外形座標、部品記号がコ
ネクタであるかにより判断する。
機能ブロックの各ピンを該当分割個片に分類する。
えば、システムが起動されたとき、全機能ブロックにつ
いて行い、各機能ブロックの各分割領域に含まれるピン
名をファイル等に記憶しておく。
を有する。
情報部54を参照して、接続される機能ブロックの接続
数を算出し、接続場所A,Bを中心、重みを接続数、透
過フラグを0とし、ラッツネスト情報部58に登録す
る。
能ブロック形状抽出部68により各機能ブロックの各分
割個片に属するピンに直接接続される機能ブロックの分
割領域への接続数を算出し、接続場所A,Bを該当分割
個片の機能ブロックにおける位置、重みを接続数、透過
フラグを0とし、ラッツネスト情報部58に登録する。
能ブロック形状抽出部68により各機能ブロックの各分
割個片に属するピンにスルー部品を通して接続される機
能ブロックの分割領域への接続数を算出し、接続場所
A,Bを該当分割個片の位置、重みを接続数、透過フラ
グを1とし、ラッツネスト情報部58に登録する。
能ブロック形状抽出部68により各機能ブロックのピン
にスルー部品を通して接続される機能ブロックの接続数
を算出し、接続場所A,Bを中心、重みを接続数、透過
フラグを1とし、ラッツネスト情報部58に登録する。
びにラッツネスト表示部64及びラッツネスト配置入力
/修正部66のラッツネスト表示のフローチャートであ
る。ラッサネスト情報部58の作成は、処理の効率化の
観点より、例えば、システムが起動されたとき、全機能
ブロックについて予め行っても良いし、ラッツネスト表
示形態が表示制御パネル80よりオペレータによって選
択されたときに行っても良いがここでは、オペレータに
よって選択されたときに行うものとして説明する。
ックのブロック分割をするか否かを判定する。機能ブロ
ック分割をするとき、ステップS4に進む。機能ブロッ
ク分割が行わないとき、ステップS6に進む。ステップ
S4において、機能ブロック形状抽出部68により分割
された各機能ブロックのブロック分割個片に元に全ての
機能ブロックについて、ブロック分割個片の位置をラッ
ツネスト情報部56の接続場所Aに設定する。
4の情報を元に、ラッツネスト情報部58に登録されて
いる各機能ブロックの接続場所Aに属するピンの接続先
のピンが見つかった場合は、そのピンが部品名Bのどの
ピン(接続場所B)かを判定し、部品名A、接続場所
A、部品名B、接続場所Bの組み合わせのテーブルが既
にラッツネスト情報部58に存在すればそのテーブルの
重みをプラス1、無ければ、作成して重み1とする。機
能ブロック分割をしないときは、各ブロックについて、
接続場所Aを中心、ブロックに接続されるブロックの部
品名、接続場所Bを中心、接続数、フラッグを0をラッ
ツネスト情報部58に登録する。
があるか否かを判定する。透過機能ブロックは、コンデ
ンサ部品、バッファ部品、抵抗部品、コネクタ部品等で
あり、機能ブロック情報部56中の部品記号(C,C
N,R等)により判断する。透過機能ブロックがあれ
ば、ステップS10に進む。透過機能ブロックがなけれ
ば、ステップS12に進む。
54の情報を元に、2つの機能ブロックが透過機能ブロ
ックを通して接続されているものについて、機能ブロッ
ク分割の場合、その一方の機能ブロックを部品A、分割
個片の位置を接続場所A、他方の機能ブロックを部品
B、分割個片の位置を接続場所B、接続場所A,Bが直
接/透過機能ブロックを通して接続される接続本数を重
み、透過フラグを1として、ラッツネスト情報部58に
登録する。また、機能ブロック分割でないとき、2つの
機能ブロックが透過機能ブロックを通して接続されてい
るものについて、その一方の機能ブロックを部品A、中
心を接続場所A、他方の機能ブロックを部品B、中心を
接続場所B、接続場所A,Bが直接/透過機能ブロック
を通して接続される接続本数を重み、透過フラグを1と
して、ラッツネスト情報部58に登録する。
報部58及び表示制御パネル70を元に、表示対象のラ
ッネストを設定する。例えば、機能ブロック分割が指示
されたとき、表示対象部品の上下左右等の分割個片の接
続場所A,Bの機能ブロック分割個片間を結ぶラッツネ
ストを表示対象とし、重みに応じた線幅で表示するもの
とする。機能ブロックが指示されたとき、表示対象部品
の接続場所A,Bに該当する機能ブロックの中心間を結
ぶラッツネストを表示対象とし、重みに応じた線幅で表
示するものとする。また、透過機能ブロックについての
ラッツネストを表示しない指示がされた場合には、透過
機能ブロックに直接接続されるラッツネストは表示対象
としない。上記条件にプラスして、ネット数指示、例え
ば、ネット数が3であるとき、ラッツネスト情報58の
重みが3以上を対象とする。その他、色、線幅、形状な
どの条件に応じて表示対象を設定する。ステップS14
において、表示装置52にラッツネストを表示する。
ブロックが移動中のときにも表示制御パネル80に従っ
てラッツネストを表示する。ステップS16において、
表示制御パネル80よりオペレータが表示形態を変更す
るかを判断する。変更する場合は、ステップS2に戻
る。
動作説明をする。
52はプリント配線基板の回路設計の生産物であるED
IF及び部品・実装ライブラリ等を参照してツールによ
り作製される。対話型フロアプランナが立ち上げられる
と、プリント配線基板上に機能ブロックの配置作業が開
始される。機能ブロック形状抽出部68は機能ブロック
情報部56の各機能ブロックのピン数、部品記号、形状
名及び部品ライブラリ中の部品のピン位置座標等から形
状を判断して、分割個片に分割する。機能ブロック間接
続算出部70は、機能ブロック形状抽出部68からの形
状情報、機能ブロック情報部56、論理接続情報部54
の情報を元に、ラッツネスト情報部58を作成する。ラ
ッツネスト表示部64及びラッツネスト配置入力/修正
部66は表示制御パネル70で選択されたラッツネスト
表示形態に応じて、以下のようにラッツネストを表示す
る。
ネスト表示の一例を示している。表示装置52の表示画
面72に表示されている設計対象基板には、配置対象と
なるIC部品からなる機能ブロックが4個(A、B、
C、D)、抵抗、コンデンサ、スイッチ等のスルー部品
からなる機能ブロックが6個(E、F、G、H、I、
J)搭載されている。図9に示すように、IC部品A〜
D及びスルー部品E〜Jの各ピン間の接続を示すラッツ
ネストが表示装置52の表示画面82に表示される。
ラッツネスト表示の一例を示す図であり、部品のピン間
の接続は図9のものと同一である。ラッツネスト表示部
64は、ラッツネスト情報部58に格納されている表示
対象のブロック間の接続の重みを元に1本にまとめて、
その重みに比例した線幅で表示装置52の表示画面82
にラッツネストを表示する。表示するラッツネストは表
示制御パネル70で指定されたネット数を越えるものの
み表示する。
位に機能ブロックピンから表示されていたラッツネスト
が1つの機能ブロックと他の1つの機能ブロック間に1
本のラッツネストとして表示される。また、透過機能ブ
ロックについては、透過機能ブロックを通して接続され
る2つの機能ブロック間のラッツネストが、透過ブロッ
クを通して接続される接続本数を直接接続されている接
続本数に加えた接続本数に比例した線幅で1本にまとめ
て表示される。このとき、透過機能ブロックを表示しな
い設定がされているときは、透過機能ブロックを通した
機能ブロック間のラッツネストが表示される。例えば、
機能ブロックB,D間が透過ブロックE,F,G,H,
I,Jを通して接続されているので、図10に示すよう
に、機能ブロックB,D間のラッツネストが1本にまと
められて表示される。機能ブロック間につながっている
機能ブロック間のつながりの強さを容易に認識可能とな
る。
合のラッツネスト表示の一例を示す図であり、部品のピ
ン間の接続は図9のものと同一である。ラッツネスト表
示部64は、ラッツネスト情報部58に格納されている
表示対象のブロック分割後の分割個片間の接続の重みを
元に1本にまとめて、その重みに比例した線幅で表示装
置52の表示画面82にラッツネストを表示する。表示
するラッツネストは表示制御パネル70で指定されたネ
ット数を越えるもののみ表示する。これにより、図11
にあるようなネット単位に機能ブロックピンから表示さ
れていたラッツネストが1つの機能ブロック分割個片と
他の1つの機能ブロック分割個片間に1本のラッツネス
トとして表示される。これにより、機能ブロックの回転
により接続経路が短くなる配置を容易に思考できるよう
になる。
機能ブロックを通して接続される2つの機能ブロック分
割個片間のラッツネストが、透過ブロックを通して接続
される接続本数を直接接続されている接続本数に加えた
接続本数に比例した線幅で1本にまとめて表示される。
このとき、透過機能ブロックを表示しない設定がされて
いるときは、透過機能ブロックを通した機能ブロック間
のラッツネストが表示される。例えば、機能ブロック
A,B,C,Dが部品に対して2方向に部品ピンがある
ことより、A1,A2、B1,B2、C1,C2、D
1,D2のそれぞれ2個の機能ブロック分割個片に分割
される。そして、分割個片間で接続本数に応じた線幅で
ラッツネストが表示される。これにより、機能ブロック
間につながっている機能ブロック間のつながりの強さを
容易に認識可能となる。
を機能ブロック分割が選択されたときを例にラッツネス
ト表示をした図であり、部品のピン間の接続は図9のも
のと同一である。図に示すように、ラッツネスト表示部
64は、機能ブロックの分割個片間の接続数がネット数
を超えるもののみ表示対象として、以下のものは表示対
象外としていることから、図12に示すように、機能ブ
ロック間につながっているネット本数によって表示制限
の設定が可能となるため、つながりの強いもののみを表
示することが可能となり、接続するネットの本数が多い
機能ブロックの認識を感覚的に容易に配置し易くなる。
ブロック情報及び機能ブロック間のピンの接続情報が定
義された機能ブロックの配置位置を決定する対話型フロ
アプランナ装置であって、前記機能ブロック情報により
得られる機能ブロックの形状に基づき、前記各機能ブロ
ックを1つ又は複数の部分に分割する機能ブロック形状
抽出部と、前記接続情報に基づいて、接続される二つの
機能ブロックの部分間で、当該部分に属するピン間の接
続本数を部分間の接続本数として算出する機能ブロック
間接続算出部と、前記部分間の接続を前記部分間の接続
本数に応じた線幅で1本にまとめて表示するラッツネス
ト表示部と、を具備したことを特徴とする対話型フロア
プランナ装置。
部は、二つの機能ブロックの部分間が所定機能を有する
透過機能ブロックを通して接続されるとき、当該透過機
能ブロックを通して接続される部分間の接続本数を算出
し、前記ラッツネスト表示部は、前記透過ブロックを通
して接続される部分間の接続本数に基づいて表示するこ
とを特徴とする付記1記載の対話型フロアプランナ装
置。
部は、前記接続情報に基づいて、二つの機能ブロックの
ピン間の接続本数、及び二つの機能ブロックが所定機能
を有する透過機能ブロックを通して接続されるとき、当
該透過機能ブロックを通して接続される機能ブロック間
の接続本数を算出し、前記ラッツネスト表示部は、前記
機能ブロック間の接続を前記透過ブロックを通して接続
される機能ブロック間の接続本数に基づいて表示するこ
とを特徴とする付記2記載の対話型フロアプランナ装
置。
ックの部分単位及びピン単位のいずれの表示形態でラッ
ツネストを表示するか選択をオペレータに指示するパネ
ル制御画面を画面に表示し、オペレータにより選択され
た表示形態を取得するラッツネスト表示形態選択部を更
に具備し、前記ラッツネスト表示部は前記ラッツネスト
表示形態選択部が取得した表示形態に基づいてラッツネ
ストを表示することを特徴とする付記3記載の対話型フ
ロアプランナ装置。
ロック間又は部分間の接続本数が一定以上のものについ
てラッツネストを表示することを特徴とする付記3記載
の対話型フロアプランナ装置。
置対象領域を移動中の機能ブロックについて、前記部分
間の接続を前記部分間の接続本数に応じた線幅で1本に
まとめて表示する配置・配置修正部を更に具備したこと
を特徴とする付記1記載の対話型フロアプランナ装置。
記透過機能ブロックを判別するための部品記号、前記機
能ブロックの形状に関する形状記号及び前記ピンの位置
情報を含み、前記機能ブロック形状抽出部は各機能ブロ
ックの機能ブロック情報に基づいて部分に機能ブロック
を分割することを特徴とする付記1記載の対話型フロア
プランナ装置。
は、前記機能ブロックを構成する部品が、1ピン又は2
ピン部品の場合は部品の中心を起点として1分割し、部
品に対して上下・左右の4方向にピンがある場合は部品
中心点を起点として上下・左右で4分割し、部品に対し
て2方向に部品ピンがある場合は部品中心を起点として
上下に2分割し、部品が縦長の場合は対向する長辺をn
分割(n≧2)し、部品の内側に部品ピンがあり正方形
の場合は部品中心点を起点として90度で4分割するこ
とを特徴とする付記1記載の対話型フロアプランナ装
置。
能ブロックと他の一つの機能ブロックのつながりを1本
のラッツネストで表現するため、全てのネットを画面上
に表示しても機能ブロックのつながりを一瞥して認識可
能となる。機能ブロック分割した場合は、機能フロック
の並びに合わせた部分に分割して、部分のラッツネスト
を表示するので、機能ブロックの回転により接続経路が
短くなる配置を容易に思考できるようになる。また、機
能ブロック間につながっているネット本数をラッツネス
トの線幅/色/形状で表現するため機能ブロック間のつ
ながりの強さを容易に認識可能となる。更に、機能ブロ
ック間につながっているネット本数によって表示制限の
設定が可能となるため、つながりの強いもののみを表示
することが可能となり、接続するネットの本数が多い機
能ブロックの認識を感覚的に容易に配置し易くなる。
装置の構成図である。
である。
す図である。
す図である。
る。
である。
示す図である。
例を示す図である。
図である。
る。
Claims (5)
- 【請求項1】 ピンに関する情報を含む機能ブロック情
報及び機能ブロック間のピンの接続情報が定義された機
能ブロックの配置位置を決定する対話型フロアプランナ
装置であって、 前記機能ブロック情報により得られる機能ブロックの形
状に基づき、前記各機能ブロックを1つ又は複数の部分
に分割する機能ブロック形状抽出部と、 前記接続情報に基づいて、接続される二つの機能ブロッ
クの部分間で、当該部分に属するピン間の接続本数を部
分間の接続本数として算出する機能ブロック間接続算出
部と、 前記部分間の接続を前記部分間の接続本数に応じた線幅
で1本にまとめて表示するラッツネスト表示部と、 を具備したことを特徴とする対話型フロアプランナ装
置。 - 【請求項2】 前記機能ブロック間接続算出部は、二つ
の機能ブロックの部分間が所定機能を有する透過機能ブ
ロックを通して接続されるとき、当該透過機能ブロック
を通して接続される部分間の接続本数を算出し、前記ラ
ッツネスト表示部は、前記透過ブロックを通して接続さ
れる部分間の接続本数に基づいて表示することを特徴と
する請求項1記載の対話型フロアプランナ装置。 - 【請求項3】 機能ブロック単位、機能ブロックの部分
単位及びピン単位のいずれの表示形態でラッツネストを
表示するかの選択をオペレータに指示するパネル制御画
面を画面に表示し、オペレータにより選択された表示形
態を取得するラッツネスト表示形態選択部を更に具備
し、前記ラッツネスト表示部は前記ラッツネスト表示形
態選択部が取得した表示形態に基づいてラッツネストを
表示することを特徴とする請求項2記載の対話型フロア
プランナ装置。 - 【請求項4】 前記ラッツネスト表示部はブロック間又
は部分間の接続本数が一定以上のものについてラッツネ
ストを表示することを特徴とする請求項3記載の対話型
フロアプランナ装置。 - 【請求項5】 配置又は配置修正のために配置対象領域
を移動中の機能ブロックについて、前記部分間の接続を
前記部分間の接続本数に応じた線幅で1本にまとめて表
示する配置・配置修正部を更に具備したことを特徴とす
る請求項1記載の対話型フロアプランナ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154982A JP4156274B2 (ja) | 2002-05-29 | 2002-05-29 | 対話型フロアプランナ装置 |
US10/307,871 US6789243B2 (en) | 2002-05-29 | 2002-12-02 | Interactive floor planner apparatus for circuit blocks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154982A JP4156274B2 (ja) | 2002-05-29 | 2002-05-29 | 対話型フロアプランナ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003345844A true JP2003345844A (ja) | 2003-12-05 |
JP4156274B2 JP4156274B2 (ja) | 2008-09-24 |
Family
ID=29561393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002154982A Expired - Fee Related JP4156274B2 (ja) | 2002-05-29 | 2002-05-29 | 対話型フロアプランナ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6789243B2 (ja) |
JP (1) | JP4156274B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006293701A (ja) * | 2005-04-11 | 2006-10-26 | Fujitsu Ltd | ネット表示プログラムおよびネット表示方法 |
US7251801B2 (en) | 2004-08-18 | 2007-07-31 | Fujitsu Limited | Method of designing circuit board |
JP2008059078A (ja) * | 2006-08-29 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011192203A (ja) * | 2010-03-16 | 2011-09-29 | Fujitsu Ltd | 実装設計支援装置、実装設計支援方法及びプログラム |
JP2015088009A (ja) * | 2013-10-31 | 2015-05-07 | 株式会社図研 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
JP2016161956A (ja) * | 2015-02-26 | 2016-09-05 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4156274B2 (ja) * | 2002-05-29 | 2008-09-24 | 富士通株式会社 | 対話型フロアプランナ装置 |
US7657857B2 (en) * | 2006-03-17 | 2010-02-02 | Altera Corporation | Performance visualization of delay in circuit design |
JP2010033493A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | レイアウト配線混雑予測装置およびその方法、並びにプログラム |
JP5884424B2 (ja) * | 2011-11-15 | 2016-03-15 | 富士通株式会社 | 配線設計支援装置,配線設計支援プログラムおよび配線設計支援方法 |
JP2015230696A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | 回路画像出力プログラム、情報処理装置、回路画像出力方法 |
JP7249303B2 (ja) * | 2020-03-23 | 2023-03-30 | 株式会社東芝 | 演算装置及び演算方法 |
JP7240350B2 (ja) * | 2020-03-23 | 2023-03-15 | 株式会社東芝 | 演算装置及び演算方法 |
CN113919275A (zh) | 2020-09-21 | 2022-01-11 | 台积电(南京)有限公司 | 用于优化集成电路的布局的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137927A (ja) | 1994-11-07 | 1996-05-31 | Hitachi Ltd | 部品配置配線表示方法 |
JP4156274B2 (ja) * | 2002-05-29 | 2008-09-24 | 富士通株式会社 | 対話型フロアプランナ装置 |
-
2002
- 2002-05-29 JP JP2002154982A patent/JP4156274B2/ja not_active Expired - Fee Related
- 2002-12-02 US US10/307,871 patent/US6789243B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7251801B2 (en) | 2004-08-18 | 2007-07-31 | Fujitsu Limited | Method of designing circuit board |
JP2006293701A (ja) * | 2005-04-11 | 2006-10-26 | Fujitsu Ltd | ネット表示プログラムおよびネット表示方法 |
JP2008059078A (ja) * | 2006-08-29 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2011192203A (ja) * | 2010-03-16 | 2011-09-29 | Fujitsu Ltd | 実装設計支援装置、実装設計支援方法及びプログラム |
US8341589B2 (en) | 2010-03-16 | 2012-12-25 | Fujitsu Limited | Packaging design aiding device and method |
JP2015088009A (ja) * | 2013-10-31 | 2015-05-07 | 株式会社図研 | 並行編集システム、並行編集方法、プログラムおよびメモリ媒体 |
JP2016161956A (ja) * | 2015-02-26 | 2016-09-05 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US6789243B2 (en) | 2004-09-07 |
US20030226129A1 (en) | 2003-12-04 |
JP4156274B2 (ja) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
JP2003345844A (ja) | 対話型フロアプランナ装置 | |
JPH07262241A (ja) | プリント板実装設計システム及び方法 | |
US5551014A (en) | Method and apparatus for designing integrated circuits according to master slice approach | |
KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
JP3848685B2 (ja) | 半導体集積回路の配置支援方法 | |
JP3643450B2 (ja) | コンピュータ支援設計システム | |
JP2868866B2 (ja) | 対話型部品配置cadシステム | |
US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
JP3735587B2 (ja) | 配線ガイドラインチェックシステム | |
JP7278981B2 (ja) | クロストークチェック装置 | |
JP2983368B2 (ja) | 配線パターン設計方法および配線パターン設計用cadシステム | |
JP2914302B2 (ja) | 配線設計の配線制限表示方法 | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
JPH09288686A (ja) | レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム | |
JP2906830B2 (ja) | プリント板cadシステム | |
JPH10283378A (ja) | 部品自動配置方法 | |
US20040194045A1 (en) | Electronic circuit design apparatus and method thereof | |
JP2003186931A (ja) | アースガード自動配線システム | |
JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
JP4071351B2 (ja) | プリント基板設計cadシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4156274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |