JP7240350B2

JP7240350B2 - 演算装置及び演算方法

Info

Publication number: JP7240350B2
Application number: JP2020051691A
Authority: JP
Inventors: 仁伊見; 資睦岡野; 義憲福場
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2020-03-23
Filing date: 2020-03-23
Publication date: 2023-03-15
Anticipated expiration: 2040-03-23
Also published as: US12026443B2; JP2021149855A; CN113435146A; US20210294952A1; CN113435146B

Description

本発明の一実施形態は、シミュレーション用データ、演算方法及び演算装置に関する。

ＬＳＩ（Large Scale Integrated circuit）等の半導体装置における発熱やＥＭＩ（Electro Magnetic Interference）などの物理特性の検証では、半導体装置内の物理的な回路ブロックに特定の励振源や電力源を設定したシミュレーションが行われる。

しかしながら、固定の励振源や電力源による検証では、半導体装置の実際の動作時に発生する物理特性と乖離があり、正確な検証ができない。

特開２０１７－１０２４８号公報

そこで、本発明の一実施形態では、半導体装置の実際の動作に見合った動作検証を行うことで、発熱やノイズを抑制可能なシミュレーション用データ、演算方法及び演算装置を提供するものである。

上記の課題を解決するために、本発明の一実施形態によれば、半導体装置のシミュレーションを実行する演算装置に入力されるシミュレーションデータであって、
半導体装置の形状および端子情報を記述した部品形状情報と、
前記半導体装置内の素子の動作及び接続情報を記述した論理モデル情報と、
前記半導体装置内の機能ブロックの位置情報を記述した機能ブロック情報と、
を含み、
前記演算装置が、前記部品形状情報と、前記論理モデル情報と、前記機能ブロック情報とを関連づけて、前記半導体装置のシミュレーションの実行に用いられる、シミュレーション用データが提供される。

一実施形態によるシミュレーション用データを示す図。半導体装置の一例を示す平面図。半導体装置内の素子の一例を示す図。機能ブロック４の一例を示す図。統合ファイルにより生成される半導体装置内の素子を模式的に示す図。統合ファイルにより生成される半導体装置内の機能ブロックを模式的に示す図図３に対応する統合ファイルの中身であるシミュレーション用データの具体例を示す図。演算装置の内部構成の一例を示すブロック図。演算装置の処理動作の一例を示すフローチャート。本実施形態による熱シミュレーションの結果を模式的に示す図。半導体装置内の機能ブロックに対応する素子の出力信号波形を模式的に示す図。

以下、図面を参照して、シミュレーション用データ、演算方法及び演算装置の実施形態について説明する。以下では、シミュレーション用データ、演算方法及び演算装置の主要な構成部分を中心に説明するが、シミュレーション用データ、演算方法及び演算装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

図１は一実施形態によるシミュレーション用データ１を示す図である。図１のシミュレーション用データ１は、部品形状情報Ｉ１と、論理モデル情報Ｉ２と、機能ブロック情報Ｉ３とを備えている。

部品形状情報Ｉ１は、半導体装置の形状および端子情報を記述した情報である。半導体装置には、デジタル動作を行うものとアナログ動作を行うものがあるが、本実施形態ではどのような動作を行う半導体装置でも適用対象である。ここで、形状情報とは、半導体装置の外形形状を表す情報、例えば、半導体装置のサイズや角部の位置情報などである。端子情報とは、半導体装置が有する入力端子や出力端子の端子名や端子位置に関する情報である。

図２Ａは部品である半導体装置２の一例を示す平面図である。図２Ａは、ＤＩＰ（Dual In-line Package）型の半導体装置２の例を示しているが、半導体装置２のパッケージ形状は問わない。本実施形態による半導体装置２は、例えば、ＳＩＰ（Single In-line Package）、ＰＧＡ（Pin Grid Array）、ＳＯＰ（Small Outline Package）、ＢＧＡ（Ball Grid Array）などの任意のパッケージ形状にも適用可能である。

図１の論理モデル情報Ｉ２は、半導体装置２内の素子の動作及び接続情報を記述した情報である。素子は、半導体装置２内の任意の素子が対象となりうる。ここで、動作情報とは、半導体装置２がどのような動作を行うのかを記述した情報である。接続情報とは、ある素子と他の素子との接続関係を示す情報である。より具体的な一例では、ある素子の各端子が、他の素子のどの端子に接続されているかを示す情報や、ある素子の各端子が半導体装置２のどの入力端子又は出力端子に接続されているかを示す情報などである。

図２Ｂは半導体装置２内の素子３の一例を示す図である。素子３には、半導体装置２の出力端子に接続されない素子３と、出力端子に接続される素子３がある。本明細書では、これらの素子３を区別しないで取り扱う例を説明するが、これらの素子３を分けて取り扱ってもよい。

図１の機能ブロック情報Ｉ３は、半導体装置２内の機能ブロックの位置情報を少なくとも記述した情報である。機能ブロックとは、対応する機能を実現する回路であり、一つ又は複数の素子３で構成される。一方、論理ブロックとは、個々の論理演算を行う一つ又は複数の素子３を指す。機能ブロック情報Ｉ３は、半導体装置２内の機能ブロックの外形形状を規定する情報と、機能ブロックの半導体装置２内の位置情報とを含んでいてもよい。機能ブロック情報Ｉ３は、部品形状情報Ｉ１に含まれる端子との接続情報を含んでいてもよい。

図２Ｃは機能ブロック４の一例を示す図である。図２Ｃは、ＡＮＤ（論理積）を演算する機能ブロック４ａと、ＯＲ（論理和）を演算する機能ブロック４ｂを示している。機能ブロック情報Ｉ３は、半導体装置２内の位置情報を含んでいるため、機能ブロック情報Ｉ３によって、個々の機能ブロック４が半導体装置２内のどの場所に配置されるかを特定することができる。

図１のシミュレーション用データ１は、一つのファイル（以下、統合ファイルと呼ぶこともある）内に保存することができる。このファイルは、コンピュータによって解釈して実行可能な形式で生成されている。また、このファイルは、例えば、特定のウェブサイトからダウンロードできるようにしてもよい。ダウンロードされたファイルは、ダウンロード先のコンピュータにて解釈して実行することができる。コンピュータは、統合ファイル内のシミュレーション用データを実行することで、回路の生成と、生成した回路の動作検証（シミュレーション）を行うことができる。コンピュータの代わりに、専用のシミュレータに統合ファイルを入力して、シミュレーションを行ってもよい。本明細書では、統合ファイルを解釈して実行するコンピュータ等を総称して演算装置と呼ぶ。

図３Ａ及び図３Ｂは統合ファイルにより生成される半導体装置２内の回路を模式的に示す図である。図３Ａの例では、半導体装置２が入力端子ＩＮ１～ＩＮ４と、電源端子ＶＤＤと、接地端子ＧＮＤ１と、接地端子ＧＮＤ２と、出力端子ＯＵＴとを有する例を示している。このうち、入力端子ＩＮ１とＩＮ２はＡＮＤゲートに接続され、入力端子ＩＮ３とＩＮ４はＯＲゲートに接続され、これらＡＮＤゲートとＯＲゲートの出力端子は半導体装置２の出力端子ＯＵＴに接続されている。図３Ｂは、統合ファイルに含まれる機能ブロック４の位置情報を模式的に示す図である。図３Ｂの例では、ＡＮＤゲートに対応する機能ブロック４ａが半導体装置２の中心よりもやや左上に配置され、ＯＲゲートに対応する機能ブロック４ｂが半導体装置２の中心よりもやや右下に配置される例を示している。このように、統合ファイルをコンピュータ又はシミュレータで実行することにより、図３Ａ及び図３Ｂに示す回路と、そのレイアウト配置を生成することができる。

図４は図３に対応する統合ファイルの中身であるシミュレーション用データ１の具体例を示す図である。図４のシミュレーション用データ１は、部品形状情報Ｉ１と、論理モデル情報Ｉ２と、機能ブロック情報Ｉ３と、機能ブロック及び論理ブロックの対応付け情報Ｉ４とを有する。図４のシミュレーション用データ１は、図３Ａ及び図３Ｂに示す半導体装置２の内部の回路の記述例を示している。図４のシミュレーション用データ１は、ＡＳＣＩＩコードからなるテキスト情報であり、部品形状情報Ｉ１と、論理モデル情報Ｉ２と、機能ブロック情報Ｉ３と、機能ブロック及び論理ブロックの対応付け情報Ｉ４とを含んでいる。図４の例では、部品形状情報Ｉ１、論理モデル情報Ｉ２、機能ブロック情報Ｉ３、及び対応付け情報Ｉ４の順に記述されているが、各情報が記述される順序は任意である。

図４の部品形状情報Ｉ１は、部品の外形形状の座標を記述した行Ｌｎ１と、部品の端子Ｔ１～Ｔ５の識別ＩＤ”１”～”５”及び座標を記述した行群Ｌｎ２とを有する。図４に示すように、部品の端子Ｔ１～Ｔ５はそれぞれ所定の長さ及び幅を有するが、行Ｌｎ２では、各端子Ｔ１～Ｔ５の領域の中心座標を記述している。

図４の論理モデル情報Ｉ２は、半導体装置２内の素子３の接続情報と端子情報を順に記述した行群Ｌｎ３を有する。論理モデル情報Ｉ２の１行目では、ＡＮＤゲート３ａの接続情報を記述した外部ファイル"LOGIC.vhd"を参照している。２行目以降には、ＡＮＤゲート３ａの部品形状情報Ｉ１に含まれる端子情報と、外部ファイル中の端子情報との対応付け情報等が記述されている。同様に、ＯＲゲート３ｂの接続情報も論理モデル情報Ｉ２に記述されている。

図４の機能ブロック情報Ｉ３は、図３Ｂに示す２つの機能ブロック４の座標位置を記述した行群Ｌｎ４と、各機能ブロック４の名称と中心座標を記述した行群Ｌｎ５を有する。行群Ｌｎ５には、部品形状情報に含まれる前記端子情報に対応づけて、機能ブロックの位置情報が記述されている。

図４の機能ブロック４と論理ブロックの対応付け情報を記述する行群Ｌｎ６では、１行目において、論理モデル情報Ｉ２と同様に、論理モデルの接続情報を記述した外部ファイル"LOGIC.vhd"を参照している。また、２行目以降では、論理ブロックと機能ブロック４との対応付け情報が記述されている。

図４に示すシミュレーション用データ１を含む統合ファイルは、必要に応じて不図示の記憶部に記憶されてもよい。図４に示すシミュレーション用データ１は、シミュレータ等の演算装置１０によって読み出されて、統合ファイルの内容が解釈されてシミュレーションが実行される。

図５は演算装置１０の内部構成の一例を示すブロック図である。図５の演算装置１０は、入力部１１と、部品情報記憶部１２と、論理モデル記憶部１３と、実行部１４と、出力部１５と、検証部１６とを備えている。図５の演算装置１０は、半導体装置２のシミュレーションを実行する。演算装置１０は、部品形状情報Ｉ１と、論理モデル情報Ｉ２と、機能ブロック情報Ｉ３とを関連づけて、半導体装置２のシミュレーションを実行するために、シミュレーション用データ１を用いる。

入力部１１は、図３に示す統合ファイルを入力する。作業者は、キーボード等で図３の統合ファイルを入力してもよい。あるいは、通信機能を有する電気機器から入力部１１を介して電子的に統合ファイルを取り込んでもよい。

部品情報記憶部１２は、種々の部品情報を記憶する。部品情報とは、図２Ａに示すように、部品の外形形状、サイズ、端子数、端子位置などの情報である。

論理モデル記憶部１３は、シミュレーション用データ１中の論理モデル情報Ｉ２に記述される外部ファイルを記憶する。なお、外部ファイルを参照せずに、論理モデル情報Ｉ２に直接、論理モデルの接続情報や動作を記述する場合には、論理モデル記憶部１３を設けなくてもよい。

実行部１４は、入力された統合ファイル内に記述された部品形状情報Ｉ１、論理モデル情報Ｉ２、及び機能ブロック情報Ｉ３を読み出して解釈し、部品形状情報Ｉ１、論理モデル情報Ｉ２及び機能ブロック情報Ｉ３に基づいてシミュレーション対象回路を生成して、生成された回路に基づいてシミュレーションを実行する。

後述するように、実行部１４が行うシミュレーションには、回路シミュレーション、電磁界シミュレーション、温度シミュレーションなどの複数のシミュレーションがある。本明細書では、同一の実行部１４が複数のシミュレーションを行う例を示すが、複数の演算装置１０（シミュレータ）がそれぞれ別個のシミュレーションを行ってもよい。あるいは、一つの演算装置１０内に、複数の実行部１４を設けて、各実行部１４が別々のシミュレーションを行ってもよい。

出力部１５は、実行部１４が実行したシミュレーション結果を出力する。シミュレーション結果の出力形式は任意である。

検証部１６は、出力部１５から出力されたシミュレーション結果に基づいて、統合ファイルに基づいて生成された回路又はレイアウト配置が妥当か否かを検証し、妥当でなければ、回路又はレイアウト配置を変更する。

図６は演算装置１０の処理動作の一例を示すフローチャートである。まず、入力部１１を介して統合ファイルを入力する（ステップＳ１）。次に、実行部１４は、統合ファイルを読み出して解釈し、部品形状情報Ｉ１、論理モデル情報Ｉ２及び機能ブロック情報Ｉ３に基づいて、シミュレーション対象回路を生成する（ステップＳ２）。生成されたシミュレーション対象回路は、出力部１５から出力される。

次に、実行部１４及び検証部１６は、回路シミュレータを用いて、シミュレーション対象回路の動作検証を行う（ステップＳ３）。次に、検証部１６は回路シミュレータのシミュレーション結果に基づいてシミュレーション対象回路の動作に問題があるか否か判定する（ステップＳ４）。動作に問題がある場合には、ステップＳ２以降の処理を繰り返す。なお、場合によって、ステップＳ４で問題があると判定されたときに、新たな統合ファイルを入力し直しても良い。この場合、ステップＳ１以降の処理が繰り返されることになる。

ステップＳ４で動作に問題がないと判定された場合、動作検証済みのシミュレーション対象回路に基づいて、レイアウト配置を行う（ステップＳ５）。本実施形態による演算装置１０は、レイアウト配置も行うことができるものとするが、ステップＳ５以降の処理は、別の演算装置１０等で行ってもよい。あるいは、本実施形態による演算装置１０は、レイアウト配置を行う別の装置にレイアウト配置処理を依頼し、レイアウト配置結果を受領して、ステップＳ５以降の処理を行ってもよい。

次に、演算装置１０は、レイアウト配置結果に基づいて電磁界シミュレーションを行う（ステップＳ６）。次に、電磁界シミュレーションの結果に問題あるか否かを判定する（ステップＳ７）。例えば、電磁界シミュレーションにより、半導体装置のレイアウト領域内の一部から発生するＥＭＩ（Electro Magnetic Interference）ノイズが所定の閾値を超えたと判定された場合に、問題があると判定する。

ステップＳ７で問題があると判定された場合、レイアウト変更を行うか否かを判定する（ステップＳ８）。レイアウト変更を行うと判定された場合は、ステップＳ５以降の処理を繰り返す。一方、例えばレイアウト変更程度では、ステップＳ７の問題が解決しないと判断される場合は、ステップＳ２以降の処理を繰り返す。

ステップＳ７で問題ないと判定された場合は、ステップＳ５のレイアウト配置結果を、出力部１５を介して出力する（ステップＳ９）。

本実施形態では、論理モデルに対応する機能ブロック４の半導体装置２内の位置情報を指定した上で、シミュレーションを実行することから、半導体装置２内のノイズ分布や温度分布を精度よく検証することができる。

図７Ａは本実施形態による熱シミュレーションの結果を模式的に示す図である。図７Ｂは半導体装置２内の機能ブロック４に対応する素子３の出力信号波形を模式的に示す図である。素子３の出力信号の変動周期が激しいほど、熱が発生しやすくなる。本実施形態では、半導体装置２内の各素子３をいずれかの機能ブロック４に対応づけて、各機能ブロック４については半導体装置２内の位置情報を予め指定するため、回路シミュレーションにより各素子３を動作させたときの出力信号波形がわかれば、対応する機能ブロック４の発熱状況を予測でき、半導体回路内の温度分布を精度よく予測できる。

ノイズについても同様であり、素子３の出力信号波形が激しく変動するほど、ノイズが発生しやすくなるため、各素子３に対応する機能ブロック４の位置ごとにノイズの発生状況を推測でき、半導体装置２内のノイズ分布を精度よく予測できる。

従来は、半導体装置２内に、特定の励振源や電力源を設定してシミュレーションを行っていた。特定の励振源や電力源を設定したとしても、半導体装置２の実際の動作時に発生する一時的な発熱やノイズを考慮に入れることはできないため、半導体装置２の温度分布やノイズ分布を精度よく予測することはできない。また、従来は、半導体装置２内の各素子３をいずれかの機能ブロック４に割り当てて、機能ブロック４の位置情報を予め指定した上でシミュレーションを行うという着想がなかったため、半導体装置２の動作状態によって半導体装置２内で局所的に発生される熱やノイズの影響を把握できない。

本実施形態では、半導体装置２内の各素子３をいずれかの機能ブロック４に対応づけるとともに、各機能ブロック４の半導体装置２内の位置情報を予め指定するため、回路シミュレーションにより半導体装置２内の各素子３の出力信号波形を検証することで、半導体装置２内のどの場所で発熱やノイズがどのくらい発生するかを精度よく予測することができる。このように、本実施形態によれば、半導体装置２を実際に動作させた場合に近い動作条件で、半導体装置２で発生される熱やノイズを精度よく検証できる。

上述した図１のシミュレーション用データ１は、演算装置１０が実行可能なプログラムの形式のデータであってもよい。すなわち、図１のシミュレーション用データ１は、部品形状情報Ｉ１、論理モデル情報Ｉ２及び機能ブロック情報Ｉ３をそれぞれ別々のパラメータとするプログラムの形式で記述されていてもよい。より具体的には、このプログラムには、演算装置１０が実行可能な一つ又は複数の関数が記述されており、この関数の引数として部品形状情報Ｉ１、論理モデル情報Ｉ２及び機能ブロック情報Ｉ３が与えられてもよい。

上述した実施形態で説明した演算装置１０の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、演算装置１０の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ－ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、演算装置１０の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１シミュレーション用データ、２半導体装置、３素子、４機能ブロック、１０演算装置、１１入力部、１２部品情報記憶部、１３論理モデル記憶部、１４実行部、１５出力部、１６検証部、Ｉ１部品形状情報、Ｉ２論理モデル情報、Ｉ３機能ブロック情報

Claims

半導体装置の外形形状、サイズ、端子数および端子の位置情報を記述した部品形状情報と、前記半導体装置内の素子の動作及び接続情報を記述した論理モデル情報と、前記半導体装置内の機能ブロックの位置情報を記述した機能ブロック情報と、を含むシミュレーション用データを入力する入力部と、
前記部品形状情報と、前記論理モデル情報と、前記機能ブロック情報とを関連づけて、前記半導体装置のシミュレーションを実行する実行部と、を備え、
前記機能ブロック情報は、前記半導体装置内の機能ブロックの外形形状を規定する情報と、前記機能ブロックの前記半導体装置内の位置情報とを含む、演算装置。
前記機能ブロックの位置情報は、前記部品形状情報に含まれる前記端子の位置情報に対応づけて記述される、請求項１に記載の演算装置。
前記論理モデル情報は、前記半導体装置内の論理ブロックの接続情報を含み、
前記入力部は、前記論理ブロックと前記機能ブロックとの対応付け情報をさらに入力する、請求項１又は２に記載の演算装置。
前記論理モデル情報は、前記部品形状情報に含まれる前記端子の位置情報に対応づけて記述される、前記論理ブロックの端子の位置情報を含む、請求項３に記載の演算装置。
前記論理モデル情報は、前記半導体装置の動作を記述したファイルのファイル名と、前記ファイルを参照するための情報とを含む、請求項１乃至４のいずれか一項に記載の演算装置。
前記部品形状情報は、前記半導体装置の角部の位置情報を含む、請求項１乃至５のいずれか一項に記載の演算装置。
前記部品形状情報、前記論理モデル情報及び前記機能ブロック情報を含む前記シミュレーション用データは、前記実行部によって解釈されて実行される形式で記述される、請求項１乃至６のいずれか一項に記載の演算装置。
前記半導体装置のシミュレーションの実行中に前記半導体装置の内部で発生される熱及びノイズの少なくとも一方を検証する検証部を備える、請求項１乃至７のいずれか一項に記載の演算装置。
半導体装置の外形形状、サイズ、端子数および端子の位置情報を記述した部品形状情報と、前記半導体装置内の素子の動作及び接続情報を記述した論理モデル情報と、前記半導体装置内の機能ブロックの位置情報を記述した機能ブロック情報と、を含むシミュレーション用データを入力し、
前記部品形状情報と、前記論理モデル情報と、前記機能ブロック情報とを関連づけて、前記半導体装置のシミュレーションを実行する、演算方法。
前記半導体装置のシミュレーションの実行中に前記半導体装置の内部で発生される熱及びノイズの少なくとも一方を検証する、請求項９に記載の演算方法。