JP2006164132A - 半導体集積回路のネットリスト作成方法およびレイアウト設計方法 - Google Patents

Abstract

【課題】タイミング検証時に物理情報を考慮した分析を容易にするネットリスト作成方法と、物理情報を考慮した自動配置を行うレイアウト設計方法を提供する。
【解決手段】論理合成で作成されたネットリスト１０２に対して自動レイアウトツールでマクロセルの配置１０３を行い、物理情報抽出工程１０４でマクロセルの物理情報を抽出し、抽出された物理情報をマクロセルのインスタンス名に付与して物理情報込みネットリスト１０６を作成する。マクロセルのインスタンス名に配置座標、敷詰率、電圧降下値等の物理情報を付与することにより、レイアウトデータを参照することなく物理情報を把握することが可能となり、シミュレーションの解析、レイアウトデータの修正が容易になる。また、物理情報込みネットリストから配置位置制約を作成することにより高品質なレイアウト設計を可能にする。
【選択図】 図１

Description

本発明は半導体集積回路のレイアウト設計に関し、特に、タイミング検証時に物理情報を考慮した分析を行うことを容易にするネットリスト作成方法に関する。さらに、本発明は物理情報を含んだネットリストを用いて高品質の自動配置を行うレイアウト設計方法に関する。

近年、半導体技術の飛躍的な進歩に伴い、半導体集積回路の高集積化、大規模化、高速化が進んでいる。そのため、レイアウト設計において、高速化に伴うタイミング収束性の悪化、電源電圧降下や熱による信号遅延の増大等、物理的原因によって発生する様々な問題に対策することが課題となっており、これらの課題を考慮したネットリスト作成方法やレイアウト設計手法が提案されている。

ネットリスト作成方法としての第１の従来技術が特許文献１に開示されている。以下、図５を参照しながら第１の従来技術によるネットリスト作成方法について説明する。

図５において、ゲート記述を含む機能記述を行うステップ５０１、ゲート記述を残す設定をして自動論理合成ツールにより機能記述を読み込んで論理合成を行うステップ５０２、信号名を残したい配線およびセル名が明記されたネットリストを出力するステップ５０３を備えたネットリスト作成方法により、機能記述で定義したゲート記述をネットリスト上に残すことで回路修正の工数を削減するというものである。

また、レイアウト設計方法としての第２の従来技術が特許文献２に開示されている。以下、図６を参照しながら第２の従来技術によるレイアウト設計方法について説明する。

図６において、回路設計工程６０１にてネットリスト６０２を作成する。続いて、遅延シミュレーション工程６０３にてネットリスト６０２の遅延シミュレーションを行い、結果の良否判定を行う。その判定結果が問題無ければ、ネットリスト６０２を入力として自動レイアウト工程６０４にて自動レイアウトを行う。

自動レイアウトにより論理セル間に付与される配線容量の情報を持った配線容量付きネットリスト６０５を自動レイアウトツールから出力する。続いて、遅延計算工程６０６において、配線容量付きネットリスト６０５を入力ファイルとして、遅延計算ツールを用いて論理セル間の配線遅延を計算し、遅延情報ファイル６０７を出力する。

次に、ネットリスト６０２と遅延情報ファイル６０７を入力として遅延シミュレーション工程６０８で遅延シミュレーションを行い、結果の良否判定を行う。その判定結果が問題無ければ、配線遅延を考慮した設計が終了する。このような配線容量付きネットリストを入力として遅延シミュレーションを行うことで、遅延シミュレーションの精度向上を図るというものである。
特開２０００−２２２４４８号公報 特開平１１−２５９５５５号公報

しかしながら、以上述べた従来技術では次のような問題点があった。上記第１の従来技術によるネットリスト作成方法においては、機能記述で定義したゲート記述をネットリスト上に残すことにより回路修正は容易になるが、レイアウトの物理情報が無いため、回路修正後の遅延シミュレーションの結果でタイミング違反となる場合に回路の修正工数が増大するという問題がある。

また、上記第２の従来技術によるレイアウト設計方法においては、ネットリストに配線容量を付与することにより遅延シミュレーションの精度を向上させているが、レイアウトの物理情報が不足しているため、遅延シミュレーション結果の解析が困難となる場合があり、回路の解析工数が増大するという問題がある。

通常、遅延シミュレーション結果でタイミング違反がある場合はタイミングレポートからタイミング違反パスの解析を行う。すなわち、タイミング違反となる原因が、セルの駆動能力不足、配置位置、電圧降下や温度による遅延変動、クロストーク等のいずれの影響であるかを解析する。

これらの解析を行うためには、配線経路、配置位置、敷詰率等をレイアウトデータから確認すると同時に、電圧降下検証レポート、熱分布検証レポート、クロストーク検証レポートを確認する必要がある。解析が完了すると、解析時と同様に、レイアウトデータ、各種検証時のレポートを参照し、修正方法の検討を行う必要がある。

例えば、セルを追加する修正を行う場合はレイアウトデータから敷詰率を確認し、配線を修正する場合はスリューレポートからスリュー値を確認する。このように、ネットリストには含まれない物理情報を確認する必要があるため、遅延シミュレーション結果の解析と修正に多大な工数を要することになる。

また、レイアウト設計終了後にマクロセルの座標位置やミラー反転・回転情報が必要になる場合がある。この場合はネットリストからマクロセルのインスタンス名を抽出すると同時に、レイアウトデータから配置座標位置やミラー反転・回転情報を抽出する。さらに、抽出したインスタンス名と配置座標位置やミラー反転・回転情報との相関をとる必要があり、情報抽出とデータ照合に多大な工数を要することになる。

本発明は、タイミング検証時や設計データの修正時に物理情報を考慮した分析や検討を容易にするネットリスト作成方法の提供を目的とする。また、物理情報を考慮した自動配置を容易にするレイアウト設計方法の提供を目的とする。

本発明のネットリスト作成方法は、半導体集積回路のレイアウト設計におけるマクロセル配置後にマクロセルに係る物理情報を抽出する物理情報抽出工程と、前記物理情報をマクロセルのインスタンス名に付与するインスタンス名変換工程とを有するものである。

本発明において、前記物理情報はマクロセル毎の配置座標情報とするものである。

本発明において、前記物理情報はマクロセル配置後に基準範囲毎に算出されるマクロセルの敷詰率情報とするものである。

本発明において、前記物理情報はマクロセル配置後の電圧降下の検証結果から得られたマクロセル毎の電圧降下値情報とするものである。

本発明において、前記物理情報はマクロセル配置後の温度の検証結果から得られたマクロセル毎の温度情報とするものである。

本発明において、前記物理情報はマクロセル毎に見積もられたスリュー値情報とするものである。

本発明において、前記物理情報はマクロセル毎のミラー反転・回転情報とするものである。

本発明において、前記物理情報は、トグル率情報を持ったスタートポイントのマクロセルからトグル率情報を伝播させるトグル率情報伝播処理によりマクロセルに伝播されたトグル率情報とするものである。

本発明において、前記物理情報を付与するマクロセルを予め選択するマクロセル選択工程を有し、前記インスタンス名変換工程においては前記マクロセル選択工程にて選択されたマクロセルのみに対して前記物理抽出情報を付与するものである。

本発明において、前記物理情報抽出工程において抽出する物理情報を予め選択する物理情報選択工程を有するものである。

本発明のレイアウト設計方法は、マクロセルのインスタンス名に物理情報が付与されたネットリストからマクロセル毎の前記物理情報を抽出する物理情報抽出工程と、前記物理情報抽出工程にて抽出された物理情報を変換して配置位置指定制約を生成する配置位置指定制約変換工程と、前記配置位置指定制約を用いてマクロセルを自動配置する自動配置工程とを有するものである。

本発明において、前記物理情報はマクロセル毎の配置座標情報とするものである。

本発明において、前記物理情報はマクロセル毎の遅延値情報とするものである。

本発明において、前記物理情報はマクロセル毎の電源系統情報とするものである。

上記構成によれば、マクロセルのインスタンス名に配置座標、敷詰率、電圧降下値、温度、スリュー値、ミラー反転・回転、トグル率の物理情報を付与することにより、レイアウトデータを参照することなく物理情報を把握することが可能となり、遅延シミュレーションの解析、レイアウトデータの修正、配置位置制約の作成を迅速に行うことができる。

さらに上記構成によれば、マクロセルのインスタンス名に配置座標、遅延値、電源系統の物理情報を含んだネットリストから配置位置指定制約を生成し、マクロセルを自動配置することにより、物理情報を考慮した高品質なレイアウトデータの作成が可能となる。

本発明によれば、タイミング検証後のタイミングエラー解析の際に、タイミングレポートに記載されたインスタンス名に配置座標、スリュー値、電圧降下値等の物理情報が含まれているため、レイアウトデータを確認することなく原因の特定と修正方針の検討が可能となる。

また、本発明によれば、物理情報込みのネットリストから配置位置指定制約を作成することにより、様々な物理現象を考慮した自動配置が可能となり、タイミング収束性を向上させることが可能となる。さらに、付与する物理情報や付与するインスタンスを用途に応じて選択することにより、任意の物理情報の考慮が可能となり、タイミング解析が容易となる。

（実施の形態１）
図１は本発明の実施の形態１によるネットリスト作成方法を示すフローチャートである。図１を参照して、まず、ネットリスト１０２から物理情報込みネットリスト１０６を作成する工程を説明する。

ステップ１０１は論理合成ツールによる回路設計工程であり、ネットリスト１０２を作成する。ステップ１０３は自動レイアウトツールによる配置工程であり、ネットリスト１０２に記載のマクロセルの配置を行う。

ステップ１０４はステップ１０３で配置されたマクロセルの物理情報を抽出する工程であり、ネットリスト１０２に記載されている全てのマクロセルの配置座標情報、電圧降下値情報、温度情報、敷き詰め率情報の抽出を行う。

配置座標情報はステップ１０３で配置した自動レイアウトツールから出力し、各マクロセルのインスタンス名と配置座標を関連付けた形式のファイルを作成する。

電圧降下値情報は電圧降下解析ツールにより各マクロセルの電圧降下値を算出し、各マクロセルのインスタンス名と電圧降下値を関連付けた形式のファイルを作成する。

温度情報は温度解析ツールにより各マクロセルの温度情報を出力し、各マクロセルのインスタンス名と温度情報を関連付けた形式のファイルを作成する。

敷き詰め率情報については、チップ全体を格子状に分割し、格子毎の敷き詰め率を自動レイアウトツールにより算出する。次いで、各格子内に配置されているマクロセルのインスタンス名と算出した敷き詰め率を関連付けた形式のファイルを作成する。

ステップ１０５はステップ１０４で抽出した物理情報をネットリスト１０２に記載のインスタンス名に付与する工程であり、物理情報込みネットリスト１０６を作成する。併せて、レイアウトデータ中のインスタンス名も同様に変換し、レイアウトデータ１０７を作成する。

例えば、ネットリスト１０２に記載の「ＩＮＳＴ１」というインスタンス名のマクロセルがステップ１０３で座標（Ｘ、Ｙ）＝（１０００、１０００）に配置され、電圧降下値が１０ｍＶ、温度が６０℃であり、このマクロセルを含む格子の敷き詰め率が８５％である場合に、ステップ１０５で配置座標情報の「＿Ｘ１０００Ｙ１０００」、電圧降下情報の「＿ＤＲＯＰ１０」、温度情報の「＿ＴＨＥＲ６０」、敷き詰め率の「＿ＵＴＩＬ８５」を付与し、「ＩＮＳＴ１＿Ｘ１０００Ｙ１０００＿ＤＲＯＰ１０＿ＴＨＥＲ６０＿ＵＴＩＬ８５」というインスタンス名に変換する。

次に、物理情報込みネットリスト１０６を用いてタイミング検証を行う遅延計算工程１０８からタイミング検証結果の判定工程１１２までを説明する。

ステップ１０８は遅延計算ツールによる、セル遅延および配線遅延を計算する遅延計算工程である。物理情報込みネットリスト１０６とレイアウトデータ１０７を入力としているため、出力される物理情報込みＳＤＦ１０９の中のインスタンス名にも物理情報が継承される。

ステップ１１０はタイミング検証ツールによるタイミング検証工程であり、物理情報込みＳＤＦ１０９を入力とするため、出力される物理情報込みタイミングレポート１１１の中のインスタンス名にも物理情報が継承される。

ステップ１１２はタイミング検証結果の判定工程であり、問題が無い場合は設計を完了し、問題がある場合はタイミングエラーの原因解析を行いステップ１０１またはステップ１０３に後戻りする。

タイミングエラーを解析する際に、物理情報込みタイミングレポート１１１に記載のインスタンス名から配置座標情報を確認することにより、レイアウトデータ１０７を見ることなく、原因が不適切な配置位置によるか否かの判定が可能となる。

また、タイミングエラーを修正する際に、タイミングエラーの原因となっているマクロセルを移動する場合や新たにマクロセルを追加する場合に、接続のあるマクロセルの配置座標情報から配置位置の特定が容易となる。

また、タイミングエラーを解析する際に、物理情報込みタイミングレポート１１１に記載のインスタンス名から電圧降下値を確認することにより、電源解析結果レポートを見ることなく、原因が電圧降下に起因する遅延変動によるかの判定が可能となる。

また、タイミングエラーを解析する際に、物理情報込みタイミングレポート１１１に記載のインスタンス名から温度情報を確認することにより、温度解析結果レポートを見ることなく、原因が発熱に起因する遅延変動によるかの判定が可能となる。

さらに、タイミングエラーを修正する際に、物理情報込みタイミングレポート１１１に記載のインスタンス名から敷き詰め率情報を確認することにより、タイミングエラーの原因となっているマクロセルを移動する場合や新たにマクロセルを追加する場合に、配置の可否や配置位置の特定が容易となる。

ステップ１０４におけるマクロセルの物理情報の抽出においては、上述したマクロセルの配置座標情報、電圧降下値情報、温度情報、敷き詰め率情報の抽出以外にも、設計検証やレイアウト設計に役立つ物理情報の抽出が可能である。

有用な物理情報としてマクロセルのミラー反転・回転情報がある。この場合は、ステップ１０４でネットリスト１０２に記載されている全てのマクロセルのミラー反転・回転情報を抽出し、各マクロセルのインスタンス名とミラー反転・回転情報を関連付けた形式のファイルを作成する。

ステップ１０５ではステップ１０４で抽出したミラー反転・回転情報をネットリスト１０２に記載のインスタンス名に付与し、物理情報込みネットリスト１０６を作成する。併せて、レイアウトデータ中のインスタンス名も同様に変換し、レイアウトデータ１０７を作成する。

例えば、ネットリスト１０２に記載の「ＩＮＳＴ２」というインスタンス名のマクロセルがステップ１０３でＸ軸に対してミラー反転し、９０度回転して位置に配置された場合は、ステップ１０５でミラー反転・回転情報の「＿ｍＸ＿ｒ９０」を付与し、「ＩＮＳＴ２＿ｍＸ＿ｒ９０」というインスタンス名に変換する。

物理情報込みネットリスト１０６に記載されたインスタンス名にミラー反転・回転情報が含まれているため、特定のマクロセルのミラー反転・回転情報が必要になった場合でも、レイアウトデータ１０７を参照することなく、インスタンス名を抜き出すだけで所望の情報を得ることが可能となる。

他の有用な物理情報としてマクロセルのトグル率情報とスリュー値情報がある。この場合は、ステップ１０４でネットリスト１０２に記載されている全てのマクロセルのトグル率情報とスリュー値情報を抽出する。

トグル率情報は、トグル率情報を持ったマクロセルをスタートポイントとしてトグル率情報を伝播させ、トグル率情報が伝播されたマクロセルのインスタンス名とトグル率情報を関連付けた形式のファイルを作成する。

また、スリュー値情報は、自動レイアウトツールによりマクロセル間のスリュー値を見積もり、マクロセルのインスタンス名とスリュー値を関連付けた形式のファイルとする。

ステップ１０５ではステップ１０４で抽出したトグル率情報とスリュー値情報をネットリスト１０２に記載のインスタンス名に付与し、物理情報込みネットリスト１０６を作成する。併せて、レイアウトデータ中のインスタンス名も同様に変換し、レイアウトデータ１０７を作成する。

例えば、ネットリスト１０２に記載の「ＩＮＳＴ３」というインスタンス名のマクロセルのトグル率が２０％であり、入力端子のスリュー値が２．５ｎｓ、出力端子のスリュー値が１．２ｎｓである場合に、ステップ１０５でトグル率情報の「＿ｔｏｇ０２」、スリュー値情報の「＿ｉｎ２５＿ｏｕｔ１２」を付与し、「ＩＮＳＴ３＿ｔｏｇ０２＿ｉｎ２５＿ｏｕｔ１２」というインスタンス名に変換する。

レイアウトデータ１０７のインスタンス名にトグル率情報とスリュー値情報が含まれているため、閾値に近いスリュー値のマクロセルや高周波数で動作するマクロセルについてレイアウトデータ１０７のみを見ることで特定することが可能となる。また、クロストークエラーの回避や配置配線の修正における方針検討が容易となる。

（実施の形態２）
実施の形態１によるネットリスト作成方法によれば、マクロセルの物理情報を抽出し、マクロセルのインスタンス名に物理情報を付与することにより、複数のデータを参照することなく物理情報を把握することが可能となるが、それによりインスタンス名が長くなり、データサイズが大きくなる恐れがある。本実施の形態では、物理情報を付与するマクロセルに制限を加えることによりデータサイズの増大を抑えるようにする。

図２は本発明の実施の形態２によるネットリスト作成方法を示すフローチャートである。図２においては、図１に示した実施の形態１によるネットリスト作成方法のフローチャートに対して、ステップ２０１のマクロセル選択工程が挿入されている。

ステップ２０１においては物理情報を考慮したいマクロセルを選択する。ステップ１０４ではステップ２０１で選択されたマクロセルについて物理情報の抽出を行い、ステップ１０５ではステップ２０１で選択されたマクロセルのインスタンス名のみにステップ１０４で抽出した物理情報を付与し、物理情報込みネットリスト１０６を作成する。併せて、レイアウトデータ中のインスタンス名も変換し、レイアウトデータ１０７を作成する。

このように、物理情報の付与が必要なマクロセルを選択することにより、全てのマクロセルのインスタンス名が長くなることやデータサイズが大きくなることを防ぐことができ、タイミング解析が容易となる。

（実施の形態３）
本実施の形態では、マクロセルに付与する物理情報を制限することによりデータサイズの増大を抑えるようにする。図３は本発明の実施の形態３によるネットリスト作成方法を示すフローチャートである。図３においては、図１に示した実施の形態１によるネットリスト作成方法のフローチャートに対して、ステップ３０１の物理情報選択工程が挿入されている。

ステップ３０１においてはマクロセルに付与したい物理情報を選択する。ステップ１０４ではステップ３０１で選択された物理情報のみの抽出を行う。例えば、ステップ３０１で配置座標情報とミラー反転・回転情報を指定した場合は配置座標情報とミラー反転・回転情報のみを抽出する。

ステップ１０５ではステップ１０４で抽出された物理情報をネットリスト１０２に記載のインスタンス名に付与し、物理情報込みネットリスト１０６を作成する。併せて、レイアウトデータ中のインスタンス名も変換し、レイアウトデータ１０７を作成する。

このように、マクロセルに付与することが必要な物理情報を選択することにより、インスタンス名が長くなることやデータサイズが大きくなることを防ぐことができ、タイミング解析が容易となる。

（実施の形態４）
図４は本発明の実施の形態４によるレイアウト設計方法を示すフローチャートである。本実施の形態では、物理情報込みネットリストを用いて、配置を行う前に配置位置指定制約を設定する。

図４において、物理情報込みネットリスト４０１は配置する際に必要となる配置座標情報や遅延値情報等の物理情報が付与されたネットリストである。配置混雑箇所を避けるような配置座標やタイミングが厳しいパスに対する配置座標や遅延値等を予め設定することが可能である。

例えば、「ＩＮＳＴ４」というインスタンス名のマクロセルを座標（Ｘ、Ｙ）＝（１０００、１０００）に配置したい場合は、物理情報込みネットリスト４０１に「ＩＮＳＴ４＿Ｘ１０００＿Ｙ１０００」と記載する。

ステップ４０２は物理情報込みネットリスト４０１から物理情報を抽出する工程であり、自動レイアウトツールが認識可能な配置位置指定制約４０３を作成する。

ステップ４０４は自動レイアウトツールにより物理情報込みネットリスト４０１に記載のマクロセルの配置を行う配置工程であり、ステップ４０３で作成した配置位置指定制約４０３に従った配置を行う。

このように、物理情報込みのネットリスト４０１から配置位置指定制約を作成して自動レイアウトを行うことにより、配線混雑の回避やタイミング収束性の向上が可能となる。

本発明のネットリスト作成方法およびレイアウト設計方法は、タイミング検証後のタイミングエラー解析の際に、タイミングレポートに記載されたインスタンス名に配置座標、スリュー値、電圧降下値等の物理情報が含まれているため、レイアウトデータを確認することなく原因の特定と修正方針の検討が可能となるという効果、物理情報込みのネットリストから配置位置指定制約を作成することにより、様々な物理現象を考慮した自動配置が可能となり、タイミング収束性を向上させることが可能となる。さらに、付与する物理情報や付与するインスタンスを用途に応じて選択することにより、任意の物理情報の考慮が可能となり、タイミング解析が容易となるという効果を有し、タイミング検証時に物理情報を考慮した分析を行うことを容易にするネットリスト作成方法等として、また物理情報を含んだネットリストを用いて高品質の自動配置を行うレイアウト設計方法等として有用である。

本発明の実施の形態１によるネットリスト作成方法を示すフローチャート。 本発明の実施の形態２によるネットリスト作成方法を示すフローチャート。 本発明の実施の形態３によるネットリスト作成方法を示すフローチャート。 本発明の実施の形態４によるレイアウト設計方法を示すフローチャート。 第１の従来技術によるネットリスト作成方法を示すフローチャート。 第２の従来技術によるネットリスト作成方法を示すフローチャート。

符号の説明

１０１、６０１ ネットリスト生成を含む回路設計工程
１０２、６０２ 物理情報を含まないネットリスト
１０３ マクロセルの配置工程
１０４ 物理情報の抽出工程
１０５ 物理情報を付与するインスタンス名変換工程
１０６、４０１ 物理情報を含んだネットリスト
１０７ 配置完了後のレイアウトデータ
１０８ 遅延計算工程
１０９ 物理情報を含んだＳＤＦ
１１０ タイミング検証工程
１１１ 物理情報を含んだタイミングレポート
１１２ タイミングレポートの分析結果から後戻りを判定する工程
２０１ 付与するマクロセルの選択工程
３０１ 付与する物理情報の選択工程
４０２ 物理情報の抽出工程
４０３ 配置位置指定制約
４０４ マクロセルの配置工程
５０１ ゲート記述を含む機能記述
５０２ ゲート記述を残す設定をして論理合成を行う工程
５０３ ゲート記述が残されたネットリスト
６０３ 回路設計工程への後戻りを判定する工程
６０４ 自動レイアウト工程
６０５ 配線容量付きのネットリスト
６０６ 遅延計算工程
６０７ 遅延情報ファイル
６０８ 回路設計または自動レイアウト工程への後戻りを判定する工程

Claims (14)

1. 半導体集積回路のレイアウト設計におけるマクロセル配置後にマクロセルに係る物理情報を抽出する物理情報抽出工程と、前記物理情報をマクロセルのインスタンス名に付与するインスタンス名変換工程と、を有するネットリスト作成方法。
2. 前記物理情報はマクロセル毎の配置座標情報である請求項１記載のネットリスト作成方法。
3. 前記物理情報はマクロセル配置後に基準範囲毎に算出されるマクロセルの敷詰率情報である請求項１記載のネットリスト作成方法。
4. 前記物理情報はマクロセル配置後の電圧降下の検証結果から得られたマクロセル毎の電圧降下値情報である請求項１記載のネットリスト作成方法。
5. 前記物理情報はマクロセル配置後の温度の検証結果から得られたマクロセル毎の温度情報である請求項１記載のネットリスト作成方法。
6. 前記物理情報はマクロセル毎に見積もられたスリュー値情報である請求項１記載のネットリスト作成方法。
7. 前記物理情報はマクロセル毎のミラー反転・回転情報である請求項１記載のネットリスト作成方法。
8. 前記物理情報は、トグル率情報を持ったスタートポイントのマクロセルからトグル率情報を伝播させるトグル率情報伝播処理によりマクロセルに伝播されたトグル率情報である請求項１記載のネットリスト作成方法。
9. 前記物理情報を付与するマクロセルを予め選択するマクロセル選択工程を有し、前記インスタンス名変換工程においては前記マクロセル選択工程にて選択されたマクロセルのみに対して前記物理抽出情報を付与する請求項１記載のネットリスト作成方法。
10. 前記物理情報抽出工程において抽出する物理情報を予め選択する物理情報選択工程を有する請求項１記載のネットリスト作成方法。
11. 半導体集積回路のレイアウト設計方法において、マクロセルのインスタンス名に物理情報が付与されたネットリストからマクロセル毎の前記物理情報を抽出する物理情報抽出工程と、前記物理情報抽出工程にて抽出された物理情報を変換して配置位置指定制約を生成する配置位置指定制約変換工程と、前記配置位置指定制約を用いてマクロセルを自動配置する自動配置工程と、を有するレイアウト設計方法。
12. 前記物理情報はマクロセル毎の配置座標情報である請求項１１記載のレイアウト設計方法。
13. 前記物理情報はマクロセル毎の遅延値情報である請求項１１記載のレイアウト設計方法。
14. 前記物理情報はマクロセル毎の電源系統情報である請求項１１記載のレイアウト設計方法。

Images