CN116681010B - 芯片基板网表校对方法、装置、设备及介质 - Google Patents
芯片基板网表校对方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116681010B CN116681010B CN202310560127.8A CN202310560127A CN116681010B CN 116681010 B CN116681010 B CN 116681010B CN 202310560127 A CN202310560127 A CN 202310560127A CN 116681010 B CN116681010 B CN 116681010B
- Authority
- CN
- China
- Prior art keywords
- pin
- chip substrate
- coordinates
- netlist
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000010586 diagram Methods 0.000 claims abstract description 87
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000012795 verification Methods 0.000 claims abstract description 11
- 238000004590 computer program Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 230000001915 proofreading effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 241001181114 Neta Species 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例提供了芯片基板网表校对方法、装置、设备及介质，其中方法包括：将原始的芯片基板网表转换为引脚布局图，并使原始的芯片基板网表的网格与引脚布局图的引脚点对应，原始的芯片基板网表的网格设有坐标和网格名称，引脚布局图的引脚点设有坐标和网格名称；对引脚布局图的引脚点进行调整，得到调整后的引脚布局图；根据调整后的引脚布局图的引脚点的坐标和网格名称，对原始的芯片基板网表进行校对，得到校对后的芯片基板网表；通过引入网格名称和坐标进行标注，便于后续网表与引脚分布图转换前后的对比和校对，提高了效率。
Description
技术领域
本申请实施例涉及但不限于存储器领域，尤其涉及芯片基板网表校对方法、装置、设备及介质。
背景技术
在芯片设计的整个生命周期中，芯片基板网表和引脚分布图都是不断变化和优化的。在设计的初期，需要进行芯片基板网表到引脚分布图的转换，以确定芯片的引脚布局方案。在芯片布局完成之后，还需要进行引脚分布图到芯片基板网表的转换，以确保布局中的引脚连接正确无误。
但是，目前在对引脚分布图的引脚进行调整之后，需要通过人工观察，将每个引脚和芯片基板网表的网格逐个对比，以完成对芯片基板网表的网格的手动校对，造成效率低下。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本申请的目的在于至少一定程度上解决相关技术中存在的技术问题之一，本申请实施例提供了芯片基板网表校对方法、装置、设备及介质，便于根据调整后的引脚布局图的引脚点的坐标和网格名称校对芯片基板网表。
本申请的第一方面的实施例，一种芯片基板网表校对方法，包括：
将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，所述原始的芯片基板网表的网格设有坐标和网格名称，所述引脚布局图的引脚点设有坐标和网格名称；
对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图；
根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
本申请的第一方面的某些实施例，所述将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，包括：
根据所述原始的芯片基板网表的网格的坐标，将所述原始的芯片基板网表的网格对应地转换为所述引脚布局图的引脚点，将所述原始的芯片基板网表的网格的网格名称赋予所述引脚布局图的引脚点。
本申请的第一方面的某些实施例，所述对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图，包括：
移动所述引脚布局图的引脚点的位置得到调整后的引脚点，并且将所述调整后的引脚点的坐标更改为当前坐标；
根据多个调整后的引脚点，得到调整后的引脚布局图。
本申请的第一方面的某些实施例，所述根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表，包括：
比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；
当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
本申请的第二方面的实施例，芯片基板网表校对装置，包括：
转换单元，用于将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，所述原始的芯片基板网表的网格设有坐标和网格名称，所述引脚布局图的引脚点设有坐标和网格名称；
调整单元，用于对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图；
校对单元，用于根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
本申请的第二方面的某些实施例，所述转换单元还用于：根据所述原始的芯片基板网表的网格的坐标，将所述原始的芯片基板网表的网格对应地转换为所述引脚布局图的引脚点，将所述原始的芯片基板网表的网格的网格名称赋予所述引脚布局图的引脚点。
本申请的第二方面的某些实施例，所述调整单元还用于：移动所述引脚布局图的引脚点的位置得到调整后的引脚点，并且将所述调整后的引脚点的坐标更改为当前坐标；根据多个调整后的引脚点，得到调整后的引脚布局图。
本申请的第二方面的某些实施例，所述校对单元还用于：比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
本申请的第三方面的实施例，一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的芯片基板网表校对方法。
本申请的第四方面的实施例，一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上所述的芯片基板网表校对方法。
上述方案至少具有以下的有益效果：通过将原始的芯片基板网表转换为引脚布局图，并使原始的芯片基板网表的网格与引脚布局图的引脚点对应，原始的芯片基板网表的网格设有坐标和网格名称，引脚布局图的引脚点设有坐标和网格名称；对引脚布局图的引脚点进行调整，得到调整后的引脚布局图；根据调整后的引脚布局图的引脚点的坐标和网格名称，对原始的芯片基板网表进行校对，得到校对后的芯片基板网表；通过引入网格名称和坐标进行标注，便于后续网表与引脚分布图转换前后的对比和校对，提高了效率。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请的实施例所提供的芯片基板网表校对方法的步骤图；
图2是步骤S200的子步骤图；
图3是步骤S300的子步骤图；
图4是本申请的实施例所提供的芯片基板网表校对装置的结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书、权利要求书或上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
下面结合附图，对本申请实施例作进一步阐述。
本申请的实施例，提供了一种芯片基板网表校对方法。
参照图1，芯片基板网表校对方法，包括但不限于以下步骤：
步骤S100，将原始的芯片基板网表转换为引脚布局图，使原始的芯片基板网表的网格与引脚布局图的引脚点对应；
步骤S200，对引脚布局图的引脚点进行调整，得到调整后的引脚布局图；
步骤S300，根据调整后的引脚布局图的引脚点的坐标和网格名称，对原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
芯片基板网表，即芯片基板设计中的netlist。芯片基板网表指的是将电路设计转化成电路板布局的元素连接列表。芯片基板网表具体描述芯片基板或电路板的拓扑元素和连线规则的文本文件，其包含了芯片基板或电路板上所有器件、元件和电阻电容等元素的位置、名称、引脚和连线等详细信息。
一般地，芯片基板网表可以通过excel等制表工具制得。
在芯片基板设计的过程中，芯片基板网表是必不可少的工具，它通过逻辑设计中的原理图或者电路网表来描述电路板各功能模块之间的互联关系。芯片基板设计中的芯片基板网表是针对整个芯片内部电路的，它将芯片电路设计转化成芯片内的元素连接，在芯片基板的设计中起到了至关重要的作用。
通过芯片基板网表，工程师可以根据实际的需要对芯片基板进行布局、布线和电气性能优化等相关工作，确保芯片基板的稳定和可靠性。同时，芯片基板网表也可以帮助工程师快速诊断和修复电路板上可能出现的连接问题和电路故障，提高了设计和制造的效率和可靠性。
对于步骤S100，工程师通过excel等制表工具制作芯片基板网表的同时，可以对芯片基板网表的网格进行坐标和网格名称的标注，使得芯片基板网表的每个网格设置有相应的坐标和网格名称。
引脚布局图，即芯片基板设计中的ball map。引脚布局图是指芯片针脚位置和PIN映射关系的表格或图示，也称芯片的管脚分配方案/引脚布局图/引脚映射图等。引脚布局图的主要作用是帮助设计人员确定芯片的引脚分配，即将芯片的内部信号连接到芯片的外部引脚上。
将原始的芯片基板网表转换为引脚布局图，并使原始的芯片基板网表的网格与引脚布局图的引脚点对应，包括但不限于以下步骤：
根据芯片的型号和封装类型，确定相应的ball map转换工具；
将原始的芯片基板网表导入至ball map转换工具中，进行逻辑综合和布局不限等工作；
ball map转换工具按照芯片引脚布局方案，根据原始的芯片基板网表的网格的坐标，将原始的芯片基板网表的网格对应地转换为引脚布局图的引脚点，将原始的芯片基板网表的网格的网格名称赋予引脚布局图的引脚点。
可以理解的是，原始的芯片基板网表的网格的坐标包括网格横坐标和网格纵坐标；引脚布局图的引脚点的坐标包括引脚点横坐标和引脚点纵坐标。
例如，对于芯片基板网表的其中一个网格a，其网格名称为neta，其坐标为(50,50)；则由芯片基板网表的网格a所转换而来的引脚布局图的引脚点A，同样具有与网格a相同的网格名称neta和坐标(50,50)。
参照图2，对于步骤S200，对引脚布局图的引脚点进行调整，得到调整后的引脚布局图，包括但不限于以下步骤：
步骤S210，移动引脚布局图的引脚点的位置得到调整后的引脚点，并且将调整后的引脚点的坐标更改为当前坐标；
步骤S220，根据多个调整后的引脚点，得到调整后的引脚布局图。
对于步骤S210，一方面，在ball map转换工具的界面中，通过鼠标选中要移动的引脚点，然后拖拽选中的引脚点至目标位置，进而移动引脚布局图的引脚点的位置得到调整后的引脚点，通过ball map转换工具内置的坐标定位工具将调整后的引脚点的坐标更改为当前坐标。
另一方面，在ball map转换工具的界面中，通过鼠标选中要移动的引脚点，然后通过输入框直接输入目标位置的坐标，ball map转换工具根据目标位置的坐标将引脚布局图的引脚点移动至目标位置，并且将调整后的引脚点的坐标更改为目标位置的坐标。
例如，通过鼠标选中引脚点A，通过输入框直接输入目标位置的坐标(50,80)，将引脚布局图的引脚点移动至对应坐标(50,80)的目标位置，并且将调整后的引脚点的坐标由(50,50)更改为坐标(50,80)。
对于步骤S220，对多个引脚点调整完成之后，根据多个调整后的引脚点，得到调整后的引脚布局图。
参照图3，对于步骤S300，根据调整后的引脚布局图的引脚点的坐标和网格名称，对原始的芯片基板网表进行校对，得到校对后的芯片基板网表，包括但不限于以下步骤：
步骤S310，比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；
步骤S320，当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
例如，比较对应同一网格名称neta的引脚布局图的引脚点A的坐标和原始的芯片基板网表的网格a的坐标。引脚布局图的引脚点A的坐标为(50,80)，芯片基板网表的网格a的坐标为(50,50)，两者并不相同。根据调整后的引脚布局图的引脚点的坐标(50,80)调整对应的芯片基板网表的网格的位置。遍历引脚布局图的所有引脚点，以对原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
本申请的实施例，提供了芯片基板网表校对装置。
参照图4，芯片基板网表校对装置，包括：转换单元10、调整单元20和校对单元30。
其中，转换单元10用于将原始的芯片基板网表转换为引脚布局图，并使原始的芯片基板网表的网格与引脚布局图的引脚点对应，原始的芯片基板网表的网格设有坐标和网格名称，引脚布局图的引脚点设有坐标和网格名称；调整单元20用于对引脚布局图的引脚点进行调整，得到调整后的引脚布局图；校对单元30用于根据调整后的引脚布局图的引脚点的坐标和网格名称，对原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
进一步，转换单元10还用于：根据原始的芯片基板网表的网格的坐标，将原始的芯片基板网表的网格对应地转换为引脚布局图的引脚点，将原始的芯片基板网表的网格的网格名称赋予引脚布局图的引脚点。
进一步，调整单元20还用于：移动引脚布局图的引脚点的位置得到调整后的引脚点，并且将调整后的引脚点的坐标更改为当前坐标；根据多个调整后的引脚点，得到调整后的引脚布局图。
进一步，校对单元30还用于：比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
可以理解的是，芯片基板网表校对方法实施例中的内容均适用于本芯片基板网表校对装置实施例中，本芯片基板网表校对装置实施例所具体实现的功能与芯片基板网表校对方法实施例相同，并且达到的有益效果与芯片基板网表校对方法实施例所达到的有益效果也相同。
本申请的实施例，提供了一种电子设备。电子设备包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上的芯片基板网表校对方法。
该电子设备可以为包括电脑等任意智能终端。
总体而言，对于电子设备的硬件结构，处理器可以采用通用的CPU(CentralProcessingUnit，中央处理器)、微处理器、应用专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本申请实施例所提供的技术方案。
存储器可以采用只读存储器(ReadOnlyMemory，ROM)、静态存储设备、动态存储设备或者随机存取存储器(RandomAccessMemory，RAM)等形式实现。存储器可以存储操作系统和其他应用程序，在通过软件或者固件来实现本说明书实施例所提供的技术方案时，相关的程序代码保存在存储器中，并由处理器来调用执行本申请实施例的方法。
输入/输出接口用于实现信息输入及输出。
通信接口用于实现本设备与其他设备的通信交互，可以通过有线方式(例如USB、网线等)实现通信，也可以通过无线方式(例如移动网络、WIFI、蓝牙等)实现通信。
总线在设备的各个组件(例如处理器、存储器、输入/输出接口和通信接口)之间传输信息。处理器、存储器、输入/输出接口和通信接口通过总线实现彼此之间在设备内部的通信连接。
本申请的实施例，提供了一种计算机可读存储介质。计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于执行如上的芯片基板网表校对方法。
应当认识到，本申请实施例中的方法步骤可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。方法可以使用标准编程技术。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
此外，可按任何合适的顺序来执行本文描述的过程的操作，除非本文另外指示或以其他方式明显地与上下文矛盾。本文描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。计算机程序包括可由一个或多个处理器执行的多个指令。
进一步，方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、智能手机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文步骤的指令或程序时，本文的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明的方法和技术编程时，本发明还包括计算机本身。
计算机程序能够应用于输入数据以执行本文的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于实施例，熟悉本领域的技术人员在不违背本申请精神的前提下可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种芯片基板网表校对方法，其特征在于，包括：
将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，所述原始的芯片基板网表的网格设有坐标和网格名称，所述引脚布局图的引脚点设有坐标和网格名称；
对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图；
根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表；
其中，所述对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图，包括：
移动所述引脚布局图的引脚点的位置得到调整后的引脚点，并且将所述调整后的引脚点的坐标更改为当前坐标；
根据多个调整后的引脚点，得到调整后的引脚布局图；
所述根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表，包括：
比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；
当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
2.根据权利要求1所述的一种芯片基板网表校对方法，其特征在于，所述将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，包括：
根据所述原始的芯片基板网表的网格的坐标，将所述原始的芯片基板网表的网格对应地转换为所述引脚布局图的引脚点，将所述原始的芯片基板网表的网格的网格名称赋予所述引脚布局图的引脚点。
3.芯片基板网表校对装置，其特征在于，包括：
转换单元，用于将原始的芯片基板网表转换为引脚布局图，并使所述原始的芯片基板网表的网格与所述引脚布局图的引脚点对应，所述原始的芯片基板网表的网格设有坐标和网格名称，所述引脚布局图的引脚点设有坐标和网格名称；
调整单元，用于对所述引脚布局图的引脚点进行调整，得到调整后的引脚布局图；
校对单元，用于根据调整后的引脚布局图的引脚点的坐标和网格名称，对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表；
其中，所述调整单元还用于：移动所述引脚布局图的引脚点的位置得到调整后的引脚点，并且将所述调整后的引脚点的坐标更改为当前坐标；根据多个调整后的引脚点，得到调整后的引脚布局图；
所述校对单元还用于：比较对应同一网格名称的调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标；当调整后的引脚布局图的引脚点的坐标和原始的芯片基板网表的网格的坐标不同，根据调整后的引脚布局图的引脚点的坐标调整对应的芯片基板网表的网格的位置，以对所述原始的芯片基板网表进行校对，得到校对后的芯片基板网表。
4.根据权利要求3所述的芯片基板网表校对装置，其特征在于，所述转换单元还用于：根据所述原始的芯片基板网表的网格的坐标，将所述原始的芯片基板网表的网格对应地转换为所述引脚布局图的引脚点，将所述原始的芯片基板网表的网格的网格名称赋予所述引脚布局图的引脚点。
5.一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至2中任一项所述的芯片基板网表校对方法。
6.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行如权利要求1至2中任一项所述的芯片基板网表校对方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310560127.8A CN116681010B (zh) | 2023-05-17 | 2023-05-17 | 芯片基板网表校对方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310560127.8A CN116681010B (zh) | 2023-05-17 | 2023-05-17 | 芯片基板网表校对方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116681010A CN116681010A (zh) | 2023-09-01 |
| CN116681010B true CN116681010B (zh) | 2023-12-22 |
Family
ID=87789958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310560127.8A Active CN116681010B (zh) | 2023-05-17 | 2023-05-17 | 芯片基板网表校对方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116681010B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953236A (en) * | 1995-10-31 | 1999-09-14 | Vlsi Technology, Inc. | Method and apparatus for implementing engineering change orders in integrated circuit designs |
| US8751985B1 (en) * | 2013-03-12 | 2014-06-10 | Globalfoundries Inc. | Hierarchical layout versus schematic (LVS) comparison with extraneous device elimination |
| CN108984868A (zh) * | 2018-06-28 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种板卡互联网络数据的整合方法及装置 |
| CN114117989A (zh) * | 2020-08-31 | 2022-03-01 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
| CN114781317A (zh) * | 2022-04-25 | 2022-07-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片引脚位置图的生成方法、系统、存储介质及设备 |
| CN115658692A (zh) * | 2022-10-28 | 2023-01-31 | 深圳市电巢科技有限公司 | 适用于原理图网表的校对分析方法、分析装置及电子设备 |
| CN115688671A (zh) * | 2022-11-14 | 2023-02-03 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN115906754A (zh) * | 2022-11-14 | 2023-04-04 | 深圳市汇川技术股份有限公司 | 电路原理图检查方法、装置及存储介质 |
| CN116127908A (zh) * | 2023-01-17 | 2023-05-16 | 北京奕斯伟计算技术股份有限公司 | 电路版图的布线方法、装置、设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006164132A (ja) * | 2004-12-10 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路のネットリスト作成方法およびレイアウト設計方法 |
| US11055455B1 (en) * | 2019-12-19 | 2021-07-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and system for reducing migration errors |
-
2023
- 2023-05-17 CN CN202310560127.8A patent/CN116681010B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953236A (en) * | 1995-10-31 | 1999-09-14 | Vlsi Technology, Inc. | Method and apparatus for implementing engineering change orders in integrated circuit designs |
| US8751985B1 (en) * | 2013-03-12 | 2014-06-10 | Globalfoundries Inc. | Hierarchical layout versus schematic (LVS) comparison with extraneous device elimination |
| CN108984868A (zh) * | 2018-06-28 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种板卡互联网络数据的整合方法及装置 |
| CN114117989A (zh) * | 2020-08-31 | 2022-03-01 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
| CN114781317A (zh) * | 2022-04-25 | 2022-07-22 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片引脚位置图的生成方法、系统、存储介质及设备 |
| CN115658692A (zh) * | 2022-10-28 | 2023-01-31 | 深圳市电巢科技有限公司 | 适用于原理图网表的校对分析方法、分析装置及电子设备 |
| CN115688671A (zh) * | 2022-11-14 | 2023-02-03 | 深圳市奇普乐芯片技术有限公司 | 布线方法、装置、终端及存储介质 |
| CN115906754A (zh) * | 2022-11-14 | 2023-04-04 | 深圳市汇川技术股份有限公司 | 电路原理图检查方法、装置及存储介质 |
| CN116127908A (zh) * | 2023-01-17 | 2023-05-16 | 北京奕斯伟计算技术股份有限公司 | 电路版图的布线方法、装置、设备及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| PCB电路原理图恢复软件的设计与实现;张琳;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;I135-150 * |
| 一种ISPD98电路网表到图的转换算法;孙凌宇 等;井冈山学院学报(第02期);19-21 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116681010A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109165227B (zh) | Eda焊盘封装库的更新/应用方法、系统、介质及终端 | |
| JP2015517731A (ja) | Ｓｍｔ装置の高速プロセスシステム及び方法 | |
| CN112507649B (zh) | 一种模拟版图的数模引脚映射到数字版图的方法 | |
| CN103678737B (zh) | 一种杠杆系统虚拟装配方法 | |
| CN105446847A (zh) | 一种arinc659总线的自动化测试系统及其方法 | |
| CN111480150A (zh) | 用于控制引擎调试、测试、校准和调节的软件环境 | |
| JP7097587B2 (ja) | 部品記号の極性記号検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス | |
| CN110192178A (zh) | 程序打补丁的方法、装置、微控制单元和终端设备 | |
| JP2022524877A (ja) | ステンシル段差の設計方法、システム、コンピュータ可読記憶媒体及びデバイス | |
| CN116502596A (zh) | 芯片功耗评估方法、功耗模型的生成方法和计算机设备 | |
| CN113705143A (zh) | 一种自动化仿真系统和自动化仿真方法 | |
| CN116681010B (zh) | 芯片基板网表校对方法、装置、设备及介质 | |
| KR20100080331A (ko) | 관련된 디바이스들을 위한 일관성 있는 컴팩트 모델 파라미터들 추출 | |
| CN113591426B (zh) | 一种集成电路版图设计中创建线网标识的方法 | |
| CN103870617A (zh) | 低频芯片自动布局布线方法 | |
| CN117350205A (zh) | 芯片的验证方法、装置、电子设备和存储介质 | |
| CN116306486B (zh) | 芯片设计的设计规则检查方法及相关设备 | |
| CN112818632A (zh) | 芯片的图形密度的分析方法、装置及电子设备 | |
| CN116069726B (zh) | 一种集成电路设计库的管理方法、设备及介质 | |
| CN103440391A (zh) | 一种基于数值选择函数的半导体工艺角扫描仿真方法 | |
| CN114780326B (zh) | 一种跨平台标定测试方法、装置及设备 | |
| CN105204383A (zh) | 应用伺服系统的生成方法和装置 | |
| CN110704898A (zh) | 老虎窗模型与屋架梁模型之间连接节点放置方法和产品 | |
| CN110781641B (zh) | 一种快速识别纠正版图中敏感图形的方法 | |
| CN109710980A (zh) | 文件审核处理方法、装置、计算机设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |