CN112818632A - 芯片的图形密度的分析方法、装置及电子设备 - Google Patents

芯片的图形密度的分析方法、装置及电子设备 Download PDF

Info

Publication number
CN112818632A
CN112818632A CN202110119198.5A CN202110119198A CN112818632A CN 112818632 A CN112818632 A CN 112818632A CN 202110119198 A CN202110119198 A CN 202110119198A CN 112818632 A CN112818632 A CN 112818632A
Authority
CN
China
Prior art keywords
grid
layout
density
graph
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110119198.5A
Other languages
English (en)
Other versions
CN112818632B (zh
Inventor
高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110119198.5A priority Critical patent/CN112818632B/zh
Publication of CN112818632A publication Critical patent/CN112818632A/zh
Application granted granted Critical
Publication of CN112818632B publication Critical patent/CN112818632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片的图形密度的分析方法、装置及电子设备,应用于半导体技术领域。在本发明提供的图形密度的分析方法中,在计算出版图图形中各个区域的图形密度之后,通过预设的显示策略,将各个区域的图形密度通过图形显示的方式展示出来,从而使技术人员可以直观的查看到版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终降低了后续制造过程中的工艺缺陷率,调高了产品良率。

Description

芯片的图形密度的分析方法、装置及电子设备
技术领域
本发明涉及半导体技术领域,特别涉及一种芯片的图形密度的分析方法、装置及电子设备。
背景技术
随着集成电路技术的发展,图形密度检查分析已成为很多关键层次掩模版数据处理的重要步骤;在半导体制造过程中,图形分布密度均匀与否对很多刻蚀步骤的影响很大,在图形密度分布不均的情况下,容易加重刻蚀步骤中的负载效应,导致部分图形的最终尺寸与目标尺寸偏离。此外,在CMP(化学机械研磨)过程中,图形分布密度也对CMP的研磨结果有一定的影响,良好的图形分布密度也是确保研磨后的薄膜平整度的要求之一,进而降低后续制造过程中的工艺缺陷,提升产品良率。
通常,添加冗余图形的方法是利用人工手动或软件自动填充冗余金属来提高版图图形密度的均匀度。基于此,目前常规的图形密度检查方法只是利用模拟软件来找出版图图形中图形密度过高或过低的区域,但其无法使研究人员直接查看到版图图形密度的整体分布情况和版图中各区域对应的图形密度数值,从而降低了版图图形密度的分析效率,最终提高了后续制造过程中的工艺缺陷率,降低了产品良率。
发明内容
本发明的目的在于提供一种芯片的图形密度的分析方法、装置及电子设备,以提高版图图形密度的分析效率。
为解决上述技术问题,本发明提供一种芯片的图形密度的分析方法,包括:
将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
可选的,所述将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度的步骤,可以包括:
调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
可选的,形成所述版图的图形密度分布图的步骤,可以包括:
调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
可选的,所述方法还包括:调用所述芯片验证工具中的网格坐标确定子模块,确定所述每个网格的二维坐标,所述二维坐标包括横坐标和纵坐标;
所述按照所述绘图模块的绘图规则,绘制用于标识各个所述网格的图形密度的图形区域的步骤,包括:
针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
可选的,所述预设的网格坐标转换公式可以为:
Bi=(Ai+44)/20
其中,Bi为所述版图中第i个网格的横坐标对应的第一序或所述版图中第i个网格的纵坐标对应的第二序数,Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
基于如上所述的芯片的图形密度的分析方法,本发明还提供了一种芯片的图像密度的分析装置,所述装置包括:
图形密度确定模块,用于将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
图形密度分布图形成模块,用于根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
可选的,所述图形密度确定模块还可以包括:
图形密度确定子模块,用于调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
可选的,所述图形密度分布图形成模块还包括:
绘图模块调用子模块,用于调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
可选的,所述装置还包括:
网格坐标确定模块调用子模块,用于调用所述芯片验证工具中的网格坐标确定子模块,确定所述每个网格的二维坐标,所述二维坐标包括横坐标和纵坐标;
所述图形密度分布图形成模块包括:
列阵列生成子模块,用于针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
行阵列生成子模块,用于针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
绘制子模块,用于调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
可选的,所述预设的网格坐标转换公式为:
Bi=(Ai+44)/20
其中,Bi为目标版图中第i个网格的横坐标(纵坐标)对应的第一序(第二序数),Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
此外,基于如上所述的芯片的图形密度的分析方法,本发明还提供了一种电子设备,包括处理器、通信接口、存储器和通信总线,其中,处理器,通信接口,存储器通过通信总线完成相互间的通信;
存储器,用于存放计算机程序;
处理器,用于执行存储器上所存放的程序时,实现如上所述的芯片的图形密度的分析方法。
与现有技术相比,本发明技术方案至少具有如下有益效果之一:
在本发明提供的芯片的图形密度的分析方法中,在计算出版图图形中各个区域的图形密度之后,通过预设的显示策略,将各个区域的图形密度通过图形显示的方式展示出来,从而使技术人员可以直观的查看到版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终降低了后续制造过程中的工艺缺陷率,提高了产品良率。
附图说明
图1为本发明一实施例中提供的一种芯片的图形密度的分析方法的流程示意图;
图2为本发明一实施例中提供的一种芯片的图形密度的显示图形的示意图;
图3为本发明一实施例中提供的一种芯片的图形密度的分析装置的结构示意图;
图4为本发明一实施例中一种电子设备的结构示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
承如背景技术所述,现有技术中,添加冗余图形的方法是利用人工手动或软件自动填充冗余金属来提高版图图形密度的均匀度。基于此,目前常规的图形密度检查方法只是利用模拟软件来找出版图图形中图形密度过高或过低的区域,但其无法使研究人员直接查看到版图图形密度的整体分布情况和版图中各区域对应的图形密度数值,从而降低了版图图形密度的分析效率,最终提高了后续制造过程中的工艺缺陷率,降低了产品良率。
针对此问题,本申请发明人发现,可以将版图图形的图形密度的计算方法与具有可以显示不同颜色(或色阶)的显示方法相结合,从而实现在计算出目标版图图形中各个区域的图形密度之后,可以快速并准确的显示出各个区域的图形密度,以便技术人员可以直观的查看到目标版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终提高了后续制造过程中的工艺缺陷率,降低了产品良率。
可以理解的是,针对上述问题,本申请发明人首次提出采用将版图图形的图形密度的计算方法与具有可以显示不同颜色(或色阶)的显示方法相结合,实现在计算目标版图图形密度的同时,用图形以及颜色显示目标版图的图形密度的方式。因此,任何基于如上所述思想使技术人员可以直观的查看到目标版图中各个区域的图形密度的分布情况的实施方式,都属于本发明的保护范围。
为此,本发明提供了一种芯片的图形密度的分析方法、装置及电子设备,以提高版图图形密度的分析效率,以下分别进行详细说明。
下面首先对本发明实施例提供的一种芯片的图形密度的分析方法进行介绍。
参见图1,图1为发明一实施例中提供的一种芯片的图形密度的分析方法的流程示意图,如图1所示,所述方法包括如下步骤:
步骤S100,将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格。
在本实施例中,可以将一芯片的版图的所有区域以及各个区域对应的冗余区域(用于添加冗余图形的区域)作为待分析版图区域和所述待分析版图区域对应的冗余图形区域,也可以将目标版图的部分区域,例如有源区以及有源区对应的冗余图形区域作为待分析版图区域和所述待分析版图区域对应的冗余图形区域。首先,可以对有源区以及有源区对应的冗余图形区域进行网格划分,具体的,可以将有源区以及有源区对应的冗余图形区域划分为边长相同的多个正方形网格,例如,网格的边长为20μm。可以理解的是,当对目标版图划分的网格的边长足够小时,可以将每个网格看作为一个格点。之后,确定版图中的每个网格对应的图形密度。
可选的,本发明提供了一种将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度的实施方式具体如下:
调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
其中,所述芯片验证工具为具有计算版图图形中各个区域的图形密度和网格坐标功能的应用程序,例如,芯片验证工具CALIBRE。所述绘图模块为具有显示不同颜色的可以形成图形密度分布图的应用程序。
在本实施例中,可以利用芯片验证工具CALIBRE自带的图形密度确定子模块来计算每个网格对应的版图图形的图形密度。示例性的,所述每个网格的图形密度可以为该网格内具有版图图形的面积占该网格面积的比例。
在其他实施例中,可以利用其它任何用于计算版图图形密度的计算方法,例如,采用人工计算的方式,或者采用其它编程语言,如,C语言,编写具有计算版图图形密度功能的功能模块,再通过计算机调用该模块,快速技术出每个网格的图形密度。
由于在本发明实施例中,利用现有的芯片验证工具CALIBRE自带的图形密度确定子模块来计算每个网格对应的版图图形的图形密度,无需增加或开发独立的版图图形密度的计算方法,从而在准确计算出版图图形密度的同时,提高了版图图形密度的分析效率。而且,由于现有的芯片验证工具CALIBRE与其他绘图软件具有较高的兼容性,进而提高了后续调用绘图软件的使用范围。
步骤S200,根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
在本实施例中,在通过如上步骤S100计算出版图图形中各个区域的图形密度之后,可以通过预设的显示策略,将各个区域的图形密度通过图形显示的方式展示出来,从而使技术人员可以直观的查看到目标版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终降低了后续制造过程中的工艺缺陷率,提高了产品良率。
具体的,本发明提供了一种形成所述版图的图形密度分布图具体的实现方式,具体如下:
调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
在本实施例中,在采用芯片验证工具CALIBRE确定出每个网格的图形密度之后,可以调用具有绘图功能的绘图模块,然后,将所述每个网格的图形密度的数据信息传输给绘图模块,之后,绘图模块根据自身预设的绘图规则,将每个网格对应的目标版图的图形区域以及该网格对应的图形密度一一对应,并按照目标版图中各个区域的排列方式排序,从而最终显示所述版图中各个网格的图形密度。
示例性的,本发明具体提供了一种按照绘图模块的绘图规则,绘制用于标识各个所述网格的图形密度的图形区域的实现方式,具体如下:
首先,针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
接着,针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
其次,调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
在本实施例中,可以采用办公软件EXCEL的数据透视报功能模块实现版图图形的显示。首先,需要将每个网格的坐标变换成EXCEL的数据透视报功能模块可以适用的数据格式。具体的,由于芯片验证工具CALIBRE自带有网格坐标确定子模块,因此,在步骤S100确定出每个网格的图形密度的同时,还可以利用所述网格坐标确定子模块确定出每个网格的坐标。由于当网格边长足够小的时候,可以将网格近似为一个格点,因此,确定出的每个网格的坐标可以为包含横坐标和纵坐标的二维坐标。之后,将每个网格的横坐标和纵坐标分别进行格点序数变换,从而得到每个网格(格点)按照EXCEL的数据透视报功能模块绘图时,其所在的相应位置(图形区域)。之后,按照数据透视报功能模块中预设的网格图形密度与颜色或色阶的对应关系,将每个网格对对应的图形区域进行显示,如图2所示。
可选的,可以将版图图形的几何中心作为原点,建立X-Y轴坐标系,从而使划分成多个网格之后的版图的多个网格分别落入到所述坐标系的四个不同区间。
可选的,所述预设的网格坐标转换公式可以为:
Bi=(Ai+44)/20
其中,Bi为所述版图中第i个网格的横坐标对应的第一序或所述版图中第i个网格的纵坐标对应的第二序数,Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
可以理解的是,在本发明实施例中,针对每个所述网格,只要可以将其网格坐标进行转换的转换公式都属于本发明的保护范围,而不仅局限与本发明实施例提供的坐标转换公式。例如,还可以根据版图相对原点位置和区块分割大小来计算每个网格从芯片版图中的坐标到用于显示该网格的图形密度的图形区域的坐标。
在本发明提供的图形密度的分析方法中,在计算出版图图形中各个区域的图形密度之后,通过预设的显示策略,将各个区域的图形密度通过图形显示的方式展示出来,从而使技术人员可以直观的查看到版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终降低了后续制造过程中的工艺缺陷率,提高了产品良率。
作为一种示例,当本发明的方法应用于实际的CMP(化学机械研磨)工艺中时,在芯片设计者和工厂每次对待CMP的芯片进行冗余图形添加,以调整版图图形密度和密度梯度后,均可以采用本发明提供的芯片的图形密度的分析方法,对调整后的芯片版图进行图形密度分析,得到调整后的芯片版图的图形密度分布图,由此可以使得芯片设计者和工厂能直观地确定其调整后的芯片版图内的图形密度是否过高或过低,直至调整到最合适的芯片版图内的图形密度,进而可以尽量避免CMP工艺对芯片产生损伤、凹陷等缺陷。显然,利用本发明的方法,可以大大降低CMP工艺缺陷的产生概率。
基于相同的技术构思,相应于图1所示的方法实施例,本发明实施例还提供了一种芯片的图形密度的分析装置,如图3所示,所述装置包括:
图形密度确定模块310,用于将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
图形密度分布图形成模块320,用于根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
可选的,所述图形密度确定模块310还包括:
图形密度确定子模块,用于调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
可选的,所述装置还包括:
绘图模块调用子模块,用于调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
可选的,所述装置还包括:
网格坐标确定模块调用子模块,用于调用所述芯片验证工具中的网格坐标确定子模块,确定所述每个网格的二维坐标,所述二维坐标包括横坐标和纵坐标;
所述图形密度分布图形成模块320包括:
列阵列生成子模块,用于针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
行阵列生成子模块,用于针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
绘制子模块,用于调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
可选的,所述预设的网格坐标转换公式为:
Bi=(Ai+44)/20
其中,Bi为目标版图中第i个网格的横坐标(纵坐标)对应的第一序(第二序数),Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
综上所述,在本发明提供的芯片的图形密度的分析方法中,在计算出版图图形中各个区域的图形密度之后,通过预设的显示策略,将各个区域的图形密度通过图形显示的方式展示出来,从而使技术人员可以直观的查看到版图中各个区域的图形密度的分布情况,提高了版图图形密度的分析效率,最终降低了后续制造过程中的工艺缺陷率,提高了产品良率。
本发明实施例还提供了一种电子设备,如图4所示,包括处理器401、通信接口402、存储器403和通信总线404,其中,处理器401,通信接口402,存储器403通过通信总线404完成相互间的通信,
存储器403,用于存放计算机程序;
处理器401,用于执行存储器403上所存放的程序时,实现本发明实施例提供的一种芯片的图形密度的分析方法。
具体的,上述一种芯片图形密度的分析方法,包括:
将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
另外,处理器401执行存储器403上所存放的程序而实现的芯片的图形密度的分析方法的其他实现方式,与前述方法实施例部分所提及的实现方式相同,这里也不再赘述。
上述控制终端提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect,PCI)总线或扩展工业标准结构(Extended IndustryStandardArchitecture,EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示,图中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(RandomAccess Memory,RAM),也可以包括非易失性存储器(Non-Volatile Memory,NVM),例如至少一个磁盘存储器。可选的,存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit,CPU)、网络处理器(Network Processor,NP)等;还可以是数字信号处理器(Digital SignalProcessing,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable GateArray,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中,还提供了一种计算机可读存储介质,该计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述实施例中任一所述的芯片的图形密度的分析方法。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置、电子设备以及计算机可读存储介质实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

Claims (10)

1.一种芯片的图形密度的分析方法,其特征在于,包括:
将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
2.如权利要求1所述的芯片的图形密度的分析方法,其特征在于,所述将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度的步骤,包括:
调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
3.如权利要求2所述的芯片的图形密度的分析方法,其特征在于,形成所述版图的图形密度分布图的步骤,包括:
调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
4.如权利要求3所述的芯片的图形密度的分析方法,其特征在于,所述方法还包括:调用所述芯片验证工具中的网格坐标确定子模块,确定所述每个网格的二维坐标,所述二维坐标包括横坐标和纵坐标;
所述按照所述绘图模块的绘图规则,绘制用于标识各个所述网格的图形密度的图形区域的步骤,包括:
针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
5.如权利要求4所述的芯片的图形密度的分析方法,其特征在于,所述预设的网格坐标转换公式为:
Bi=(Ai+44)/20
其中,Bi为所述版图中第i个网格的横坐标对应的第一序或所述版图中第i个网格的纵坐标对应的第二序数,Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
6.一种芯片的图形密度的分析装置,其特征在于,包括:
图形密度确定模块,用于将一芯片的版图划分为多个网格,并确定每个所述网格的格点坐标和图形密度,所述版图包括待分析版图区域和所述待分析版图区域对应的冗余图形区域,所述版图的各个区域至少包括一个网格;
图形密度分布图形成模块,用于根据每个所述网格的格点坐标和图形密度,将所述版图中各个网格按图形密度的不同显示为不同,以形成所述版图的图形密度分布图。
7.如权利要求6所述的芯片的图形密度的分析装置,其特征在于,所述图形密度确定模块还包括:
图形密度确定子模块,用于调用已有的芯片验证工具中的图形密度确定子模块,按照预设的网格尺寸和步长,将所述芯片的版图划分为多个所述网格,并对每个所述网格内的版图进行图形密度分析,以得到每个所述网格的图形密度。
8.如权利要求7所述的芯片的图形密度的分析装置,其特征在于,所述图形密度分布图形成模块还包括:
绘图模块调用子模块,用于调用已有的绘图模块,并按照所述绘图模块的绘图规则,绘制用于标识各个所述网格以及各个所述网格的图形密度的图形区域,不同的所述图形区域以不同的颜色显示。
9.如权利要求7所述的芯片的图形密度的分析装置,其特征在于,所述装置还包括:
网格坐标确定模块调用子模块,用于调用所述芯片验证工具中的网格坐标确定子模块,确定所述每个网格的二维坐标,所述二维坐标包括横坐标和纵坐标;
所述图形密度分布图形成模块包括:
列阵列生成子模块,用于针对每个所述网格,基于预设的网格坐标转换公式,将所述网格的横坐标转换为第一序数,并生成包含各个所述网格的第一序数的列阵列;
行阵列生成子模块,用于针对每个所述网格,基于所述网格坐标转换公式,将所述网格的纵坐标转换为第二序数,并生成包含各个所述网格的第二序数的行阵列;
绘制子模块,用于调用绘图模块,并以所述行阵列作为横轴、所述列阵列作为纵轴,绘制用于标识各个所述网格的图形密度的图形区域,所述图形区域以不同的颜色显示。
10.如如权利要求9所述的芯片的图形密度的分析装置,其特征在于,所述预设的网格坐标转换公式为:
Bi=(Ai+44)/20
其中,Bi为目标版图中第i个网格的横坐标(纵坐标)对应的第一序(第二序数),Ai为网格的横坐标或者纵坐标,中间变量i的取值范围1、2、3、.....、N的自然数。
CN202110119198.5A 2021-01-28 2021-01-28 芯片的图形密度的分析方法、装置及电子设备 Active CN112818632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110119198.5A CN112818632B (zh) 2021-01-28 2021-01-28 芯片的图形密度的分析方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110119198.5A CN112818632B (zh) 2021-01-28 2021-01-28 芯片的图形密度的分析方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN112818632A true CN112818632A (zh) 2021-05-18
CN112818632B CN112818632B (zh) 2024-02-02

Family

ID=75859860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110119198.5A Active CN112818632B (zh) 2021-01-28 2021-01-28 芯片的图形密度的分析方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN112818632B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113705141A (zh) * 2021-07-19 2021-11-26 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
CN116167333A (zh) * 2023-04-25 2023-05-26 苏州浪潮智能科技有限公司 芯片验证方法和装置、电子设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2343659A1 (en) * 2010-01-12 2011-07-13 Palantir Technologies, Inc. Techniques for density mapping
CN105844681A (zh) * 2016-03-22 2016-08-10 北京建飞无限科技有限公司 热力图绘制方法及装置
US20160284510A1 (en) * 2015-03-25 2016-09-29 Nuflare Technology, Inc. Charged particle beam drawing apparatus and drawing data generation method
CN109002566A (zh) * 2017-06-07 2018-12-14 中国科学院微电子研究所 一种冗余金属的填充方法及系统
CN109359363A (zh) * 2018-09-30 2019-02-19 上海华力微电子有限公司 一种图形密度的分析方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2343659A1 (en) * 2010-01-12 2011-07-13 Palantir Technologies, Inc. Techniques for density mapping
US20160284510A1 (en) * 2015-03-25 2016-09-29 Nuflare Technology, Inc. Charged particle beam drawing apparatus and drawing data generation method
CN105844681A (zh) * 2016-03-22 2016-08-10 北京建飞无限科技有限公司 热力图绘制方法及装置
CN109002566A (zh) * 2017-06-07 2018-12-14 中国科学院微电子研究所 一种冗余金属的填充方法及系统
CN109359363A (zh) * 2018-09-30 2019-02-19 上海华力微电子有限公司 一种图形密度的分析方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴恩华: "图形处理器用于通用计算的技术、现状及其挑战", 软件学报, no. 10 *
陆晶;: "一站式版图集成、检视与分析", 中国集成电路, no. 1 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113705141A (zh) * 2021-07-19 2021-11-26 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
CN113705141B (zh) * 2021-07-19 2024-07-30 深圳市紫光同创电子有限公司 Fpga芯片验证方法、系统、设备及存储介质
CN116167333A (zh) * 2023-04-25 2023-05-26 苏州浪潮智能科技有限公司 芯片验证方法和装置、电子设备和存储介质

Also Published As

Publication number Publication date
CN112818632B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US11774373B2 (en) Smart coordinate conversion and calibration system in semiconductor wafer manufacturing
US6792593B2 (en) Pattern correction method, apparatus, and program
US20110060552A1 (en) Measuring Apparatus, Measuring Coordinate Setting Method and Measuring Coordinate Number Calculation Method
CN112818632B (zh) 芯片的图形密度的分析方法、装置及电子设备
US20060258024A1 (en) Method of inspecting integrated circuits during fabrication
CN111597768B (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
CN115272185A (zh) 一种单元化的掩膜版缺陷的识别方法及识别装置
CN117576108B (zh) 晶圆缺陷检测的可视化优化方法、装置和计算机设备
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
US8464192B2 (en) Lithography verification apparatus and lithography simulation program
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
US8302036B2 (en) Method and apparatus for designing an integrated circuit
TWI712904B (zh) 電子裝置及積體電路的佈局方法
CN116713808B (zh) 一种屏蔽罩内孔位精准检测方法及系统
CN117950280B (zh) 建立光学邻近效应修正模型的方法、电子设备和存储介质
US20190266310A1 (en) Rule check structures
US20220146927A1 (en) Tag coordinate determination method and apparatus, computer-readable medium and electronic device
CN112556653B (zh) 半导体制造工艺中的图案量测方法、电子设备和存储介质
CN117688890A (zh) 一种网格边界缺陷标定方法、系统及存储介质
CN116243071A (zh) 器件近场扫描方法、装置、计算机设备、存储介质
CN114241048B (zh) 特征尺寸一致性分析方法及装置、计算机可读存储介质
WO2023236255A1 (zh) 曝光方法、装置、计算机设备、存储介质和计算机程序产品
CN118483868A (zh) 一种版图的刻蚀补偿方法、系统、计算机设备及计算机介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant