JP2003256488A - Ｌｓｉレイアウト方法、プログラムおよび記録媒体 - Google Patents
Ｌｓｉレイアウト方法、プログラムおよび記録媒体Info
- Publication number
- JP2003256488A JP2003256488A JP2002058279A JP2002058279A JP2003256488A JP 2003256488 A JP2003256488 A JP 2003256488A JP 2002058279 A JP2002058279 A JP 2002058279A JP 2002058279 A JP2002058279 A JP 2002058279A JP 2003256488 A JP2003256488 A JP 2003256488A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- clock
- flip
- flop
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 タイミングドリブンレイアウトの手法でＬＳ
Ｉ論理回路や配線のレイアウトを行う場合に、ノーマル
ファンクションのタイミングを崩さずレイアウトを行う
ＬＳＩレイアウト方法を提供する。 【解決手段】 このＬＳＩレイアウト方法は、大規模集
積回路における論理回路や配線等を配置する際、ネット
リストおよびタイミング制約をもとに論理回路を配置し
て作成されたクロックツリーに対して（Ｓ４）、前記タ
イミング制約をもとにタイミング解析を行い（Ｓ５）、
セットアップまたはホールドが収束できていない箇所に
遅延調整用のバッファを挿入し（Ｓ７）、遅延調整を行
ったときのフリップフロップへのクロック到達時間を考
慮に入れて、フリップフロップのクロック到達時間の値
をもとに、スキャンチェーンをリオーダリングして（Ｓ
１０）、スキャンチェーンを再構成するので、ノーマル
ファンクションのタイミングを保証した配線ができる。
Ｉ論理回路や配線のレイアウトを行う場合に、ノーマル
ファンクションのタイミングを崩さずレイアウトを行う
ＬＳＩレイアウト方法を提供する。 【解決手段】 このＬＳＩレイアウト方法は、大規模集
積回路における論理回路や配線等を配置する際、ネット
リストおよびタイミング制約をもとに論理回路を配置し
て作成されたクロックツリーに対して（Ｓ４）、前記タ
イミング制約をもとにタイミング解析を行い（Ｓ５）、
セットアップまたはホールドが収束できていない箇所に
遅延調整用のバッファを挿入し（Ｓ７）、遅延調整を行
ったときのフリップフロップへのクロック到達時間を考
慮に入れて、フリップフロップのクロック到達時間の値
をもとに、スキャンチェーンをリオーダリングして（Ｓ
１０）、スキャンチェーンを再構成するので、ノーマル
ファンクションのタイミングを保証した配線ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩレイアウト
方法、プログラムおよび記録媒体に関し、具体的には、
タイミングドリブンレイアウト手法でＬＳＩ論理回路や
配線等を配置する技術に関する。
方法、プログラムおよび記録媒体に関し、具体的には、
タイミングドリブンレイアウト手法でＬＳＩ論理回路や
配線等を配置する技術に関する。
【０００２】
【従来の技術】近年、高性能化および小型化がはかられ
ている電子機器に使われる目的で、ＬＳＩはＡＳＩＣに
代表されるようにますます高集積化、高機能化の一途を
たどっている。従って、このＬＳＩの回路パターンも、
ますます高集積化、複雑化してきており、設計したＬＳ
Ｉ回路が正常に動作するか否かの確認作業も一層重要な
ものとなってきている。現在では、ＬＳＩ回路作製工程
におけるレイアウトの段階で、一般には、論理、タイミ
ングを含めた確認がシミュレーションにより行われてい
る。ＬＳＩ等の半導体集積回路を開発する場合、最初に
半導体上に論理回路の配置を行うためのマスクパターン
設計（以下、レイアウト設計と称する）が行われる。こ
のレイアウト設計を行う場合、従来から、論理合成シス
テムを用いて自動配置・配線して回路設計を行ってい
る。この自動配置を行うときに用いられる回路の接続情
報が蓄えられたネットリストは、論理的な動作検証、予
測配線長を基に計算された配線遅延を考慮した遅延検証
およびタイミング検証が行われ、これらの検証により確
認されたネットリストを基にレイアウト設計を行ってい
る。
ている電子機器に使われる目的で、ＬＳＩはＡＳＩＣに
代表されるようにますます高集積化、高機能化の一途を
たどっている。従って、このＬＳＩの回路パターンも、
ますます高集積化、複雑化してきており、設計したＬＳ
Ｉ回路が正常に動作するか否かの確認作業も一層重要な
ものとなってきている。現在では、ＬＳＩ回路作製工程
におけるレイアウトの段階で、一般には、論理、タイミ
ングを含めた確認がシミュレーションにより行われてい
る。ＬＳＩ等の半導体集積回路を開発する場合、最初に
半導体上に論理回路の配置を行うためのマスクパターン
設計（以下、レイアウト設計と称する）が行われる。こ
のレイアウト設計を行う場合、従来から、論理合成シス
テムを用いて自動配置・配線して回路設計を行ってい
る。この自動配置を行うときに用いられる回路の接続情
報が蓄えられたネットリストは、論理的な動作検証、予
測配線長を基に計算された配線遅延を考慮した遅延検証
およびタイミング検証が行われ、これらの検証により確
認されたネットリストを基にレイアウト設計を行ってい
る。
【０００３】一方、ＬＳＩ内の論理回路およびクロック
信号線のレイアウトにおいては、高密度化、信号伝播遅
延時間の短縮および配線の混雑緩和のために配線を短く
することが要求される。また、クロック信号を必要とす
る論理回路に対しては、クロックスキューを抑制するた
めの最適な論理回路の配置や配線が要求されている。
信号線のレイアウトにおいては、高密度化、信号伝播遅
延時間の短縮および配線の混雑緩和のために配線を短く
することが要求される。また、クロック信号を必要とす
る論理回路に対しては、クロックスキューを抑制するた
めの最適な論理回路の配置や配線が要求されている。
【０００４】
【発明が解決しようとする課題】しかしながら、近年の
半導体集積回路の高集積化に伴って、回路全体でのクロ
ックスキューを抑えることが困難になってきている。従
来、この大規模集積回路におけるスキュー対策として、
Local Clock Skewに対してUseful Skew Bufferを挿
入する手法がある。これは、フリップフロップの前段の
Ｓｅｔｕｐが厳しく、後段でタイミング的な余裕がある
場合、フリップフロップのクロックを遅らせることによ
り、タイミングを収束させる手法である（図３参照）。
半導体集積回路の高集積化に伴って、回路全体でのクロ
ックスキューを抑えることが困難になってきている。従
来、この大規模集積回路におけるスキュー対策として、
Local Clock Skewに対してUseful Skew Bufferを挿
入する手法がある。これは、フリップフロップの前段の
Ｓｅｔｕｐが厳しく、後段でタイミング的な余裕がある
場合、フリップフロップのクロックを遅らせることによ
り、タイミングを収束させる手法である（図３参照）。
【０００５】この手法では、回路全体としてのスキュー
が大きくなるため、スキャンのシフト動作が保証されな
い。また、従来のスキャンチェーンのリオーダリング
は、フリップフロップの配置の近いものから接続される
ため、Useful Skew Bufferを使用した場合のシフト動
作は保証されない。
が大きくなるため、スキャンのシフト動作が保証されな
い。また、従来のスキャンチェーンのリオーダリング
は、フリップフロップの配置の近いものから接続される
ため、Useful Skew Bufferを使用した場合のシフト動
作は保証されない。
【０００６】特開平８−３１３５９５号公報の「テスト
回路生成方法」は、仮想モデルを使用して、クロックパ
スの関係を考慮し、遅延が大きい方を前段にもってくる
ようにスキャンパス生成を行うようにして、データのホ
ールドマージンを確保でき、クロックスキューによるス
キャンパスのミススキャンを防止し、より確実なテスト
回路を生成している。しかし、現状の微細化プロセスで
は仮想配線遅延が当てにならないのは周知の事実であ
る。また、タイミング制約をレイアウト時に読み込んで
いないため、スキャンチェーンのリオーダリングはクロ
ックの遅延値のみをもとにしている。そのため、リオー
ダリングの際に、フリップフロップの出力配線負荷が変
わり、ノーマル動作のタイミングバイオレーションが起
こる可能性が非常に高くなってしまう。
回路生成方法」は、仮想モデルを使用して、クロックパ
スの関係を考慮し、遅延が大きい方を前段にもってくる
ようにスキャンパス生成を行うようにして、データのホ
ールドマージンを確保でき、クロックスキューによるス
キャンパスのミススキャンを防止し、より確実なテスト
回路を生成している。しかし、現状の微細化プロセスで
は仮想配線遅延が当てにならないのは周知の事実であ
る。また、タイミング制約をレイアウト時に読み込んで
いないため、スキャンチェーンのリオーダリングはクロ
ックの遅延値のみをもとにしている。そのため、リオー
ダリングの際に、フリップフロップの出力配線負荷が変
わり、ノーマル動作のタイミングバイオレーションが起
こる可能性が非常に高くなってしまう。
【０００７】本発明は、上述した実情を考慮してなされ
たものであって、タイミングドリブンレイアウトの手法
でＬＳＩ論理回路や配線等のレイアウトを行う場合に、
ノーマルファンクションのタイミングを崩さずにレイア
ウトを行うＬＳＩレイアウト方法、その方法を実行する
ためのプログラムおよびそのプログラムを記録したコン
ピュータ読み取り可能な記録媒体を提供することを目的
とする。
たものであって、タイミングドリブンレイアウトの手法
でＬＳＩ論理回路や配線等のレイアウトを行う場合に、
ノーマルファンクションのタイミングを崩さずにレイア
ウトを行うＬＳＩレイアウト方法、その方法を実行する
ためのプログラムおよびそのプログラムを記録したコン
ピュータ読み取り可能な記録媒体を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の請求項１のＬＳＩレイアウト方法は、大
規模集積回路における論理回路や配線等を配置する際、
ネットリストおよびタイミング制約をもとに論理回路を
配置して作成されたクロックツリーに対して、前記タイ
ミング制約をもとにタイミング解析を行い、セットアッ
プまたはホールドが収束できていない箇所に遅延調整用
のバッファを挿入し、遅延調整を行ったときのフリップ
フロップへのクロック到達時間を考慮に入れて、フリッ
プフロップのクロック到達時間の値をもとに、スキャン
チェーンをリオーダリングして、スキャンチェーンを再
構成することを特徴とする。
めに、本発明の請求項１のＬＳＩレイアウト方法は、大
規模集積回路における論理回路や配線等を配置する際、
ネットリストおよびタイミング制約をもとに論理回路を
配置して作成されたクロックツリーに対して、前記タイ
ミング制約をもとにタイミング解析を行い、セットアッ
プまたはホールドが収束できていない箇所に遅延調整用
のバッファを挿入し、遅延調整を行ったときのフリップ
フロップへのクロック到達時間を考慮に入れて、フリッ
プフロップのクロック到達時間の値をもとに、スキャン
チェーンをリオーダリングして、スキャンチェーンを再
構成することを特徴とする。
【０００９】また、本発明の請求項２のＬＳＩレイアウ
ト方法は、大規模集積回路における論理回路や配線等を
配置する際、論理回路の配置情報や配線情報等の接続関
係を表すネットリストとタイミング制約を読み込み、読
み込んだネットリストおよびタイミング制約の情報をも
とに、タイミングドリブンレイアウト手法で論理回路の
配置を行い、論理回路の配置後、フリップフロップのク
ロックに対してクロックツリーを張って、前記タイミン
グ制約をもとにタイミング解析した結果、セットアップ
またはホールドが収束できていない箇所がある場合、そ
の箇所のクロックラインに遅延調整用のバッファを挿入
し、この遅延調整用のバッファの挿入が完了した後、遅
延調整を行ったときのフリップフロップへのクロック到
達時間を考慮に入れて、フリップフロップのクロック到
達時間の値をソートすることにより、スキャンチェーン
をリオーダリングして、スキャンチェーンを再構成し、
遅延調整用のバッファの挿入時でもスキャンシフト動作
時のホールド割れを防ぐようにしたことを特徴とする。
ト方法は、大規模集積回路における論理回路や配線等を
配置する際、論理回路の配置情報や配線情報等の接続関
係を表すネットリストとタイミング制約を読み込み、読
み込んだネットリストおよびタイミング制約の情報をも
とに、タイミングドリブンレイアウト手法で論理回路の
配置を行い、論理回路の配置後、フリップフロップのク
ロックに対してクロックツリーを張って、前記タイミン
グ制約をもとにタイミング解析した結果、セットアップ
またはホールドが収束できていない箇所がある場合、そ
の箇所のクロックラインに遅延調整用のバッファを挿入
し、この遅延調整用のバッファの挿入が完了した後、遅
延調整を行ったときのフリップフロップへのクロック到
達時間を考慮に入れて、フリップフロップのクロック到
達時間の値をソートすることにより、スキャンチェーン
をリオーダリングして、スキャンチェーンを再構成し、
遅延調整用のバッファの挿入時でもスキャンシフト動作
時のホールド割れを防ぐようにしたことを特徴とする。
【００１０】また、本発明の請求項３は、請求項１また
は２に記載のＬＳＩレイアウト方法において、前記スキ
ャンチェーンの再構成が終了しても、スキャンシフト動
作でホールド動作が割れる場合には、そのホールド動作
時の割れが起こったフリップフロップの出力端子と次段
のフリップフロップの入力端子間にホールド調整用のバ
ッファを挿入することを特徴とする。また、本発明の請
求項４のプログラムは、コンピュータに、請求項１、２
または３に記載のＬＳＩレイアウト方法を実施させるた
めのプログラムである。また、本発明の請求項５の記録
媒体は、請求項４に記載のプログラムを記録したコンピ
ュータ読み取り可能な記録媒体である。
は２に記載のＬＳＩレイアウト方法において、前記スキ
ャンチェーンの再構成が終了しても、スキャンシフト動
作でホールド動作が割れる場合には、そのホールド動作
時の割れが起こったフリップフロップの出力端子と次段
のフリップフロップの入力端子間にホールド調整用のバ
ッファを挿入することを特徴とする。また、本発明の請
求項４のプログラムは、コンピュータに、請求項１、２
または３に記載のＬＳＩレイアウト方法を実施させるた
めのプログラムである。また、本発明の請求項５の記録
媒体は、請求項４に記載のプログラムを記録したコンピ
ュータ読み取り可能な記録媒体である。
【００１１】したがって、タイミングドリブンレイアウ
ト手法によりＬＳＩ論理回路や配線等を配置するとき
に、タイミング制約を考慮することにより、ノーマルフ
ァンクションのタイミングを崩す場所をみつけ、その場
所へUseful Skew Bufferを挿入してからリオーダリン
グを行うので、ノーマルファンクションのタイミングを
保証した配線ができる。その結果、スキャンシフト動作
のタイミングが収束しない場合には、スキャンチェーン
上にタイミング調整用のバッファを挿入することによ
り、スキャンシフト動作をも収束させることができる。
ト手法によりＬＳＩ論理回路や配線等を配置するとき
に、タイミング制約を考慮することにより、ノーマルフ
ァンクションのタイミングを崩す場所をみつけ、その場
所へUseful Skew Bufferを挿入してからリオーダリン
グを行うので、ノーマルファンクションのタイミングを
保証した配線ができる。その結果、スキャンシフト動作
のタイミングが収束しない場合には、スキャンチェーン
上にタイミング調整用のバッファを挿入することによ
り、スキャンシフト動作をも収束させることができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明のＬ
ＳＩレイアウト方法の実施形態を説明する。 ＜実施例１＞図１は、本発明のＬＳＩレイアウト方法の
処理手順を示すフローチャートである。まず、設計者が
作成したＬＳＩ論理回路の配置情報や配線情報等の接続
関係を表すネットリストを読み込む（ステップＳ１）。
次いで、タイミング制約を読みこむ（ステップＳ２）。
このタイミング制約は、クロックとその周波数を定義し
ているものとする（図２参照）。
ＳＩレイアウト方法の実施形態を説明する。 ＜実施例１＞図１は、本発明のＬＳＩレイアウト方法の
処理手順を示すフローチャートである。まず、設計者が
作成したＬＳＩ論理回路の配置情報や配線情報等の接続
関係を表すネットリストを読み込む（ステップＳ１）。
次いで、タイミング制約を読みこむ（ステップＳ２）。
このタイミング制約は、クロックとその周波数を定義し
ているものとする（図２参照）。
【００１３】次に、タイミングドリブンレイアウト手法
で、読み込んだネットリストおよびタイミング制約の情
報をもとに、タイミング制約の厳しいところでは、配線
遅延を減らすように論理回路同士を近い位置に配置する
（ステップＳ３）。論理回路の配置後、論理合成システ
ムのクロックツリーシンセシスにより、フリップフロッ
プのクロックに対してクロックツリーを張る（ステップ
Ｓ４）。この時点で、先に読み込んだタイミング制約を
もとに、タイミング解析を行う（ステップＳ５）。ここ
でタイミング制約を参照するのは、ノーマルファンクシ
ョンのタイミングを崩さず、最適なリオーダリングを行
うためである。
で、読み込んだネットリストおよびタイミング制約の情
報をもとに、タイミング制約の厳しいところでは、配線
遅延を減らすように論理回路同士を近い位置に配置する
（ステップＳ３）。論理回路の配置後、論理合成システ
ムのクロックツリーシンセシスにより、フリップフロッ
プのクロックに対してクロックツリーを張る（ステップ
Ｓ４）。この時点で、先に読み込んだタイミング制約を
もとに、タイミング解析を行う（ステップＳ５）。ここ
でタイミング制約を参照するのは、ノーマルファンクシ
ョンのタイミングを崩さず、最適なリオーダリングを行
うためである。
【００１４】タイミング解析した結果、セットアップま
たはホールドが収束できていない箇所があるかを調べる
（ステップＳ６）。この時点でスキャン関連のタイミン
グを考慮してしまうと、ノーマルファンクションに対し
て大きな改善が見込めないため、この遅延調整のときに
は、スキャン関連のタイミングは一切見ず、ノーマルフ
ァンクションのみを対象とする。
たはホールドが収束できていない箇所があるかを調べる
（ステップＳ６）。この時点でスキャン関連のタイミン
グを考慮してしまうと、ノーマルファンクションに対し
て大きな改善が見込めないため、この遅延調整のときに
は、スキャン関連のタイミングは一切見ず、ノーマルフ
ァンクションのみを対象とする。
【００１５】収束できていない箇所がある場合、その箇
所へUseful Clock Bufferを使用して、クロックライン
に遅延調整用のバッファを挿入する（ステップＳ７）
（図４参照）。クロックラインの遅延調整を行ったフリ
ップフロップおよびクロック遅延を記憶する（ステップ
Ｓ８）。
所へUseful Clock Bufferを使用して、クロックライン
に遅延調整用のバッファを挿入する（ステップＳ７）
（図４参照）。クロックラインの遅延調整を行ったフリ
ップフロップおよびクロック遅延を記憶する（ステップ
Ｓ８）。
【００１６】この遅延調整用のバッファの挿入が完了し
た後、遅延調整のときに記憶したフリップフロップへの
クロック到達時間を考慮に入れ、すべてのフリップフロ
ップのクロック到達時間を比較し（ステップＳ９）、フ
リップフロップのクロック到達時間の値をもとにソート
（ソートは昇順でも降順でもかまわない）して、スキャ
ンチェーンのリオーダリングを行い、スキャンチェーン
を再構成する（ステップＳ１０）。このリオーダリング
に際しては、すでに作成されているスキャンチェーンを
一旦切断して行う。これにより、Useful Clock Buffe
rにより回路全体としてのクロックスキュー値が悪くな
ってもスキャンシフト動作時のホールド動作を保証する
ことができる。
た後、遅延調整のときに記憶したフリップフロップへの
クロック到達時間を考慮に入れ、すべてのフリップフロ
ップのクロック到達時間を比較し（ステップＳ９）、フ
リップフロップのクロック到達時間の値をもとにソート
（ソートは昇順でも降順でもかまわない）して、スキャ
ンチェーンのリオーダリングを行い、スキャンチェーン
を再構成する（ステップＳ１０）。このリオーダリング
に際しては、すでに作成されているスキャンチェーンを
一旦切断して行う。これにより、Useful Clock Buffe
rにより回路全体としてのクロックスキュー値が悪くな
ってもスキャンシフト動作時のホールド動作を保証する
ことができる。
【００１７】＜実施例２＞しかし、Useful Clock Buf
ferを挿入した場合、上述の実施例１によるレイアウト
を行ってもフリップフロップのクロック到達時間の差に
よっては、スキャンシフト動作のタイミングを収束させ
られない（例えば、ホールド動作が割れる）場合があ
る。この場合には、そのホールド動作時の割れが起こっ
たフリップフロップの出力端子から次段のフリップフロ
ップの入力信号端子にデータライン遅延調整用のバッフ
ァを挿入する。実施例１の手法を使用せずにこのバッフ
ァ挿入を行うと、ゲート数が膨大に増加することが予測
されるが、実施例１によるスキャンチェーンのリオーダ
リングを行った後であれば、最低限のゲート数増加で済
む。
ferを挿入した場合、上述の実施例１によるレイアウト
を行ってもフリップフロップのクロック到達時間の差に
よっては、スキャンシフト動作のタイミングを収束させ
られない（例えば、ホールド動作が割れる）場合があ
る。この場合には、そのホールド動作時の割れが起こっ
たフリップフロップの出力端子から次段のフリップフロ
ップの入力信号端子にデータライン遅延調整用のバッフ
ァを挿入する。実施例１の手法を使用せずにこのバッフ
ァ挿入を行うと、ゲート数が膨大に増加することが予測
されるが、実施例１によるスキャンチェーンのリオーダ
リングを行った後であれば、最低限のゲート数増加で済
む。
【００１８】図４は、本発明によるＬＳＩレイアウト方
法を実施するためのコンピュータシステムの構成を示す
ブロック図である。図４において、中央演算処理装置
（ＣＰＵ）１、媒体読み取り装置２、キーボード等の入
力装置３、ディスプレイ等の表示装置４、ハードディス
ク等の記憶装置５およびメモリ６とがバス７によって接
続されている。上述した各実施例のＬＳＩレイアウト方
法を実行するプログラムコードを記録媒体に記録し、そ
の記録媒体に記録されたプログラムコードを媒体読み取
り装置２や記憶装置５から読み取って、図４のコンピュ
ータへインストールし、そのプログラムをＣＰＵ１で実
行することにより容易に本発明を実施できる。この場
合、記録媒体から読出されたプログラムコード自体も上
述した実施形態の機能を実現することになり、そのプロ
グラムコードおよびそのコードを記憶した記録媒体は本
発明を構成することになる。
法を実施するためのコンピュータシステムの構成を示す
ブロック図である。図４において、中央演算処理装置
（ＣＰＵ）１、媒体読み取り装置２、キーボード等の入
力装置３、ディスプレイ等の表示装置４、ハードディス
ク等の記憶装置５およびメモリ６とがバス７によって接
続されている。上述した各実施例のＬＳＩレイアウト方
法を実行するプログラムコードを記録媒体に記録し、そ
の記録媒体に記録されたプログラムコードを媒体読み取
り装置２や記憶装置５から読み取って、図４のコンピュ
ータへインストールし、そのプログラムをＣＰＵ１で実
行することにより容易に本発明を実施できる。この場
合、記録媒体から読出されたプログラムコード自体も上
述した実施形態の機能を実現することになり、そのプロ
グラムコードおよびそのコードを記憶した記録媒体は本
発明を構成することになる。
【００１９】
【発明の効果】以上説明したように本発明によれば、タ
イミングドリブンレイアウト手法によりＬＳＩ論理回路
や配線等を配置するときに、タイミング制約を考慮する
ことにより、ノーマルファンクションのタイミングを崩
す場所をみつけ、その場所へUseful Skew Bufferを挿
入してからリオーダリングを行うので、ノーマルファン
クションのタイミングを保証した配線ができる。その結
果、スキャンシフト動作のタイミングが収束しない場合
には、スキャンチェーン上にタイミング調整用のバッフ
ァを挿入することにより、スキャンシフト動作をも収束
させることができる。
イミングドリブンレイアウト手法によりＬＳＩ論理回路
や配線等を配置するときに、タイミング制約を考慮する
ことにより、ノーマルファンクションのタイミングを崩
す場所をみつけ、その場所へUseful Skew Bufferを挿
入してからリオーダリングを行うので、ノーマルファン
クションのタイミングを保証した配線ができる。その結
果、スキャンシフト動作のタイミングが収束しない場合
には、スキャンチェーン上にタイミング調整用のバッフ
ァを挿入することにより、スキャンシフト動作をも収束
させることができる。
【図１】 本発明のＬＳＩレイアウト方法の処理手順を
示すフローチャートである。
示すフローチャートである。
【図２】 タイミング制約の記述例を示す図である。
【図３】 Local Clock SkewとUseful Skew Buffer
の概念を説明するための図である。
の概念を説明するための図である。
【図４】 本発明によるＬＳＩレイアウト方法を実施す
るためのコンピュータシステムの構成を示すブロック図
である。
るためのコンピュータシステムの構成を示すブロック図
である。
１…中央演算処理装置（ＣＰＵ）、２…媒体読み取り装
置、３…入力装置、４…表示装置、５…記憶装置、６…
メモリ、７…バス。
置、３…入力装置、４…表示装置、５…記憶装置、６…
メモリ、７…バス。
Claims (5)
- 【請求項１】 大規模集積回路における論理回路や配線
等を配置する際、ネットリストおよびタイミング制約を
もとに論理回路を配置して作成されたクロックツリーに
対して、前記タイミング制約をもとにタイミング解析を
行い、セットアップまたはホールドが収束できていない
箇所に遅延調整用のバッファを挿入し、遅延調整を行っ
たときのフリップフロップへのクロック到達時間を考慮
に入れて、フリップフロップのクロック到達時間の値を
もとに、スキャンチェーンをリオーダリングして、スキ
ャンチェーンを再構成することを特徴とするＬＳＩレイ
アウト方法。 - 【請求項２】 大規模集積回路における論理回路や配線
等を配置する際、論理回路の配置情報や配線情報等の接
続関係を表すネットリストとタイミング制約を読み込
み、読み込んだネットリストおよびタイミング制約の情
報をもとに、タイミングドリブンレイアウト手法で論理
回路の配置を行い、論理回路の配置後、フリップフロッ
プのクロックに対してクロックツリーを張って、前記タ
イミング制約をもとにタイミング解析した結果、セット
アップまたはホールドが収束できていない箇所がある場
合、その箇所のクロックラインに遅延調整用のバッファ
を挿入し、この遅延調整用のバッファの挿入が完了した
後、遅延調整を行ったときのフリップフロップへのクロ
ック到達時間を考慮に入れて、フリップフロップのクロ
ック到達時間の値をソートすることによって、スキャン
チェーンをリオーダリングして、スキャンチェーンを再
構成し、遅延調整用のバッファの挿入時でもスキャンシ
フト動作時のホールド割れを防ぐようにしたことを特徴
とするＬＳＩレイアウト方法。 - 【請求項３】 請求項１または２に記載のＬＳＩレイア
ウト方法において、前記スキャンチェーンの再構成が終
了しても、スキャンシフト動作でホールド動作が割れる
場合には、そのホールド動作時の割れが起こったフリッ
プフロップの出力端子と次段のフリップフロップの入力
端子間にホールド調整用のバッファを挿入することを特
徴とするＬＳＩレイアウト方法。 - 【請求項４】 コンピュータに、請求項１、２または３
に記載のＬＳＩレイアウト方法を実施させるためのプロ
グラム。 - 【請求項５】 請求項４に記載のプログラムを記録した
コンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058279A JP2003256488A (ja) | 2002-03-05 | 2002-03-05 | Ｌｓｉレイアウト方法、プログラムおよび記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002058279A JP2003256488A (ja) | 2002-03-05 | 2002-03-05 | Ｌｓｉレイアウト方法、プログラムおよび記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256488A true JP2003256488A (ja) | 2003-09-12 |
Family
ID=28668293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002058279A Pending JP2003256488A (ja) | 2002-03-05 | 2002-03-05 | Ｌｓｉレイアウト方法、プログラムおよび記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003256488A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136359A (ja) * | 2003-10-31 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
| US7444607B2 (en) | 2004-11-26 | 2008-10-28 | Fujitsu Limited | Method for correcting timing error when designing semiconductor integrated circuit |
| US7480844B2 (en) | 2005-03-18 | 2009-01-20 | Fujitsu Limited | Method for eliminating hold error in scan chain |
| JP2011145893A (ja) * | 2010-01-14 | 2011-07-28 | Nec Corp | スキャンフリップフロップ追加システム及びスキャンフリップフロップ追加方法 |
| JP2014161007A (ja) * | 2013-01-24 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2002
- 2002-03-05 JP JP2002058279A patent/JP2003256488A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136359A (ja) * | 2003-10-31 | 2005-05-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置 |
| JP4683833B2 (ja) * | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
| US8143919B2 (en) | 2003-10-31 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a display device |
| US8704551B2 (en) | 2003-10-31 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a display device |
| US9166600B2 (en) | 2003-10-31 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a display device |
| US7444607B2 (en) | 2004-11-26 | 2008-10-28 | Fujitsu Limited | Method for correcting timing error when designing semiconductor integrated circuit |
| US7480844B2 (en) | 2005-03-18 | 2009-01-20 | Fujitsu Limited | Method for eliminating hold error in scan chain |
| JP2011145893A (ja) * | 2010-01-14 | 2011-07-28 | Nec Corp | スキャンフリップフロップ追加システム及びスキャンフリップフロップ追加方法 |
| JP2014161007A (ja) * | 2013-01-24 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8015522B2 (en) | System for implementing post-silicon IC design changes | |
| US6651230B2 (en) | Method for reducing design effect of wearout mechanisms on signal skew in integrated circuit design | |
| US7254796B2 (en) | Method for synthesizing domino logic circuits cross reference to related patent application using partition | |
| US7944237B2 (en) | Adjustable hold flip flop and method for adjusting hold requirements | |
| JP2002259477A (ja) | 半導体回路設計変更方法 | |
| JP2002312411A (ja) | 論理合成装置および論理合成方法 | |
| US9449127B1 (en) | System for verifying timing constraints of IC design | |
| US20080250379A1 (en) | Logic circuit synthesis device | |
| US20070168900A1 (en) | VLSI timing optimization with interleaved buffer insertion and wire sizing stages | |
| JP2003256488A (ja) | Ｌｓｉレイアウト方法、プログラムおよび記録媒体 | |
| JP2000277617A (ja) | Ａｓｉｃ設計方法およびａｓｉｃ設計装置 | |
| JP2005136286A (ja) | 半導体集積回路の設計方法、及びその装置 | |
| JP2007072995A (ja) | レイアウト装置、自動配置配線方法および半導体集積回路製造方法 | |
| JP2985833B2 (ja) | クロック分配方式及び方法 | |
| JP2002009155A (ja) | 半導体回路の設計方法及びそれを用いて設計する半導体回路 | |
| Weber | My head hurts, my timing stinks, and I don’t love on-chip variation | |
| US7509603B2 (en) | Semiconductor integrated circuit and design method thereof | |
| JP7069608B2 (ja) | 半導体設計支援装置、半導体設計支援方法及びプログラム | |
| JP2822741B2 (ja) | クロック配線設計方式 | |
| JP2002259487A (ja) | 多電源回路シミュレーション方法及び装置 | |
| JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| JP2000231583A (ja) | 論理合成方法及び装置 | |
| JP2000068381A (ja) | Ｌｓｉの自動レイアウト方法、及びｌｓｉの自動レイアウトプログラムを記録した記録媒体 | |
| JP4186559B2 (ja) | スキャンフリップフロップ | |
| JP3033763B1 (ja) | 半導体集積回路の遅延低減配置処理装置および遅延低減配置処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |