CN105653807A - 一种基于Cadence Via自动对齐的方法 - Google Patents

一种基于Cadence Via自动对齐的方法 Download PDF

Info

Publication number
CN105653807A
CN105653807A CN201610002639.2A CN201610002639A CN105653807A CN 105653807 A CN105653807 A CN 105653807A CN 201610002639 A CN201610002639 A CN 201610002639A CN 105653807 A CN105653807 A CN 105653807A
Authority
CN
China
Prior art keywords
skill
automatic aligning
program
method based
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610002639.2A
Other languages
English (en)
Inventor
刘金凤
张得文
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Group Co Ltd
Original Assignee
Inspur Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Group Co Ltd filed Critical Inspur Group Co Ltd
Priority to CN201610002639.2A priority Critical patent/CN105653807A/zh
Publication of CN105653807A publication Critical patent/CN105653807A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Treatment And Processing Of Natural Fur Or Leather (AREA)

Abstract

本发明公开一种基于Cadence？Via自动对齐的方法,？涉及EDA技术领域，？通过编写设置PCB板中自动对齐Via的SKILL设置程序，然后将该Skill程序放入到Skill菜单中,执行该Skill程序就能一键设置改变原来Via的位置，实现一键自动对齐。采用本发明，使得PCB板中Via间距统一，布局比以前美观，同时扩大了net设置空间，提高了板卡利用率。

Description

一种基于Cadence Via自动对齐的方法
技术领域
本发明涉及EDA技术领域，具体的说就是一种基于CadenceVia自动对齐的方法。
背景技术
随着社会的发展,人们对电子产品的要求也越来越高,电子信息行业为了迎合和满足大众的心理,也在进行不断的研究和实践,开发出新的电子产品,促进信息时代的发展。PCB板卡设计作为发展的基石，需要不断的改进与创新。
目前PCB板卡设计时，在双面板和多层板中，为连通各层之间的印制导线，在各层需要连通的导线的交汇处钻上一个公共孔，即过孔。孔本身存在着对地的寄生电容，同时也存在着寄生电感，往往也会给电路的设计带来很大的负面效应。在工艺上，过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属，用以连通中间各层需要连通的铜箔，而过孔的上下两面做成圆形焊盘形状，过孔的参数主要有孔的外径和钻孔尺寸。在PCB板卡上存在众多过孔，通常存在过孔散乱，布局分散等情况，占用较多PCB板卡空间，严重影响PCB板卡上通过net的设计，也破坏了板卡外观美观。
发明内容
本发明针对现有技术存在的不足之处，提供了一种基于CadenceVia自动对齐的方法。
本发明所述一种基于CadenceVia自动对齐的方法，解决上述技术问题采用的技术方案如下：所述基于CadenceVia自动对齐的方法,在CadenceLayout设计中，通过编写设置PCB板中自动对齐Via的SKILL程序，然后将该SKILL程序放入到Skill菜单中，实施该SKILL程序能够一键设置改变原来Via的位置，使得Via一键自动对齐。
优选的，通过修改PCB板中自动对齐Via的SKILL程序的部分配置文件，然后将该SKILL程序放入到Skill菜单中，并执行该SKILL程序，对Layout设计的后台数据库进行直接修改，能够一键改变原来Via的位置。
优选的，所述基于CadenceVia自动对齐的方法,其具体实施步骤包括：
1)选择当前需要改动的Via；
2）选择一个Via作为一个基本点；
3）根据设计需要选择需要的Via的间距和位置；
4）运行SKILL，Via自动变成所需位置；
5）运行SKILL运行结束，输出Done命令。
本发明的一种基于CadenceVia自动对齐的方法与现有技术相比具有的有益效果是：本发明所述方法，实施步骤简单，操作起来方便易行，在CadenceLayout设计中，能够一键设置改变原来Via的位置，实现一键自动对齐；使得PCB板中Via间距统一，布局比以前美观，同时扩大了net设置空间，提高了板卡利用率。
附图说明
附图1为没有采用本发明所述方法前的示意图；
附图2为采用本发明所述方法后的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参考附图，对本发明所述一种基于CadenceVia自动对齐的方法进一步详细说明。
本发明所述一种基于CadenceVia自动对齐的方法,在CadenceLayout设计中，通过编写设置PCB板中自动对齐Via(过孔)的SKILL程序，然后将该SKILL程序放入到Skill菜单中，实施该SKILL程序，就能一键设置改变原来Via的位置，实现Via一键自动对齐。通过本发明所述方法，避免Via不齐导致的布局空间不够，布局不美观等问题，从而大大提高了工作效率。
实施例1：
本实施例所述一种基于CadenceVia自动对齐的方法,在CadenceLayout设计中，通过修改PCB板中自动对齐Via的SKILL程序的部分配置文件，然后将该SKILL程序放入到Skill菜单中，并执行该SKILL程序，对Layout设计的后台数据库进行直接修改，能够一键改变原来Via的位置，使得Via一键自动对齐。
采用本实施例所述基于CadenceVia自动对齐的方法,其具体实施步骤包括：
2)选择当前需要改动的Via；
2）选择一个Via作为一个基本点；
3）根据设计需要选择需要的Via的间距和位置；
4）运行SKILL，Via自动变成所需位置；
5）运行SKILL运行结束，输出Done命令。
附图1为没有采用本发明所述方法前的示意图；如附图1所示，两侧Via之间能够设置六条net，此时两侧Via均没有对齐，占据PCB板卡空间较大。附图2为采用本发明所述方法后的示意图；如附图2所示，此时两侧Via已经对齐在一条直线上，占据PCB板卡空间相对较小，两侧Via之间能够设置七条net；并且两侧Via间距统一，布局比以前美观，有效扩大了设置net的有效面积。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (3)

1.一种基于CadenceVia自动对齐的方法，其特征在于，在CadenceLayout设计中，通过编写设置PCB板中自动对齐Via的SKILL程序，然后将该SKILL程序放入到Skill菜单中，实施该SKILL程序能够一键设置改变原来Via的位置，使得Via一键自动对齐。
2.根据权利要求1所述一种基于CadenceVia自动对齐的方法，其特征在于，通过修改PCB板中自动对齐Via的SKILL程序的部分配置文件，然后将该SKILL程序放入到Skill菜单中，并执行该SKILL程序，对Layout设计的后台数据库进行直接修改，能够一键改变原来Via的位置。
3.根据权利要求2所述一种基于CadenceVia自动对齐的方法，其特征在于，其具体实施步骤包括：
选择当前需要改动的Via；
2）选择一个Via作为一个基本点；
3）根据设计需要选择需要的Via的间距和位置；
4）运行SKILL，Via自动变成所需位置；
5）运行SKILL运行结束，输出Done命令。
CN201610002639.2A 2016-01-06 2016-01-06 一种基于Cadence Via自动对齐的方法 Pending CN105653807A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610002639.2A CN105653807A (zh) 2016-01-06 2016-01-06 一种基于Cadence Via自动对齐的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610002639.2A CN105653807A (zh) 2016-01-06 2016-01-06 一种基于Cadence Via自动对齐的方法

Publications (1)

Publication Number Publication Date
CN105653807A true CN105653807A (zh) 2016-06-08

Family

ID=56491573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610002639.2A Pending CN105653807A (zh) 2016-01-06 2016-01-06 一种基于Cadence Via自动对齐的方法

Country Status (1)

Country Link
CN (1) CN105653807A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407610A (zh) * 2016-10-27 2017-02-15 济南浪潮高新科技投资发展有限公司 一种pcb中自动添加屏蔽铜的方法
CN106934154A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种自动对齐同一类型封装器件方法
CN107220440A (zh) * 2017-05-27 2017-09-29 郑州云海信息技术有限公司 一种自动添加高速线bead probe的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129964A1 (en) * 2004-12-10 2006-06-15 Matsushita Electric Industrial Co., Ltd. Net list generating method and layout designing method of semiconductor integrated circuit
JP2014026609A (ja) * 2012-07-30 2014-02-06 Aakitekku:Kk 外縁明示処理装置及び外縁明示処理プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129964A1 (en) * 2004-12-10 2006-06-15 Matsushita Electric Industrial Co., Ltd. Net list generating method and layout designing method of semiconductor integrated circuit
JP2014026609A (ja) * 2012-07-30 2014-02-06 Aakitekku:Kk 外縁明示処理装置及び外縁明示処理プログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VIVIENLUO: "allegro自动对齐SKILL", 《HTTP://WWW.ALLEGRO-SKILL.COM/THREAD-5247-1-1.HTML》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407610A (zh) * 2016-10-27 2017-02-15 济南浪潮高新科技投资发展有限公司 一种pcb中自动添加屏蔽铜的方法
CN106934154A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种自动对齐同一类型封装器件方法
CN107220440A (zh) * 2017-05-27 2017-09-29 郑州云海信息技术有限公司 一种自动添加高速线bead probe的方法

Similar Documents

Publication Publication Date Title
CN105653807A (zh) 一种基于Cadence Via自动对齐的方法
CN102612259A (zh) 印刷电路板钻孔短槽孔
CN204360404U (zh) 电路板、含电路板的制卡组件及制卡组件制成的智能卡
CN202929606U (zh) 一种单层电极线路的电容触摸屏
CN102821547B (zh) 一种双面线路板加工过程的固定方法
CN204278120U (zh) Pcb多层钻孔简易感应装置
CN203827313U (zh) 触摸按键及包含其的手机
CN107506520B (zh) 一种挖空pad相邻层面铜箔的方法
CN206611646U (zh) 一种树脂塞孔万能底座治具
CN205248101U (zh) 一种组合式热压中模装置
CN204719626U (zh) 一种设有倾斜过孔的高密板
CN203884075U (zh) 一种基于背钻的pcb板结构
CN202385393U (zh) 一种精密半孔的印制电路板
CN207475997U (zh) 一种厚铜印刷电路板
CN206005007U (zh) 电路板拼版结构
CN202669140U (zh) 一种阻焊用简易钉床丝印装置
CN205510581U (zh) Hdi线路板定位装置
CN203292925U (zh) Pcb数控钻机自动送料装置
CN204145558U (zh) 一种设有预留空间的手机卡座
CN203708631U (zh) 多层印制线路板
CN102458049B (zh) 一种对叠孔印制板的生产方法
CN203482492U (zh) 一种提高线路板排版利用率的基板
CN202077197U (zh) 一种usb无线网卡
CN201594948U (zh) 印刷电路板用屏蔽腔
CN212628597U (zh) 一种优化bga下过孔的pcb结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608

RJ01 Rejection of invention patent application after publication