KR101004663B1 - 좌표 추출 장치 및 그 방법 - Google Patents

좌표 추출 장치 및 그 방법 Download PDF

Info

Publication number
KR101004663B1
KR101004663B1 KR1020080125803A KR20080125803A KR101004663B1 KR 101004663 B1 KR101004663 B1 KR 101004663B1 KR 1020080125803 A KR1020080125803 A KR 1020080125803A KR 20080125803 A KR20080125803 A KR 20080125803A KR 101004663 B1 KR101004663 B1 KR 101004663B1
Authority
KR
South Korea
Prior art keywords
cell
layout
coordinates
node
name
Prior art date
Application number
KR1020080125803A
Other languages
English (en)
Other versions
KR20100067310A (ko
Inventor
박햇빛
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080125803A priority Critical patent/KR101004663B1/ko
Publication of KR20100067310A publication Critical patent/KR20100067310A/ko
Application granted granted Critical
Publication of KR101004663B1 publication Critical patent/KR101004663B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 좌표 추출 장치 및 그 방법에 관한 것으로서, 본 발명의 좌표 추출 방법은, 스키메틱 내의 특정 네트 또는 노드에 대응하는 레이아웃 좌표 또는 칩 상의 좌표를 추출하는 방법에 있어서, 상기 스키메틱 내의 소정 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 대응하는 레이아웃 내의 상기 소정 셀의 레이아웃 좌표를 저장하는 단계; 및 상기 스키메틱 내의 상기 특정 네트 또는 노드가 선택되면, 상기 특정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계를 포함하고, 상술한 본 발명에 의한 좌표 추출 장치 및 그 방법은, 칩 내의 특정 지점의 좌표를 자동으로 추출함으로써 작업 시간을 단축시킬 수 있다.
좌표, 스키메틱, 레이아웃, 칩, 셀 네임, 인스턴스 네임, 계층 정보

Description

좌표 추출 장치 및 그 방법{DEVICE FOR EXTRACTING COORDINATE AND METHOD FOR IT}
본 발명은 반도체 장비 분야에 관한 것으로, 특히 실제 칩 내의 특정 지점의 좌표가 요구되는 다수의 장비를 이용하기 위한 좌표 추출 장치 및 그 방법에 관한 것이다.
일반적으로 집적회로의 설계 과정을 간략히 설명하면 다음과 같다. 우선, 검증되고 설계된 특정 회로를 소정 스키메틱 툴(schematic tool)을 이용하여 도면 형태인 스키메틱(schematic)으로 표현한다. 이어서, 스키메틱으로부터 추출된 네트리스트(netlist)를 참조하고 소정 레이아웃 툴(layout tool)을 이용하여 레이아웃(layout)을 작성한다. 마지막으로, 작성된 레이아웃에 기초하여 실제로 칩(chip)을 제작하고 이에 대한 각종 테스트(test)를 수행한다.
여기서, 칩의 테스트를 위한 장비 중에는 프로빙 테스트(probing test) 장비, FIB(Focused Ion Beam) 장비 등과 같이 칩 내의 특정 지점의 좌표를 요구하는 장비가 있다. 예를 들어, 프로빙 테스트 장비를 이용하기 위하여는 프로빙할 특정 지점의 좌표가 필요하고, FIB 장비를 이용하기 위하여는 수정할 특정 지점의 좌표가 필요하다.
따라서, 이러한 장비를 이용하기 위하여는 칩 내의 특정 지점의 좌표를 추출하는 단계가 선행되어야 한다. 칩 내의 특정 지점의 좌표를 추출하는 단계는 일반적으로 다음의 과정에 의하여 수행된다. 우선, 스키메틱 내에 프로빙, 수정 등이 요구되는 특정 네트(net)나 노드(node)의 네임(name)의 목록(list)을 작성한다. 여기서, 네트나 노드의 네임은 동일한 것이 복수개 존재할 수 있다. 이어서, 상기 네임 목록을 기초로 레이아웃 DB(database)에서 상기 특정 네트나 노드를 찾아낸다. 이어서, 패키지(package) 상태 또는 웨이퍼(wafer) 상태의 칩 내에서 상기 레이아웃 DB의 상기 특정 네트나 노드에 대응하는 위치를 엔지니어가 마이크로스코프(microscope)를 이용하여 직접 찾아냄으로써, 칩 내의 특정 지점의 좌표를 추출하게 되는 것이다.
그러나, 이와 같은 방식의 좌표 추출 단계에 있어서 각 과정은 모두 엔지니어에 의하여 수동적으로 수행되는 것이기 때문에, 작업이 번거롭고 많은 시간이 소요되는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 칩 내의 특정 지점의 좌표를 자동으로 추출함으로써 작업 시간을 단축시킬 수 있는 좌표 추출 장치 및 그 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 좌표 추출 방법은, 스키메틱 내의 특정 네트 또는 노드에 대응하는 레이아웃 좌표 또는 칩 상의 좌표를 추출하는 방법에 있어서, 상기 스키메틱 내의 소정 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 대응하는 레이아웃 내의 상기 소정 셀의 레이아웃 좌표를 저장하는 단계; 및 상기 스키메틱 내의 상기 특정 네트 또는 노드가 선택되면, 상기 특정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 좌표 추출 장치는, 스키메틱 내의 특정 네트 또는 노드에 대응하는 레이아웃 좌표 또는 칩 상의 좌표를 추출하는 장치에 있어서, 상기 스키메틱 내의 소정 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 대응하는 레이아웃 내의 상기 소정 셀의 레이아웃 좌표를 저장하는 제1 수단; 및 상기 스키메틱 내의 상기 특정 네트 또는 노드가 선택되면, 상기 특 정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 제2 수단을 포함한다.
상술한 본 발명에 의한 좌표 추출 장치 및 그 방법은, 칩 내의 특정 지점의 좌표를 자동으로 추출함으로써 작업 시간을 단축시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
우선, 실시예를 설명하기 전에 본 명세서에서 사용되는 용어를 설명하기로 한다.
하나의 풀 칩(full chip) 내에는 복수개의 블럭(block) 구비된다. 여기서, 각각의 블럭은 좌표 추출의 단위를 나타내는 것으로 한다. 즉, 좌표 추출은 하나의 블럭을 기준으로 그 블럭 내에서 수행되는 것으로 한다.
하나의 블럭 내에는 복수개의 셀(cell)이 존재한다.
여기서, 셀이란 특정한 전기적 기능을 수행하기 위하여 이미 정의된 회로의 요소를 의미하는 것으로서, 트랜지스터와 같은 기본적인 소자의 조합으로 이루어지 는 구조를 의미할 뿐만 아니라 이 구조에 포함되는 트랜지스터 등의 기본적인 소자까지 의미하는 광의의 개념으로 이해하기로 한다.
이러한 셀은 계층적 설계 방법(hierarchical design)에 의하여 형성된다. 셀이 계층적 설계 방법에 의하여 형성된다는 것은, 어떤 상위 레벨의 셀에는 하위 레벨의 셀이 종속될 수 있으며, 하위 레벨의 셀에는 그보다 더 하위 레벨의 셀이 종속될 수 있다는 것을 의미한다. 예를 들어, 복수개의 트랜지스터로 이루어지는 소정 셀이 존재하는 경우에 이 셀에 포함되는 트랜지스터 각각도 소정 셀을 상위 레벨로 하는 하위 레벨의 셀이라 할 수 있다.
스키메틱 내의 셀은 회로 구성에 따라 각각 고유한 네임을 가지며, 이를 셀 네임(cell name)이라 한다. 셀의 회로 구성이 동일한 경우 셀 네임도 동일하게 되므로 동일한 셀 네임이 복수개 존재할 수 있다. 따라서, 동일 레벨에서 동일한 셀 네임을 갖는 셀들을 서로 구분하기 위하여 인스턴스 네임(instance name)을 이용한다. 즉, 하나의 셀은 셀 네임뿐만 아니라 인스턴스 네임을 함께 갖는다. 동일 레벨에서는 동일한 인스턴스 네임이 존재할 수 없다(단, 서로 다른 레벨에서는 동일한 인스턴스 네임이 존재할 수 있음).
또한, 스키메틱 내의 셀에 연결되는 네트 또는 노드는 신호에 따라 각각 고유한 네임을 가진다. 따라서, 신호가 동일한 경우 네트 또는 노드의 네임은 동일하게 되므로, 동일한 네트 또는 노드의 네임이 복수개 존재할 수 있다.
상기의 내용을 기초로, 먼저 스키메틱, 레이아웃 및 실제 칩의 하나의 실시예를 간략히 살펴본 후에, 이 실시예를 참조하여 실제 칩 내의 특정 지점의 좌표가 자동으로 추출되는 방식을 설명하기로 한다.
도1은 본 발명의 일실시예에 따른 스키메틱을 나타내는 도면이다. 특히, 본 도면에서는 하나의 칩 내에 포함되는 복수개의 블럭 중 하나의 블럭만을 도시하였다.
도1에 도시된 바와 같이, "AAA"라는 하나의 블럭 내에는 네 개의 동일 레벨의 셀이 존재한다. 여기서, 네 개의 셀의 셀 네임은 각각 "CC", "AA", "BB" 및 "CC"이고(셀의 중앙에 표기), 인스턴스 네임은 각각 "Xi0", "Xi1", "Xi2" 및 "Xi3"이다(셀의 우측 상단에 표기). 전술한 바와 같이, 동일 레벨에서는 동일한 셀 네임이 존재할 수 있으나(예를 들어, "CC"의 셀 네임은 두개 존재), 동일 레벨에서 동일한 인스턴스 네임은 존재할 수 없다. 또한, 각각의 셀에 연결되는 네트 중 특히, 입력 노드에 연결되는 네트의 네임도 전술한 바와 같이 동일한 것이 복수개 존재할 수 있고 이는 셀의 좌측 상단에 표기되어 있다("AS", "BS", "CS", "DS" 등). 이하에서는, 설명의 편의상 "CC", "AA", "BB" 및 "CC"의 셀 네임을 갖는 셀을 각각 "CC" 셀, "AA" 셀, "BB" 셀 및 "CC" 셀 이라 하기로 한다.
여기서, 동일 레벨에서 "CC" 셀은 두 개 존재하므로, 전술한 바와 같이 두 개의 "CC" 셀은 인스턴스 네임("Xi0" 및 "Xi3")에 의하여 구분된다. 또한, 동일한 네트의 네임도 복수개 존재하며(예를 들어, "AS" 네트는 세 개 존재함), 이러한 세 개의 "AS" 네트는 연결되는 셀에 의하여 구분된다. 즉, "AS" 네트가 연결되는 셀은 "BB" 셀과, 인스턴스 네임이 "Xi0"인 "CC"셀과, 인스턴스 네임이 "Xi3"인 "CC"셀로 서로 상이하므로, "AS" 네트가 연결되는 셀을 알면 동일한 네임을 갖는 세 개의 "AS" 네트를 서로 구분할 수 있다.
한편, "CC" 셀 내에는 다시 "AA" 셀 및 "DD" 셀의 두 개의 셀이 포함될 수 있다. 여기서, "CC" 셀은 상위 레벨의 셀이 되고 "AA" 셀 및 "DD" 셀은 하위 레벨의 셀이 되는 것이다. 여기서, 두 개의 하위 레벨의 셀도 상위 레벨의 셀과 마찬가지로 셀 네임뿐만 아니라 인스턴스 네임("Xi1" 및 "Xi4")을 갖기 때문에, 동일 레벨에서 동일한 셀 네임을 갖는 경우에 상호 구분될 수 있다. 그러나, 서로 다른 레벨에서는 동일한 셀 네임 및 인스턴스 네임이 존재할 수 있으므로, 셀 네임 및 인스턴스 네임만으로는 칩 내의 모든 셀을 구분할 수는 없다. 따라서, 스키메틱 내의 모든 셀을 구분하기 위하여는 셀의 레벨을 상호 구분할 수 있는 정보 즉, 계층(hierarchy) 정보가 요구된다. 이 계층 정보는 상위 레벨 셀의 인스턴스 네임, 슬래쉬(/) 기호 및 하위 레벨 셀의 인스턴스 네임을 이용하여 표기된다. 즉, "CC" 셀 내의 "AA" 셀은 "CC" 셀의 인스턴스 네임/"AA" 셀의 인스턴스 네임("Xi0/Xi1")의 계층 정보를 갖게 되고, 그에 따라 상위 레벨의 "AA" 셀(인스턴스 네임은 "Xi1")과 구분될 수 있다.
이와 같은 세 개의 정보 즉, 셀 네임, 인스턴스 네임 및 계층 정보를 이용하면 스키메틱 내의 모든 셀을 서로 구분할 수 있고, 그에 따라, 셀에 연결되는 모든 네트 또는 노드를 구분할 수 있다.
도2는 도1의 스키메틱에 기초하여 작성된 레이아웃을 나타내는 도면이다.
도2에 도시된 바와 같이, "AAA"라는 하나의 블럭 내부에는 도1의 스키메틱 내의 셀들이 배치되며, 그에 따라 이 레이아웃 상의 셀들 및 이 셀들에 연결되는 네트 또는 노드는 특정 좌표를 갖게 된다.
도3은 본 발명의 일실시예에 따른 전체 칩의 레이아웃(a)과 패키지 상태의 실제 칩(b)을 나타내는 도면이다.
도3에 도시된 바와 같이, 칩의 레이아웃(a) 및 실제 칩(b)은 전술한 "AAA" 블럭과 같은 블럭들이 복수개 배치되는 셀 영역과 그 외의 주변회로 영역으로 구분되고, 셀 영역은 칩의 양측 가장자리에 위치할 수 있고 주변회로 영역은 셀 영역 사이의 칩 중앙에 위치할 수 있다.
여기서, 칩 레이아웃(a)과 이를 기초로 하여 제작된 실제 칩(b)은 면적에 있어서 소정 정도 차이가 날 수 있다.
이하, 상기 도1 내지 도3의 실시예를 참조하여, 실제 칩 내의 특정 지점의 좌표를 자동으로 추출하는 시스템 및 방법을 설명하기로 한다.
도4는 본 발명의 일실시예에 따른 좌표 추출 시스템을 설명하기 위한 도면이다.
도4에 도시된 바와 같이, 본 발명의 일실시예에 따른 좌표 추출 시스템은, 기 작성된 스키메틱(410) 및 레이아웃(420)과 연동하여 레이아웃 좌표 및 실제 칩의 좌표를 추출하는 좌표 추출 장치(430)를 포함한다.
좌표 추출 장치(430)는, 스키메틱 DB 추출부(431), 레이아웃 DB 추출부(432), 제어부(433) 및 저장부(434)를 포함하며, 각 부의 기능을 좀더 상세히 설명하면 다음과 같다.
스키메틱 DB 추출부(431)는 기 작성된 스키메틱(410)과 연동하여 스키메틱(410) 내의 각각의 셀에 대하여 셀 네임, 인스턴스 네임 및 계층 정보를 추출한다. 그에 따라, 스키메틱(410) 내의 모든 셀이 서로 구분될 수 있다.
레이아웃 DB 추출부(432)는 기 작성된 레이아웃(420)과 연동하여 레이아웃(420) 내의 각각의 셀에 대하여 셀 네임, 인스턴스 네임 및 계층 정보를 추출한다.
제어부(433)는 스키메틱 DB 추출부(431)로부터 추출된 정보와 레이아웃 DB 추출부(432)로부터 추출된 정보를 상호 비교하여 스키메틱 DB 추출부(431)로부터 추출된 정보와 레이아웃 DB 추출부(432)로부터 추출된 정보가 동일한지 여부를 판단한다. 판단 결과, 스키메틱 DB 추출부(431)로부터 추출된 정보와 레이아웃 DB 추출부(432)로부터 추출된 정보가 동일하다면(즉, 스키메틱 내의 특정 셀이 레이아웃에 존재한다면), 스키메틱 DB 추출부(431)로부터 추출된 정보(즉, 특정 셀의 셀 네임, 인스턴스 네임 및 계층 정보)와 함께 대응되는 특정 셀의 레이아웃 좌표를 추출하여 상기 저장부(434)에 저장한다. 여기서, 레이아웃 좌표라 함은, 상기 특정 셀에 연결되는 모든 노드 또는 네트의 레이아웃 좌표를 포함하거나, 또는, 입력 노드 또는 입력 노드로 연결되는 네트의 레이아웃 좌표를 포함할 수 있다.
저장부(434)는 상기 스키메틱 DB에서 추출된 정보 및 상기 레이아웃 좌표를 저장한다.
저장부(434)에 상기 스키메틱 DB에서 추출된 정보 및 레이아웃 좌표가 저장된 후에, 기작성된 스키메틱(410) 내의 특정 네트 또는 노드가 프로빙, 수정 등을 위하여 클릭(click) 등의 방식으로 선택되면, 제어부(433)는 선택된 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 저장부(434)에 존재하는지 여부를 판단한다. 판단 결과, 선택된 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 저장부(434)에 존재한다면 선택된 네트 또는 노드가 연결된 셀의 레이아웃 좌표 중 선택된 네트 또는 노드의 레이아웃 좌표를 저장부(434)로부터 추출한다. 본 과정의 이해를 돕기 위하여, 스키메틱(410)이 전술한 도1의 스키메틱이고, 특히 스키메틱(410) 내의 "AS" 네트가 선택되는 경우의 레이아웃 좌표 추출 단계를 좀더 상세히 설명하기로 한다.
스키메틱(410) 내의 "AS" 네트는 세 개가 존재하므로, 이 "AS" 네트가 연결된 셀이 구분되어야 함은 전술한 바와 같다. 따라서, 예를 들어, 인스턴스 네임이 "Xi0"인 "CC" 셀에 연결되는 "AS" 네트가 선택되는 경우, 제어부(433)는 해당 "AS" 네트가 연결되는 셀의 정보 즉, 셀 네임("CC"), 인스턴스 네임("Xi0") 및 계층 정보("Xi0")(여기서의 셀은 최상위 레벨에 존재하므로 인스턴스 네임과 계층 정보가 동일함)가 저장부(434)에 존재하는지 여부를 판단한다. 판단 결과, 선택된 "AS" 네트가 연결된 셀의 정보가 저장부(434)에 존재한다면, 해당 셀의 레이아웃 좌표 즉, 인스턴스 네임이 "Xi0"인 "CC" 셀에 연결되는 모든 네트 또는 노드의 좌표 중 "AS" 네트의 레이아웃 좌표를 저장부(434)로부터 추출한다.
이와 같이 스키메틱 및 레이아웃의 셀 네임, 인스턴스 네임 및 계층 정보만 알 수 있으면, 스키메틱 상에서 특정 네트 또는 노드의 선택시 그 레이아웃 좌표를 용이하게 구할 수 있다.
다만, 전술한 바와 같이 칩의 레이아웃과 이를 기초로 하여 제작된 실제 칩은 상이할 수 있으므로, 이러한 경우 레이아웃과 실제 칩의 면적비를 이용하여 상기 레이아웃 좌표를 수정하는 단계를 거쳐야 비로서 실제 칩에서의 좌표를 구할 수 있다.
따라서, 제어부(433)는 선택된 네트 또는 노드의 레이아웃 좌표를 추출한 후, 미리 입력된 칩 레이아웃의 면적과 실제 칩의 면적 비율에 따라 상기 레이아웃 좌표를 수정함으로써 실제 칩의 좌표를 추출할 수 있다. 또는, 미리 입력된 칩 레이아웃의 주변회로 영역 면적(도3(a)의 L×W 참조)과 실제 칩의 주변회로 영역 면적(도3(b)의 L×W 참조) 비율에 따라 상기 레이아웃 좌표를 수정함으로써 실제 칩의 좌표를 추출할 수 있다.
이와 같이 추출된 실제 칩의 좌표는 네트워크를 통하여 좌표를 요구하는 좌표 이용 장비(440)(예를 들어, 프로빙 테스트 장비 또는 FIB 장비)로 전달된다.
본 명세서에서는 일례로서, 좌표 추출 장치(430)에서 레이아웃 좌표 및 실제 칩의 좌표를 추출하는 것으로 하였으나, 이에 한정되는 것은 아니다. 예를 들어, 좌표 추출 장치(430)의 제어부(433)는 레이아웃 좌표만을 추출하여 좌표 이용 장비(440)로 전송할 수 있고, 이 경우 좌표 이용 장비(440) 내의 소정 프로그램에서 레이아웃 좌표를 수정하여 실제 칩의 좌표를 추출할 수도 있다.
도5a 및 도5b는 본 발명의 일실시예에 따른 좌표 추출 방법을 설명하기 위한 흐름도이다. 특히, 본 발명의 일실시예에 따른 좌표 추출 방법은 크게 스키메틱 내의 모든 셀에 대응하는 레이아웃 좌표를 추출하여 저장하는 초기 셋팅(initial setting) 단계(도5a 참조)와 스키메틱 내의 특정 네트 또는 노드 선택시 상기 초기 셋팅 단계에서 기 저장된 레이아웃 좌표로부터 선택된 네트 또는 노드의 레이아웃 좌표를 추출하는 레이아웃 좌표 추출 단계(도5b 참조)와 상기 레이아웃 좌표 추출 단계에서 추출된 레이아웃 좌표로부터 실제 칩의 좌표를 추출하는 칩 좌표 추출 단계로 구분될 수 있다.
도5a를 참조하여 초기 셋팅 단계를 설명하면 다음과 같다.
우선, 스키메틱 DB로부터 스키메틱 내의 각각의 셀에 대한 셀 네임, 인스턴스 네임 및 계층 정보를 추출한다(s501).
이어서, 레이아웃 DB로부터 레이아웃 내의 각각의 셀에 대한 셀 네임, 인스턴스 네임 및 계층 정보를 추출한다(s502).
이어서, 상기 스키메틱 DB에서 추출된 정보와 상기 레이아웃 DB에서 추출된 정보를 상호 비교하여, 스키메틱 DB에서 추출된 정보와 레이아웃 DB에서 추출된 정보가 동일한지 여부를 판단한다(s503). 이는, 스키메틱 내의 특정 셀이 레이아웃에 존재하는지 여부를 판단하는 것이다.
상기 s503 단계의 판단 결과, 스키메틱 DB에서 추출된 정보와 상기 레이아웃 DB에서 추출된 정보가 동일하다면(즉, 스키메틱 내의 특정 셀이 레이아웃에 존재한다면), 스키메틱 DB에서 추출된 정보(즉, 특정 셀의 셀 네임, 인스턴스 네임 및 계 층 정보)와 함께 특정 셀의 레이아웃 좌표를 추출하여 저장한다(s504). 여기서, 레이아웃 좌표라 함은, 특정 셀에 연결되는 모든 노드 또는 네트의 레이아웃 좌표를 포함하거나, 또는, 입력 노드 또는 입력 노드로 연결되는 네트의 레이아웃 좌표를 포함할 수 있다.
반면, 상기 s503 단계의 판단 결과, 스키메틱 DB에서 추출된 정보와 상기 레이아웃 DB에서 추출된 정보가 동일하지 않다면(즉, 스키메틱 내의 특정 셀이 레이아웃 내에 존재하지 않는다면), 다시 단계s502로 돌아가서 레이아웃 DB로부터의 정보 추출 과정을 다시 수행한다.
이와 같은 s501 내지 s504 단계에 의하여 초기 셋팅 과정이 완료된다.
초기 셋팅 과정 완료 후, 도5b를 참조하여 레이아웃 좌표 추출 단계를 설명하면 다음과 같다.
우선, 스키메틱 내의 프로빙, 수정 등이 요구되는 네트 또는 노드를 클릭(click) 등의 방식으로 선택하면(s505), 선택된 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 상기 초기 셋팅 과정의 단계 s504에서 저장된 스키메틱 DB에서 추출된 정보에 존재하는지 여부를 판단한다(s506)
상기 s506 단계의 판단 결과, 선택된 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 상기 초기 셋팅 과정의 단계 s504에서 저장된 스키메틱 DB에서 추출된 정보에 존재한다면, 상기 초기 셋팅 과정의 단계 s504에서 저장된 레이아웃 좌표 중 선택된 네트 또는 노드의 레이아웃 좌표를 추출한다(s507).
반면, 상기 s506 단계의 판단 결과, 선택된 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 상기 초기 셋팅 과정의 단계 s504에서 저장된 스키메틱 DB에서 추출된 정보에 존재하지 않는다면, 다시 단계 s506으로 돌아가서 다시 판단을 수행하여 본다.
이와 같은 s505 내지 s507 단계에 의하여 레이아웃 좌표 추출 과정이 완료된다.
레이아웃 좌표 추출 후, 마지막으로 칩 좌표 추출 단계를 설명하면 다음과 같다.
선택된 네트 또는 노드의 레이아웃 좌표가 추출되면, 칩 레이아웃과 실제 칩의 면적 비율에 따라 상기 레이아웃 좌표를 수정함으로써 실제 칩의 좌표를 추출한다. 또는, 칩 레이아웃 중 주변회로 영역과 실제 칩의 주변회로 영역의 면적 비율에 따라 상기 레이아웃 좌표를 수정함으로써 실제 칩의 좌표를 추출할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1은 본 발명의 일실시예에 따른 스키메틱을 나타내는 도면.
도2는 도1의 스키메틱에 기초하여 작성된 레이아웃을 나타내는 도면.
도3은 본 발명의 일실시예에 따른 전체 칩의 레이아웃(a)과 패키지 상태의 실제 칩(b)을 나타내는 도면.
도4는 본 발명의 일실시예에 따른 좌표 추출 시스템을 설명하기 위한 도면.
도5a 및 도5b는 본 발명의 일실시예에 따른 좌표 추출 방법을 설명하기 위한 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
410 : 스키메틱 420 : 레이아웃
430 : 좌표 추출 장치 440 : 좌표 이용 장비

Claims (8)

  1. 스키메틱 내의 특정 네트 또는 노드에 대응하는 레이아웃 좌표 또는 칩 상의 좌표를 추출하는 방법에 있어서,
    상기 스키메틱 내의 소정 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 대응하는 레이아웃 내의 상기 소정 셀의 레이아웃 좌표를 저장하는 단계; 및
    상기 스키메틱 내의 상기 특정 네트 또는 노드가 선택되면, 상기 특정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계
    를 포함하는 좌표 추출 방법.
  2. 제1항에 있어서,
    상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계 후에,
    상기 특정 네트 또는 노드의 레이아웃 좌표를 수정하여 상기 칩 상의 좌표를 추출하는 단계
    를 더 포함하는 좌표 추출 방법.
  3. 제2항에 있어서,
    상기 특정 네트 또는 노드의 레이아웃 좌표의 수정은,
    상기 레이아웃과 상기 칩 사이의 전체 면적비 또는 주변회로 영역 면적비를 이용하여 수행되는
    좌표 추출 방법.
  4. 제1항에 있어서,
    상기 소정 셀의 레이아웃 좌표를 저장하는 단계는,
    상기 스키메틱 내의 각각의 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 추출하는 단계;
    상기 레이아웃 내의 각각의 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 추출하는 단계;
    상기 추출된 스키메틱 내의 각각의 셀의 셀 네임, 인스턴스 네임 및 계층 정보와 상기 추출된 상기 레이아웃 내의 각각의 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 동일한지 여부를 판단하는 단계; 및
    판단 결과, 동일한 셀에 대하여 셀 네임, 인스턴스 네임 및 계층 정보와 레이아웃 좌표를 저장하는 단계를 포함하는
    좌표 추출 방법.
  5. 제4항에 있어서,
    상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계는,
    상기 특정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보가 상기 저장된 셀 네임, 인스턴스 네임 및 계층 정보와 동일한지 여부를 판단하는 단계; 및
    판단 결과, 동일하다면 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 단계를 포함하는
    좌표 추출 방법.
  6. 스키메틱 내의 특정 네트 또는 노드에 대응하는 레이아웃 좌표 또는 칩 상의 좌표를 추출하는 장치에 있어서,
    상기 스키메틱 내의 소정 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 대응하는 레이아웃 내의 상기 소정 셀의 레이아웃 좌표를 저장하는 제1 수단; 및
    상기 스키메틱 내의 상기 특정 네트 또는 노드가 선택되면, 상기 특정 네트 또는 노드가 연결된 셀의 셀 네임, 인스턴스 네임 및 계층 정보를 이용하여 상기 저장된 레이아웃 좌표 중 상기 특정 네트 또는 노드의 레이아웃 좌표를 추출하는 제2 수단
    을 포함하는 좌표 추출 장치.
  7. 제6항에 있어서,
    상기 특정 네트 또는 노드의 레이아웃 좌표를 수정하여 상기 칩 상의 좌표를 추출하는 제3 수단
    을 더 포함하는 좌표 추출 장치.
  8. 제7항에 있어서,
    상기 제3 수단은, 상기 레이아웃과 상기 칩 사이의 전체 면적비 또는 주변회로 영역 면적비를 이용하여 상기 특정 네트 또는 노드의 레이아웃 좌표를 수정하는
    좌표 추출 장치.
KR1020080125803A 2008-12-11 2008-12-11 좌표 추출 장치 및 그 방법 KR101004663B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080125803A KR101004663B1 (ko) 2008-12-11 2008-12-11 좌표 추출 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080125803A KR101004663B1 (ko) 2008-12-11 2008-12-11 좌표 추출 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20100067310A KR20100067310A (ko) 2010-06-21
KR101004663B1 true KR101004663B1 (ko) 2011-01-04

Family

ID=42366009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125803A KR101004663B1 (ko) 2008-12-11 2008-12-11 좌표 추출 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101004663B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10140415B2 (en) 2016-03-04 2018-11-27 Samsung Electronics Co., Ltd. Method and system for verifying layout of integrated circuit including vertical memory cells

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116484391B (zh) * 2023-06-25 2023-08-22 四川华鲲振宇智能科技有限责任公司 一种基于自组网的bmc固件动态存储方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10283390A (ja) 1997-04-09 1998-10-23 Sony Corp データ圧縮方法
JP2001358223A (ja) 2000-06-16 2001-12-26 Dainippon Printing Co Ltd ハードブロックを用いたｌｓｉ回路設計方法およびｌｓｉ用ハードブロックのセル配置情報復元方法
JP2006164132A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd 半導体集積回路のネットリスト作成方法およびレイアウト設計方法
US20070179736A1 (en) 2006-01-31 2007-08-02 Credence Systems Corporation System and method for determining probing locations on ic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10283390A (ja) 1997-04-09 1998-10-23 Sony Corp データ圧縮方法
JP2001358223A (ja) 2000-06-16 2001-12-26 Dainippon Printing Co Ltd ハードブロックを用いたｌｓｉ回路設計方法およびｌｓｉ用ハードブロックのセル配置情報復元方法
JP2006164132A (ja) 2004-12-10 2006-06-22 Matsushita Electric Ind Co Ltd 半導体集積回路のネットリスト作成方法およびレイアウト設計方法
US20070179736A1 (en) 2006-01-31 2007-08-02 Credence Systems Corporation System and method for determining probing locations on ic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10140415B2 (en) 2016-03-04 2018-11-27 Samsung Electronics Co., Ltd. Method and system for verifying layout of integrated circuit including vertical memory cells

Also Published As

Publication number Publication date
KR20100067310A (ko) 2010-06-21

Similar Documents

Publication Publication Date Title
US10509884B2 (en) Method for routing between pins of semiconductor device and design system therewith
US11392741B2 (en) Computer implemented system and method for generating a layout of a cell defining a circuit component
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
US10275559B2 (en) Method for legalizing mixed-cell height standard cells of IC
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US8239799B2 (en) Placing filler cells in device design based on designation of sensitive feature in standard cell
CN108241765B (zh) 一种芯片晶体管测试芯片设计方法
CN102841953A (zh) 一种基于宏设计集成电路版图的方法
US6698000B2 (en) Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program
CN111444666A (zh) 一种mol工艺中晶体管引脚提取和绕线的方法
KR101004663B1 (ko) 좌표 추출 장치 및 그 방법
CN104424056B (zh) 版图数据的层次检查方法
CN105844012B (zh) 一种分立器件的版图比对原理图验证方法及装置
JP2017021671A (ja) 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置
US9940422B2 (en) Methods for reducing congestion region in layout area of IC
CN105631075A (zh) 一种标准单元优化方法及系统
CN106257464B (zh) 用于在ic布局中连接电源开关的方法
US8443326B1 (en) Scan chain re-ordering in electronic circuit design based on region congestion in layout plan
US8332699B2 (en) Scan insertion optimization using physical information
CN106897504B (zh) 对ip模块进行开发形成参数化单元的方法
US9348963B1 (en) Automatic abutment for devices with horizontal pins
US8972910B1 (en) Routing method
CN102314530B (zh) 一种交互式层次短路跟踪及动态调试方法
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
US20090007033A1 (en) Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee