JP2017021671A - 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 - Google Patents
設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 Download PDFInfo
- Publication number
- JP2017021671A JP2017021671A JP2015140095A JP2015140095A JP2017021671A JP 2017021671 A JP2017021671 A JP 2017021671A JP 2015140095 A JP2015140095 A JP 2015140095A JP 2015140095 A JP2015140095 A JP 2015140095A JP 2017021671 A JP2017021671 A JP 2017021671A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- design layout
- layout data
- defective
- defective shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】設計レイアウトデータの作成時間を短縮することが可能な設計レイアウトデータの不良修正方法、設計レイアウトデータの不良修正プログラム、及び設計レイアウトデータの不良修正装置を提供する。【解決手段】半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される不良形状を修正する本発明の設計レイアウトデータの不良修正方法は、、半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する登録工程と、不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して不良形状から修正対象部分を抽出する抽出工程(S4)と、不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する探索工程(S5)と、探索結果に基づいて修正対象部分を修正する修正工程(S8)とを含む。【選択図】図3
Description
本発明は、設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置に関する。
半導体デバイスを製造するためには、半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを作成する必要がある。このような設計レイアウトデータは、図1に示すように、フロアプラン(Floor Plan)工程、プレースメント(Placement)工程、クロック合成(Clock Synthesis)工程、配線(Route)工程といった複数の工程を経て作成され、この作成された設計レイアウトデータに対してデザインルールによるチェックが行われる。
ところで、近年の半導体デバイスの微細化、多層配線化や3次元化に伴い、半導体デバイスの製造プロセスが複雑化している。また、従来のデザインルールによるチェックは、製造プロセスの条件によって決まる最低限製造可能な図形(パターン)のサイズや間隔についてはチェックすることができるものの、例えば、リソグラフィ起因による不良、マスクやウェハ起因で発生する特定形状の不良のように実際の製造段階で生じる不良を検出することができない。このような半導体デバイスの製造段階で生じる不良は、複雑なルールを駆使して長時間をかけてDFM(Design For Manufacturing)によるチェックを行う必要がある(例えば、特許文献1参照)。
然しながら、DFMによるチェックは、複数の工程を経て完成した設計レイアウトデータに対して、デザインルールによるチェックの後に行われるのが一般であるため、DFMによるチェックで不良が検出されると、不良の内容によっては最初のフロアプラン工程に戻り、複数の工程(フロアプラン工程〜配線工程)とデザインルールによるチェックとを再度やり直す必要があり、後戻りが大きいという問題があった。しかも、DFMによるチェックを行うためには、チェック用のデータを別途作成する必要があり、DFMによるチェックは複雑であり長時間を要する。従って、従来例のものでは、設計TAT(Turn Around Time)が延び、ひいては、設計レイアウトデータの作成時間が長くなる。
そこで、本願出願人は、先に特願2015−117969により、設計レイアウトデータの不良検出方法を提案している。これによれば、半導体デバイスの製造段階で得られる不良形状を含む不良データをデータベースに登録しておき、フロアプラン工程やプレースメント工程や配線工程等の各工程を実施した後の設計中のレイアウトデータである中間データに対して探索(図形照合)を行うことにより中間データの不良形状を検出できる。
ところで、上記不良形状の修正方法としては、製造プロセス上製造できる形状に修正可能な方法を用いることができ、そのような修正方法は多数存在する。然し、修正方法によっては、設計レイアウトデータ全体の修正量が増大し、ひいては設計レイアウトデータの作成時間が長くなる。
本発明は、設計レイアウトデータの作成時間を短縮することが可能な設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置を提供することをその課題とするものである。
上記課題を解決するために、本発明の設計レイアウトデータの修正方法は、半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される不良形状を修正するものにおいて、前記半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する登録工程と、前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する抽出工程と、前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する探索工程と、探索結果に基づいて前記修正対象部分を修正する修正工程とを含むことを特徴とする。
尚、本発明において、抽出工程にて設計レイアウトデータ全体の修正量を考慮して修正対象部分を抽出するとは、修正対象部分となり得る修正対象候補が複数ある場合に、すなわち、不良形状の修正方法が複数ある場合に、設計レイアウトデータ全体の修正量が最小となる修正対象候補を修正対象部分として抽出することを意味するものとする。ここで、抽出工程では、複数の工程が例えばフロアプラン工程、プレースメント工程及び配線工程を含む場合、最後に行われた配線工程で作成された部分を修正対象部分として抽出することが好ましい。但し、配線工程よりも先に行われたフロアプラン工程やプレースメント工程で作成された部分を修正対象部分として抽出した方が、設計レイアウトデータ全体の修正量が少なくなる場合があり、この場合、フロアプラン工程やプレースメント工程で作成された部分を修正対象部分として抽出することができる。また、本発明において、不良データは、パターンの不良形状(物理的形状)のほかに、パターンのデータ密度の不良に関するデータを含むものとする。パターンの不良形状とは、製造プロセス上、形成できないもしくは形成が難しく歩留まりが低くなるパターン形状をいう。パターンのデータ密度の不良とは、製造プロセス上、パターンをその物理的形状で形成できるものの、所定のデータ密度を超えることでパターンを正しく製造することができなかったりデバイスの特性変動に不良を生成してしまうことをいう。また、不良データには、当該パターンの周辺に存するパターンの形状や密度についてのデータを更に含むことが好ましい。
本発明において、前記修正工程は、探索工程で得られた不良形状もしくは前記残部分に対向するパタンエッジを重ね合わせ、その重ね合わせた不良形状もしくはパタンエッジを避けるように修正することが好ましい。たとえば、始点と終点との間を結び直すように修正対象部分を修正する場合には、不良形状を重ね合わせることが好ましく、また、修正対象部分を移動させることで修正する場合には、パタンエッジを重ね合わせることが好ましい。このとき、不良形状もしくはパタンエッジにパタン配置禁止領域を更に重ね合わせることがより好ましい。これによれば、データベースに登録された不良データを用いて効率よく修正することができる。
また、上記課題を解決するために、本発明の設計レイアウトデータの修正プログラムは、コンピュータにインストールすることにより、半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される不良形状を修正するためのものであり、当該プログラムは、半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する手順と、前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する手順と、前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する手順と、探索結果に基づいて前記修正部分を修正する手順とを前記コンピュータに実行させるための設計レイアウトデータの修正プログラムである。
また、上記課題を解決するために、本発明の設計レイアウトデータ修正装置は、半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される設計レイアウトデータの不良形状を修正するものであり、半導体デバイスの製造段階で得られる不良形状を含む不良データをデータベースに登録する登録部と、前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する修正対象抽出部と、前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する探索部と、探索結果に基づいて前記修正部分を修正する修正部とを備えることを特徴とする。
本発明によれば、不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して不良形状から修正対象部分を抽出するため、修正対象部分の修正により設計レイアウトデータ全体の修正量が増大することを防止できる。しかも、半導体デバイスの製造段階で得られる不良形状を含む不良データをデータベースに登録しておき、この不良データを活用して修正対象部分を効率よく修正することができる。従って、設計レイアウトデータの作成時間を短縮することができる。
以下、図面を参照して、本発明の実施の形態について説明する。図2は、本発明の実施形態の設計レイアウトデータ修正装置(以下「修正装置」と略す)Mの構成を示す。修正装置Mは、設計レイアウトデータを複数の工程を経て作成する際に不良形状を検出する機能を併せ持つ。
修正装置Mは、制御部1、記憶媒体2、ユーザインターフェイス3、不良データ登録部4、データベースDB、設計レイアウトデータ作成部5、不良形状探索部6を及び修正対象抽出部7を備える。記憶媒体2には、後述するルーチンのプログラムが格納され、このプログラムが制御部1により読み出されて実行されることで、本発明の実施形態の設計レイアウトデータの不良形状修正方法が実施される。
ユーザインターフェイス3は、半導体デバイスの製造段階で得られる不良形状を含む不良データの入力や、半導体デバイスの設計データの入力を行うものである。各種データの入力は、ユーザインターフェイス3を用いてユーザが行ってもよいが、装置から自動的に入力されるように構成してもよい。
ここで、不良データには、パターンの不良形状(物理的形状)だけでなく、不良原因情報(例えば、OPEN不良、SHORT不良、ビアカバー率、クリティカルディメンジョン、システマティック不良、CMP不良、密度隣接不良、セル隣接不良等)、不良が発生したレイヤー情報(ポリシリコン層、拡散層、コンタクト、ビア、配線等)、不良パターンの周辺情報(データ密度)、マクロ・セル情報(隣接させることで不良が起こるマクロ名・セル名)が含まれるものとし、後述する不良形状の修正方法も更に含まれるものとする。ユーザインターフェイス3は不良データ登録部4に接続され、不良データ登録部4は、ユーザインターフェイス3で入力された不良データをデータベースDBに登録する。
ユーザインターフェイス3は、設計レイアウトデータ作成部5に接続されており、設計レイアウトデータ作成部5は、ユーザインターフェイス3から入力される設計データを基に、上述のフロアプラン(Floor Plan)工程、プレースメント(Placement)工程、クロック合成(Clock Synthesis)工程、配線(Route)工程といった複数の工程を経て設計レイアウトデータを作成するものである。尚、各工程については公知であるため、ここでは詳細な説明を省略する。
設計レイアウトデータ作成部5は、入力部51を備え、入力部51によりフロアプラン工程、プレースメント工程や配線工程等の各工程を実施した後の作成中の設計レイアウトデータを不良形状探索部6に入力する。不良形状探索部6は、入力部51から入力された設計レイアウトデータに対してデータベースDBに登録された不良形状をマッチングにより探索し、探索により得られた不良形状を修正対象抽出部7に出力する。修正対象抽出部7は、不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する。ここで、修正対象抽出部7は、修正対象部分となり得る部分(修正対象候補)が複数ある場合、各部分を修正したときの設計レイアウトデータ全体の修正量を夫々算出し、算出した修正量に基づき修正対象部分を抽出したり(つまり、算出した修正量が最小となる修正対象部分を抽出したり)、より後に実施した工程(例えば、配線工程、プレースメント工程、フロアプラン工程の優先順位)で作成した部分を修正対象部分として抽出したりすることができる。そして、修正対象抽出部7は、不良形状から修正対象部分を除いた残部分を求め、求めた残部分を不良形状探索部6に出力する。不良形状探索部6は、修正対象抽出部7から入力された残部分に対してデータベースDBに登録された不良形状を探索し、不良形状(不良パタン)を設計レイアウトデータ作成部5の修正部52に出力する。修正部52は、不良形状探索部6から入力された不良形状(不良パタン)の探索結果に基づき設計レイアウトデータを修正する(詳細は後述)。
次に、上記修正装置Mを用いた設計レイアウトデータの修正方法の実施形態について説明する。尚、各ルーチンに先立ち、半導体デバイスの製造段階で得られた不良形状を含む不良データをユーザインターフェイス3により逐次入力し、この入力された不良データを不良データ登録部4によりデータベースDBに登録し、不良形状探索部6により探索可能とする。この不良データ登録部4による不良データの登録が、本発明の「登録工程」に相当する。
図3は、本発明の実施形態の設計レイアウトデータの修正方法のルーチンを示すフローチャートである。本ルーチンによれば、先ず、設計レイアウトデータ作成部5により設計レイアウトデータとして、フラッシュメモリ、SRAM、アナログコアのようなマクロをチップ上に配置するフロアプラン工程、スタンダードセルを配置するプレースメント工程、配線工程が実施された後の設計中のレイアウトデータを不良形状探索部6に入力する(ステップS1)。このステップS1では、設定レイアウトデータと共に、この設計レイアウトデータを構成するマクロの配置情報及び内部情報(レイアウト情報(GDS)を含む)、セルの配置情報及び内部情報、配線の配置情報が入力される。
次に、不良形状探索部6によりデータベースDBを探索し、製造上問題のある不良形状(物理形状)を有する配線を検出する(S2)。このステップS2では、例えば、図4に示すように、ビアV1,V2間を接続する配線L1と、配線L2,L3との間の間隔S1,S2が狭いことで製造上問題のある不良形状が検出される。
ここで、上記不良形状の修正方法としては、同図に示すように、配線L2を移動させて間隔S1を広げる方法(修正1)、配線L2,L3の両方を移動させて間隔S1,S2を広げる方法(修正2)、配線L1を迂回させて配線L1aとする(すなわち、始点V1と終点V2との間を結び直すように再配線する)方法(修正3)等が考えられるが、本実施形態では、ステップS3以降の処理により修正を行う点に特徴を有する。
即ち、ステップS3では、上記ステップS2で検出された不良形状を解析する。例えば、図5に示すように、修正対象となり得る部分(修正対象候補)が配線L1,L2,L3であり、配線L1が配線工程で作成され、配線L2がプレースメント工程で作成されたセル内に配置され、配線L3がフロアプラン工程で作成されたマクロ内に配置されていることが解析される。この結果、これら配線L1,L2(セル),L3(マクロ)を修正したときの設計レイアウトデータ全体の修正による影響度(修正量)を見積ることができる。
次に、不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して不良形状から修正対象部分を抽出する(ステップS4)。このステップS4では、例えば、図6(a)に示す不良形状のうち、最も後に行われた配線工程で作成された配線L1を修正対象部分として抽出することができる。そして、図6(b)に示すように、不良形状から修正対象部分(配線L1)を除いた残部分(配線L2,L3)を求め、不良形状探索部6により残部分に対してデータベースDBに登録されている不良形状(以下「不良パタン」という)が探索される(ステップS5)。不良パタンは不良形状探索部6から修正部52に入力される。
次いで、修正部52によりステップS5で探索された不良パタンを重ね合わせる(ステップS6)。そして、パターン配置禁止領域(つまり、セル及びマクロの内部の配線禁止領域)も不良パタンと同時に探索しておき、不良パタンに重ね合わせる(ステップS7)。尚、ステップS6とステップS7の順序は逆であってもよい。例えば、図6(c)において、不良パタンとセル及びマクロ内部の配線禁止領域とを重ね合わせた部分を斜線で示す。この重ね合わせ部分に配線を配置すると不良形状となるため、当該部分を避けるように、設計レイアウトデータの修正対象部分を修正し(ステップS8)、本ルーチンを終了する。尚、修正したレイアウトデータを入力部51から不良形状探索部6に入力して上記S1以降の処理を繰り返し実行してもよい。また、ステップS4において、始点と終点の間を結び直すように修正する修正対象部分(例えば、上記配線L1)ではなく、パタン自体を移動させることで修正する修正対象部分(例えば、図7(a)に示す配線L2)が抽出された場合には、ステップS6において、ステップS5で探索された不良パタンのうち図7(b)に示す残部分(L1,L3)に対向するパタンエッジ(辺)L2eを重ね合わせ、ステップS8において、その重ね合わせたパタンエッジを避けるように(つまり、残部分である配線L1とこれに対向する辺L2eとの間の間隔S1が広がるように)、配線L2を移動させて修正すればよい。
以上説明したように、本実施形態によれば、設計レイアウトデータの不良形状を修正する際、不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して不良形状から修正対象部分を抽出し、不良形状から修正対象部分を除いた残部分に対してデータベースDBに登録された不良形状を探索し、その探索結果に基づいて修正対象部分を修正することで、修正対象部分の修正により設計レイアウトデータ全体の修正量が増大することを防止できる。しかも、半導体デバイスの製造段階で得られる不良形状を含む不良データをデータベースDBに登録しておき、この不良データを活用して修正対象部分を効率よく修正することができる。従って、設計レイアウトデータの不良形状の修正を可及的短い時間で行うことができ、ひいては、設計レイアウトデータの作成時間を短縮することができる。
以上、本発明の実施形態について説明したが、本発明は上記に限定されるものではない。上記実施形態においては、配線工程で形成された配線L1を修正対象部分とした場合について説明したが、図8(a)に示すようにプレースメント工程で作成されたセル内の配線L2を修正対象部分としてもよい。例えば、セルに隣接する他のセル(隣接セル)が配置されていなかったり、隣接セルが配置されているものの、両セル間に削除可能なフィラーセルが配置されており、配線工程で形成された配線L1を修正するよりも、プレースメント工程で作成されたセルを移動させる(必要に応じてフィラーセルを削除する)ことで配線L2を修正する方が、設計レイアウトデータ全体の修正量を少なくすることができる場合がある。この場合、図9に示すように、セルの移動に伴い、修正対象部分たる配線L2が移動される共にセルに接続される配線L4,L5も移動(再配線)されるため、再配線される配線L4,L5が隣接セルに影響が無いことが必要となる。再配線される配線L4,L5が隣接セルに対して影響を及ぼさない場合、配線L2をそれに属するセルごと移動することが最良の修正方法となる。尚、配線L2を修正(移動)する場合、即ち、ステップS4において配線L2が抽出された場合、上記ステップS5において、残部分L1,L3(図8(b)参照)に対してデータベースDBに登録されている不良パタンが探索される。そして、探索された不良パタンのうち残部分L1に対向するパタンエッジ(図7及び図8(b)に示す辺L2e)が重ね合わせられ(ステップS7)、この重ね合わさせられたパタンエッジを避けるようにセルを移動させることで配線L2を移動させる(ステップS8、図8(c))。
このように、ステップS3で抽出された複数の修正対象候補に対して、その抽出時点ではどの修正対象候補が最良であるかの結果が分からない場合がある。このため、ステップS4〜S7の処理を複数の修正対象候補に対して同時に並行して行い、修正の影響が最小となる修正方法を選択するように構成してもよい。
また、上実施形態では、不良形状修正装置Mが設計レイアウトデータ作成部5を備え、作成した設計レイアウトデータを入力部51により不良形状探索部6に入力する構成としているが、設計レイアウトデータ作成部5は不良検出装置Mの外部に設けてもよい。この場合、設計レイアウトデータ作成部5と入力部51とを別個に構成し、設計レイアウトデータをユーザインターフェイス3により入力し、この入力データが入力部51を介して不良形状探索部6に入力されるように構成すればよい。
M…設計レイアウトデータの不良形状装置、4…不良データ登録部(登録部)、6…不良形状探索部(探索部)、7…修正対象抽出部、52…修正部。
Claims (4)
- 半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される不良形状を修正する設計レイアウトデータの修正方法において、
前期半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する登録工程と、
前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する抽出工程と、
前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する探索工程と、
探索結果に基づいて前記修正対象部分を修正する修正工程とを含むことを特徴とする設計レイアウトデータの修正方法。 - 前記修正工程は、探索工程で得られた不良形状もしくは前記残部分に対向するパタンエッジを重ね合わせ、その重ね合わせた不良形状もしくはパタンエッジを避けるように修正することを特徴とする請求項1記載の設計レイアウトデータの修正方法。
- コンピュータにインストールすることにより、半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される不良形状を修正するための設計レイアウトデータの修正プログラムであって、
半導体デバイスの製造段階で得られる不良形状を含む不良データを収集し、収集した不良データをデータベースに登録する手順と、
前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する手順と、
前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する手順と、
探索結果に基づいて前記修正部分を修正する手順とを前記コンピュータに実行させるための設計レイアウトデータの修正プログラム。 - 半導体デバイスを構成するセル及び配線を決定する設計レイアウトデータを複数の工程を経て作成する際に検出される設計レイアウトデータの不良形状を修正する設計レイアウトデータ修正装置であって、
半導体デバイスの製造段階で得られる不良形状を含む不良データをデータベースに登録する登録部と、
前記不良形状を修正したときの設計レイアウトデータ全体の修正量を考慮して前記不良形状から修正対象部分を抽出する修正対象抽出部と、
前記不良形状から前記修正対象部分を除いた残部分に対して前記データベースに登録された不良形状を探索する探索部と、
探索結果に基づいて前記修正対象部分を修正する修正部とを備えることを特徴とする設計レイアウトデータ修正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015140095A JP2017021671A (ja) | 2015-07-13 | 2015-07-13 | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015140095A JP2017021671A (ja) | 2015-07-13 | 2015-07-13 | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017021671A true JP2017021671A (ja) | 2017-01-26 |
Family
ID=57889658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015140095A Pending JP2017021671A (ja) | 2015-07-13 | 2015-07-13 | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017021671A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111429426A (zh) * | 2020-03-20 | 2020-07-17 | 上海集成电路研发中心有限公司 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
CN112824971A (zh) * | 2019-11-21 | 2021-05-21 | 中芯国际集成电路制造(上海)有限公司 | 目标版图和掩膜版版图的修正方法及半导体结构 |
WO2021184526A1 (zh) * | 2020-03-20 | 2021-09-23 | 上海集成电路研发中心有限公司 | 检测对象缺陷图案的优先级排序装置、排序方法及存储介质 |
CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
WO2023070597A1 (zh) * | 2021-10-29 | 2023-05-04 | 华为技术有限公司 | 重定义版图图形的方法、装置、设备、介质和程序产品 |
-
2015
- 2015-07-13 JP JP2015140095A patent/JP2017021671A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112824971A (zh) * | 2019-11-21 | 2021-05-21 | 中芯国际集成电路制造(上海)有限公司 | 目标版图和掩膜版版图的修正方法及半导体结构 |
CN111429426A (zh) * | 2020-03-20 | 2020-07-17 | 上海集成电路研发中心有限公司 | 一种检测对象缺陷图案的提取装置、提取方法及存储介质 |
WO2021184526A1 (zh) * | 2020-03-20 | 2021-09-23 | 上海集成电路研发中心有限公司 | 检测对象缺陷图案的优先级排序装置、排序方法及存储介质 |
WO2023070597A1 (zh) * | 2021-10-29 | 2023-05-04 | 华为技术有限公司 | 重定义版图图形的方法、装置、设备、介质和程序产品 |
CN114330214A (zh) * | 2022-03-14 | 2022-04-12 | 北京智芯仿真科技有限公司 | 一种包含走线的集成电路快速高精度计算的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017021671A (ja) | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 | |
USRE44221E1 (en) | Method for verifying mask pattern of semiconductor device | |
US9430606B2 (en) | Failure analysis and inline defect characterization | |
US8429582B1 (en) | Methods, systems, and articles of manufacture for smart pattern capturing and layout fixing | |
US7665050B2 (en) | Semiconductor device verification system and semiconductor device fabrication method | |
US9836565B2 (en) | Electronic design automation method and apparatus thereof | |
US11334705B2 (en) | Electrical circuit design using cells with metal lines | |
CN111444666B (zh) | 一种mol工艺中晶体管引脚提取和绕线的方法 | |
JP5421054B2 (ja) | マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法 | |
US10733354B2 (en) | System and method employing three-dimensional (3D) emulation of in-kerf optical macros | |
JP6754174B2 (ja) | 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム | |
US8316331B1 (en) | Method and mechanism for implementing extraction for an integrated circuit design | |
CN107783369B (zh) | 光学邻近校正的修复方法 | |
US20210374322A1 (en) | Circuit layout verification | |
US8032847B2 (en) | Layout design method of semiconductor integrated circuit | |
US8972910B1 (en) | Routing method | |
CN113283291B (zh) | 一种版图中Finger晶体管的识别方法 | |
US20140189629A1 (en) | Pattern-based power-and-ground (pg) routing and via creation | |
US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
CN111444668B (zh) | 一种对待测阵列中的晶体管逐个进行版图布线的方法 | |
US20240143893A1 (en) | Modeling method and modeling system for optical proximity correction model, and optical proximity correction method | |
JP6051548B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
JP2009123966A (ja) | 半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム | |
US20150204939A1 (en) | Multiple defect diagnosis method and machine readable media | |
JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 |