JP4035354B2 - 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 - Google Patents
電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP4035354B2 JP4035354B2 JP2002101646A JP2002101646A JP4035354B2 JP 4035354 B2 JP4035354 B2 JP 4035354B2 JP 2002101646 A JP2002101646 A JP 2002101646A JP 2002101646 A JP2002101646 A JP 2002101646A JP 4035354 B2 JP4035354 B2 JP 4035354B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic circuit
- design
- user
- constraint condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体に係り、特に大規模集積回路（ＬＳＩ）、マルチチップモジュール（ＭＣＭ）、プリント基板（ＰＣＢ）等の電子回路を設計するための電子回路設計方法及び装置、コンピュータにそのような電子回路の設計を行わせるコンピュータプログラム、及びそのようなコンピュータプログラムが格納されたコンピュータ読み取り可能な記憶媒体に関する。
【０００２】
【従来の技術】
コンピュータ支援設計（ＣＡＤ）により電子回路を設計する場合、設計手順には、回路の概略配置及び概略配線を決定する第１のステップ、回路に論理回路を挿入する第２のステップ、回路の配置や配線を編集する第３のステップ及び回路や配線の特性を解析する第４のステップ等が含まれる。第２及び第３のステップは、配置や配線に関する設計制約条件に基いて行われる。この設計制約条件は、熟練した回路設計者が、各種解析ツール等を用いることにより作成される。
【０００３】
【発明が解決しようとする課題】
従来の電子回路設計方法では、上記の如く、設計制約条件は回路設計者により作成されるので、回路の設計品質は、回路設計者の熟練度（スキル）に大きく依存してしまうという第１の問題点があった。つまり、回路設計者の熟練度に応じて、設計品質にばらつきが生じると共に、設計の修正に伴う設計期間の増大が発生してしまう。
【０００４】
他方、回路設計者と実装設計者は異なる場合がある。このため、第３のステップにおいて設計制約条件通りの回路が設計できない場合、回路設計者と実装設計者とが協議して設計制約条件を見直す作業が必要となる。しかし、このような設計制約条件を見直す作業は、何度も繰り返されることが多く、設計期間が増大してしまうという第２の問題点もあった。
【０００５】
そこで、本発明は、上記の第１の問題点及び／又は第２の問題点を解決し得る電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題は、ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成するステップと、前記設計制約条件を表示してユーザに入力を促すステップとを含むことを特徴とする電子回路設計方法によって達成できる。
【０００７】
前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなる構成としても良く、又、前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなる構成としても良い。
【０００８】
又、前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成するステップは、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成するようにしても良い。
【０００９】
更に、前記設計制約条件を生成するステップは、設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙し、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、複数の設計制約条件の候補を生成して表示することでユーザに提示するようにすることも可能である。
【００１０】
上記の課題は、ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成する手段と、前記設計制約条件を前記ディスプレイ上に表示してユーザに入力を促す手段とを備えたことを特徴とする電子回路設計装置によっても達成できる。
【００１１】
上記の課題は、コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むことを特徴とするコンピュータプログラムによっても達成できる。
【００１２】
上記の課題は、コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むコンピュータプログラムが格納されていることを特徴とするコンピュータ読み取り可能な記憶媒体によっても達成できる。
【００１３】
従って、本発明によれば、回路の設計品質が回路設計者の熟練度（スキル）に大きく依存してしないように回路を設計することができ、及び／又は、設計制約条件を見直す作業の繰り返しにより設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【００１４】
【発明の実施の形態】
以下に、本発明になる電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体の各実施例を、図面と共に説明する。
【００１５】
【実施例】
本発明になる電子回路設計装置の一実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の一実施例、本発明になるコンピュータプログラムの一実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図１は、本実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
【００１６】
図１に示すコンピュータシステム１００は、大略ＣＰＵやディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上に画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているコンピュータプログラム等をダウンロードするモデム１０５を有する。
【００１７】
ディスク１１０等の可搬型記録媒体に格納されるか、モデム１０５等の通信装置を使って他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータシステム１００に電子回路設計機能を持たせるコンピュータプログラム（電子回路設計ソフトウェア）は、コンピュータシステム１００に入力されてコンパイルされる。本発明になるコンピュータ読み取り可能な記憶媒体は、本発明になるコンピュータプログラム（以下、単にプログラムとも言う）を格納した、例えばディスク１１０等の記録媒体からなる。本発明になるコンピュータ読み取り可能な記憶媒体を構成する記録媒体は、ディスク１１０、ＩＣカードメモリ、フロッピーディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の可搬型記録媒体に限定されるものではなく、モデム１０５やＬＡＮ等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００１８】
図２は、コンピュータシステム１００の本体部１０１内の要部の構成を説明するブロック図である。同図中、本体部１０１は、大略バス２００により接続されたＣＰＵ２０１、ＲＡＭやＲＯＭ等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３及びハードディスクドライブ（ＨＤＤ）２０４からなる。本実施例では、ディスプレイ１０２、キーボード１０３及びマウス１０４も、図示の如くバス２００を介してＣＰＵ２０１に接続されているが、これらは直接ＣＰＵ２０１に接続されていても良い。又、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（図示せず）を介してＣＰＵ２０１に接続されていても良い。
【００１９】
尚、コンピュータシステム１００の構成は、図１及び図２に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
【００２０】
図３は、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図である。同図中、電子回路設計装置は、大略概略フロアプランナ１、統合アドバイス機能２、回路エディタ３、配置・配線エディタ４及びポスト解析部５からなる。
【００２１】
概略フロアプランナ１は、素子及び配線に関する概略配置・配線情報を入力又は表示する機能と、概略配置・配線情報を統合アドバイス機能２に出力する機能とを有する。概略配置・配線情報には、ユーザによる基板外形や素子外形の簡易的な登録情報や、ユーザによる素子搭載位置の定義等が含まれる。ユーザによる基板外形や素子外形の簡易的な登録情報は、例えばＰｏｗｅｒＰｏｉｎｔ（商品名）のような概略な描画ソフトと同様の操作性で基板外形や素子外形を近似的に表現したものであり、概略の外形寸法定義である。又、ユーザによる素子搭載位置の定義は、概略の配置（座標）定義である。ユーザによる素子搭載位置の定義により、例えばＰｏｗｅｒＰｏｉｎｔのような簡易的な移動機能を使用して、素子外形の位置決めを行うことができる。概略配置・配線情報は、後述する配置・配線エディタ４用の詳細外形情報と混在することができる。
【００２２】
尚、後述する配置・配線制約条件を決定する際には、電子回路の入出力端子（Ｉ／Ｏピン）の座標が必要であるが、厳密な座標定義は必ずしも必要ではない。そこで、本実施例では、ＰｏｗｅｒＰｏｉｎｔのような簡易的な移動機能を使用して各Ｉ／Ｏピンの座標を決定する。
【００２３】
図４は、概略フロアプランナ１の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示し、一例として、ｘｙ座標軸、太い実線で示す電子回路の基板外形及び細い実線で示す電子回路の素子Ａ〜Ｄが示されている。表示される画像は、キーボード１０３及びマウス１０４の操作により入力される。基板外形は、概略外形の外形寸法定義と、配置・配線エディタ用４の詳細外形情報とを含む。素子Ａ，Ｂ，Ｃは、夫々概略外形の外形寸法定義を含む。又、素子Ｄは、配置・配線エディタ４用の詳細外形情報を含む。素子Ａは、網掛けの丸印で示すドライバを含み、素子Ｂ〜Ｄと接続定義により接続されている。接続定義は、マウス１０４の操作によるラバーバンド入力により表示される。素子Ｂ，Ｃは、白丸印で示すレシーバを含み、素子Ｄは、四角印で示すＩＣパッドを含む。ＩＣパッドの情報は、配置・エディタ４用の詳細外形情報に含まれる。このように、基板外形及び素子Ａ〜Ｃの概略外形を含む概略配置・配線情報は、基板外形及び素子Ｄの配置・配線エディタ４用の詳細外形情報と混在することができる。
【００２４】
統合アドバイス機能２は、ユーザ要件２１、知識ノウハウデータベース２２、ユーザリソース２３及び解析ツール２５を用いて、概略フロアプランナ１からの概略配置・配線情報に基いて設計制約条件を生成するアドバイスエンジン群２４からなり、生成された設計制約条件は、回路エディタ３に出力される。又、統合アドバイス機能２のアドバイスエンジン２４は、回路エディタ３からの回路情報、配置・配線エディタ４からの配置・配線情報及びポスト解析部５からの解析結果に基いて設計制約条件を生成し、生成された設計制約条件を配置・配線エディタ４に出力する。
【００２５】
ユーザ要件２１には、動作周波数やクロックを含む信号のディレイ等の性能（以下、シグナルインテグリティ（Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ）及びディレイとも言う）、電磁妨害雑音（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）／電磁環境適合性（ＥＭＣ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）制限、ジャンクション温度、コスト、信頼度等が含まれる。知識ノウハウデータベース２２には、アドバイスエンジン群２４がユーザに通知する変更等に関する各種アドバイスを生成するためのデータが格納されている。ユーザ要件２１は、ユーザによりキーボード１０３やマウス１０４を使用して入力され、例えばメモリ部２０２等に格納される。又、ユーザ要件２１をメモリ部２０２等に予め格納しておき、ユーザがディスプレイ１０２の表示画面１０２ａに表示されたユーザ要件２１から所望の要件を選択するようにしても良い。
【００２６】
知識ノウハウデータベース２２は、周知の知識データベースにより構成可能であり、例えば予めメモリ部２０２等に格納されている。
【００２７】
ユーザリソース２３には、基板仕様、素子仕様、ジャンクション温度等が含まれる。基板仕様には、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、最小ピッチ等が含まれる。素子仕様には、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、コスト等が含まれる。ジャンクション温度には、周囲温度、空気供給構造、ファン仕様、風向、風量等が含まれる。ユーザリソース２３は、ユーザによりキーボード１０３やマウス１０４を使用して入力され、例えばメモリ部２０２等に格納される。又、ユーザリソース２３をメモリ部２０２等に予め格納しておき、ユーザがディスプレイ１０２の表示画面１０２ａに表示されたリソースから所望のリソースを選択するようにしても良い。
【００２８】
解析ツール２５は、シグナルインテグリティ解析、電波解析、熱解析、コスト解析等の各種解析を行うものであり、周知の解析ツールにより構成可能である。
【００２９】
図５は、統合アドバイス機能２のアドバイスエンジン群２４による設計制約条件生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３０】
図５において、ステップＳ１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力に基いて、概略配置・配線情報を入力する。ステップＳ２は、ユーザ要件２１を定義し、ステップＳ３は、ユーザリソース２３を定義する。
【００３１】
図６は、ユーザ要件２１の設定画面を示す図である。同図に示す設定画面は、ディスプレイ１０２の表示画面１０２ａに表示され、キーボード１０３やマウス１０４からのスプレッド形式のユーザ要件入力に基いてステップＳ２でユーザ要件２１が定義される。同図に示す設定画面では、説明の便宜上、シグナルインテグリティ、ＥＭＩ／ＥＭＣ制限及び熱解析（ジャンクション温度）のユーザ要件項目に対して、最大動作周波数、ピン間ディレイ及びノイズマージンが設定可能となっている。
【００３２】
図７は、ユーザリソース２３の設定画面を示す図である。同図に示す設定画面は、ディスプレイ１０２の表示画面１０２ａに表示され、キーボード１０３やマウス１０４からのスプレッド形式のユーザリソース入力に基いてステップＳ３でユーザリソース２３が定義される。同図に示す設定画面では、説明の便宜上、基板テクノロジ、使用素子及びジャンクション温度のユーザリソース項目に対して、標準多層、ＩＶＨ多層及びビルドアップが夫々の優先度を示す優先度情報と共に設定可能となっている。従って、ユーザリソース項目は、優先度の高い順に選択可能である。ステップＳ４は、入力された概略配置・配線情報、定義されたユーザ要件２１及び定義され優先度の高い順に選択されたユーザリソース２３（ユーザリソース項目）に基いて、複数の配置・配線制約条件を、設計制約条件として自動生成する。ステップＳ５は、生成された複数の配置・配線制約条件をメモリ２０２等に格納する。ステップＳ６は、メモリ２０２等から読み出されディスプレイ１０２の表示画面１０２ａに表示された複数の配置・配線制約条件から、所望の配置・配線制約条件を選択する。ステップＳ７は、選択された配置・配線制約条件が実際に設計に適用できるか否かをユーザ側で判定する。ステップＳ７の判定結果がＮＯであると、ステップＳ１において入力する概略配置・配線情報、ステップＳ２において定義するユーザ要件２１及びステップＳ３において定義するユーザリソース２３のうち少なくとも１つを適切に変更する。他方、ステップＳ７の判定結果がＹＥＳであると、ステップＳ８は、生成された配置・配線制約条件を出力してディスプレイ１０２の表示画面１０２ａに表示することでユーザに入力を促すと共に、ステップＳ９は、配置・配線制約条件をメモリ部２０２等に格納する。
【００３３】
図８は、設計制約条件の記述方法を説明する図であり、設計制約条件が上記の如く配置・配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、ｘｙ座標軸、実線で示す基板外形、破線で示す素子Ａ〜Ｃの素子外形、素子Ａのドライバの座標（ｘａ，ｙａ）、素子Ｂのレシーバの座標（ｘｂ，ｙｂ）、素子Ｃのレシーバの座標（ｘｃ，ｙｃ）、素子Ａのドライバに接続された抵抗ＲＳ及びその抵抗値５３Ω、配線のセグメントｓｅｇ．ａ及びその配線長ｌａ、配線のセグメントｓｅｇ．ｂ及びその配線長ｌｂ、配線のセグメントｓｅｇ．ｃ及びその配線長ｌｃ等が、配置・配線制約条件として表示される。
【００３４】
図９は、設計制約条件の数式表現を説明する図であり、設計制約条件が配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、抵抗ＲＳの抵抗値がＲＳ＝５３Ω、配線のセグメントｓｅｇ．ａの配線長ｌａが３ｃｍ≦ｌａ≦１０ｃｍ、配線のセグメントｓｅｇ．ｂの配線長ｌｂが２ｃｍ≦ｌｂ≦４ｃｍ、配線のセグメントｓｅｇ．ｃの配線長ｌｃが２ｃｍ≦ｌｃ≦４ｃｍ、配線長ｌｂとｌｃの差の絶対値が｜ｌｂ-ｌｃ｜≦１ｃｍが数式表現の配線制約条件として表示される。又、配線仕様として、セグメントｓｅｇ．ａ，ｓｅｇ．ｂ，ｓｅｇ．ｃに対して、配線層Ｌａｙｅｒ１，Ｌａｙｅｒ２，Ｌａｙｅｒ３と、配線幅１００μｍ，８０μｍ，１００μｍが夫々表示される。
【００３５】
図１０は、設計制約条件のグラフ表現を説明する図であり、設計制約条件が配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、網掛け部で示すような配線制約条件が表示される。同図中、縦軸はセグメントｓｅｇ．ｃの配線長ｌｃ（ｃｍ）、横軸はセグメントｓｅｇ．ｂの配線長ｌｂ（ｃｍ）を示し、網掛け部で示す配線制約条件を限定している斜めの実線は、ｌｃ≧ｌｂ-１，ｌｃ≦ｌｂ+１を示す。
【００３６】
図１１は、回路エディタ３による回路情報生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３７】
図１１において、ステップＳ１１は、キーボード１０３やマウス１０４を使用して、電子回路の論理回路を入力して、回路情報を生成する。論理回路は、例えばメモリ部２０２等に予め格納されている複数の論理回路をディスプレイ１０２の表示画面１０２ａに表示し、所望の論理回路を選択することで入力可能である。ステップＳ１２は、生成された回路情報を、メモリ部２０２等に格納する。ステップＳ１３は、生成された回路情報に、統合アドバイス機能２のアドバイスエンジン群２４から得られる配置・配線制約条件、即ち、メモリ部２０２等に格納された設計制約条件を関連付ける。ステップＳ１４は、設計制約条件が関連付けられた回路情報を、メモリ部２０２等に格納すると共に、統合アドバイス機能２及び配置・配線エディタ４に対して出力する。
【００３８】
図１２は、配置・配線エディタ４による設計制約条件に基く配置・配線情報生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３９】
図１２において、ステップＳ２１は、統合アドバイス機能２のアドバイスエンジン群２４から得られる配置・配線制約条件、即ち、メモリ部２０２等に格納された設計制約条件と、回路エディタ３から得られる回路情報、即ち、メモリ部２０２等に格納された設計制約条件が関連付けられた回路情報とに基いて、外形情報・素子座標の配置・配線エディタ４へのマッピングを行う。マッピング自体は自動的に行われるが、キーボード１０３やマウス１０４を使用して、マッピングされた結果に対してユーザにより配置調整等を行っても良い。
【００４０】
ステップＳ２２は、マッピングされた結果が配置・配線制約条件、即ち、設計制約条件を満足しているか否かを判定する。ステップＳ２２の判定結果がＮＯであると、統合アドバイス機能２のアドバイスエンジン群２４により、ステップＳ２３〜Ｓ２５が行われる。ステップＳ２３は、後述する設計制約条件の自動再生成処理を行う。ステップＳ２４は、設計制約条件が再生成されたか否かを判定し、判定結果がＮＯであると、ステップＳ２５は、設計制約条件を修正し、処理はステップＳ２２へ戻る。
【００４１】
ステップＳ２２又はステップＳ２４の判定結果がＹＥＳであると、ステップＳ２６は、配線作業を行う。配線作業は、キーボード１０３やマウス１０４を使用してユーザにより手動で行うマニュアル配線、ユーザに配線を選択させるナビゲーション配線及び設計制約条件に基いて自動的に行う自動配線のうち、少なくとも１つにより行われ、任意の組み合わせにより行っても良い。ステップＳ２７は、配線結果が配置・配線制約条件、即ち、設計制約条件を満足しているか否かを判定し、判定結果がＮＯであると、処理はステップＳ２３へ戻る。他方、ステップＳ２７の判定結果がＹＥＳであると、ステップＳ２８は、配線結果を含む配置・配線情報をポスト解析部５に出力してディスプレイ１０２の表示画面１０２ａに表示することでユーザに入力を促すと共に、ステップＳ２９は出力した配置・配線情報をメモリ部２０２等に格納する。
【００４２】
ポスト解析部５は、配置・配線エディタ４から得られる配置・配線情報に基いてシグナルインテグリティ解析、電波解析、熱解析、コスト解析等を周知の解析方法で行い、解析結果を統合アドバイス機能２にフィードバックすることで、配置・配線制約条件等の設計制約条件の最適化を図る。
【００４３】
図１３は、配置・配線エディタ４による設計制約条件に基く配置・配線情報の自動生成及び最適化処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。同図中、図３と同一部分には同一符号を付し、その説明は省略する。ここでも、説明の便宜上、配置・配線制約条件が設計制約条件として自動生成及び最適化されるものとする。
【００４４】
配置・配線制約条件を自動生成及び最適化する際には、▲１▼伝送線路、電源及び／又はグランドバウンス、同時に発生するスイッチングノイズ、ジャンクション温度等を含むシグナルインテグリティ及びディレイ、▲２▼ＥＭＩ/ＥＭＣ制限、▲３▼ジャンクション温度、▲４▼コスト、▲５▼信頼度、▲６▼配線性等の条件を満足させる。
【００４５】
又、配置・配線制約条件は、その解空間を定式的に表現することにより、回路エディタ３や配置・配線エディタ４等における配置・配線制約条件の読み込み及び自動設計への適用を容易にすることができる。配置・配線制約条件は、図８〜図１０と共に説明したように、概略フロアプランナ１によりディスプレイ１０２上に表示された概略フロアプランナ画面に、統合アドバイス機能２により配線を含むネットのイメージを表示し、更に、Ｉ/Ｏピンの座標情報や配線制約条件の数式の表示、ネット上の各セグメント毎の配線仕様の表示、複雑な配線制約条件のグラフ表示等を行うことにより、表現することができる。ネットとは、電子回路を設計する際に着目する少なくとも１つの回路素子からなる部分を言う。このように概略フロアプランナ画面に表示される情報は、統合アドバイス機能２から配置・配線エディタ４に供給される。
【００４６】
配置・配線制約条件は、例えば（１）配置制約条件の表現、（２）ネットの設計制約条件の表現及び（３）ジャンクション温度に関わる条件の表現等により表現される。（１）配置制約条件の表現には、ジャンクション温度に依存する情報、シグナルインテグリティ及びディレイに依存する情報等が含まれる。（２）ネットの設計制約条件の表現には、シグナルインテグリティ及びディレイに依存する情報、ＥＭＩ／ＥＭＣ制限に依存する情報、配線性に依存する情報等が含まれる。配線性に依存する情報には、素子仕様、任意ネットトポロジの表現、配線領域の定義、配線層／構成の定義、信号隣接条件、電源／グランド隣接条件、使用するビア、個数、間隔及び層乗り換え条件、ＬＳＩのパッド仕様等が含まれる。（３）ジャンクション温度に関わる条件の表現には、放熱フィンの仕様、素子のパッケージ及び熱伝導方法／材料、空気供給構造、ファンの仕様等が含まれる。
【００４７】
図１３において、ステップＳ３１は、コンピュータシステム１００に搭載されたＧＵＩ１００Ａを用いて、各種情報のユーザ定義機能を実行する。具体的には、概略配置・配線情報２７が概略フロアプランナ１により生成されてメモリ部２０２等に格納され、統合アドバイス機能２を用いてユーザにより入力されたユーザ要件２１がメモリ部２０２等に格納され、統合アドバイス機能２を用いてユーザにより入力されたユーザリソース２３がメモリ部２０２等に格納される。ステップＳ３２は、メモリ部２０２等に格納された周知の配置・配線制約条件データベース２６、知識ノウハウデータベース２２、概略配置・配線情報２７、ユーザ要件２１及びユーザリソース２３に基いて、配置・配線制約条件を自動的に生成する。ステップＳ３３は、ユーザ判断に基いて、解空間の探索範囲の拡大を行うか否かを判定する。ステップＳ３３の判定結果がＮＯであると、処理は後述するステップＳ３５へ進む。
【００４８】
他方、ステップＳ３３の判定結果がＹＥＳであると、ステップＳ３４は、自動的に生成された配置・配線制約条件を構成するパラメータを変化させて解析ツール２５を用いた解析を行うことにより、配置・配線制約条件の解空間の探索範囲の拡大を行う。解析ツール２５には、上記の解析を行うための回路シミュレータ、電磁界シミュレータ、熱解析シミュレータ等の周知のシミュレータ機能が含まれる。ステップＳ３５は、上記の処理により生成された配置・配線制約条件２８の出力及び表示を行う。具体的には、配置・配線制約条件２８は、コンピュータシステム１００のディスプレイ１０２の表示画面１０２ａに表示されると共に、メモリ部２０２等に格納される。又、配置・配線制約条件２８は、配置・配線制約条件データベース２６にフィードバックされ、新しい配置・配線制約条件が配置・配線制約条件データベース２６に追加される。このようにして、配置・配線制約条件の自動生成及び最適化が行われる。
【００４９】
従って、図１３に示す処理により、具体的には、以下の手順（ａ）〜（ｄ）のような処理が行われる。配置・配線制約条件が▲１▼シグナルインテグリティ及びディレイの場合、手順（ａ）により配線制約条件の初期値を設定又はルールベースで解の候補を表示画面１０２ａ上で列挙し、手順（ｂ）によりパラメータ値を一定の範囲で変化させて解析ツール２５を用いた解析を行い、ユーザ要件２１を満足する解空間を探索して探索範囲を拡大するか、或いは、手順（ｂ）の代わりに手順（ｃ）により解析ツール２５を用いたシミュレーションによりユーザ要件２１を満足する解を絞り込み、手順（ｄ）により複数の配線制約条件の候補を生成して表示することでユーザに提示することができる。尚、手順（ｂ）を行う場合、ルールで規定されるパラメータ間の相関関係を考慮してパラメータスイープによる解析を行っても良いが、パラメータスイープによる解析は必須ではない。
【００５０】
図１３に示す処理により、配置・配線制約条件が▲２▼ＥＭＩ/ＥＭＣ制限の場合、上記▲１▼シグナルインテグリティ及びディレイの場合と同様に、手順（ａ），（ｃ），（ｄ）が配線制約条件を含めて行われる。
【００５１】
図１３に示す処理により、配置・配線制約条件が▲３▼ジャンクション温度、▲４▼コスト、▲５▼信頼度又は▲６▼配線性の場合、上記▲１▼シグナルインテグリティ及びディレイの場合と同様に、手順（ａ），（ｂ）又は（ｃ），（ｄ）が配線制約条件を含めて行われる。
【００５２】
ところで、近年の電子回路の動作周波数の高速化に伴い、設計制約条件が厳しくなり、設計制約条件を守った回路の配置や配線が困難になっている。このため、設計制約条件の生成段階で素子の配置位置を十分に考慮していない場合、上記設計手順の第１〜第４のステップのうち、第３のステップにおいて設計制約条件を満たす回路の設計ができず、設計制約条件を見直す作業が必要になる。又、これにより、設計期間が増大してしまう。
【００５３】
そこで、上記不都合をも解決し得る本発明になる電子回路設計装置の他の実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の他の実施例、本発明になるコンピュータプログラムの他の実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の他の実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。
【００５４】
説明の便宜上、本実施例において本発明が適用されるコンピュータシステムは、上記第１実施例の場合と同じコンピュータシステム１００であるものとする。
【００５５】
図１４は、本実施例において、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図である。同図中、図３と同一部分には同一符号を付し、その説明は省略する。
【００５６】
図１５は、本実施例における概略フロアプランナ１による概略配置・配線情報２７の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示す。表示される概略配置・配線情報２７は、キーボード１０３及びマウス１０４の操作により入力される。一例として、太線い実線で示す電子回路の基板外形及び、細い実線で示す電子回路部品の素子Ａ〜Ｃが示されている。素子Ａは、黒い丸印で示すドライバピンを含み、素子Ｂ，Ｃと太い点線で示す接続定義により接続されている。素子Ｂ，Ｃは、白い丸印で示すレシーバピンを含む。
【００５７】
図１４に示す統合アドバイス機能２は、ユーザ要件２１、知識ノウハウデータベース２２、ユーザリソース２３、設計制約条件（配置・配線制約条件）データベース２６及び解析ツール２５を用いて、概略フロアプランナ１からの概略配置・配線情報及び配置制限定義に基づいて設計制約条件を生成するアドバイスエンジン群２４からなり、生成された設計制約条件は、回路図エディタ３及び配置・配線エディタ４に出力される。
【００５８】
設計制約条件データベース２６は、過去に生成された既存の設計制約条件のデータベースにより構成可能であり、例えば予めメモリ部２０２等に格納されている。
【００５９】
図１６は、統合アドバイス機能２のアドバイスエンジン群２４による設計制約条件生成処理を説明するフローチャートである。同図に示す処理はＣＰＵ２０１により行われる。同図中、図１３と同一ステップには同一符号を付す。
【００６０】
図１６において、ステップＳ３１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力等に基づいて、概略配置・配線情報２７、ユーザ要件２１、ユーザリソース２３、配置制限定義３０を定義する。ステップＳ３２は、入力された概略配置・配線情報情報２７、ユーザ要件２１、ユーザリソース２３及び知識ノウハウデータベース２２、設計制約条件データベース２６に基づいて設計制約条件（配置・配線条件）の初期値２９を自動生成する。
【００６１】
図１７は、ステップＳ３２により自動生成された設計制約条件の初期値２９を説明する図であり、同図に示された一例では、素子Ａと素子Ｂの間の配線長がＬ１、素子Ｂと素子Ｃの間の配線長がＬ２と表示され、配線長Ｌ１が１５０ｍｍ≦Ｌ１≦２５０ｍｍ、配線長Ｌ２がＬ２≦２０ｍｍという設計制約条件として生成されている。
【００６２】
ステップＳ３４１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力等に基づいて、配置制限のユーザ定義を行う。
【００６３】
図１８は、概略フロアプランナ１による配置制限定義３０の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示す。一例として、前記概略配置・配線情報２７の他に、配置制限定義３０として、斜め交差の網掛けで示す素子の配置禁止領域定義３０１及び斜めの網掛けで示す素子Ａの可動範囲定義３０２を含む。配置制限定義３０は、キーボード１０３及びマウス１０４の操作により入力される。太い白抜き矢印で示す素子Ａ〜Ｃの可動範囲ＭＲＡ〜ＭＲＣは、前記概略配置・配線情報２７と前記配置制限定義３０より自動的に決定される。
【００６４】
ステップＳ３４２は、ステップＳ３１により入力された概略配置・配線情報２７とステップＳ３４１により入力された配置制限定義３０に基づいて解析ツール２５を用いた解析を行う際に変化させるパラメータの範囲を自動生成する。
【００６５】
図１９は、パラメータの範囲の自動生成を説明する図であり、同図では、概略配置・配線情報２７と配置制限定義３０に基づいてパラメータの範囲を配線長Ｌ１が１０ｍｍ〜２５０ｍｍ、配線長Ｌ２が２５ｍｍ〜２８０ｍｍと生成されている。同図中、（ａ）は素子Ａ〜Ｂ間の距離が最大となるＬ１＝２５０ｍｍの場合を示し、（ｂ）は素子Ａ〜Ｂ間の距離が最小となるＬ１＝１０ｍｍの場合を示す。又、同図中、（ｃ）は素子Ｂ〜Ｃ間の距離が最大となるＬ２＝２８０ｍｍの場合を示し、（ｄ）は素子Ｂ〜Ｃ間の距離が最小となるＬ２＝２５ｍｍの場合を示す。
【００６６】
ステップＳ３４３は、ステップＳ３４２で生成されたパラメータの範囲で、パラメータ値を変化させて解析ツール２５を用いた解析を行い設計制約条件の拡大・縮小を行う。一例として、パラメータを変化させてシグナルインティグリティ解析を行った結果得られた伝送波形を確認したところ、配線長Ｌ１の範囲が１５０ｍｍ以上２００ｍｍ以下の範囲で、波形の乱れとディレイが許容範囲内であった場合、配線長Ｌ１の設計制約条件を初期値の１５０ｍｍ≦Ｌ１≦２５０ｍｍから１５０ｍｍ≦Ｌ１≦２００ｍｍに縮小することとなる。又、配線長Ｌ２の範囲が３０ｍｍ以下の範囲で、波形の乱れとディレイが許容範囲内であった場合、素子Ｂと素子Ｃの間に配置禁止領域があることで素子Ｂ〜Ｃ間距離の最小値が２５ｍｍとなることから、配線長Ｌ２の設計制約条件を初期値のＬ２≦２０ｍｍからＬ２≦３０ｍｍに拡大することとなる。
【００６７】
ステップＳ３５は、上記の処理により生成された設計制約条件２８の出力及び表示を行う。図２０は、生成された設計制約条件２８を説明する図である。
【００６８】
設計制約条件２８の生成後に配置制限定義３０が追加された場合は、概略配置・配線情報２７と追加された配置制限定義３０を入力としてステップＳ３４２を行い、設計制約条件の初期値２９の代わりに、生成後の設計制約条件２８を入力としてステップＳ３４３以降を行うことにより、設計制約条件２８の生成後に追加された素子の配置制限定義３０に基づいて、再度設計制約条件２８の拡大、或いは、縮小を自動的に行い設計制約条件２８を再度生成する。
このように、本実施例は、電子回路に対する設計制約条件の初期値を求め、パラメータ値を一定の範囲で変化させて解析を行い、設計制約条件の初期値の拡大、或いは、縮小を行なう。又、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいてパラメータを自動的に変化させて設計制約条件の初期値の拡大、或いは、縮小を自動的に行い、設計制約条件を生成する。これにより、素子の配置禁止領域、及び、素子毎の可動範囲を考慮し、回路の配置や配線が可能な範囲の設計制約条件を生成することが可能となる。更に、回路の配置や配線を編集するステップにおいて設計制約条件を見直す作業が不要になり、設計期間が増大することを防止できる。
【００６９】
更に、設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成することもできる。この場合、設計制約条件生成後に追加された素子の配置禁止領域、及び、素子毎の可動範囲を考慮し、回路の配置や配線が可能な範囲の設計制約条件を再度生成し直すことが可能になる。これにより、回路の配置や配線を編集するステップにおいて設計制約条件を見直す作業が不要になり、設計期間が増大することを防止できる。
【００７０】
ところで、電子回路設計を行うには、設計制約条件を作成する必要がある。設計制約条件を作成するためには、バス配線の占有面積を考慮した部品配置位置の検証や、部品ピンの配置位置や電気的特性を考慮した配線経路の検証等の検証作業が必要である。従って、設計制約条件の検証作業には、部品の配置位置や配線の経路等の物理的な情報が必要であり、従来は実装設計システム相当の設計ツールを用いて配置・配線を行って検証していた。更に、電気的特性は、設計した配置・配線情報を基に解析ツールを用いて解析を実施することで検証していた。
【００７１】
実装設計システムは、本来電子回路の製造データを設計するためのシステムであるため、実装設計システムを使用して配置・配線設計を行うには、部品外形形状、ピン形状、ピン配置等の詳細な部品形状の作成や、全てのパターンの配線、パターンに接続されるビアの配置等を行う必要がある。
【００７２】
しかし、回路設計の上流段階で設計制約条件を検証する場合は、実際の製造データを設計する必要はないので、実装設計システムを使用した場合には、必要のないデータまで作成する必要が生じてしまい、設計期間の増大につながるという不都合があった。又、製造に必要なデータが全て含まれるため、データ量が大きくなるという不都合もあった。
【００７３】
そこで、上記不都合をも解決し得る本発明になる電子回路設計装置の更に他の実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の更に他の実施例、本発明になるコンピュータプログラムの更に他の実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の更に他の実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。
【００７４】
説明の便宜上、本実施例において本発明が適用されるコンピュータシステムは、上記実施例の場合と同じコンピュータシステム１００であるものとする。
【００７５】
本実施例では、バス配線と接続する部品ピンの形状、バスの配線形状、バス配線内に配置するビアの形状、バス配線への挿入部品の形状を、領域を使って簡略化可能として、設計制約条件の検証に必要な配置・配線データの設計期間の短縮及び設計データの縮小を可能とする。バス配線とは、複数の信号線、データ線及び／又は制御線からなる配線を言い、例えば規則的に等間隔でパターン配線されていても良い。
【００７６】
又、部品ピン、バス、ビア、挿入部品の各領域内に代表ピン、代表パターン、代表ネット、代表ビア、代表部品を定義可能とし、これら代表ピン、代表パターン、代表ネット、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いて解析を行うことを可能とし、バスを構成するネットの電気的特性の検証を可能とする。
【００７７】
これにより、領域を用いて設計したバス配線において、バスを構成するネットの電気的特性を考慮した設計制約条件の作成を可能とする。
【００７８】
本実施例では、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図は、図３に示すものでも、或いは、図１４に示すものでも良く、概略フロアプランナ１の機能が以下の如きものであれば良い。
【００７９】
図２１は、概略フロアプランナ１で基板外形及び部品外形を作画した状態を示す。素子Ａ，Ｂ，Ｃは部品の外形のみが作画され、素子Ｄはピンの配置を含む詳細な形状が作画されている。これらの素子をバス配線するために、部品に対してピン領域及びピン領域内の代表ピンを定義する。ピン領域の定義において、図１の素子Ａ，Ｂ，Ｃのように部品外形のみ作画している部品形状では、ピン領域をユーザによる領域指示で定義する。このとき、ピン領域として定義可能な範囲をコンピュータシステム１００が判断できるようにするために、部品のピン配置タイプを指示する。
【００８０】
部品のピン配置タイプは、以下の３種類（１）〜（３）の中から指定する。第１のピン配置タイプ（１）は、部品の４つの側面にピンがあるタイプであり、部品の外周に沿ってピン領域が作成される。図２２は、この第１のピン配置タイプ（１）を示す図であり、一例としてＱＦＰ（Quad Flat-leaded Package)を示す。第２のピン配置タイプ（２）は、 部品の向かい合う２つの側面にピンがあるタイプであり、部品の外周の向かい合う２つの側面に沿ってピン領域が作成される。図２３は、この第２のピン配置タイプ（２）を示す図であり、一例としてＳＯＰ（Small Out-line Package) を示す。第３のピン配置タイプ（３）は、部品直下に配列状にピンがあるタイプであり、部品外形内の任意の範囲にピン領域が作成される。図２４は、この第３のピン配置タイプ（３）を示す図であり、一例としてＢＧＡ（Ball Grid Array）を示す。図２２〜図２４中、５０１は部品外形を示し、５０２は部品ピンを示す。
【００８１】
部品外形５０１に対して領域５０３を指示すると、指示した領域５０３内でピン配置可能な範囲にピン領域５０４が作成される。図２５は、部品の４つの側面にピンがある第１のピン配置タイプの場合に作成されるピン領域５０４を説明する図であり、図２６は、部品の向かい合う２つの側面にピンがある第２のピン配置タイプの場合に作成されるピン領域５０４を説明する図であり、図２７は、部品直下に配列状にピンがある第３のピン配置タイプの場合に作成されるピン領域５０４を説明する図である。図２５〜図２７中、（ａ）は指示領域５０３を示し、（ｂ）はピン領域５０４を示す。
【００８２】
又、他の指示方法として、予め区切られた領域を指示することで領域を定義することも可能である。図２８は、部品直下に配列状にピンがあるタイプを８分割区切りにした場合を示す図である。同図中、（ａ）は指示した領域５０３を示し、（ｂ）は指示した領域５０３内でピン配置可能な範囲にピン領域５０４を示す。
【００８３】
図２９は、概略フロアプランナ１の図２５〜２８に示す如きピン領域生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００８４】
図２９において、ステップ１９０１は、マウス１０４等で領域を生成したい範囲を指示し、ステップ１９０２は、指示した範囲に部品形状が含まれているか否かを判定する。部品形状が含まれておらずステップ１９０２の判定結果がＮＯの場合には、処理はステップ１９０１に戻り、再度範囲の指示を行う。
【００８５】
指示した範囲に部品形状が含まれておりステップ１９０２の判定結果がＹＥＳの場合には、ステップ１９０３は、部品のピン配置タイプが第１のピン配置タイプであるか否かを判定する。尚、部品のピン配置タイプは、部品の形状を定義した後にユーザにより指示が可能である。ステップ１９０３の判定結果がＹＥＳである場合、ステップ１９０６でピン領域５０４を生成する。ステップ１９０６は、例えば図２５に示すように、指示した領域５０３と部品形状が重なる領域内で、部品の側面部分にピン領域５０３を生成する。
【００８６】
ステップ１９０３の判定結果がＮＯの場合には、ステップ１９０４は、部品のピン配置タイプが第２のピン配置タイプであるか否かを判定する。ステップ１９０４の判定結果がＹＥＳである場合、ステップ１９０７でピン領域５０４を生成する。ステップ１９０７は、例えば図２６に示すように、指示した領域５０３と部品形状が重なる領域内で、部品の向かい合う２つの側面部分にピン領域５０３を生成する。他方、ステップ１９０４の判定結果がＮＯの場合、部品のピン配置タイプが第３のピン配置タイプであると判定する。第３のピン配置タイプでは、領域の生成方法として、指定した範囲通りに領域を生成するか、或いは、予め部品内の領域を分割して領域とする単位を決めておき分割した単位で領域を生成するかを、ユーザが指示できる。ステップ１９０５は、ユーザが指示したピン領域生成方法が分割した領域単位による生成方法か否かを判定する。
【００８７】
ステップ１９０５の判定結果がＹＥＳの場合は、ステップ１９０８でピン領域５０４を生成する。ステップ１９０８は、例えば図２８に示すように、分割された領域５０３単位でピン領域５０４を生成する。他方、ステップ１９０５の判定結果がＮＯの場合は、ステップ１９０９でピン領域５０３を生成する。ステップ１９０９は、例えば図２７に示すように、指示した領域５０３と部品形状が重なる範囲をピン領域５０３として生成する。
【００８８】
ステップ１９０６、１９０８又は１９０９の後、処理は終了する。
【００８９】
更に、ピン配置を詳細に定義した部品形状においては、領域化するピンを指示することによりピン領域を定義することも可能である。図３０は、ピン配置を詳細に定義した部品形状において、領域化するピンを指定することによりピン領域を定義する場合を示す図である。同図中、（ａ）は指定される領域化するピン５０５を示し、（ｂ）は領域化するピン５０５に応じて定義されるピン領域５０４を示す。
【００９０】
図３１は、概略フロアプランナ１の図３０に示す如きピン領域生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００９１】
図３１において、ステップ２００１は、マウス１０４等でピン領域５０４に含めるピン５０５を指示し、ステップ２００２は、指示されたピンをメモリ部２０２等に記憶しておく。ステップ２００３でピン領域５０４に含めたいピン５０５を全て選択しているか否かを判定し、判定結果がＮＯであると、処理はステップ２００１に戻って繰り返しピン５０５の指示を行う。
【００９２】
他方、ステップ２００３の判定結果がＹＥＳであると、ステップ２００４でピン領域５０４の生成の指示を行なう。又、ステップ２００５は、図３０に示すように、選択したピン５０５を囲む範囲をピン領域５０５として生成し、処理は終了する。
【００９３】
次に、定義したピン領域５０４内に、バス領域と接続するための代表ピン５０６を配置する。図３２は、ピン領域５０４内に代表ピン５０６を配置した状態を示す図である。代表ピン５０６は、定義したピン領域５０４内で配置可能であり、更に部品の４つの側面にピンがある第１のピン配置タイプと、部品の向かい合う２つの側面にピンがある第２のピン配置タイプの場合は、ユーザが指定したピンの形状に合わせて、代表ピン５０６の幅５０７が図３３に示すように表示される。図３３は、ユーザが指定したピンの形状に合わせて表示される代表ピン５０６の幅５０７を示す図である。
【００９４】
バス配線を行う部品のピン領域５０４をネット接続するには、接続したいピン領域５０４を図３４（ａ）に示すように指示する。ここで、図３４（ｂ）に示すように、ネット接続により代表ピン５０６間を結んだ線が、代表ネット６０１となる。図３４は、ネット接続を説明する図である。
【００９５】
ネット接続は、論理的な接続を表しているだけであり、本来は物理的な幅はない。しかし、設計制約条件の検証において、部品の配置を検証する際にバスの幅を考慮して検証できれば有効である。そこで、本実施例では、図３５（ａ）に示す如きネット接続の後、バスを構成するパターンの本数及びピッチを指示することにより、図３５（ｂ）に示すようにバス幅６０３を表示する。図３５は、バス幅６０３の表示を説明する図である。
【００９６】
図３６は、概略フロアプランナ１のネット接続処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００９７】
図３６において、ステップ２１０１は、マウス１０４等でネット接続したいピン領域５０４や代表ピン５０６、或いは接続済みのネット６０１を指示し、ステップ２１０２で始点としてメモリ部２０２等に記憶しておく。ピン領域５０４を指示した場合には、指示したピン領域５０４に属する代表ピン５０６を取得して記憶する。又、接続済みのネット６０１を指示した場合には、ネット６０１上の指示した座標を記憶する。
【００９８】
ステップ２１０３は、ステップ２１０１と同様に、マウス１０４等でネット接続したいピン領域５０４や代表ピン５０６、或いは接続済みのネット６０１を指示し、ステップ２１０４で終点としてメモリ部２０２等に記憶しておく。
【００９９】
ステップ２１０５は、接続指示した対象に配線済みネット６０１が含まれているか否かを判定する。ステップ２１０５の判定結果がＹＥＳの場合には、ステップ２１０７で、指示した配線済みネット６０１のネット情報からバスを構成するパターンの数及びピッチを取得する。
【０１００】
他方、ステップ２１０５の判定結果がＮＯの場合には、ステップ２１０６で始点又は終点の代表ピン５０６が既にネット接続されたピンであるか否かを判定する。ステップ２１０６の判定結果がＹＥＳの場合には、ステップ２１０７で、指示したピンに接続されているネット６０１のネット情報からバスを構成するパターンの数及びピッチを取得する。ステップ２１０６の判定結果がＮＯの場合には、ステップ２０１８で、接続するネット６０１の情報としてバスを構成するパターンの数及びピッチを設定する。
【０１０１】
ステップ２１０７又は２１０８の後、ステップ２１０９では、ステップ２１０７で取得したパターンの数及びピッチ或いはステップ２１０８で設定したパターンの数及びピッチに基づいてバス幅６０３を計算する。ステップ２１１０では、図３５（ｂ）に示すように始点と終点のピンを結んだ線を代表ネット６０１として表示し、更にステップ２１０９で計算したバス幅６０３を用いてバス幅６０３の領域を表示し、処理は終了する。
【０１０２】
図３７は、ネット接続されたピン領域間の配線を説明する図である。
【０１０３】
実際の配線経路を指示することによってバス配線を行なうには、定義済みのネット６０１の指示や、配線を始めるピン領域５０４の指示を行ない、配線経路を順に指示していく。この時、ネット接続されている場合は、ネット接続時に指示したパターンの本数及びピッチよりバス幅６０３を表示する。ネット接続されていない場合は、パターンの本数及びピッチを指示する。ここで、代表ピン５０６間を経路に沿って結んだ線を、代表パターン６０５として表示する。このとき、配線パターンの幅を指示することにより代表パターン６０５の幅を実際に配線する幅で表示する。図３７は、ネット接続したピン領域５０４間の配線を示し、６０７はバス領域を示す。同図（ａ）は、パターン幅指示及びピン領域指示後の表示を示し、同図（ｂ）は、配線経路指示後の表示を示す。又、同図（ｃ）は、配線経路指示終了後の表示を示す。更に、同図中、白抜きの矢印は指示中の要素を示し、同図（ａ）では始点のピンを示し、同図（ｂ）では配線経路、同図（ｃ）では終点のピンを示す。
【０１０４】
図３８は、概略フロアプランナ１のバス配線処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１０５】
図３８において、ステップ２２０１は、配線したいピン領域５０４や代表ピン５０６、或いはネット６０１を指示する。ステップ２２０２は、配線指示でネット６０１を指示したか否かを判定し、ステップ２２０２の判定結果がＹＥＳであると、ステップ２２０４は、指示したネットの情報からバスを構成するパターンの数及びピッチを取得する。他方、ステップ２２０２の判定結果がＮＯであると、ステップ２２０３は、指示したピン領域５０４又は代表ピン５０６がネット６０１に接続されているか否かを判定する。ステップ２２０３の判定結果がＹＥＳの場合、ステップ２２０４は、接続されているネット６０１の情報からバスを構成するパターンの数及びピッチを取得する。ステップ２２０３の判定結果がＮＯの場合は、ステップ２２０５は、配線するバスを構成するパターンの数及びピッチを設定する。
【０１０６】
ステップ２２０４又は２２０５の後、ステップ２２０６は、配線するパターン幅が既に設定されているか否かを判定する。ステップ２２０６の判定結果がＹＥＳの場合、ステップ２２０７は、設定されているパターン幅を取得する。他方、ステップ２２０６の判定結果がＮＯの場合、ステップ２２０８は、パターン幅を設定する。
【０１０７】
ステップ２２０７又は２２０８の後、表示は図３７（ａ）に示すようになり、ステップ２２０９は、マウス１０４等で配線したい経路を指示する。ステップ２２１０は、ステップ２２０９で指示された経路を結び、表示は図３７（ｂ）に示すようになる。又、ステップ２２１０は、ステップ２２０７で取得したパターン幅、或いは、ステップ２２０８で設定したパターン幅を用いて、指示された経路を図３７（ｃ）に示すように代表パターン６０５として表示する。更に、ステップ２２１１は、パターンの数及びピッチからバス幅を計算して、図３７（ｃ）に示すように配線経路にバス領域６０７を表示する。ステップ２２１２は、経路指定が終了したか否かを判定し、判定結果がＮＯであると、処理はステップ２２０９に戻り配線経路指示を継続し、経路指示を終了するまで繰り返す。ステップ２２１２の判定結果がＹＥＳであると、処理は終了する。
【０１０８】
図３９は、ビア領域の配置を説明する図である。
【０１０９】
バス領域６０７の配線にビア６１３を配置するには、ビア形状・ビア配置間隔を指示し、いくつかのビア領域配置（又は形状）タイプから配置したい形状を選択して領域配置位置を指示する。このとき、代表パターン６０５とビア領域６１１の交わり部分に代表ビア６１５を表示し、代表パターン６０５と接続する。図３９（ａ）はバス領域６０７の配線が指示された場合の表示を示し、同図（ｂ）は夫々異なるビア領域配置タイプのビア領域６１１−１〜６１１−４を示す。例えば同図（ｂ）に示すビア領域６１１−２のビア領域配置タイプが指示されると、同図（ｃ）に示すように、代表パターン６０５とビア領域６１１（６１１−２）の交わり部分に代表ビア６１５が表示され、代表パターン６０５と接続される。
【０１１０】
図４０は、概略フロアプランナ１のビア領域配置処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１１１】
図４０において、ステップ２３０１は、図３９（ａ）に示すようなバス領域６０７の配線に対して、配置したいビア６１３の形状及びビア６１３の配置間隔を指示する。ステップ２３０２は、ビア６１３のビア領域配置タイプを、例えば図３９（ｂ）に示すタイプから選択して指示する。従って、ビア６１３のビア領域配置タイプは、ビア６１３がバス配線方向に対して垂直に整列して配置されたタイプ、４５度に整列して配置されたタイプ等の異なるタイプから選択して指示可能である。尚、ビア領域配置タイプは、ビア６１３が整列されずに任意の位置関係で配置された任意配置タイプであっても良いことは、言うまでもない。
【０１１２】
ステップ２３０３は、マウス１０４等でビア６１３を配置したい座標を指示する。ステップ２３０４は、ステップ２３０３で指示された座標に、ステップ２３０１で指示したビア領域配置タイプの配置（又は形状）でビア６１３を表示する。ステップ２３０５は、ステップ２３０２で指示したビア６１３のビア領域配置タイプが任意配置タイプであるか否かを判定し、判定結果がＹＥＳである場合には、ステップ２３０６は、ビア６１３のビア領域６１１内の配置（又は形状）を指示する。他方、ステップ２３０５の判定結果がＮＯである場合には、ステップ２３０７は、指示されたビア配置間隔と、ビア領域配置タイプよりビア領域６１１の形状を生成する。ステップ２３０６又は２３０７の後、ステップ２３０８は、ステップ２３０６で指示されたビア領域６１１の形状又はステップ２３０７で生成されたビア領域６１１の形状を図３９（ｃ）に示すように表示し、処理は終了する。
【０１１３】
図４１は、挿入部品の配置を説明する図である。
【０１１４】
バス領域６０７の配線に挿入部品６２３を配置するには、部品形状を指示し、いくつかの部品領域配置（又は形状）タイプから配置したい形状を選択して領域配置位置を指示する。このとき、代表パターン６０５と部品領域６２１の交わり部分に代表部品６２５を表示し、代表パターン６０５と接続する。図４１（ａ）はバス領域６０７の配線がなされた場合の表示を示し、同図（ｂ）は夫々異なる部品領域配置タイプの部品領域６２１−１，６２１−２を示す。例えば１つの部品６２３からなる部品領域６２１の部品領域配置タイプが指示されると、同図（ｃ）に示すように、代表パターン６０５と部品領域６２１の交わり部分に代表部品６２５が表示され、代表パターン６０５と接続される。
【０１１５】
図４２は、概略フロアプランナ１の挿入部品配置処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１１６】
図４２において、ステップ２４０１は、図４１（ａ）に示すようなバス領域６０７の配線に対して、配置したい部品６２３の形状及び配置間隔を指示する。ステップ２４０２は、部品６２３の部品領域配置タイプを指示する。部品６２３の配置タイプは、図４１（ｂ）に示す部品領域６２１−１のように部品６２３が１列に配置されたパターン、部品領域６２１−２のように部品６２３が２列に千鳥で配置されたパターン等の異なるパターンから選択して指示可能である。尚、部品領域配置タイプは、部品６２３が整列されずに任意の位置関係で配置された任意配置タイプであっても良いことは、言うまでもない。
【０１１７】
ステップ２４０３は、マウス１０４等で部品６２３を配置したい座標を指示する。ステップ２４０４は、このとき指示した座標が代表パターン６０５、代表ネット６０１或いはバス領域６０７内の座標を指示しているか否かを判定し、代表パターン６０５、代表ネット６０１或いはバス領域６０７内の座標を指示していない場合、即ち、判定結果がＮＯの場合には、処理はステップ２４０３に戻り再度座標を指示する。他方、ステップ２４０４の判定結果がＹＥＳの場合、ステップ２４０５は、部品６２３を挿入接続するために、ネット６０１の接続情報を更新する。ステップ２４０６は、ステップ２４０３で指示された座標に、ステップ２４０１で指示した形状で部品６２３を表示する。このとき、ステップ２４０３で代表パターン６０５又は代表ネット６０１上の座標の指示ではなく、バス領域６０７を指示した場合は、指示した座標から最も近い代表パターン６０５又は代表ネット６０１上の座標に部品６２３を表示する。
【０１１８】
ステップ２４０７は、ステップ２４０２で指示した部品６２３の部品領域配置タイプが任意配置タイプであるか否かを判定し、判定結果がＹＥＳである場合には、ステップ２４０８は、部品６２３の部品領域６２１内の配置（形状）を指示する。他方、ステップ２４０７の判定結果がＮＯの場合には、ステップ２４０９は、指示された配置間隔と、部品領域配置タイプより部品領域６２１の形状を生成する。ステップ２４０８又は２４０９の後、ステップ２４１０は、ステップ２４０８で指示された部品領域６２１の形状又はステップ２４０９で生成された部品領域６２１の形状を表示し、処理は終了する。
【０１１９】
図４３は、バスを構成する配線又はネットの電気的特性を検証するための解析用データの生成を説明する図である。
【０１２０】
図４３（ａ）に示す如き各種領域を用いて設計した配置・配線データに基づいて、バス領域６０７内の各配線の設計制約条件を作成するための電気的特性の検証を行うために解析実行を指示すると、図４３（ｂ）に示すように、代表ピン５０６、代表パターン６０５(又は代表ネット６０１)、代表ビア６１５、代表部品６２５の情報が抽出される。このようにして、解析に必要なデータを生成して解析を実行すると、図４３（ｃ）に示すような解析結果が表示され、この解析結果に基づいて設計制約条件を作成することができる。
【０１２１】
図４４は、概略フロアプランナ１の解析用データ生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１２２】
図４４において、ステップ２５０１は、図４３（ａ）に示す如き各種領域を用いて設計した配置・配線データに対して、解析を行うネット６０１又は配線を指示する。ステップ２５０２は、ステップ２５０１で配線を指示したか否かを判定する。ステップ２５０２の判定結果がＹＥＳの場合、ステップ２５０３は、指示した配線に接続されている代表ピン５０６、代表ビア６１５、代表部品６２５の形状、配置座標、特性情報を図４３（ｂ）に示すように抽出する。更に、ステップ２５０４は、指示した配線の経路情報を抽出し、ステップ２５０７は解析用データ２５０８を生成する。
【０１２３】
ネット６０１を指示してステップ２５０２の判定結果がＮＯの場合、ステップ２５０５は、指示したネット６０１に接続されている代表ピン５０６、代表部品６２５の形状、配置座標、特性情報を図４３（ｂ）に示すように抽出する。更に、ステップ２５０６は、指示したネット６０１に接続されているピン５０６の座標に基づいてピン５０６間の直線距離や論理長を計算して配線情報を生成し、ステップ２５０７は解析用データ２５０８を生成する。生成された解析用データ２５０８は、各種解析ツールの入力ファイルとなる。
【０１２４】
図４５は、バスを構成する配線間のクロストークノイズを検証するための解析用データの生成を説明する図である。
【０１２５】
図４５（ａ）に示す如き各種領域を用いて設計した配置・配線データに基づいて、バス領域６０７内の各配線の設計制約条件を作成するためにクロストークノイズ解析の実行を指示すると、図４５（ｂ）に示すように、代表ピン５０６、代表パターン６０５(又は代表ネット６０１)、代表ビア６１５、代表部品６２５の情報とパターンの配線ピッチの情報から、クロストークノイズの解析に必要なデータが生成される。図４５（ｂ）中、隣接配線は破線で示す。このデータに対してクロストークノイズ解析を実行すると、図４５（ｃ）に示すような解析結果が表示され、この解析結果に基づいて設計制約条件を作成することができる。
【０１２６】
図４６は、概略フロアプランナ１のクロストークノイズ解析用データ生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。同図中、図４４と同一ステップには同一符号を付し、その説明は省略する。
【０１２７】
図４６において、図４５（ａ）に示す如き各種領域を用いて設計した配置・配線データに対して実行されるステップ２５０１〜２５０７は、図４４と同じである。ステップ２６０１は、ネット６０１に設定された配線ピッチ、ビア領域６１１に設定されたビア６１３の配置間隔、部品領域６２１に設定された部品６２３の配置間隔等の情報に基づいて、図４５（ｂ）に示すような隣接配線のデータを生成する。ステップ２６０２は、ステップ２５０７及びステップ２６０１で生成されたデータを合わせて、クロストーク用解析データ２６０３を生成する。生成されたクロストーク解析用データ２６０３は、各種解析ツールの入力ファイルとなる。
【０１２８】
従って、本実施例では、規則的に等間隔でパターン配線するバス配線を、パターンの本数と配線ピッチの情報を基に領域として作画、編集、表示する機能を設けることで、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に全てのパターンを配線する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。又、１本１本のパターン配線データを保持する必要がないため、設計データの縮小が可能となる。更に、部品配置検討時やバスの配線検討時において、基板上でバス配線が占有する領域を参照して検証することが可能となる。
【０１２９】
又、規則的に等間隔でパターン配線するバス配線のネットを、ネット数と配線ピッチの情報を基に領域として作画、編集、表示する機能を設けることで、バス配線を行うためにネット接続を行う場合に全てのネットを接続する必要がなく、バスのネット接続に要する設計期間の短縮が可能となる。又、１本1本のネットデータを保持する必要がないため、設計データの縮小が可能となる。更に、部品配置検討時において部品間の接続強度として参照することが可能となる。
【０１３０】
バス領域の表示において、バスを構成するパターン(又はネット)の本数、パターンピッチを入力、編集する機能を設け、領域を指定されたパターン(又はネット)の本数、パターン幅、パターンピッチを基に適切な幅で表示することもできる。この場合、バス領域を用いたバス配線設計において、バスを構成するパターン(又はネット)の本数、パターンピッチをユーザにより入力、編集することが可能となる。又、ユーザが指定した情報を基にバス領域の表示を行なうことで、ユーザが意図した領域幅での表示が可能となる。
【０１３１】
又、バスを構成する複数のパターン(又はネット)が接続される部品ピンを領域として作画、編集、表示する機能を設けることで、ピン領域の定義方法は、任意の閉領域の指定や、予め区切られた領域からの指示、既に配置済みのピンを複数指定してグループ化等が可能となる。これにより、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に全ての部品ピンを作画する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、ピン領域の定義方法として、任意の閉領域の指定だけでなく予め区切られた領域からの指示や、すでに配置済みの複数のピンのグループ化等の機能を有することによりピン領域定義の簡易化も可能となる。又、全てのピンデータを保持する必要がないため、設計データの縮小が可能となる。
【０１３２】
ピン領域の定義において、任意の閉領域を指定する場合、予め部品のピン領域配置タイプを指定することにより大まかな領域指定で領域定義可能な範囲を識別し、ピン配置可能な範囲にのみ領域を生成する機能を設けても良い。この場合、ピン領域の定義において任意の閉領域を指定する場合、本来あり得ない範囲に誤って領域を作成することを防止することが可能となる。
【０１３３】
バスを構成する複数のパターンに配置されるビアを、領域として作画、編集、表示する機能を設けることもできる。ビア領域は、バス構成するパターン数を基にビア数を求め、又、ビアの径、配置間隔、配置位置を指定可能とし、指定されたビアの径、配置間隔、配置位置とビア数を基にビア領域の形状を決定して表示することもできる。更に、良く使われるビアの配置位置パターンを予め用意し、ユーザが希望するビア領域の形状を選択するようにしても良い。尚、任意のビア領域形状も定義可能としても良い。これにより、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に、バスを構成するパターンに配置される全てのビアを配置する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、ビアの形状、個数、配置間隔を基にビア領域形状を自動生成する機能や、良く使われるビアの配置位置のパターンを予め用意してユーザが希望するビア領域形状を選択する機能を設け、ユーザによるビア領域定義作業を簡易化することが可能となる。又、全てのビアデータを保持する必要がないため、設計データの縮小が可能となる。
【０１３４】
バスを構成する各パターン(又はネット)に同じ部品が挿入される場合に、挿入される部品を領域として作画、編集、表示する機能を設けても良い。挿入部品の領域は、バス構成するパターン(又はネット)数を基に部品数を求める。又、部品外形や配置間隔、配置位置を指定可能とし、指定された外形、配置間隔、配置位置と部品数を基に領域形状を決定して表示することもできる。又、任意の部品領域形状も定義可能とする。この場合、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に、バスを構成するパターン(又はネット)に挿入される全ての部品を配置する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、部品外形、個数、配置間隔をもとに領域形状を自動生成する機能や、よく使われる配置パターンをあらかじめ用意してユーザが希望する形状を選択する機能を設けることで、ユーザによる部品領域定義作業を簡易化することが可能となる。又、全ての部品データを保持する必要がないため、設計データの縮小が可能となる。
【０１３５】
ピン領域、バス領域、ビア領域、部品領域の各領域に代表ピン、代表パターン、代表ネット、代表ビア、代表部品を定義可能とし、定義した代表ピン、代表パターン、代表ネット、代表ビア、代表部品を表示する機能を設けることもできる。ピン領域、バス領域、ビア領域、部品領域同士の電気的な接続は、代表ピン、代表パターン、代表ネット、代表ビア、代表部品同士を接続することで可能となる。
又、代表ピン、代表パターン、代表ネット、代表ビア、代表部品に対して、ピン領域に含まれる全てのピン、バス領域に含まれる全てのパターン(又はネット)、ビア領域に含まれる全てのビア、部品領域に含まれる全ての部品を代表して属性情報を設定することも可能となる。これにより、ピン領域、バス領域、ビア領域、部品領域同士を代表ピン、代表パターン、代表ネット、代表ビア、代表部品によって接続することが可能となり領域を用いた電子回路設計が可能となる。又、代表ピン、代表パターン、代表ネット、代表ビア、代表部品に対して、ピン領域に含まれる全てのピン、バス領域に含まれる全てのパターン(又はネット)、ビア領域に含まれる全てのビア、部品領域に含まれる全ての部品を代表して属性情報を設定する機能を設けることで、属性情報の入力に要する期間が短縮可能となり、バス配線設計に要する設計期間の短縮が可能となる。
【０１３６】
ピン領域、バス領域、ビア領域、部品領域を用いて設計したバス配線の、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品で構成されるネットにおいて、これら代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の形状、座標、電気的特性を基に解析ツールに必要なデータを生成し、生成したデータを用いて解析を行って得られた解析結果を基に設計制約条件を作成する機能を設けることもできる。作成された設計制約条件はバスを構成する他の配線にも適用可能とする。この場合、領域を用いたバス配線設計データにおいて、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品を用いて解析ツールで解析することが可能となり、バス内の各配線の設計制約条件を作成するための電気的な特性の検証が可能となる。又、作成された設計制約条件はバスを構成する他の配線にも適用可能であるため、各配線毎に設計制約条件を作成する必要がなく、バス配線の設計制約作成に要する作業期間の短縮が可能となる。
【０１３７】
ピン領域、バス領域、ビア領域、部品領域を用いて配置配線設計をおこなったデータにおいて、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の情報と、バス領域に設定された配線ピッチを用いてクロストークノイズ解析を行い、得られた解析結果を基に設計制約条件の作成しても良い。この場合、領域を用いたバス配線設計データにおいて代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いてクロストークノイズ解析を行うことが可能となり、バスの設計制約条件を作成するための電気的な特性の検証が可能となる。又、クロストークノイズを検証するために全てのパターンを配線する必要がなくなり設計期間の短縮が可能となる。
【０１３８】
尚、本発明は、以下に付記する発明をも包含するものである。
【０１３９】
（付記１） ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、
前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成するステップと、
前記設計制約条件を表示してユーザに入力を促すステップとを含むことを特徴とする、電子回路設計方法。
【０１４０】
（付記２） 前記設計制約条件と該設計制約条件が関連付けられた回路情報とに基づいてマッピングを行うステップを更に含むことを特徴とする、（付記１）記載の電子回路設計方法。
【０１４１】
（付記３） マッピングされた結果が前記設計制約条件を満足していると配線作業を行うステップを更に含むことを特徴とする、（付記２）記載の電子回路設計方法。
【０１４２】
（付記４） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１）記載の電子回路設計方法。
【０１４３】
（付記５） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１）記載の電子回路設計方法。
【０１４４】
（付記６） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記５）記載の電子回路設計方法。
【０１４５】
（付記７） 前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力するステップを更に含むことを特徴とする、（付記１）記載の電子回路設計方法。
【０１４６】
（付記８） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成するステップは、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１）記載の電子回路設計方法。
【０１４７】
（付記９） 前記設計制約条件を生成するステップは、
設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙し、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、
複数の設計制約条件の候補を生成して表示することでユーザに提示することを特徴とする、（付記１）記載の電子回路設計方法。
【０１４８】
（付記１０） ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、
前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成する手段と、
前記設計制約条件を前記ディスプレイ上に表示してユーザに入力を促す手段とを備えたことを特徴とする、電子回路設計装置。
【０１４９】
（付記１１） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５０】
（付記１２） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５１】
（付記１３） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記１２）記載の電子回路設計装置。
【０１５２】
（付記１４） 前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力する手段を更に備えたことを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５３】
（付記１５） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成する手段は、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５４】
（付記１６） 前記設計制約条件を生成する手段は、
設計制約条件の初期値を設定又はルールベースで解の候補を前記ディスプレイの表示上で列挙し、
パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、
複数の設計制約条件の候補を生成して前記ディスプレイ上に表示することでユーザに提示することを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５５】
（付記１７） コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、
コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むことを特徴とする、コンピュータプログラム。
【０１５６】
（付記１８） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１５７】
（付記１９） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１５８】
（付記２０） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記１９）記載のコンピュータプログラム。
【０１５９】
（付記２１） コンピュータに、前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力させる手順を更に含むことを特徴とする、（付記１７）のいずれか１項記載のコンピュータプログラム。
【０１６０】
（付記２２） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、コンピュータに前記設計制約条件を生成させる手順は、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１６１】
（付記２３） コンピュータに前記設計制約条件を生成させる手順は、
コンピュータに、設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙させ、
コンピュータに、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行わせ、ユーザ要件を満足する解空間を探索させて探索範囲を拡大させるか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込ませ、
コンピュータに、複数の設計制約条件の候補を生成して表示することでユーザに提示させることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１６２】
（付記２４） ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、
電子回路に対する設計制約条件の初期値を求めるステップと、
パラメータ値を一定の範囲で変化させて解析を行い、前記設計制約条件の初期値の拡大、或いは、縮小をするステップと、
素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行い設計制約条件を生成するステップとを含むことを特徴とする、電子回路設計方法。
【０１６３】
（付記２５） 前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成するステップを更に含むことを特徴とする、（付記２４）記載の電子回路設計方法。
【０１６４】
（付記２６） ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、
電子回路に対する設計制約条件の初期値を求める手段と、
パラメータ値を一定の範囲で変化させて解析を行い、前記設計制約条件の初期値の拡大、或いは、縮小をする手段と、
素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行い設計制約条件を生成すると共に前記ディスプレイ上に表示する手段とを含むことを特徴とする、電子回路設計装置。
【０１６５】
（付記２７） 前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成する手段を更に含むことを特徴とする、（付記２６）記載の電子回路設計装置。
【０１６６】
（付記２８） コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、
コンピュータに、電子回路に対する設計制約条件の初期値を求めさせる手順と、
コンピュータに、パラメータ値を一定の範囲で変化させて解析を行わせ、前記設計制約条件の初期値を拡大、或いは、縮小させる手順と、
コンピュータに、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行わせ設計制約条件を生成させる手順とを含むことを特徴とする、コンピュータプログラム。
【０１６７】
（付記２９） コンピュータに、前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行わせ設計制約条件を再度生成させる手順を更に含むことを特徴とする、（付記２８）記載のコンピュータプログラム。
【０１６８】
（付記３０） （付記２８）記載のコンピュータプログラムが格納されていることを特徴とする、コンピュータ読み取り可能な記憶媒体。
【０１６９】
（付記３１） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンを領域として配線、編集及び表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７０】
（付記３２） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品のピンの接続関係を表すネット表示において、バスを構成する複数のネットを領域として表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７１】
（付記３３） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成するパターン数、パターンピッチ、パターン幅の値を指定させる手順と、
コンピュータに、指定された値に基づいた幅で領域を表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７２】
（付記３４） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、配線パターンを領域表現したバス領域内に代表パターンとして１つ以上のパターンを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７３】
（付記３５） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、接続ネットを領域表現したバス領域内に代表ネットとして１つ以上のネットを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７４】
（付記３６） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品内の複数のピンを領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７５】
（付記３７） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるピン領域の作画において、部品のピン領域配置タイプを指定することにより領域定義可能な範囲を識別してピン領域を生成する手順とを含むことを特徴とするコンピュータプログラム。
【０１７６】
（付記３８） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるピン領域内に代表ピンとして１つ以上のピンを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７７】
（付記３９） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンにおいて、各パターンに接続されるビアを領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７８】
（付記４０） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域内に代表ビアとして１つ以上のビアを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７９】
（付記４１） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域において、ビアの径、配置間隔、配置位置を考慮してビア領域の形状を指定、変更させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８０】
（付記４２） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターン又は接続ネットにおいて、各パターン又は接続ネットに同じ部品が挿入される場合、接続される部品を領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８１】
（付記４３） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品領域おいて、部品外形、配置間隔、配置位置を考慮して部品領域の形状を指定、変更させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８２】
（付記４４） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品領域内に代表部品として１つ以上の部品形状を表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８３】
（付記４５） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域、バス領域、ピン領域、部品領域を接続させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８４】
（付記４６） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる代表ピン、代表パターン又は代表ネット、代表ビア、代表部品の情報を基にして解析ツールを用いて解析を行わせる手順と、
コンピュータに、解析結果を基にしてバスを構成する配線の設計制約条件を作成させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８５】
（付記４７） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるバス領域、部品ピン領域、ビア領域を用いて配置、配線したデータと、バス領域に設定された配線ピッチの情報を基にクロストークノイズ解析を行わせ、解析結果を基にしてバスの設計制約条件を作成させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８６】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
【０１８７】
【発明の効果】
本発明によれば、回路の設計品質が回路設計者の熟練度（スキル）に大きく依存してしないように回路を設計することができ、及び／又は、設計制約条件を見直す作業の繰り返しにより設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【０１８８】
又、電子回路に対する設計制約条件の初期値を求め、パラメータ値を一定の範囲で変化させて解析を行い前記設計制約条件の初期値を拡大、或いは、縮小し、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行わせ設計制約条件を生成すれば、素子の配置禁止領域、及び、素子毎の可動範囲を考慮した設計制約条件を生成することが可能になり、回路の配置や配線を編集するステップにおける設計制約条件の見直し作業が不要になり、設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【０１８９】
更に、電子回路に含まれる素子および配線に関する概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンを領域として配線、編集及び表示すれば、回路設計の上流段階で設計制約条件作成のための配置配線設計作業において、バス配線と接続する部品ピンの形状、バスの配線形状、バス配線内に配置するビアの形状、バス配線への挿入部品の形状を、領域を使って簡略化することが可能となり、従来の実装設計システム相当の設計システムを使用して詳細な設計を行う場合に比べて設計期間の短縮が可能となる。又、データを簡略化することにより従来の実装設計システム相当の設計システムで設計したデータに比べてデータの縮小が可能となる。更に、代表ピン、代表パターン、代表ネット、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いて解析を行うことが可能となり、領域を用いて設計したバス配線において、バスを構成するネットの電気的特性を考慮した設計制約条件の作成が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
【図２】コンピュータシステムの本体部内の要部の構成を説明するブロック図である。
【図３】コンピュータシステムにより構成される電子回路設計装置の機能ブロック図である。
【図４】概略フロアプランナの画面入力を説明する図である。
【図５】設計制約条件生成処理を説明するフローチャートである。
【図６】ユーザ要件設定画面を示す図である。
【図７】ユーザリソース設定画面を示す図である。
【図８】設計制約条件の記述方法を説明する図である。
【図９】設計制約条件の数式表現を説明する図である。
【図１０】設計制約条件のグラフ表現を説明する図である。
【図１１】回路情報生成処理を説明するフローチャートである。
【図１２】設計制約条件に基く配置・配線情報生成処理を説明するフローチャートである。
【図１３】設計制約条件の自動生成及び最適化処理を説明するフローチャートである。
【図１４】他の実施例においてコンピュータシステムにより構成される電子回路設計装置の機能ブロック図である。
【図１５】概略フロアプランナによる概略配置・配線情報の画面入力を説明する図である。
【図１６】設計制約条件の自動生成及び最適化処理を説明するフローチャートである。
【図１７】設計制約条件の初期値を説明する図である。
【図１８】配置制限定義を説明する図である。
【図１９】パラメータ範囲自動生成を説明する図である。
【図２０】生成された設計制約条件を説明する図である。
【図２１】概略フロアプランナで基板外形及び部品外形を作画した状態を示す図である。
【図２２】第１のピン配置タイプを示す図である。
【図２３】第２のピン配置タイプを示す図である。
【図２４】第３のピン配置タイプを示す図である。
【図２５】第１のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２６】第２のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２７】第３のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２８】部品直下に配列状にピンがあるタイプを８分割区切りにした場合を示す図である。
【図２９】ピン領域生成処理を説明するフローチャートである。
【図３０】ピン配置を詳細に定義した部品形状において、領域化するピンを指定することによりピン領域を定義する場合を示す図である。
【図３１】ピン領域生成処理を説明するフローチャートである。
【図３２】ピン領域内に代表ピンを配置した状態を示す図である。
【図３３】ユーザが指定したピンの形状に合わせて表示される代表ピンの幅を示す図である。
【図３４】ネット接続を説明する図である。
【図３５】バス幅の表示を説明する図である。
【図３６】ネット接続処理を説明するフローチャートである。
【図３７】ネット接続されたピン領域間の配線を説明する図である。
【図３８】バス配線処理を説明するフローチャートである。
【図３９】ビア領域の配置を説明する図である。
【図４０】ビア領域配置処理を説明するフローチャートである。
【図４１】挿入部品の配置を説明する図である。
【図４２】挿入部品配置処理を説明するフローチャートである。
【図４３】バスを構成する配線又はネットの電気的特性を検証するための解析用データの生成を説明する図である。
【図４４】解析用データ生成処理を説明するフローチャートである。
【図４５】バスを構成する配線間のクロストークノイズを検証するための解析用データの生成を説明する図である。
【図４６】クロストークノイズ解析用データ生成処理を説明するフローチャートである。
【符号の説明】
１ 概略フロアプランナ
２ 統合アドバイス機能
３ 回路エディタ
４ 配置・配線エディタ
５ ポスト解析部
１００ コンピュータシステム
１０２ ディスプレイ
１０３ キーボード
１０４ マウス
２０１ ＣＰＵ
２０２ メモリ部
【発明の属する技術分野】
本発明は電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体に係り、特に大規模集積回路（ＬＳＩ）、マルチチップモジュール（ＭＣＭ）、プリント基板（ＰＣＢ）等の電子回路を設計するための電子回路設計方法及び装置、コンピュータにそのような電子回路の設計を行わせるコンピュータプログラム、及びそのようなコンピュータプログラムが格納されたコンピュータ読み取り可能な記憶媒体に関する。
【０００２】
【従来の技術】
コンピュータ支援設計（ＣＡＤ）により電子回路を設計する場合、設計手順には、回路の概略配置及び概略配線を決定する第１のステップ、回路に論理回路を挿入する第２のステップ、回路の配置や配線を編集する第３のステップ及び回路や配線の特性を解析する第４のステップ等が含まれる。第２及び第３のステップは、配置や配線に関する設計制約条件に基いて行われる。この設計制約条件は、熟練した回路設計者が、各種解析ツール等を用いることにより作成される。
【０００３】
【発明が解決しようとする課題】
従来の電子回路設計方法では、上記の如く、設計制約条件は回路設計者により作成されるので、回路の設計品質は、回路設計者の熟練度（スキル）に大きく依存してしまうという第１の問題点があった。つまり、回路設計者の熟練度に応じて、設計品質にばらつきが生じると共に、設計の修正に伴う設計期間の増大が発生してしまう。
【０００４】
他方、回路設計者と実装設計者は異なる場合がある。このため、第３のステップにおいて設計制約条件通りの回路が設計できない場合、回路設計者と実装設計者とが協議して設計制約条件を見直す作業が必要となる。しかし、このような設計制約条件を見直す作業は、何度も繰り返されることが多く、設計期間が増大してしまうという第２の問題点もあった。
【０００５】
そこで、本発明は、上記の第１の問題点及び／又は第２の問題点を解決し得る電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題は、ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成するステップと、前記設計制約条件を表示してユーザに入力を促すステップとを含むことを特徴とする電子回路設計方法によって達成できる。
【０００７】
前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなる構成としても良く、又、前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなる構成としても良い。
【０００８】
又、前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成するステップは、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成するようにしても良い。
【０００９】
更に、前記設計制約条件を生成するステップは、設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙し、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、複数の設計制約条件の候補を生成して表示することでユーザに提示するようにすることも可能である。
【００１０】
上記の課題は、ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成する手段と、前記設計制約条件を前記ディスプレイ上に表示してユーザに入力を促す手段とを備えたことを特徴とする電子回路設計装置によっても達成できる。
【００１１】
上記の課題は、コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むことを特徴とするコンピュータプログラムによっても達成できる。
【００１２】
上記の課題は、コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むコンピュータプログラムが格納されていることを特徴とするコンピュータ読み取り可能な記憶媒体によっても達成できる。
【００１３】
従って、本発明によれば、回路の設計品質が回路設計者の熟練度（スキル）に大きく依存してしないように回路を設計することができ、及び／又は、設計制約条件を見直す作業の繰り返しにより設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【００１４】
【発明の実施の形態】
以下に、本発明になる電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体の各実施例を、図面と共に説明する。
【００１５】
【実施例】
本発明になる電子回路設計装置の一実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の一実施例、本発明になるコンピュータプログラムの一実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図１は、本実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
【００１６】
図１に示すコンピュータシステム１００は、大略ＣＰＵやディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上に画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているコンピュータプログラム等をダウンロードするモデム１０５を有する。
【００１７】
ディスク１１０等の可搬型記録媒体に格納されるか、モデム１０５等の通信装置を使って他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータシステム１００に電子回路設計機能を持たせるコンピュータプログラム（電子回路設計ソフトウェア）は、コンピュータシステム１００に入力されてコンパイルされる。本発明になるコンピュータ読み取り可能な記憶媒体は、本発明になるコンピュータプログラム（以下、単にプログラムとも言う）を格納した、例えばディスク１１０等の記録媒体からなる。本発明になるコンピュータ読み取り可能な記憶媒体を構成する記録媒体は、ディスク１１０、ＩＣカードメモリ、フロッピーディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の可搬型記録媒体に限定されるものではなく、モデム１０５やＬＡＮ等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００１８】
図２は、コンピュータシステム１００の本体部１０１内の要部の構成を説明するブロック図である。同図中、本体部１０１は、大略バス２００により接続されたＣＰＵ２０１、ＲＡＭやＲＯＭ等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３及びハードディスクドライブ（ＨＤＤ）２０４からなる。本実施例では、ディスプレイ１０２、キーボード１０３及びマウス１０４も、図示の如くバス２００を介してＣＰＵ２０１に接続されているが、これらは直接ＣＰＵ２０１に接続されていても良い。又、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（図示せず）を介してＣＰＵ２０１に接続されていても良い。
【００１９】
尚、コンピュータシステム１００の構成は、図１及び図２に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
【００２０】
図３は、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図である。同図中、電子回路設計装置は、大略概略フロアプランナ１、統合アドバイス機能２、回路エディタ３、配置・配線エディタ４及びポスト解析部５からなる。
【００２１】
概略フロアプランナ１は、素子及び配線に関する概略配置・配線情報を入力又は表示する機能と、概略配置・配線情報を統合アドバイス機能２に出力する機能とを有する。概略配置・配線情報には、ユーザによる基板外形や素子外形の簡易的な登録情報や、ユーザによる素子搭載位置の定義等が含まれる。ユーザによる基板外形や素子外形の簡易的な登録情報は、例えばＰｏｗｅｒＰｏｉｎｔ（商品名）のような概略な描画ソフトと同様の操作性で基板外形や素子外形を近似的に表現したものであり、概略の外形寸法定義である。又、ユーザによる素子搭載位置の定義は、概略の配置（座標）定義である。ユーザによる素子搭載位置の定義により、例えばＰｏｗｅｒＰｏｉｎｔのような簡易的な移動機能を使用して、素子外形の位置決めを行うことができる。概略配置・配線情報は、後述する配置・配線エディタ４用の詳細外形情報と混在することができる。
【００２２】
尚、後述する配置・配線制約条件を決定する際には、電子回路の入出力端子（Ｉ／Ｏピン）の座標が必要であるが、厳密な座標定義は必ずしも必要ではない。そこで、本実施例では、ＰｏｗｅｒＰｏｉｎｔのような簡易的な移動機能を使用して各Ｉ／Ｏピンの座標を決定する。
【００２３】
図４は、概略フロアプランナ１の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示し、一例として、ｘｙ座標軸、太い実線で示す電子回路の基板外形及び細い実線で示す電子回路の素子Ａ〜Ｄが示されている。表示される画像は、キーボード１０３及びマウス１０４の操作により入力される。基板外形は、概略外形の外形寸法定義と、配置・配線エディタ用４の詳細外形情報とを含む。素子Ａ，Ｂ，Ｃは、夫々概略外形の外形寸法定義を含む。又、素子Ｄは、配置・配線エディタ４用の詳細外形情報を含む。素子Ａは、網掛けの丸印で示すドライバを含み、素子Ｂ〜Ｄと接続定義により接続されている。接続定義は、マウス１０４の操作によるラバーバンド入力により表示される。素子Ｂ，Ｃは、白丸印で示すレシーバを含み、素子Ｄは、四角印で示すＩＣパッドを含む。ＩＣパッドの情報は、配置・エディタ４用の詳細外形情報に含まれる。このように、基板外形及び素子Ａ〜Ｃの概略外形を含む概略配置・配線情報は、基板外形及び素子Ｄの配置・配線エディタ４用の詳細外形情報と混在することができる。
【００２４】
統合アドバイス機能２は、ユーザ要件２１、知識ノウハウデータベース２２、ユーザリソース２３及び解析ツール２５を用いて、概略フロアプランナ１からの概略配置・配線情報に基いて設計制約条件を生成するアドバイスエンジン群２４からなり、生成された設計制約条件は、回路エディタ３に出力される。又、統合アドバイス機能２のアドバイスエンジン２４は、回路エディタ３からの回路情報、配置・配線エディタ４からの配置・配線情報及びポスト解析部５からの解析結果に基いて設計制約条件を生成し、生成された設計制約条件を配置・配線エディタ４に出力する。
【００２５】
ユーザ要件２１には、動作周波数やクロックを含む信号のディレイ等の性能（以下、シグナルインテグリティ（Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ）及びディレイとも言う）、電磁妨害雑音（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）／電磁環境適合性（ＥＭＣ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）制限、ジャンクション温度、コスト、信頼度等が含まれる。知識ノウハウデータベース２２には、アドバイスエンジン群２４がユーザに通知する変更等に関する各種アドバイスを生成するためのデータが格納されている。ユーザ要件２１は、ユーザによりキーボード１０３やマウス１０４を使用して入力され、例えばメモリ部２０２等に格納される。又、ユーザ要件２１をメモリ部２０２等に予め格納しておき、ユーザがディスプレイ１０２の表示画面１０２ａに表示されたユーザ要件２１から所望の要件を選択するようにしても良い。
【００２６】
知識ノウハウデータベース２２は、周知の知識データベースにより構成可能であり、例えば予めメモリ部２０２等に格納されている。
【００２７】
ユーザリソース２３には、基板仕様、素子仕様、ジャンクション温度等が含まれる。基板仕様には、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、最小ピッチ等が含まれる。素子仕様には、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、コスト等が含まれる。ジャンクション温度には、周囲温度、空気供給構造、ファン仕様、風向、風量等が含まれる。ユーザリソース２３は、ユーザによりキーボード１０３やマウス１０４を使用して入力され、例えばメモリ部２０２等に格納される。又、ユーザリソース２３をメモリ部２０２等に予め格納しておき、ユーザがディスプレイ１０２の表示画面１０２ａに表示されたリソースから所望のリソースを選択するようにしても良い。
【００２８】
解析ツール２５は、シグナルインテグリティ解析、電波解析、熱解析、コスト解析等の各種解析を行うものであり、周知の解析ツールにより構成可能である。
【００２９】
図５は、統合アドバイス機能２のアドバイスエンジン群２４による設計制約条件生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３０】
図５において、ステップＳ１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力に基いて、概略配置・配線情報を入力する。ステップＳ２は、ユーザ要件２１を定義し、ステップＳ３は、ユーザリソース２３を定義する。
【００３１】
図６は、ユーザ要件２１の設定画面を示す図である。同図に示す設定画面は、ディスプレイ１０２の表示画面１０２ａに表示され、キーボード１０３やマウス１０４からのスプレッド形式のユーザ要件入力に基いてステップＳ２でユーザ要件２１が定義される。同図に示す設定画面では、説明の便宜上、シグナルインテグリティ、ＥＭＩ／ＥＭＣ制限及び熱解析（ジャンクション温度）のユーザ要件項目に対して、最大動作周波数、ピン間ディレイ及びノイズマージンが設定可能となっている。
【００３２】
図７は、ユーザリソース２３の設定画面を示す図である。同図に示す設定画面は、ディスプレイ１０２の表示画面１０２ａに表示され、キーボード１０３やマウス１０４からのスプレッド形式のユーザリソース入力に基いてステップＳ３でユーザリソース２３が定義される。同図に示す設定画面では、説明の便宜上、基板テクノロジ、使用素子及びジャンクション温度のユーザリソース項目に対して、標準多層、ＩＶＨ多層及びビルドアップが夫々の優先度を示す優先度情報と共に設定可能となっている。従って、ユーザリソース項目は、優先度の高い順に選択可能である。ステップＳ４は、入力された概略配置・配線情報、定義されたユーザ要件２１及び定義され優先度の高い順に選択されたユーザリソース２３（ユーザリソース項目）に基いて、複数の配置・配線制約条件を、設計制約条件として自動生成する。ステップＳ５は、生成された複数の配置・配線制約条件をメモリ２０２等に格納する。ステップＳ６は、メモリ２０２等から読み出されディスプレイ１０２の表示画面１０２ａに表示された複数の配置・配線制約条件から、所望の配置・配線制約条件を選択する。ステップＳ７は、選択された配置・配線制約条件が実際に設計に適用できるか否かをユーザ側で判定する。ステップＳ７の判定結果がＮＯであると、ステップＳ１において入力する概略配置・配線情報、ステップＳ２において定義するユーザ要件２１及びステップＳ３において定義するユーザリソース２３のうち少なくとも１つを適切に変更する。他方、ステップＳ７の判定結果がＹＥＳであると、ステップＳ８は、生成された配置・配線制約条件を出力してディスプレイ１０２の表示画面１０２ａに表示することでユーザに入力を促すと共に、ステップＳ９は、配置・配線制約条件をメモリ部２０２等に格納する。
【００３３】
図８は、設計制約条件の記述方法を説明する図であり、設計制約条件が上記の如く配置・配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、ｘｙ座標軸、実線で示す基板外形、破線で示す素子Ａ〜Ｃの素子外形、素子Ａのドライバの座標（ｘａ，ｙａ）、素子Ｂのレシーバの座標（ｘｂ，ｙｂ）、素子Ｃのレシーバの座標（ｘｃ，ｙｃ）、素子Ａのドライバに接続された抵抗ＲＳ及びその抵抗値５３Ω、配線のセグメントｓｅｇ．ａ及びその配線長ｌａ、配線のセグメントｓｅｇ．ｂ及びその配線長ｌｂ、配線のセグメントｓｅｇ．ｃ及びその配線長ｌｃ等が、配置・配線制約条件として表示される。
【００３４】
図９は、設計制約条件の数式表現を説明する図であり、設計制約条件が配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、抵抗ＲＳの抵抗値がＲＳ＝５３Ω、配線のセグメントｓｅｇ．ａの配線長ｌａが３ｃｍ≦ｌａ≦１０ｃｍ、配線のセグメントｓｅｇ．ｂの配線長ｌｂが２ｃｍ≦ｌｂ≦４ｃｍ、配線のセグメントｓｅｇ．ｃの配線長ｌｃが２ｃｍ≦ｌｃ≦４ｃｍ、配線長ｌｂとｌｃの差の絶対値が｜ｌｂ-ｌｃ｜≦１ｃｍが数式表現の配線制約条件として表示される。又、配線仕様として、セグメントｓｅｇ．ａ，ｓｅｇ．ｂ，ｓｅｇ．ｃに対して、配線層Ｌａｙｅｒ１，Ｌａｙｅｒ２，Ｌａｙｅｒ３と、配線幅１００μｍ，８０μｍ，１００μｍが夫々表示される。
【００３５】
図１０は、設計制約条件のグラフ表現を説明する図であり、設計制約条件が配線制約条件の場合を示す。同図に示すように、ディスプレイ１０２の表示画面１０２ａには、網掛け部で示すような配線制約条件が表示される。同図中、縦軸はセグメントｓｅｇ．ｃの配線長ｌｃ（ｃｍ）、横軸はセグメントｓｅｇ．ｂの配線長ｌｂ（ｃｍ）を示し、網掛け部で示す配線制約条件を限定している斜めの実線は、ｌｃ≧ｌｂ-１，ｌｃ≦ｌｂ+１を示す。
【００３６】
図１１は、回路エディタ３による回路情報生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３７】
図１１において、ステップＳ１１は、キーボード１０３やマウス１０４を使用して、電子回路の論理回路を入力して、回路情報を生成する。論理回路は、例えばメモリ部２０２等に予め格納されている複数の論理回路をディスプレイ１０２の表示画面１０２ａに表示し、所望の論理回路を選択することで入力可能である。ステップＳ１２は、生成された回路情報を、メモリ部２０２等に格納する。ステップＳ１３は、生成された回路情報に、統合アドバイス機能２のアドバイスエンジン群２４から得られる配置・配線制約条件、即ち、メモリ部２０２等に格納された設計制約条件を関連付ける。ステップＳ１４は、設計制約条件が関連付けられた回路情報を、メモリ部２０２等に格納すると共に、統合アドバイス機能２及び配置・配線エディタ４に対して出力する。
【００３８】
図１２は、配置・配線エディタ４による設計制約条件に基く配置・配線情報生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。
【００３９】
図１２において、ステップＳ２１は、統合アドバイス機能２のアドバイスエンジン群２４から得られる配置・配線制約条件、即ち、メモリ部２０２等に格納された設計制約条件と、回路エディタ３から得られる回路情報、即ち、メモリ部２０２等に格納された設計制約条件が関連付けられた回路情報とに基いて、外形情報・素子座標の配置・配線エディタ４へのマッピングを行う。マッピング自体は自動的に行われるが、キーボード１０３やマウス１０４を使用して、マッピングされた結果に対してユーザにより配置調整等を行っても良い。
【００４０】
ステップＳ２２は、マッピングされた結果が配置・配線制約条件、即ち、設計制約条件を満足しているか否かを判定する。ステップＳ２２の判定結果がＮＯであると、統合アドバイス機能２のアドバイスエンジン群２４により、ステップＳ２３〜Ｓ２５が行われる。ステップＳ２３は、後述する設計制約条件の自動再生成処理を行う。ステップＳ２４は、設計制約条件が再生成されたか否かを判定し、判定結果がＮＯであると、ステップＳ２５は、設計制約条件を修正し、処理はステップＳ２２へ戻る。
【００４１】
ステップＳ２２又はステップＳ２４の判定結果がＹＥＳであると、ステップＳ２６は、配線作業を行う。配線作業は、キーボード１０３やマウス１０４を使用してユーザにより手動で行うマニュアル配線、ユーザに配線を選択させるナビゲーション配線及び設計制約条件に基いて自動的に行う自動配線のうち、少なくとも１つにより行われ、任意の組み合わせにより行っても良い。ステップＳ２７は、配線結果が配置・配線制約条件、即ち、設計制約条件を満足しているか否かを判定し、判定結果がＮＯであると、処理はステップＳ２３へ戻る。他方、ステップＳ２７の判定結果がＹＥＳであると、ステップＳ２８は、配線結果を含む配置・配線情報をポスト解析部５に出力してディスプレイ１０２の表示画面１０２ａに表示することでユーザに入力を促すと共に、ステップＳ２９は出力した配置・配線情報をメモリ部２０２等に格納する。
【００４２】
ポスト解析部５は、配置・配線エディタ４から得られる配置・配線情報に基いてシグナルインテグリティ解析、電波解析、熱解析、コスト解析等を周知の解析方法で行い、解析結果を統合アドバイス機能２にフィードバックすることで、配置・配線制約条件等の設計制約条件の最適化を図る。
【００４３】
図１３は、配置・配線エディタ４による設計制約条件に基く配置・配線情報の自動生成及び最適化処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行われる。同図中、図３と同一部分には同一符号を付し、その説明は省略する。ここでも、説明の便宜上、配置・配線制約条件が設計制約条件として自動生成及び最適化されるものとする。
【００４４】
配置・配線制約条件を自動生成及び最適化する際には、▲１▼伝送線路、電源及び／又はグランドバウンス、同時に発生するスイッチングノイズ、ジャンクション温度等を含むシグナルインテグリティ及びディレイ、▲２▼ＥＭＩ/ＥＭＣ制限、▲３▼ジャンクション温度、▲４▼コスト、▲５▼信頼度、▲６▼配線性等の条件を満足させる。
【００４５】
又、配置・配線制約条件は、その解空間を定式的に表現することにより、回路エディタ３や配置・配線エディタ４等における配置・配線制約条件の読み込み及び自動設計への適用を容易にすることができる。配置・配線制約条件は、図８〜図１０と共に説明したように、概略フロアプランナ１によりディスプレイ１０２上に表示された概略フロアプランナ画面に、統合アドバイス機能２により配線を含むネットのイメージを表示し、更に、Ｉ/Ｏピンの座標情報や配線制約条件の数式の表示、ネット上の各セグメント毎の配線仕様の表示、複雑な配線制約条件のグラフ表示等を行うことにより、表現することができる。ネットとは、電子回路を設計する際に着目する少なくとも１つの回路素子からなる部分を言う。このように概略フロアプランナ画面に表示される情報は、統合アドバイス機能２から配置・配線エディタ４に供給される。
【００４６】
配置・配線制約条件は、例えば（１）配置制約条件の表現、（２）ネットの設計制約条件の表現及び（３）ジャンクション温度に関わる条件の表現等により表現される。（１）配置制約条件の表現には、ジャンクション温度に依存する情報、シグナルインテグリティ及びディレイに依存する情報等が含まれる。（２）ネットの設計制約条件の表現には、シグナルインテグリティ及びディレイに依存する情報、ＥＭＩ／ＥＭＣ制限に依存する情報、配線性に依存する情報等が含まれる。配線性に依存する情報には、素子仕様、任意ネットトポロジの表現、配線領域の定義、配線層／構成の定義、信号隣接条件、電源／グランド隣接条件、使用するビア、個数、間隔及び層乗り換え条件、ＬＳＩのパッド仕様等が含まれる。（３）ジャンクション温度に関わる条件の表現には、放熱フィンの仕様、素子のパッケージ及び熱伝導方法／材料、空気供給構造、ファンの仕様等が含まれる。
【００４７】
図１３において、ステップＳ３１は、コンピュータシステム１００に搭載されたＧＵＩ１００Ａを用いて、各種情報のユーザ定義機能を実行する。具体的には、概略配置・配線情報２７が概略フロアプランナ１により生成されてメモリ部２０２等に格納され、統合アドバイス機能２を用いてユーザにより入力されたユーザ要件２１がメモリ部２０２等に格納され、統合アドバイス機能２を用いてユーザにより入力されたユーザリソース２３がメモリ部２０２等に格納される。ステップＳ３２は、メモリ部２０２等に格納された周知の配置・配線制約条件データベース２６、知識ノウハウデータベース２２、概略配置・配線情報２７、ユーザ要件２１及びユーザリソース２３に基いて、配置・配線制約条件を自動的に生成する。ステップＳ３３は、ユーザ判断に基いて、解空間の探索範囲の拡大を行うか否かを判定する。ステップＳ３３の判定結果がＮＯであると、処理は後述するステップＳ３５へ進む。
【００４８】
他方、ステップＳ３３の判定結果がＹＥＳであると、ステップＳ３４は、自動的に生成された配置・配線制約条件を構成するパラメータを変化させて解析ツール２５を用いた解析を行うことにより、配置・配線制約条件の解空間の探索範囲の拡大を行う。解析ツール２５には、上記の解析を行うための回路シミュレータ、電磁界シミュレータ、熱解析シミュレータ等の周知のシミュレータ機能が含まれる。ステップＳ３５は、上記の処理により生成された配置・配線制約条件２８の出力及び表示を行う。具体的には、配置・配線制約条件２８は、コンピュータシステム１００のディスプレイ１０２の表示画面１０２ａに表示されると共に、メモリ部２０２等に格納される。又、配置・配線制約条件２８は、配置・配線制約条件データベース２６にフィードバックされ、新しい配置・配線制約条件が配置・配線制約条件データベース２６に追加される。このようにして、配置・配線制約条件の自動生成及び最適化が行われる。
【００４９】
従って、図１３に示す処理により、具体的には、以下の手順（ａ）〜（ｄ）のような処理が行われる。配置・配線制約条件が▲１▼シグナルインテグリティ及びディレイの場合、手順（ａ）により配線制約条件の初期値を設定又はルールベースで解の候補を表示画面１０２ａ上で列挙し、手順（ｂ）によりパラメータ値を一定の範囲で変化させて解析ツール２５を用いた解析を行い、ユーザ要件２１を満足する解空間を探索して探索範囲を拡大するか、或いは、手順（ｂ）の代わりに手順（ｃ）により解析ツール２５を用いたシミュレーションによりユーザ要件２１を満足する解を絞り込み、手順（ｄ）により複数の配線制約条件の候補を生成して表示することでユーザに提示することができる。尚、手順（ｂ）を行う場合、ルールで規定されるパラメータ間の相関関係を考慮してパラメータスイープによる解析を行っても良いが、パラメータスイープによる解析は必須ではない。
【００５０】
図１３に示す処理により、配置・配線制約条件が▲２▼ＥＭＩ/ＥＭＣ制限の場合、上記▲１▼シグナルインテグリティ及びディレイの場合と同様に、手順（ａ），（ｃ），（ｄ）が配線制約条件を含めて行われる。
【００５１】
図１３に示す処理により、配置・配線制約条件が▲３▼ジャンクション温度、▲４▼コスト、▲５▼信頼度又は▲６▼配線性の場合、上記▲１▼シグナルインテグリティ及びディレイの場合と同様に、手順（ａ），（ｂ）又は（ｃ），（ｄ）が配線制約条件を含めて行われる。
【００５２】
ところで、近年の電子回路の動作周波数の高速化に伴い、設計制約条件が厳しくなり、設計制約条件を守った回路の配置や配線が困難になっている。このため、設計制約条件の生成段階で素子の配置位置を十分に考慮していない場合、上記設計手順の第１〜第４のステップのうち、第３のステップにおいて設計制約条件を満たす回路の設計ができず、設計制約条件を見直す作業が必要になる。又、これにより、設計期間が増大してしまう。
【００５３】
そこで、上記不都合をも解決し得る本発明になる電子回路設計装置の他の実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の他の実施例、本発明になるコンピュータプログラムの他の実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の他の実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。
【００５４】
説明の便宜上、本実施例において本発明が適用されるコンピュータシステムは、上記第１実施例の場合と同じコンピュータシステム１００であるものとする。
【００５５】
図１４は、本実施例において、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図である。同図中、図３と同一部分には同一符号を付し、その説明は省略する。
【００５６】
図１５は、本実施例における概略フロアプランナ１による概略配置・配線情報２７の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示す。表示される概略配置・配線情報２７は、キーボード１０３及びマウス１０４の操作により入力される。一例として、太線い実線で示す電子回路の基板外形及び、細い実線で示す電子回路部品の素子Ａ〜Ｃが示されている。素子Ａは、黒い丸印で示すドライバピンを含み、素子Ｂ，Ｃと太い点線で示す接続定義により接続されている。素子Ｂ，Ｃは、白い丸印で示すレシーバピンを含む。
【００５７】
図１４に示す統合アドバイス機能２は、ユーザ要件２１、知識ノウハウデータベース２２、ユーザリソース２３、設計制約条件（配置・配線制約条件）データベース２６及び解析ツール２５を用いて、概略フロアプランナ１からの概略配置・配線情報及び配置制限定義に基づいて設計制約条件を生成するアドバイスエンジン群２４からなり、生成された設計制約条件は、回路図エディタ３及び配置・配線エディタ４に出力される。
【００５８】
設計制約条件データベース２６は、過去に生成された既存の設計制約条件のデータベースにより構成可能であり、例えば予めメモリ部２０２等に格納されている。
【００５９】
図１６は、統合アドバイス機能２のアドバイスエンジン群２４による設計制約条件生成処理を説明するフローチャートである。同図に示す処理はＣＰＵ２０１により行われる。同図中、図１３と同一ステップには同一符号を付す。
【００６０】
図１６において、ステップＳ３１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力等に基づいて、概略配置・配線情報２７、ユーザ要件２１、ユーザリソース２３、配置制限定義３０を定義する。ステップＳ３２は、入力された概略配置・配線情報情報２７、ユーザ要件２１、ユーザリソース２３及び知識ノウハウデータベース２２、設計制約条件データベース２６に基づいて設計制約条件（配置・配線条件）の初期値２９を自動生成する。
【００６１】
図１７は、ステップＳ３２により自動生成された設計制約条件の初期値２９を説明する図であり、同図に示された一例では、素子Ａと素子Ｂの間の配線長がＬ１、素子Ｂと素子Ｃの間の配線長がＬ２と表示され、配線長Ｌ１が１５０ｍｍ≦Ｌ１≦２５０ｍｍ、配線長Ｌ２がＬ２≦２０ｍｍという設計制約条件として生成されている。
【００６２】
ステップＳ３４１は、ディスプレイ１０２の表示画面１０２ａに表示されている概略フロアプランナ１の画面入力等に基づいて、配置制限のユーザ定義を行う。
【００６３】
図１８は、概略フロアプランナ１による配置制限定義３０の画面入力を説明する図である。同図は、ディスプレイ１０２の表示画面１０２ａ上に表示される画像を示す。一例として、前記概略配置・配線情報２７の他に、配置制限定義３０として、斜め交差の網掛けで示す素子の配置禁止領域定義３０１及び斜めの網掛けで示す素子Ａの可動範囲定義３０２を含む。配置制限定義３０は、キーボード１０３及びマウス１０４の操作により入力される。太い白抜き矢印で示す素子Ａ〜Ｃの可動範囲ＭＲＡ〜ＭＲＣは、前記概略配置・配線情報２７と前記配置制限定義３０より自動的に決定される。
【００６４】
ステップＳ３４２は、ステップＳ３１により入力された概略配置・配線情報２７とステップＳ３４１により入力された配置制限定義３０に基づいて解析ツール２５を用いた解析を行う際に変化させるパラメータの範囲を自動生成する。
【００６５】
図１９は、パラメータの範囲の自動生成を説明する図であり、同図では、概略配置・配線情報２７と配置制限定義３０に基づいてパラメータの範囲を配線長Ｌ１が１０ｍｍ〜２５０ｍｍ、配線長Ｌ２が２５ｍｍ〜２８０ｍｍと生成されている。同図中、（ａ）は素子Ａ〜Ｂ間の距離が最大となるＬ１＝２５０ｍｍの場合を示し、（ｂ）は素子Ａ〜Ｂ間の距離が最小となるＬ１＝１０ｍｍの場合を示す。又、同図中、（ｃ）は素子Ｂ〜Ｃ間の距離が最大となるＬ２＝２８０ｍｍの場合を示し、（ｄ）は素子Ｂ〜Ｃ間の距離が最小となるＬ２＝２５ｍｍの場合を示す。
【００６６】
ステップＳ３４３は、ステップＳ３４２で生成されたパラメータの範囲で、パラメータ値を変化させて解析ツール２５を用いた解析を行い設計制約条件の拡大・縮小を行う。一例として、パラメータを変化させてシグナルインティグリティ解析を行った結果得られた伝送波形を確認したところ、配線長Ｌ１の範囲が１５０ｍｍ以上２００ｍｍ以下の範囲で、波形の乱れとディレイが許容範囲内であった場合、配線長Ｌ１の設計制約条件を初期値の１５０ｍｍ≦Ｌ１≦２５０ｍｍから１５０ｍｍ≦Ｌ１≦２００ｍｍに縮小することとなる。又、配線長Ｌ２の範囲が３０ｍｍ以下の範囲で、波形の乱れとディレイが許容範囲内であった場合、素子Ｂと素子Ｃの間に配置禁止領域があることで素子Ｂ〜Ｃ間距離の最小値が２５ｍｍとなることから、配線長Ｌ２の設計制約条件を初期値のＬ２≦２０ｍｍからＬ２≦３０ｍｍに拡大することとなる。
【００６７】
ステップＳ３５は、上記の処理により生成された設計制約条件２８の出力及び表示を行う。図２０は、生成された設計制約条件２８を説明する図である。
【００６８】
設計制約条件２８の生成後に配置制限定義３０が追加された場合は、概略配置・配線情報２７と追加された配置制限定義３０を入力としてステップＳ３４２を行い、設計制約条件の初期値２９の代わりに、生成後の設計制約条件２８を入力としてステップＳ３４３以降を行うことにより、設計制約条件２８の生成後に追加された素子の配置制限定義３０に基づいて、再度設計制約条件２８の拡大、或いは、縮小を自動的に行い設計制約条件２８を再度生成する。
このように、本実施例は、電子回路に対する設計制約条件の初期値を求め、パラメータ値を一定の範囲で変化させて解析を行い、設計制約条件の初期値の拡大、或いは、縮小を行なう。又、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいてパラメータを自動的に変化させて設計制約条件の初期値の拡大、或いは、縮小を自動的に行い、設計制約条件を生成する。これにより、素子の配置禁止領域、及び、素子毎の可動範囲を考慮し、回路の配置や配線が可能な範囲の設計制約条件を生成することが可能となる。更に、回路の配置や配線を編集するステップにおいて設計制約条件を見直す作業が不要になり、設計期間が増大することを防止できる。
【００６９】
更に、設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成することもできる。この場合、設計制約条件生成後に追加された素子の配置禁止領域、及び、素子毎の可動範囲を考慮し、回路の配置や配線が可能な範囲の設計制約条件を再度生成し直すことが可能になる。これにより、回路の配置や配線を編集するステップにおいて設計制約条件を見直す作業が不要になり、設計期間が増大することを防止できる。
【００７０】
ところで、電子回路設計を行うには、設計制約条件を作成する必要がある。設計制約条件を作成するためには、バス配線の占有面積を考慮した部品配置位置の検証や、部品ピンの配置位置や電気的特性を考慮した配線経路の検証等の検証作業が必要である。従って、設計制約条件の検証作業には、部品の配置位置や配線の経路等の物理的な情報が必要であり、従来は実装設計システム相当の設計ツールを用いて配置・配線を行って検証していた。更に、電気的特性は、設計した配置・配線情報を基に解析ツールを用いて解析を実施することで検証していた。
【００７１】
実装設計システムは、本来電子回路の製造データを設計するためのシステムであるため、実装設計システムを使用して配置・配線設計を行うには、部品外形形状、ピン形状、ピン配置等の詳細な部品形状の作成や、全てのパターンの配線、パターンに接続されるビアの配置等を行う必要がある。
【００７２】
しかし、回路設計の上流段階で設計制約条件を検証する場合は、実際の製造データを設計する必要はないので、実装設計システムを使用した場合には、必要のないデータまで作成する必要が生じてしまい、設計期間の増大につながるという不都合があった。又、製造に必要なデータが全て含まれるため、データ量が大きくなるという不都合もあった。
【００７３】
そこで、上記不都合をも解決し得る本発明になる電子回路設計装置の更に他の実施例を説明する。電子回路設計装置の本実施例は、本発明になる電子回路設計方法の更に他の実施例、本発明になるコンピュータプログラムの更に他の実施例及び本発明になるコンピュータ読み取り可能な記憶媒体の更に他の実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。
【００７４】
説明の便宜上、本実施例において本発明が適用されるコンピュータシステムは、上記実施例の場合と同じコンピュータシステム１００であるものとする。
【００７５】
本実施例では、バス配線と接続する部品ピンの形状、バスの配線形状、バス配線内に配置するビアの形状、バス配線への挿入部品の形状を、領域を使って簡略化可能として、設計制約条件の検証に必要な配置・配線データの設計期間の短縮及び設計データの縮小を可能とする。バス配線とは、複数の信号線、データ線及び／又は制御線からなる配線を言い、例えば規則的に等間隔でパターン配線されていても良い。
【００７６】
又、部品ピン、バス、ビア、挿入部品の各領域内に代表ピン、代表パターン、代表ネット、代表ビア、代表部品を定義可能とし、これら代表ピン、代表パターン、代表ネット、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いて解析を行うことを可能とし、バスを構成するネットの電気的特性の検証を可能とする。
【００７７】
これにより、領域を用いて設計したバス配線において、バスを構成するネットの電気的特性を考慮した設計制約条件の作成を可能とする。
【００７８】
本実施例では、コンピュータシステム１００により構成される電子回路設計装置の機能ブロック図は、図３に示すものでも、或いは、図１４に示すものでも良く、概略フロアプランナ１の機能が以下の如きものであれば良い。
【００７９】
図２１は、概略フロアプランナ１で基板外形及び部品外形を作画した状態を示す。素子Ａ，Ｂ，Ｃは部品の外形のみが作画され、素子Ｄはピンの配置を含む詳細な形状が作画されている。これらの素子をバス配線するために、部品に対してピン領域及びピン領域内の代表ピンを定義する。ピン領域の定義において、図１の素子Ａ，Ｂ，Ｃのように部品外形のみ作画している部品形状では、ピン領域をユーザによる領域指示で定義する。このとき、ピン領域として定義可能な範囲をコンピュータシステム１００が判断できるようにするために、部品のピン配置タイプを指示する。
【００８０】
部品のピン配置タイプは、以下の３種類（１）〜（３）の中から指定する。第１のピン配置タイプ（１）は、部品の４つの側面にピンがあるタイプであり、部品の外周に沿ってピン領域が作成される。図２２は、この第１のピン配置タイプ（１）を示す図であり、一例としてＱＦＰ（Quad Flat-leaded Package)を示す。第２のピン配置タイプ（２）は、 部品の向かい合う２つの側面にピンがあるタイプであり、部品の外周の向かい合う２つの側面に沿ってピン領域が作成される。図２３は、この第２のピン配置タイプ（２）を示す図であり、一例としてＳＯＰ（Small Out-line Package) を示す。第３のピン配置タイプ（３）は、部品直下に配列状にピンがあるタイプであり、部品外形内の任意の範囲にピン領域が作成される。図２４は、この第３のピン配置タイプ（３）を示す図であり、一例としてＢＧＡ（Ball Grid Array）を示す。図２２〜図２４中、５０１は部品外形を示し、５０２は部品ピンを示す。
【００８１】
部品外形５０１に対して領域５０３を指示すると、指示した領域５０３内でピン配置可能な範囲にピン領域５０４が作成される。図２５は、部品の４つの側面にピンがある第１のピン配置タイプの場合に作成されるピン領域５０４を説明する図であり、図２６は、部品の向かい合う２つの側面にピンがある第２のピン配置タイプの場合に作成されるピン領域５０４を説明する図であり、図２７は、部品直下に配列状にピンがある第３のピン配置タイプの場合に作成されるピン領域５０４を説明する図である。図２５〜図２７中、（ａ）は指示領域５０３を示し、（ｂ）はピン領域５０４を示す。
【００８２】
又、他の指示方法として、予め区切られた領域を指示することで領域を定義することも可能である。図２８は、部品直下に配列状にピンがあるタイプを８分割区切りにした場合を示す図である。同図中、（ａ）は指示した領域５０３を示し、（ｂ）は指示した領域５０３内でピン配置可能な範囲にピン領域５０４を示す。
【００８３】
図２９は、概略フロアプランナ１の図２５〜２８に示す如きピン領域生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００８４】
図２９において、ステップ１９０１は、マウス１０４等で領域を生成したい範囲を指示し、ステップ１９０２は、指示した範囲に部品形状が含まれているか否かを判定する。部品形状が含まれておらずステップ１９０２の判定結果がＮＯの場合には、処理はステップ１９０１に戻り、再度範囲の指示を行う。
【００８５】
指示した範囲に部品形状が含まれておりステップ１９０２の判定結果がＹＥＳの場合には、ステップ１９０３は、部品のピン配置タイプが第１のピン配置タイプであるか否かを判定する。尚、部品のピン配置タイプは、部品の形状を定義した後にユーザにより指示が可能である。ステップ１９０３の判定結果がＹＥＳである場合、ステップ１９０６でピン領域５０４を生成する。ステップ１９０６は、例えば図２５に示すように、指示した領域５０３と部品形状が重なる領域内で、部品の側面部分にピン領域５０３を生成する。
【００８６】
ステップ１９０３の判定結果がＮＯの場合には、ステップ１９０４は、部品のピン配置タイプが第２のピン配置タイプであるか否かを判定する。ステップ１９０４の判定結果がＹＥＳである場合、ステップ１９０７でピン領域５０４を生成する。ステップ１９０７は、例えば図２６に示すように、指示した領域５０３と部品形状が重なる領域内で、部品の向かい合う２つの側面部分にピン領域５０３を生成する。他方、ステップ１９０４の判定結果がＮＯの場合、部品のピン配置タイプが第３のピン配置タイプであると判定する。第３のピン配置タイプでは、領域の生成方法として、指定した範囲通りに領域を生成するか、或いは、予め部品内の領域を分割して領域とする単位を決めておき分割した単位で領域を生成するかを、ユーザが指示できる。ステップ１９０５は、ユーザが指示したピン領域生成方法が分割した領域単位による生成方法か否かを判定する。
【００８７】
ステップ１９０５の判定結果がＹＥＳの場合は、ステップ１９０８でピン領域５０４を生成する。ステップ１９０８は、例えば図２８に示すように、分割された領域５０３単位でピン領域５０４を生成する。他方、ステップ１９０５の判定結果がＮＯの場合は、ステップ１９０９でピン領域５０３を生成する。ステップ１９０９は、例えば図２７に示すように、指示した領域５０３と部品形状が重なる範囲をピン領域５０３として生成する。
【００８８】
ステップ１９０６、１９０８又は１９０９の後、処理は終了する。
【００８９】
更に、ピン配置を詳細に定義した部品形状においては、領域化するピンを指示することによりピン領域を定義することも可能である。図３０は、ピン配置を詳細に定義した部品形状において、領域化するピンを指定することによりピン領域を定義する場合を示す図である。同図中、（ａ）は指定される領域化するピン５０５を示し、（ｂ）は領域化するピン５０５に応じて定義されるピン領域５０４を示す。
【００９０】
図３１は、概略フロアプランナ１の図３０に示す如きピン領域生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００９１】
図３１において、ステップ２００１は、マウス１０４等でピン領域５０４に含めるピン５０５を指示し、ステップ２００２は、指示されたピンをメモリ部２０２等に記憶しておく。ステップ２００３でピン領域５０４に含めたいピン５０５を全て選択しているか否かを判定し、判定結果がＮＯであると、処理はステップ２００１に戻って繰り返しピン５０５の指示を行う。
【００９２】
他方、ステップ２００３の判定結果がＹＥＳであると、ステップ２００４でピン領域５０４の生成の指示を行なう。又、ステップ２００５は、図３０に示すように、選択したピン５０５を囲む範囲をピン領域５０５として生成し、処理は終了する。
【００９３】
次に、定義したピン領域５０４内に、バス領域と接続するための代表ピン５０６を配置する。図３２は、ピン領域５０４内に代表ピン５０６を配置した状態を示す図である。代表ピン５０６は、定義したピン領域５０４内で配置可能であり、更に部品の４つの側面にピンがある第１のピン配置タイプと、部品の向かい合う２つの側面にピンがある第２のピン配置タイプの場合は、ユーザが指定したピンの形状に合わせて、代表ピン５０６の幅５０７が図３３に示すように表示される。図３３は、ユーザが指定したピンの形状に合わせて表示される代表ピン５０６の幅５０７を示す図である。
【００９４】
バス配線を行う部品のピン領域５０４をネット接続するには、接続したいピン領域５０４を図３４（ａ）に示すように指示する。ここで、図３４（ｂ）に示すように、ネット接続により代表ピン５０６間を結んだ線が、代表ネット６０１となる。図３４は、ネット接続を説明する図である。
【００９５】
ネット接続は、論理的な接続を表しているだけであり、本来は物理的な幅はない。しかし、設計制約条件の検証において、部品の配置を検証する際にバスの幅を考慮して検証できれば有効である。そこで、本実施例では、図３５（ａ）に示す如きネット接続の後、バスを構成するパターンの本数及びピッチを指示することにより、図３５（ｂ）に示すようにバス幅６０３を表示する。図３５は、バス幅６０３の表示を説明する図である。
【００９６】
図３６は、概略フロアプランナ１のネット接続処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【００９７】
図３６において、ステップ２１０１は、マウス１０４等でネット接続したいピン領域５０４や代表ピン５０６、或いは接続済みのネット６０１を指示し、ステップ２１０２で始点としてメモリ部２０２等に記憶しておく。ピン領域５０４を指示した場合には、指示したピン領域５０４に属する代表ピン５０６を取得して記憶する。又、接続済みのネット６０１を指示した場合には、ネット６０１上の指示した座標を記憶する。
【００９８】
ステップ２１０３は、ステップ２１０１と同様に、マウス１０４等でネット接続したいピン領域５０４や代表ピン５０６、或いは接続済みのネット６０１を指示し、ステップ２１０４で終点としてメモリ部２０２等に記憶しておく。
【００９９】
ステップ２１０５は、接続指示した対象に配線済みネット６０１が含まれているか否かを判定する。ステップ２１０５の判定結果がＹＥＳの場合には、ステップ２１０７で、指示した配線済みネット６０１のネット情報からバスを構成するパターンの数及びピッチを取得する。
【０１００】
他方、ステップ２１０５の判定結果がＮＯの場合には、ステップ２１０６で始点又は終点の代表ピン５０６が既にネット接続されたピンであるか否かを判定する。ステップ２１０６の判定結果がＹＥＳの場合には、ステップ２１０７で、指示したピンに接続されているネット６０１のネット情報からバスを構成するパターンの数及びピッチを取得する。ステップ２１０６の判定結果がＮＯの場合には、ステップ２０１８で、接続するネット６０１の情報としてバスを構成するパターンの数及びピッチを設定する。
【０１０１】
ステップ２１０７又は２１０８の後、ステップ２１０９では、ステップ２１０７で取得したパターンの数及びピッチ或いはステップ２１０８で設定したパターンの数及びピッチに基づいてバス幅６０３を計算する。ステップ２１１０では、図３５（ｂ）に示すように始点と終点のピンを結んだ線を代表ネット６０１として表示し、更にステップ２１０９で計算したバス幅６０３を用いてバス幅６０３の領域を表示し、処理は終了する。
【０１０２】
図３７は、ネット接続されたピン領域間の配線を説明する図である。
【０１０３】
実際の配線経路を指示することによってバス配線を行なうには、定義済みのネット６０１の指示や、配線を始めるピン領域５０４の指示を行ない、配線経路を順に指示していく。この時、ネット接続されている場合は、ネット接続時に指示したパターンの本数及びピッチよりバス幅６０３を表示する。ネット接続されていない場合は、パターンの本数及びピッチを指示する。ここで、代表ピン５０６間を経路に沿って結んだ線を、代表パターン６０５として表示する。このとき、配線パターンの幅を指示することにより代表パターン６０５の幅を実際に配線する幅で表示する。図３７は、ネット接続したピン領域５０４間の配線を示し、６０７はバス領域を示す。同図（ａ）は、パターン幅指示及びピン領域指示後の表示を示し、同図（ｂ）は、配線経路指示後の表示を示す。又、同図（ｃ）は、配線経路指示終了後の表示を示す。更に、同図中、白抜きの矢印は指示中の要素を示し、同図（ａ）では始点のピンを示し、同図（ｂ）では配線経路、同図（ｃ）では終点のピンを示す。
【０１０４】
図３８は、概略フロアプランナ１のバス配線処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１０５】
図３８において、ステップ２２０１は、配線したいピン領域５０４や代表ピン５０６、或いはネット６０１を指示する。ステップ２２０２は、配線指示でネット６０１を指示したか否かを判定し、ステップ２２０２の判定結果がＹＥＳであると、ステップ２２０４は、指示したネットの情報からバスを構成するパターンの数及びピッチを取得する。他方、ステップ２２０２の判定結果がＮＯであると、ステップ２２０３は、指示したピン領域５０４又は代表ピン５０６がネット６０１に接続されているか否かを判定する。ステップ２２０３の判定結果がＹＥＳの場合、ステップ２２０４は、接続されているネット６０１の情報からバスを構成するパターンの数及びピッチを取得する。ステップ２２０３の判定結果がＮＯの場合は、ステップ２２０５は、配線するバスを構成するパターンの数及びピッチを設定する。
【０１０６】
ステップ２２０４又は２２０５の後、ステップ２２０６は、配線するパターン幅が既に設定されているか否かを判定する。ステップ２２０６の判定結果がＹＥＳの場合、ステップ２２０７は、設定されているパターン幅を取得する。他方、ステップ２２０６の判定結果がＮＯの場合、ステップ２２０８は、パターン幅を設定する。
【０１０７】
ステップ２２０７又は２２０８の後、表示は図３７（ａ）に示すようになり、ステップ２２０９は、マウス１０４等で配線したい経路を指示する。ステップ２２１０は、ステップ２２０９で指示された経路を結び、表示は図３７（ｂ）に示すようになる。又、ステップ２２１０は、ステップ２２０７で取得したパターン幅、或いは、ステップ２２０８で設定したパターン幅を用いて、指示された経路を図３７（ｃ）に示すように代表パターン６０５として表示する。更に、ステップ２２１１は、パターンの数及びピッチからバス幅を計算して、図３７（ｃ）に示すように配線経路にバス領域６０７を表示する。ステップ２２１２は、経路指定が終了したか否かを判定し、判定結果がＮＯであると、処理はステップ２２０９に戻り配線経路指示を継続し、経路指示を終了するまで繰り返す。ステップ２２１２の判定結果がＹＥＳであると、処理は終了する。
【０１０８】
図３９は、ビア領域の配置を説明する図である。
【０１０９】
バス領域６０７の配線にビア６１３を配置するには、ビア形状・ビア配置間隔を指示し、いくつかのビア領域配置（又は形状）タイプから配置したい形状を選択して領域配置位置を指示する。このとき、代表パターン６０５とビア領域６１１の交わり部分に代表ビア６１５を表示し、代表パターン６０５と接続する。図３９（ａ）はバス領域６０７の配線が指示された場合の表示を示し、同図（ｂ）は夫々異なるビア領域配置タイプのビア領域６１１−１〜６１１−４を示す。例えば同図（ｂ）に示すビア領域６１１−２のビア領域配置タイプが指示されると、同図（ｃ）に示すように、代表パターン６０５とビア領域６１１（６１１−２）の交わり部分に代表ビア６１５が表示され、代表パターン６０５と接続される。
【０１１０】
図４０は、概略フロアプランナ１のビア領域配置処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１１１】
図４０において、ステップ２３０１は、図３９（ａ）に示すようなバス領域６０７の配線に対して、配置したいビア６１３の形状及びビア６１３の配置間隔を指示する。ステップ２３０２は、ビア６１３のビア領域配置タイプを、例えば図３９（ｂ）に示すタイプから選択して指示する。従って、ビア６１３のビア領域配置タイプは、ビア６１３がバス配線方向に対して垂直に整列して配置されたタイプ、４５度に整列して配置されたタイプ等の異なるタイプから選択して指示可能である。尚、ビア領域配置タイプは、ビア６１３が整列されずに任意の位置関係で配置された任意配置タイプであっても良いことは、言うまでもない。
【０１１２】
ステップ２３０３は、マウス１０４等でビア６１３を配置したい座標を指示する。ステップ２３０４は、ステップ２３０３で指示された座標に、ステップ２３０１で指示したビア領域配置タイプの配置（又は形状）でビア６１３を表示する。ステップ２３０５は、ステップ２３０２で指示したビア６１３のビア領域配置タイプが任意配置タイプであるか否かを判定し、判定結果がＹＥＳである場合には、ステップ２３０６は、ビア６１３のビア領域６１１内の配置（又は形状）を指示する。他方、ステップ２３０５の判定結果がＮＯである場合には、ステップ２３０７は、指示されたビア配置間隔と、ビア領域配置タイプよりビア領域６１１の形状を生成する。ステップ２３０６又は２３０７の後、ステップ２３０８は、ステップ２３０６で指示されたビア領域６１１の形状又はステップ２３０７で生成されたビア領域６１１の形状を図３９（ｃ）に示すように表示し、処理は終了する。
【０１１３】
図４１は、挿入部品の配置を説明する図である。
【０１１４】
バス領域６０７の配線に挿入部品６２３を配置するには、部品形状を指示し、いくつかの部品領域配置（又は形状）タイプから配置したい形状を選択して領域配置位置を指示する。このとき、代表パターン６０５と部品領域６２１の交わり部分に代表部品６２５を表示し、代表パターン６０５と接続する。図４１（ａ）はバス領域６０７の配線がなされた場合の表示を示し、同図（ｂ）は夫々異なる部品領域配置タイプの部品領域６２１−１，６２１−２を示す。例えば１つの部品６２３からなる部品領域６２１の部品領域配置タイプが指示されると、同図（ｃ）に示すように、代表パターン６０５と部品領域６２１の交わり部分に代表部品６２５が表示され、代表パターン６０５と接続される。
【０１１５】
図４２は、概略フロアプランナ１の挿入部品配置処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１１６】
図４２において、ステップ２４０１は、図４１（ａ）に示すようなバス領域６０７の配線に対して、配置したい部品６２３の形状及び配置間隔を指示する。ステップ２４０２は、部品６２３の部品領域配置タイプを指示する。部品６２３の配置タイプは、図４１（ｂ）に示す部品領域６２１−１のように部品６２３が１列に配置されたパターン、部品領域６２１−２のように部品６２３が２列に千鳥で配置されたパターン等の異なるパターンから選択して指示可能である。尚、部品領域配置タイプは、部品６２３が整列されずに任意の位置関係で配置された任意配置タイプであっても良いことは、言うまでもない。
【０１１７】
ステップ２４０３は、マウス１０４等で部品６２３を配置したい座標を指示する。ステップ２４０４は、このとき指示した座標が代表パターン６０５、代表ネット６０１或いはバス領域６０７内の座標を指示しているか否かを判定し、代表パターン６０５、代表ネット６０１或いはバス領域６０７内の座標を指示していない場合、即ち、判定結果がＮＯの場合には、処理はステップ２４０３に戻り再度座標を指示する。他方、ステップ２４０４の判定結果がＹＥＳの場合、ステップ２４０５は、部品６２３を挿入接続するために、ネット６０１の接続情報を更新する。ステップ２４０６は、ステップ２４０３で指示された座標に、ステップ２４０１で指示した形状で部品６２３を表示する。このとき、ステップ２４０３で代表パターン６０５又は代表ネット６０１上の座標の指示ではなく、バス領域６０７を指示した場合は、指示した座標から最も近い代表パターン６０５又は代表ネット６０１上の座標に部品６２３を表示する。
【０１１８】
ステップ２４０７は、ステップ２４０２で指示した部品６２３の部品領域配置タイプが任意配置タイプであるか否かを判定し、判定結果がＹＥＳである場合には、ステップ２４０８は、部品６２３の部品領域６２１内の配置（形状）を指示する。他方、ステップ２４０７の判定結果がＮＯの場合には、ステップ２４０９は、指示された配置間隔と、部品領域配置タイプより部品領域６２１の形状を生成する。ステップ２４０８又は２４０９の後、ステップ２４１０は、ステップ２４０８で指示された部品領域６２１の形状又はステップ２４０９で生成された部品領域６２１の形状を表示し、処理は終了する。
【０１１９】
図４３は、バスを構成する配線又はネットの電気的特性を検証するための解析用データの生成を説明する図である。
【０１２０】
図４３（ａ）に示す如き各種領域を用いて設計した配置・配線データに基づいて、バス領域６０７内の各配線の設計制約条件を作成するための電気的特性の検証を行うために解析実行を指示すると、図４３（ｂ）に示すように、代表ピン５０６、代表パターン６０５(又は代表ネット６０１)、代表ビア６１５、代表部品６２５の情報が抽出される。このようにして、解析に必要なデータを生成して解析を実行すると、図４３（ｃ）に示すような解析結果が表示され、この解析結果に基づいて設計制約条件を作成することができる。
【０１２１】
図４４は、概略フロアプランナ１の解析用データ生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。
【０１２２】
図４４において、ステップ２５０１は、図４３（ａ）に示す如き各種領域を用いて設計した配置・配線データに対して、解析を行うネット６０１又は配線を指示する。ステップ２５０２は、ステップ２５０１で配線を指示したか否かを判定する。ステップ２５０２の判定結果がＹＥＳの場合、ステップ２５０３は、指示した配線に接続されている代表ピン５０６、代表ビア６１５、代表部品６２５の形状、配置座標、特性情報を図４３（ｂ）に示すように抽出する。更に、ステップ２５０４は、指示した配線の経路情報を抽出し、ステップ２５０７は解析用データ２５０８を生成する。
【０１２３】
ネット６０１を指示してステップ２５０２の判定結果がＮＯの場合、ステップ２５０５は、指示したネット６０１に接続されている代表ピン５０６、代表部品６２５の形状、配置座標、特性情報を図４３（ｂ）に示すように抽出する。更に、ステップ２５０６は、指示したネット６０１に接続されているピン５０６の座標に基づいてピン５０６間の直線距離や論理長を計算して配線情報を生成し、ステップ２５０７は解析用データ２５０８を生成する。生成された解析用データ２５０８は、各種解析ツールの入力ファイルとなる。
【０１２４】
図４５は、バスを構成する配線間のクロストークノイズを検証するための解析用データの生成を説明する図である。
【０１２５】
図４５（ａ）に示す如き各種領域を用いて設計した配置・配線データに基づいて、バス領域６０７内の各配線の設計制約条件を作成するためにクロストークノイズ解析の実行を指示すると、図４５（ｂ）に示すように、代表ピン５０６、代表パターン６０５(又は代表ネット６０１)、代表ビア６１５、代表部品６２５の情報とパターンの配線ピッチの情報から、クロストークノイズの解析に必要なデータが生成される。図４５（ｂ）中、隣接配線は破線で示す。このデータに対してクロストークノイズ解析を実行すると、図４５（ｃ）に示すような解析結果が表示され、この解析結果に基づいて設計制約条件を作成することができる。
【０１２６】
図４６は、概略フロアプランナ１のクロストークノイズ解析用データ生成処理を説明するフローチャートである。同図に示す処理は、ＣＰＵ２０１により行なわれる。同図中、図４４と同一ステップには同一符号を付し、その説明は省略する。
【０１２７】
図４６において、図４５（ａ）に示す如き各種領域を用いて設計した配置・配線データに対して実行されるステップ２５０１〜２５０７は、図４４と同じである。ステップ２６０１は、ネット６０１に設定された配線ピッチ、ビア領域６１１に設定されたビア６１３の配置間隔、部品領域６２１に設定された部品６２３の配置間隔等の情報に基づいて、図４５（ｂ）に示すような隣接配線のデータを生成する。ステップ２６０２は、ステップ２５０７及びステップ２６０１で生成されたデータを合わせて、クロストーク用解析データ２６０３を生成する。生成されたクロストーク解析用データ２６０３は、各種解析ツールの入力ファイルとなる。
【０１２８】
従って、本実施例では、規則的に等間隔でパターン配線するバス配線を、パターンの本数と配線ピッチの情報を基に領域として作画、編集、表示する機能を設けることで、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に全てのパターンを配線する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。又、１本１本のパターン配線データを保持する必要がないため、設計データの縮小が可能となる。更に、部品配置検討時やバスの配線検討時において、基板上でバス配線が占有する領域を参照して検証することが可能となる。
【０１２９】
又、規則的に等間隔でパターン配線するバス配線のネットを、ネット数と配線ピッチの情報を基に領域として作画、編集、表示する機能を設けることで、バス配線を行うためにネット接続を行う場合に全てのネットを接続する必要がなく、バスのネット接続に要する設計期間の短縮が可能となる。又、１本1本のネットデータを保持する必要がないため、設計データの縮小が可能となる。更に、部品配置検討時において部品間の接続強度として参照することが可能となる。
【０１３０】
バス領域の表示において、バスを構成するパターン(又はネット)の本数、パターンピッチを入力、編集する機能を設け、領域を指定されたパターン(又はネット)の本数、パターン幅、パターンピッチを基に適切な幅で表示することもできる。この場合、バス領域を用いたバス配線設計において、バスを構成するパターン(又はネット)の本数、パターンピッチをユーザにより入力、編集することが可能となる。又、ユーザが指定した情報を基にバス領域の表示を行なうことで、ユーザが意図した領域幅での表示が可能となる。
【０１３１】
又、バスを構成する複数のパターン(又はネット)が接続される部品ピンを領域として作画、編集、表示する機能を設けることで、ピン領域の定義方法は、任意の閉領域の指定や、予め区切られた領域からの指示、既に配置済みのピンを複数指定してグループ化等が可能となる。これにより、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に全ての部品ピンを作画する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、ピン領域の定義方法として、任意の閉領域の指定だけでなく予め区切られた領域からの指示や、すでに配置済みの複数のピンのグループ化等の機能を有することによりピン領域定義の簡易化も可能となる。又、全てのピンデータを保持する必要がないため、設計データの縮小が可能となる。
【０１３２】
ピン領域の定義において、任意の閉領域を指定する場合、予め部品のピン領域配置タイプを指定することにより大まかな領域指定で領域定義可能な範囲を識別し、ピン配置可能な範囲にのみ領域を生成する機能を設けても良い。この場合、ピン領域の定義において任意の閉領域を指定する場合、本来あり得ない範囲に誤って領域を作成することを防止することが可能となる。
【０１３３】
バスを構成する複数のパターンに配置されるビアを、領域として作画、編集、表示する機能を設けることもできる。ビア領域は、バス構成するパターン数を基にビア数を求め、又、ビアの径、配置間隔、配置位置を指定可能とし、指定されたビアの径、配置間隔、配置位置とビア数を基にビア領域の形状を決定して表示することもできる。更に、良く使われるビアの配置位置パターンを予め用意し、ユーザが希望するビア領域の形状を選択するようにしても良い。尚、任意のビア領域形状も定義可能としても良い。これにより、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に、バスを構成するパターンに配置される全てのビアを配置する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、ビアの形状、個数、配置間隔を基にビア領域形状を自動生成する機能や、良く使われるビアの配置位置のパターンを予め用意してユーザが希望するビア領域形状を選択する機能を設け、ユーザによるビア領域定義作業を簡易化することが可能となる。又、全てのビアデータを保持する必要がないため、設計データの縮小が可能となる。
【０１３４】
バスを構成する各パターン(又はネット)に同じ部品が挿入される場合に、挿入される部品を領域として作画、編集、表示する機能を設けても良い。挿入部品の領域は、バス構成するパターン(又はネット)数を基に部品数を求める。又、部品外形や配置間隔、配置位置を指定可能とし、指定された外形、配置間隔、配置位置と部品数を基に領域形状を決定して表示することもできる。又、任意の部品領域形状も定義可能とする。この場合、回路設計の上流段階で設計制約条件の検証のためにバス配線を行う場合に、バスを構成するパターン(又はネット)に挿入される全ての部品を配置する必要がなく、バス配線設計に要する設計期間の短縮が可能となる。更に、部品外形、個数、配置間隔をもとに領域形状を自動生成する機能や、よく使われる配置パターンをあらかじめ用意してユーザが希望する形状を選択する機能を設けることで、ユーザによる部品領域定義作業を簡易化することが可能となる。又、全ての部品データを保持する必要がないため、設計データの縮小が可能となる。
【０１３５】
ピン領域、バス領域、ビア領域、部品領域の各領域に代表ピン、代表パターン、代表ネット、代表ビア、代表部品を定義可能とし、定義した代表ピン、代表パターン、代表ネット、代表ビア、代表部品を表示する機能を設けることもできる。ピン領域、バス領域、ビア領域、部品領域同士の電気的な接続は、代表ピン、代表パターン、代表ネット、代表ビア、代表部品同士を接続することで可能となる。
又、代表ピン、代表パターン、代表ネット、代表ビア、代表部品に対して、ピン領域に含まれる全てのピン、バス領域に含まれる全てのパターン(又はネット)、ビア領域に含まれる全てのビア、部品領域に含まれる全ての部品を代表して属性情報を設定することも可能となる。これにより、ピン領域、バス領域、ビア領域、部品領域同士を代表ピン、代表パターン、代表ネット、代表ビア、代表部品によって接続することが可能となり領域を用いた電子回路設計が可能となる。又、代表ピン、代表パターン、代表ネット、代表ビア、代表部品に対して、ピン領域に含まれる全てのピン、バス領域に含まれる全てのパターン(又はネット)、ビア領域に含まれる全てのビア、部品領域に含まれる全ての部品を代表して属性情報を設定する機能を設けることで、属性情報の入力に要する期間が短縮可能となり、バス配線設計に要する設計期間の短縮が可能となる。
【０１３６】
ピン領域、バス領域、ビア領域、部品領域を用いて設計したバス配線の、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品で構成されるネットにおいて、これら代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の形状、座標、電気的特性を基に解析ツールに必要なデータを生成し、生成したデータを用いて解析を行って得られた解析結果を基に設計制約条件を作成する機能を設けることもできる。作成された設計制約条件はバスを構成する他の配線にも適用可能とする。この場合、領域を用いたバス配線設計データにおいて、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品を用いて解析ツールで解析することが可能となり、バス内の各配線の設計制約条件を作成するための電気的な特性の検証が可能となる。又、作成された設計制約条件はバスを構成する他の配線にも適用可能であるため、各配線毎に設計制約条件を作成する必要がなく、バス配線の設計制約作成に要する作業期間の短縮が可能となる。
【０１３７】
ピン領域、バス領域、ビア領域、部品領域を用いて配置配線設計をおこなったデータにおいて、代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の情報と、バス領域に設定された配線ピッチを用いてクロストークノイズ解析を行い、得られた解析結果を基に設計制約条件の作成しても良い。この場合、領域を用いたバス配線設計データにおいて代表ピン、代表パターン(又は代表ネット)、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いてクロストークノイズ解析を行うことが可能となり、バスの設計制約条件を作成するための電気的な特性の検証が可能となる。又、クロストークノイズを検証するために全てのパターンを配線する必要がなくなり設計期間の短縮が可能となる。
【０１３８】
尚、本発明は、以下に付記する発明をも包含するものである。
【０１３９】
（付記１） ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、
前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成するステップと、
前記設計制約条件を表示してユーザに入力を促すステップとを含むことを特徴とする、電子回路設計方法。
【０１４０】
（付記２） 前記設計制約条件と該設計制約条件が関連付けられた回路情報とに基づいてマッピングを行うステップを更に含むことを特徴とする、（付記１）記載の電子回路設計方法。
【０１４１】
（付記３） マッピングされた結果が前記設計制約条件を満足していると配線作業を行うステップを更に含むことを特徴とする、（付記２）記載の電子回路設計方法。
【０１４２】
（付記４） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１）記載の電子回路設計方法。
【０１４３】
（付記５） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１）記載の電子回路設計方法。
【０１４４】
（付記６） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記５）記載の電子回路設計方法。
【０１４５】
（付記７） 前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力するステップを更に含むことを特徴とする、（付記１）記載の電子回路設計方法。
【０１４６】
（付記８） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成するステップは、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１）記載の電子回路設計方法。
【０１４７】
（付記９） 前記設計制約条件を生成するステップは、
設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙し、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、
複数の設計制約条件の候補を生成して表示することでユーザに提示することを特徴とする、（付記１）記載の電子回路設計方法。
【０１４８】
（付記１０） ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、
前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成する手段と、
前記設計制約条件を前記ディスプレイ上に表示してユーザに入力を促す手段とを備えたことを特徴とする、電子回路設計装置。
【０１４９】
（付記１１） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５０】
（付記１２） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５１】
（付記１３） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記１２）記載の電子回路設計装置。
【０１５２】
（付記１４） 前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力する手段を更に備えたことを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５３】
（付記１５） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成する手段は、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５４】
（付記１６） 前記設計制約条件を生成する手段は、
設計制約条件の初期値を設定又はルールベースで解の候補を前記ディスプレイの表示上で列挙し、
パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込み、
複数の設計制約条件の候補を生成して前記ディスプレイ上に表示することでユーザに提示することを特徴とする、（付記１０）記載の電子回路設計装置。
【０１５５】
（付記１７） コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を生成させる手順と、
コンピュータに、前記設計制約条件を表示させてユーザに入力を促す手順とを含むことを特徴とする、コンピュータプログラム。
【０１５６】
（付記１８） 前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１５７】
（付記１９） 前記ユーザリソースは、基板仕様、素子仕様、及びジャンクション温度からなるグループから選択された少なくとも１つからなることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１５８】
（付記２０） 前記基板仕様は、基板テクノロジ、層数、層構成、厚さ、ビアやランド仕様、最小線幅、及び最小ピッチから選択された少なくとも１つからなり、前記素子仕様は、素子の種類、電気特性、消費電力特性、素子のパッケージ及び熱伝導方法／種類、放熱フィンの種類、信頼度、及びコストから選択された少なくとも１つからなり、前記ジャンクション温度は、周囲温度、空気供給構造、ファン仕様、風向、及び風量から選択された少なくとも１つからなることを特徴とする、（付記１９）記載のコンピュータプログラム。
【０１５９】
（付記２１） コンピュータに、前記概略配置・配線情報と、前記ユーザ要件及び前記ユーザリソースのうち少なくとも一方を入力させる手順を更に含むことを特徴とする、（付記１７）のいずれか１項記載のコンピュータプログラム。
【０１６０】
（付記２２） 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、コンピュータに前記設計制約条件を生成させる手順は、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１６１】
（付記２３） コンピュータに前記設計制約条件を生成させる手順は、
コンピュータに、設計制約条件の初期値を設定又はルールベースで解の候補を表示上で列挙させ、
コンピュータに、パラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行わせ、ユーザ要件を満足する解空間を探索させて探索範囲を拡大させるか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込ませ、
コンピュータに、複数の設計制約条件の候補を生成して表示することでユーザに提示させることを特徴とする、（付記１７）記載のコンピュータプログラム。
【０１６２】
（付記２４） ＣＡＤにより電子回路の設計を行う電子回路設計方法であって、
電子回路に対する設計制約条件の初期値を求めるステップと、
パラメータ値を一定の範囲で変化させて解析を行い、前記設計制約条件の初期値の拡大、或いは、縮小をするステップと、
素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行い設計制約条件を生成するステップとを含むことを特徴とする、電子回路設計方法。
【０１６３】
（付記２５） 前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成するステップを更に含むことを特徴とする、（付記２４）記載の電子回路設計方法。
【０１６４】
（付記２６） ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、
電子回路に対する設計制約条件の初期値を求める手段と、
パラメータ値を一定の範囲で変化させて解析を行い、前記設計制約条件の初期値の拡大、或いは、縮小をする手段と、
素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行い設計制約条件を生成すると共に前記ディスプレイ上に表示する手段とを含むことを特徴とする、電子回路設計装置。
【０１６５】
（付記２７） 前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行い設計制約条件を再度生成する手段を更に含むことを特徴とする、（付記２６）記載の電子回路設計装置。
【０１６６】
（付記２８） コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、
コンピュータに、電子回路に対する設計制約条件の初期値を求めさせる手順と、
コンピュータに、パラメータ値を一定の範囲で変化させて解析を行わせ、前記設計制約条件の初期値を拡大、或いは、縮小させる手順と、
コンピュータに、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行わせ設計制約条件を生成させる手順とを含むことを特徴とする、コンピュータプログラム。
【０１６７】
（付記２９） コンピュータに、前記設計制約条件の生成後に追加された素子の配置制限定義に基づいて、再度設計制約条件の拡大、或いは、縮小を自動的に行わせ設計制約条件を再度生成させる手順を更に含むことを特徴とする、（付記２８）記載のコンピュータプログラム。
【０１６８】
（付記３０） （付記２８）記載のコンピュータプログラムが格納されていることを特徴とする、コンピュータ読み取り可能な記憶媒体。
【０１６９】
（付記３１） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンを領域として配線、編集及び表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７０】
（付記３２） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品のピンの接続関係を表すネット表示において、バスを構成する複数のネットを領域として表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７１】
（付記３３） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成するパターン数、パターンピッチ、パターン幅の値を指定させる手順と、
コンピュータに、指定された値に基づいた幅で領域を表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７２】
（付記３４） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、配線パターンを領域表現したバス領域内に代表パターンとして１つ以上のパターンを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７３】
（付記３５） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、接続ネットを領域表現したバス領域内に代表ネットとして１つ以上のネットを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７４】
（付記３６） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品内の複数のピンを領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７５】
（付記３７） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるピン領域の作画において、部品のピン領域配置タイプを指定することにより領域定義可能な範囲を識別してピン領域を生成する手順とを含むことを特徴とするコンピュータプログラム。
【０１７６】
（付記３８） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるピン領域内に代表ピンとして１つ以上のピンを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７７】
（付記３９） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンにおいて、各パターンに接続されるビアを領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７８】
（付記４０） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域内に代表ビアとして１つ以上のビアを表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１７９】
（付記４１） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子及び配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域において、ビアの径、配置間隔、配置位置を考慮してビア領域の形状を指定、変更させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８０】
（付記４２） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、バスを構成する複数の配線パターン又は接続ネットにおいて、各パターン又は接続ネットに同じ部品が挿入される場合、接続される部品を領域として作画、表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８１】
（付記４３） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品領域おいて、部品外形、配置間隔、配置位置を考慮して部品領域の形状を指定、変更させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８２】
（付記４４） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる部品領域内に代表部品として１つ以上の部品形状を表示させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８３】
（付記４５） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるビア領域、バス領域、ピン領域、部品領域を接続させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８４】
（付記４６） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれる代表ピン、代表パターン又は代表ネット、代表ビア、代表部品の情報を基にして解析ツールを用いて解析を行わせる手順と、
コンピュータに、解析結果を基にしてバスを構成する配線の設計制約条件を作成させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８５】
（付記４７） コンピュータに、ＣＡＤにより電子回路の設計を行なわせるコンピュータプログラムであって、
コンピュータに、前記電子回路に含まれる素子および配線に関する概略配置・配線情報を表示させる手順と、
コンピュータに、前記概略配置・配線情報を表示する際に、前記電子回路に含まれるバス領域、部品ピン領域、ビア領域を用いて配置、配線したデータと、バス領域に設定された配線ピッチの情報を基にクロストークノイズ解析を行わせ、解析結果を基にしてバスの設計制約条件を作成させる手順とを含むことを特徴とするコンピュータプログラム。
【０１８６】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
【０１８７】
【発明の効果】
本発明によれば、回路の設計品質が回路設計者の熟練度（スキル）に大きく依存してしないように回路を設計することができ、及び／又は、設計制約条件を見直す作業の繰り返しにより設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【０１８８】
又、電子回路に対する設計制約条件の初期値を求め、パラメータ値を一定の範囲で変化させて解析を行い前記設計制約条件の初期値を拡大、或いは、縮小し、素子の配置禁止領域及び素子毎の可動範囲の定義のうち少なくとも１つからなる素子の配置制限定義に基づいて前記パラメータを自動的に変化させて前記設計制約条件の初期値の拡大、或いは、縮小を自動的に行わせ設計制約条件を生成すれば、素子の配置禁止領域、及び、素子毎の可動範囲を考慮した設計制約条件を生成することが可能になり、回路の配置や配線を編集するステップにおける設計制約条件の見直し作業が不要になり、設計期間が増大することを防止可能な電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体を実現することができる。
【０１８９】
更に、電子回路に含まれる素子および配線に関する概略配置・配線情報を表示する際に、バスを構成する複数の配線パターンを領域として配線、編集及び表示すれば、回路設計の上流段階で設計制約条件作成のための配置配線設計作業において、バス配線と接続する部品ピンの形状、バスの配線形状、バス配線内に配置するビアの形状、バス配線への挿入部品の形状を、領域を使って簡略化することが可能となり、従来の実装設計システム相当の設計システムを使用して詳細な設計を行う場合に比べて設計期間の短縮が可能となる。又、データを簡略化することにより従来の実装設計システム相当の設計システムで設計したデータに比べてデータの縮小が可能となる。更に、代表ピン、代表パターン、代表ネット、代表ビア、代表部品の情報と配線ピッチの情報を基に解析ツールを用いて解析を行うことが可能となり、領域を用いて設計したバス配線において、バスを構成するネットの電気的特性を考慮した設計制約条件の作成が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
【図２】コンピュータシステムの本体部内の要部の構成を説明するブロック図である。
【図３】コンピュータシステムにより構成される電子回路設計装置の機能ブロック図である。
【図４】概略フロアプランナの画面入力を説明する図である。
【図５】設計制約条件生成処理を説明するフローチャートである。
【図６】ユーザ要件設定画面を示す図である。
【図７】ユーザリソース設定画面を示す図である。
【図８】設計制約条件の記述方法を説明する図である。
【図９】設計制約条件の数式表現を説明する図である。
【図１０】設計制約条件のグラフ表現を説明する図である。
【図１１】回路情報生成処理を説明するフローチャートである。
【図１２】設計制約条件に基く配置・配線情報生成処理を説明するフローチャートである。
【図１３】設計制約条件の自動生成及び最適化処理を説明するフローチャートである。
【図１４】他の実施例においてコンピュータシステムにより構成される電子回路設計装置の機能ブロック図である。
【図１５】概略フロアプランナによる概略配置・配線情報の画面入力を説明する図である。
【図１６】設計制約条件の自動生成及び最適化処理を説明するフローチャートである。
【図１７】設計制約条件の初期値を説明する図である。
【図１８】配置制限定義を説明する図である。
【図１９】パラメータ範囲自動生成を説明する図である。
【図２０】生成された設計制約条件を説明する図である。
【図２１】概略フロアプランナで基板外形及び部品外形を作画した状態を示す図である。
【図２２】第１のピン配置タイプを示す図である。
【図２３】第２のピン配置タイプを示す図である。
【図２４】第３のピン配置タイプを示す図である。
【図２５】第１のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２６】第２のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２７】第３のピン配置タイプの場合に作成されるピン領域を説明する図である。
【図２８】部品直下に配列状にピンがあるタイプを８分割区切りにした場合を示す図である。
【図２９】ピン領域生成処理を説明するフローチャートである。
【図３０】ピン配置を詳細に定義した部品形状において、領域化するピンを指定することによりピン領域を定義する場合を示す図である。
【図３１】ピン領域生成処理を説明するフローチャートである。
【図３２】ピン領域内に代表ピンを配置した状態を示す図である。
【図３３】ユーザが指定したピンの形状に合わせて表示される代表ピンの幅を示す図である。
【図３４】ネット接続を説明する図である。
【図３５】バス幅の表示を説明する図である。
【図３６】ネット接続処理を説明するフローチャートである。
【図３７】ネット接続されたピン領域間の配線を説明する図である。
【図３８】バス配線処理を説明するフローチャートである。
【図３９】ビア領域の配置を説明する図である。
【図４０】ビア領域配置処理を説明するフローチャートである。
【図４１】挿入部品の配置を説明する図である。
【図４２】挿入部品配置処理を説明するフローチャートである。
【図４３】バスを構成する配線又はネットの電気的特性を検証するための解析用データの生成を説明する図である。
【図４４】解析用データ生成処理を説明するフローチャートである。
【図４５】バスを構成する配線間のクロストークノイズを検証するための解析用データの生成を説明する図である。
【図４６】クロストークノイズ解析用データ生成処理を説明するフローチャートである。
【符号の説明】
１ 概略フロアプランナ
２ 統合アドバイス機能
３ 回路エディタ
４ 配置・配線エディタ
５ ポスト解析部
１００ コンピュータシステム
１０２ ディスプレイ
１０３ キーボード
１０４ マウス
２０１ ＣＰＵ
２０２ メモリ部
Claims (7)
- ＣＡＤにより電子回路の設計を行うコンピュータによる電子回路設計方法であって、
前記電子回路に含まれる素子及び配線に関する概略配置情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて該コンピュータにより自動的に電子回路に対する設計制約条件を生成してメモリ部に格納するステップと、
該コンピュータにより自動的に該メモリに格納された前記設計制約条件をディスプレイ上に設計制約条件の候補として表示してユーザに前記候補からの選択を促すステップとを含み、
前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなり、
前記ユーザリソースは、基板仕様、素子仕様、及び放熱仕様からなるグループから選択された少なくとも１つからなり、
前記設計制約条件は、前記電子回路に含まれる素子の配置及び配線が可能な範囲を含むことを特徴とする、電子回路設計方法。 - 前記ユーザリソースの各項目には、優先度を示す優先度情報が含まれ、前記設計制約条件を生成するステップは、優先度の高い該ユーザリソースの項目を優先的に選択して該設計制約条件を生成することを特徴とする、請求項１記載の電子回路設計方法。
- 前記設計制約条件を生成するステップは、
前記コンピュータにより設計制約条件の初期値を設定又はルールベースで解の候補を求め、
該コンピュータによりパラメータ値を一定の範囲で変化させて解析ツールを用いた解析を行い、ユーザ要件を満足する解空間を探索して探索範囲を拡大するか、或いは、解析ツールを用いたシミュレーションによりユーザ要件を満足する解を絞り込んで複数の設計制約条件の候補を生成することを特徴とする、請求項１記載の電子回路設計方法。 - 前記コンピュータにより外形情報・素子座標を前記設計制約条件と該設計制約条件が関連付けられた回路情報とに基づいて配置・配線エディタへマッピングするステップを更に含むことを特徴とする、請求項１記載の電子回路設計方法。
- ＣＡＤによりディスプレイ上で電子回路の設計を行う電子回路設計装置であって、
前記電子回路に含まれる素子及び配線に関する概略配置情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を自動的に生成する手段と、
生成された前記設計制約条件を格納するメモリ手段と、
該メモリ手段に格納された前記設計制約条件を自動的に前記ディスプレイ上に設計制約条件の候補として表示してユーザに前記候補からの選択を促す手段とを備え、
前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなり、
前記ユーザリソースは、基板仕様、素子仕様、及び放熱仕様からなるグループから選択された少なくとも１つからなり、
前記設計制約条件は、前記電子回路に含まれる素子の配置及び配線が可能な範囲を含むことを特徴とする、電子回路設計装置。 - コンピュータに、ＣＡＤにより電子回路の設計を行わせるコンピュータプログラムであって、
前記電子回路に含まれる素子及び配線に関する概略配置情報と、ユーザにより定義されるユーザ要件及びユーザリソースのうち少なくとも一方とに基いて電子回路に対する設計制約条件を自動的に生成してメモリ部に格納させる手順と、
該メモリ部に格納された前記設計制約条件を自動的にディスプレイ上に設計制約条件の候補として表示させてユーザに前記候補からの選択を促す手順とを該コンピュータに実行させ、
前記ユーザ要件は、シグナルインテグリティ及びディレイ、ＥＭＩ／ＥＭＣ制限、ジャンクション温度、コスト、及び信頼度からなるグループから選択された少なくとも１つからなり、
前記ユーザリソースは、基板仕様、素子仕様、及び放熱仕様からなるグループから選択された少なくとも１つからなり、
前記設計制約条件は、前記電子回路に含まれる素子の配置及び配線が可能な範囲を含むことを特徴とする、コンピュータプログラム。 - 請求項６記載のコンピュータプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101646A JP4035354B2 (ja) | 2001-07-11 | 2002-04-03 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
| US10/190,721 US7322019B2 (en) | 2001-07-11 | 2002-07-09 | Electronic circuit designing method and apparatus, and storage medium |
| US10/992,755 US7398497B2 (en) | 2001-07-11 | 2004-11-22 | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001210671 | 2001-07-11 | ||
| JP2001-210671 | 2001-07-11 | ||
| JP2002101646A JP4035354B2 (ja) | 2001-07-11 | 2002-04-03 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003091568A JP2003091568A (ja) | 2003-03-28 |
| JP4035354B2 true JP4035354B2 (ja) | 2008-01-23 |
Family
ID=26618515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002101646A Expired - Fee Related JP4035354B2 (ja) | 2001-07-11 | 2002-04-03 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7322019B2 (ja) |
| JP (1) | JP4035354B2 (ja) |
Families Citing this family (124)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US7024650B2 (en) * | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7055120B2 (en) | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| JP4035354B2 (ja) * | 2001-07-11 | 2008-01-23 | 富士通株式会社 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US6889371B1 (en) | 2002-06-04 | 2005-05-03 | Cadence Design Systems, Inc. | Method and apparatus for propagating a function |
| US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
| US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7073151B1 (en) | 2002-06-04 | 2006-07-04 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space |
| JP2004013552A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 集積回路装置の配線設計方法，そのシステムおよびそのプログラム |
| US7047513B2 (en) | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7003752B2 (en) | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7171635B2 (en) | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US20050044521A1 (en) * | 2003-08-19 | 2005-02-24 | Swope John Malvern | Method and system for determining constraints for a printed circuit board design module |
| US7356784B1 (en) * | 2003-12-05 | 2008-04-08 | Cadence Design Systems, Inc. | Integrated synthesis placement and routing for integrated circuits |
| US20050197807A1 (en) * | 2004-03-04 | 2005-09-08 | Jerimy Nelson | System and method for maintaining homogeneity between a model in a computer-aided modeling system and corresponding model documentation |
| US20050210426A1 (en) * | 2004-03-18 | 2005-09-22 | Keller S B | System and method to prioritize and selectively apply configuration information for VLSI circuit analysis tools |
| JP2006018379A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 情報処理装置および情報表示方法 |
| US7458045B2 (en) * | 2004-10-29 | 2008-11-25 | Synopsys, Inc. | Silicon tolerance specification using shapes as design intent markers |
| US7667332B2 (en) * | 2004-11-05 | 2010-02-23 | Kabushiki Kaisha Toshiba | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product |
| US20080028345A1 (en) * | 2005-02-25 | 2008-01-31 | Credence Systems Corporation | Apparatus and method for integrated circuit design for circuit edit |
| US7530034B2 (en) * | 2005-02-25 | 2009-05-05 | Dcg Systems, Inc. | Apparatus and method for circuit operation definition |
| JP4745697B2 (ja) * | 2005-03-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント |
| US7516431B2 (en) * | 2005-04-12 | 2009-04-07 | Silicon Design Systems Ltd. | Methods and apparatus for validating design changes without propagating the changes throughout the design |
| US7543261B2 (en) * | 2005-04-27 | 2009-06-02 | Lsi Corporation | I/O planning with lock and insertion features |
| US7222321B2 (en) * | 2005-05-10 | 2007-05-22 | Anaglobe Technology, Inc. | System and method for manipulating an integrated circuit layout |
| US7472366B1 (en) * | 2005-08-01 | 2008-12-30 | Cadence Design Systems, Inc. | Method and apparatus for performing a path search |
| US7519937B2 (en) * | 2006-03-30 | 2009-04-14 | Inventec Corporation | Circuit diagram processing system and method |
| US7802222B2 (en) * | 2006-09-25 | 2010-09-21 | Cadence Design Systems, Inc. | Generalized constraint collection management method |
| JP2008083997A (ja) * | 2006-09-27 | 2008-04-10 | Fujitsu Ltd | 回路装置設計装置、回路装置設計方法及び回路装置設計プログラム |
| US7865857B1 (en) * | 2007-01-23 | 2011-01-04 | Cadence Design Systems, Inc. | System and method for improved visualization and debugging of constraint circuit objects |
| US7526744B2 (en) * | 2007-01-31 | 2009-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit design method for efficiently generating mask data |
| JP4555891B2 (ja) * | 2007-05-28 | 2010-10-06 | 富士通株式会社 | 自動配線装置，自動配線プログラム，及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
| JP2009020575A (ja) * | 2007-07-10 | 2009-01-29 | Panasonic Corp | 半導体集積回路の設計方法および設計装置 |
| US8086991B1 (en) * | 2007-07-25 | 2011-12-27 | AWR Corporation | Automatic creation of vias in electrical circuit design |
| JP2010003712A (ja) * | 2007-08-09 | 2010-01-07 | Renesas Technology Corp | 半導体装置、半導体装置の配置配線方法、及びデータ処理システム |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| CN102033973A (zh) * | 2009-09-30 | 2011-04-27 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板布线系统及印刷电路板上的零件定位方法 |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| JP5691743B2 (ja) * | 2011-03-30 | 2015-04-01 | 富士通株式会社 | 実装設計支援プログラム、方法及び装置 |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8726208B2 (en) * | 2011-07-19 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | DFM improvement utility with unified interface |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| JP5776413B2 (ja) | 2011-07-28 | 2015-09-09 | 富士通株式会社 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
| WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US8667444B2 (en) * | 2012-02-17 | 2014-03-04 | Synopsys, Inc. | Concurrent placement and routing using hierarchical constraints |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9021349B1 (en) * | 2012-04-25 | 2015-04-28 | Cadence Design Systems, Inc. | System, method, and computer program product for identifying differences in a EDA design |
| US8640081B2 (en) * | 2012-05-07 | 2014-01-28 | Cypress Semiconductor Corporation | Graphical user interface for display of system resistance |
| JP5949203B2 (ja) * | 2012-06-21 | 2016-07-06 | 富士通株式会社 | 変更プログラム、変更方法、および変更装置 |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8719737B1 (en) * | 2012-06-29 | 2014-05-06 | Cadence Design Systems, Inc. | Method and apparatus for identifying double patterning loop violations |
| WO2014027366A2 (en) * | 2012-08-17 | 2014-02-20 | Airbus Engineering Centre India | System and method for analyzing arrangement of vehicle and building wire harnesses for emi |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| US9431068B2 (en) | 2012-10-31 | 2016-08-30 | Mie Fujitsu Semiconductor Limited | Dynamic random access memory (DRAM) with low variation transistor peripheral circuits |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| CN103761399A (zh) * | 2014-01-26 | 2014-04-30 | 浪潮(北京)电子信息产业有限公司 | 一种走线设计方法及系统 |
| JP2015230696A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | 回路画像出力プログラム、情報処理装置、回路画像出力方法 |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| US9633163B1 (en) * | 2015-01-05 | 2017-04-25 | Cadence Design Systems, Inc. | System and method for displaying routing options in an electronic design |
| JP6488911B2 (ja) * | 2015-06-24 | 2019-03-27 | 富士通株式会社 | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 |
| CN106815243B (zh) * | 2015-11-29 | 2020-06-19 | 国网江西省电力公司赣西供电分公司 | 基于Web-GIS的分布式电源智能分析与决策系统 |
| US11348000B1 (en) * | 2016-09-28 | 2022-05-31 | Cadence Design Systems, Inc. | System, method, and computer-program product for routing in an electronic design using deep learning |
| US11386322B1 (en) * | 2016-09-28 | 2022-07-12 | Cadence Design Systems, Inc. | System, method, and computer-program product for routing in an electronic design using deep learning |
| JP2019036199A (ja) * | 2017-08-18 | 2019-03-07 | 富士通株式会社 | 情報処理装置、タイミングエラー解析プログラム及びタイミングエラー解析方法 |
| US10719651B2 (en) * | 2017-12-30 | 2020-07-21 | Arteris, Inc. | Synthesizing topology for an interconnect network of a system-on-chip with intellectual property blocks |
| JP6981296B2 (ja) | 2018-02-16 | 2021-12-15 | 富士通株式会社 | バス配線探索プログラム、バス配線探索方法および情報処理装置 |
| US10909302B1 (en) * | 2019-09-12 | 2021-02-02 | Cadence Design Systems, Inc. | Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques |
| US11657203B2 (en) | 2019-12-27 | 2023-05-23 | Arteris, Inc. | Multi-phase topology synthesis of a network-on-chip (NoC) |
| US11665776B2 (en) | 2019-12-27 | 2023-05-30 | Arteris, Inc. | System and method for synthesis of a network-on-chip for deadlock-free transformation |
| US10990724B1 (en) | 2019-12-27 | 2021-04-27 | Arteris, Inc. | System and method for incremental topology synthesis of a network-on-chip |
| US11558259B2 (en) | 2019-12-27 | 2023-01-17 | Arteris, Inc. | System and method for generating and using physical roadmaps in network synthesis |
| JP7249303B2 (ja) * | 2020-03-23 | 2023-03-30 | 株式会社東芝 | 演算装置及び演算方法 |
| JP7240350B2 (ja) * | 2020-03-23 | 2023-03-15 | 株式会社東芝 | 演算装置及び演算方法 |
| US11418448B2 (en) | 2020-04-09 | 2022-08-16 | Arteris, Inc. | System and method for synthesis of a network-on-chip to determine optimal path with load balancing |
| CN111723540A (zh) * | 2020-06-23 | 2020-09-29 | 深圳华大九天科技有限公司 | 一种吸附模式的交互式布线方法 |
| JP7219747B2 (ja) * | 2020-12-02 | 2023-02-08 | 旭化成エレクトロニクス株式会社 | 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム |
| US11601357B2 (en) | 2020-12-22 | 2023-03-07 | Arteris, Inc. | System and method for generation of quality metrics for optimization tasks in topology synthesis of a network |
| US11281827B1 (en) | 2020-12-26 | 2022-03-22 | Arteris, Inc. | Optimization of parameters for synthesis of a topology using a discriminant function module |
| US11449655B2 (en) | 2020-12-30 | 2022-09-20 | Arteris, Inc. | Synthesis of a network-on-chip (NoC) using performance constraints and objectives |
| US11956127B2 (en) | 2021-03-10 | 2024-04-09 | Arteris, Inc. | Incremental topology modification of a network-on-chip |
| US12067335B2 (en) | 2022-04-11 | 2024-08-20 | Arteris, Inc. | Automatic configuration of pipeline modules in an electronics system |
Family Cites Families (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136913A (ja) | 1988-11-17 | 1990-05-25 | Oki Electric Ind Co Ltd | ヘルプガイダンス装置 |
| US5402357A (en) * | 1990-12-20 | 1995-03-28 | Vlsi Technology, Inc. | System and method for synthesizing logic circuits with timing constraints |
| JPH05282225A (ja) | 1992-03-31 | 1993-10-29 | Kobe Steel Ltd | 端末間データ通信装置 |
| WO1993024896A1 (en) * | 1992-06-02 | 1993-12-09 | Hewlett-Packard Company | Computer-aided design methods and apparatus for multilevel interconnect technologies |
| JP2871300B2 (ja) | 1992-06-03 | 1999-03-17 | ブラザー工業株式会社 | 機械翻訳装置 |
| JP3256597B2 (ja) | 1993-06-21 | 2002-02-12 | 株式会社東芝 | 自動配置設計方法および自動配置設計装置 |
| US5461576A (en) * | 1993-09-01 | 1995-10-24 | Arcsys, Inc. | Electronic design automation tool for the design of a semiconductor integrated circuit chip |
| US5559997A (en) | 1993-10-04 | 1996-09-24 | Matsushita Electric Industrial Co., Ltd. | System and method for designing a printed-circuit board |
| JPH07182460A (ja) | 1993-12-21 | 1995-07-21 | Matsushita Electric Ind Co Ltd | 手書き文字認識装置の学習登録方法および装置 |
| US5572717A (en) * | 1994-04-06 | 1996-11-05 | Altera Corporation | Method and apparatus for assigning and analyzing timing specifications in a computer aided engineering program |
| US5500802A (en) * | 1994-05-31 | 1996-03-19 | Morris; James M. | System and method for creating configurators using templates |
| US5493508A (en) * | 1994-06-01 | 1996-02-20 | Lsi Logic Corporation | Specification and design of complex digital systems |
| US5636132A (en) * | 1994-11-22 | 1997-06-03 | Mentor Graphics Corporation | Method and apparatus for constraining the compaction of components of a circuit layout |
| US6058252A (en) * | 1995-01-19 | 2000-05-02 | Synopsys, Inc. | System and method for generating effective layout constraints for a circuit design or the like |
| JPH08297689A (ja) | 1995-04-26 | 1996-11-12 | Hitachi Ltd | ノイズ対策設計支援方法及びその装置 |
| US5778216A (en) * | 1995-06-30 | 1998-07-07 | Cadence Design Systems, Inc. | Method for hierarchical time drive circuit layout by rebudgeting timing constraints of plurality of logical blocks after placement |
| JPH10247027A (ja) | 1997-03-04 | 1998-09-14 | Canon Inc | 加熱装置及び定着装置及び画像形成装置 |
| JP3823497B2 (ja) | 1997-03-17 | 2006-09-20 | 富士通株式会社 | 資源の優先管理システム |
| JPH118309A (ja) | 1997-06-17 | 1999-01-12 | Matsushita Electric Ind Co Ltd | 論理回路設計制約生成装置 |
| US6122443A (en) * | 1997-07-28 | 2000-09-19 | Kabushiki Kaisha Toshiba | Wire length minimization apparatus and method |
| JPH1173444A (ja) | 1997-08-29 | 1999-03-16 | Toshiba Corp | パターン幅の検査方法ならびにレイアウト設計システム |
| US6148432A (en) * | 1997-11-17 | 2000-11-14 | Micron Technology, Inc. | Inserting buffers between modules to limit changes to inter-module signals during ASIC design and synthesis |
| JPH11182460A (ja) | 1997-12-19 | 1999-07-06 | Sanden Corp | スクロール型圧縮機 |
| JPH11184908A (ja) | 1997-12-19 | 1999-07-09 | Nec Corp | データベースを用いたプリント基板設計方法 |
| US6083275A (en) * | 1998-01-09 | 2000-07-04 | International Business Machines Corporation | Optimized phase shift design migration |
| US6449761B1 (en) * | 1998-03-10 | 2002-09-10 | Monterey Design Systems, Inc. | Method and apparatus for providing multiple electronic design solutions |
| US6446239B1 (en) * | 1998-03-10 | 2002-09-03 | Monterey Design Systems, Inc. | Method and apparatus for optimizing electronic design |
| US6185518B1 (en) * | 1998-03-23 | 2001-02-06 | Sun Microsystems, Inc. | Method and system for logic design constraint generation |
| US6457167B1 (en) * | 1998-03-31 | 2002-09-24 | Kabushiki Kaisha Toshiba | Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program |
| US6086631A (en) * | 1998-04-08 | 2000-07-11 | Xilinx, Inc. | Post-placement residual overlap removal method for core-based PLD programming process |
| US6189132B1 (en) * | 1998-04-09 | 2001-02-13 | International Business Machines Corporation | Design rule correction system and method |
| US6917909B1 (en) * | 1998-05-18 | 2005-07-12 | Lev A. Markov | Facilitating guidance provision for an architectural exploration based design creation process |
| US6185726B1 (en) * | 1998-06-03 | 2001-02-06 | Sony Corporation | System and method for efficiently designing integrated circuit devices |
| US6185706B1 (en) * | 1998-06-12 | 2001-02-06 | Lsi Logic Corporation | Performance monitoring circuitry for integrated circuits |
| HUP0301274A2 (en) * | 1998-09-30 | 2003-08-28 | Cadence Design Systems | Block based design methodology |
| US6968514B2 (en) * | 1998-09-30 | 2005-11-22 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
| US6223334B1 (en) * | 1998-10-01 | 2001-04-24 | Mentor Graphics Corporation | Automatic topology synthesis and optimization |
| US6550046B1 (en) * | 1998-10-08 | 2003-04-15 | Conexant Systems, Inc. | Method for automated placement of cells in an integrated circuit layout |
| US6311316B1 (en) * | 1998-12-14 | 2001-10-30 | Clear Logic, Inc. | Designing integrated circuit gate arrays using programmable logic device bitstreams |
| JP3910302B2 (ja) | 1999-01-08 | 2007-04-25 | 富士通株式会社 | 文書表示装置および文書表示方法 |
| US6609230B1 (en) * | 1999-02-24 | 2003-08-19 | Zhe Li | Method for design verification using modular templates of test benches |
| US6539531B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes |
| US6311317B1 (en) * | 1999-03-31 | 2001-10-30 | Synopsys, Inc. | Pre-synthesis test point insertion |
| US6823500B1 (en) * | 1999-11-01 | 2004-11-23 | Intel Corporation | 2-dimensional placement with reliability constraints for VLSI design |
| JP2001147948A (ja) * | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 |
| US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
| US7225423B2 (en) * | 2000-06-30 | 2007-05-29 | Zenasis Technologies, Inc. | Method for automated design of integrated circuits with targeted quality objectives using dynamically generated building blocks |
| US6530073B2 (en) * | 2001-04-30 | 2003-03-04 | Lsi Logic Corporation | RTL annotation tool for layout induced netlist changes |
| IL159223A0 (en) * | 2001-06-08 | 2004-06-01 | Magma Design Automation Inc | Method for generating design constraints for modules in a hierarchical integrated circuit design system |
| JP4284173B2 (ja) * | 2001-06-29 | 2009-06-24 | ケイデンス・デザイン・システムズ・インコーポレーテッド | 二次元圧縮システム及び方法 |
| JP4035354B2 (ja) * | 2001-07-11 | 2008-01-23 | 富士通株式会社 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
| US6578183B2 (en) * | 2001-10-22 | 2003-06-10 | Silicon Perspective Corporation | Method for generating a partitioned IC layout |
| US6694502B2 (en) * | 2001-11-02 | 2004-02-17 | Sun Microsystems, Inc. | Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium |
| US6918102B2 (en) * | 2002-01-08 | 2005-07-12 | Cadence Design Systems, Inc. | Method and apparatus for exact relative positioning of devices in a semiconductor circuit layout |
| US7711525B2 (en) * | 2002-05-30 | 2010-05-04 | Nec Corporation | Efficient approaches for bounded model checking |
| US6832364B2 (en) * | 2002-10-03 | 2004-12-14 | International Business Machines Corporation | Integrated lithographic layout optimization |
-
2002
- 2002-04-03 JP JP2002101646A patent/JP4035354B2/ja not_active Expired - Fee Related
- 2002-07-09 US US10/190,721 patent/US7322019B2/en not_active Expired - Fee Related
-
2004
- 2004-11-22 US US10/992,755 patent/US7398497B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003091568A (ja) | 2003-03-28 |
| US20030014725A1 (en) | 2003-01-16 |
| US7398497B2 (en) | 2008-07-08 |
| US20050086626A1 (en) | 2005-04-21 |
| US7322019B2 (en) | 2008-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035354B2 (ja) | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 | |
| US5781446A (en) | System and method for multi-constraint domain electronic system design mapping | |
| US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
| US6769102B2 (en) | Verifying proximity of ground metal to signal traces in an integrated circuit | |
| US7007258B2 (en) | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout | |
| US7912692B2 (en) | Analysis support system and method, computer readable recording medium storing analysis support program, and analysis support apparatus | |
| US7865855B2 (en) | Method and system for generating a layout for an integrated electronic circuit | |
| US7536665B1 (en) | User-guided autorouting | |
| JP3264806B2 (ja) | 回路シミュレーションモデル抽出方法及び装置 | |
| US6546532B1 (en) | Method and apparatus for traversing and placing cells using a placement tool | |
| US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
| US7117469B1 (en) | Method of optimizing placement and routing of edge logic in padring layout design | |
| US7269815B2 (en) | Modifying a design to reveal the data flow of the design in order to create a more favorable input for block placement | |
| JPH08123836A (ja) | 会話型回路設計装置 | |
| JP2004501439A (ja) | 集積回路をパーティション化して、配置及び配線をするシステム | |
| US20040015796A1 (en) | Verifying proximity of ground vias to signal vias in an integrated circuit | |
| US5754442A (en) | Path analyzing displaying apparatus for designing logic circuit | |
| JP6488911B2 (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
| US6734046B1 (en) | Method of customizing and using maps in generating the padring layout design | |
| US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
| JP4733059B2 (ja) | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム | |
| JPH05282394A (ja) | 半導体集積回路設計支援装置 | |
| JP3230495B2 (ja) | 自動配線装置及び自動配線方法 | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JP3990552B2 (ja) | フォワードアノテーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |