JP5691743B2 - 実装設計支援プログラム、方法及び装置 - Google Patents
実装設計支援プログラム、方法及び装置 Download PDFInfo
- Publication number
- JP5691743B2 JP5691743B2 JP2011076095A JP2011076095A JP5691743B2 JP 5691743 B2 JP5691743 B2 JP 5691743B2 JP 2011076095 A JP2011076095 A JP 2011076095A JP 2011076095 A JP2011076095 A JP 2011076095A JP 5691743 B2 JP5691743 B2 JP 5691743B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- condition
- storage unit
- positional relationship
- constraint condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定するステップと、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の部品群において前記第2の基準部品以外の部品であって前記第3の部品との対応関係がある第4の部品を特定する特定ステップと、
をコンピュータに実行させるためのプログラム。
前記特定ステップが、
回路図に規定されている部品の配置座標を含む回路図データを格納している回路図データ格納部から、前記第1の基準部品、前記第3の部品、前記第2の基準部品及び前記第2の部品群における前記第2の基準部品以外の部品である第5の部品の配置座標を取得すると共に、部品種別を含む部品のデータを格納している部品データ格納部から、前記第3の部品及び前記第5の部品の部品種別を取得するステップと、
前記第5の部品の中から、前記第3の部品の部品種別と同一の部品種別を有し、前記第1の基準部品と前記第3の部品との間の、前記配置座標に基づく距離と、前記第2の基準部品との、前記配置座標に基づく距離との差が最小となる部品を、前記第4の部品として抽出するステップと
を含む付記1記載のプログラム。
前記特定ステップが、
回路図に規定されている部品の接続関係を表すデータを含む回路図データを格納している回路図データ格納部に格納されている、前記第1の基準部品及び前記第2の基準部品についての前記接続関係を表すデータに基づき、前記第1の基準部品に接続されている前記第3の部品である第6の部品及び前記第2の基準部品に接続されており且つ前記第2の部品群における前記第2の基準部品以外の部品である第7の部品を抽出するステップと、
部品種別、部品の特性値、部品ピンの番号及び部品ピンの属性のうち少なくともいずれかを含む部品のデータを格納する部品データ格納部から、前記第6の部品に関する部品のデータ及び前記第7の部品に関する部品のデータを抽出するステップと、
前記第7の部品の中から、前記第6の部品に関する部品のデータのうち少なくとも一部と、前記第7の部品に関する部品のデータのうち少なくとも一部とが一致する部品を前記第4の部品として特定するステップと
を含む付記1記載のプログラム。
部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定するステップと、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の部品群において前記第2の基準部品以外の部品であって前記第3の部品との対応関係がある第4の部品を特定する特定ステップと、
を含み、コンピュータにより実行される情報処理方法。
部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定する基準部品特定部と、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の部品群において前記第2の基準部品以外の部品であって前記第3の部品との対応関係がある第4の部品を特定する対応部品特定部と、
を有する情報処理装置。
103 データ格納部 105 回路データ格納部
107 制約条件データ格納部 109 基準部品特定部
111 部品ライブラリデータ格納部 113 対応部品特定部
115 出力部 117 表示部
Claims (5)
- 部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定するステップと、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の基準部品を基準として、前記位置関係と一致し、或いは前記位置関係に近似する位置関係を有する、前記第2の部品群において前記第2の基準部品以外の部品を、前記第3の部品との対応関係がある第4の部品として特定する特定ステップと、
をコンピュータに実行させるためのプログラム。 - 前記特定ステップが、
回路図に規定されている部品の配置座標を含む回路図データを格納している回路図データ格納部から、前記第1の基準部品、前記第3の部品、前記第2の基準部品及び前記第2の部品群における前記第2の基準部品以外の部品である第5の部品の配置座標を取得すると共に、部品種別を含む部品のデータを格納している部品データ格納部から、前記第3の部品及び前記第5の部品の部品種別を取得するステップと、
前記第5の部品の中から、前記第3の部品の部品種別と同一の部品種別を有し、前記第1の基準部品と前記第3の部品との間の、前記配置座標に基づく距離と、前記第2の基準部品との、前記配置座標に基づく距離との差が最小となる部品を、前記第4の部品として抽出するステップと
を含む請求項1記載のプログラム。 - 前記特定ステップが、
回路図に規定されている部品の接続関係を表すデータを含む回路図データを格納している回路図データ格納部に格納されている、前記第1の基準部品及び前記第2の基準部品についての前記接続関係を表すデータに基づき、前記第1の基準部品に接続されている前記第3の部品である第6の部品及び前記第2の基準部品に接続されており且つ前記第2の部品群における前記第2の基準部品以外の部品である第7の部品を抽出するステップと、
部品種別、部品の特性値、部品ピンの番号及び部品ピンの属性のうち少なくともいずれかを含む部品のデータを格納する部品データ格納部から、前記第6の部品に関する部品のデータ及び前記第7の部品に関する部品のデータを抽出するステップと、
前記第7の部品の中から、前記第6の部品に関する部品のデータのうち少なくとも一部と、前記第7の部品に関する部品のデータのうち少なくとも一部とが一致する部品を前記第4の部品として特定するステップと
を含む請求項1記載のプログラム。 - 部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定するステップと、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の基準部品を基準として、前記位置関係と一致し、或いは前記位置関係に近似する位置関係を有する、前記第2の部品群において前記第2の基準部品以外の部品を、前記第3の部品との対応関係がある第4の部品として特定する特定ステップと、
を含み、コンピュータにより実行される情報処理方法。 - 部品が実装されるプリント基板上における複数の部品の位置関係に関する制約条件を格納する条件格納部において、基準となる第1の制約条件において規定されている第1の部品群から第1の基準部品を特定し、前記第1の制約条件と対比される第2の制約条件において規定されている第2の部品群から第2の基準部品を特定する基準部品特定部と、
前記第1の基準部品と前記第1の部品群における前記第1の基準部品以外の部品である第3の部品との位置関係と前記第3の部品の属性とに基づき、前記第2の基準部品を基準として、前記位置関係と一致し、或いは前記位置関係に近似する位置関係を有する、前記第2の部品群において前記第2の基準部品以外の部品を、前記第3の部品との対応関係がある第4の部品として特定する対応部品特定部と、
を有する情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076095A JP5691743B2 (ja) | 2011-03-30 | 2011-03-30 | 実装設計支援プログラム、方法及び装置 |
US13/427,945 US8769466B2 (en) | 2011-03-30 | 2012-03-23 | Implementation design support method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076095A JP5691743B2 (ja) | 2011-03-30 | 2011-03-30 | 実装設計支援プログラム、方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012208907A JP2012208907A (ja) | 2012-10-25 |
JP5691743B2 true JP5691743B2 (ja) | 2015-04-01 |
Family
ID=46929027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011076095A Expired - Fee Related JP5691743B2 (ja) | 2011-03-30 | 2011-03-30 | 実装設計支援プログラム、方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8769466B2 (ja) |
JP (1) | JP5691743B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3002805B1 (fr) * | 2013-03-04 | 2015-02-20 | Renault Sa | Procede de traitement d'un ensemble de donnees destinees a etre utilisees ulterieurement en vue de la generation graphique d'un schema electrique d'un systeme electrique |
US9026982B2 (en) * | 2013-03-04 | 2015-05-05 | Simplify Design Automation, Inc. | Wiring board design system and wiring board design method |
TW201518972A (zh) * | 2013-11-14 | 2015-05-16 | Wistron Corp | 印刷電路板之電路設計模擬系統及其電路設計方法 |
US10534887B1 (en) * | 2018-05-31 | 2020-01-14 | Cadence Design Systems, Inc. | Power domain placement of circuit components in advance node custom design |
US11354477B1 (en) * | 2021-01-25 | 2022-06-07 | Cadence Design Systems, Inc. | System and method for performance estimation for electronic designs using subcircuit matching and data-reuse |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290125A (ja) | 1991-11-28 | 1993-11-05 | Sanyo Electric Co Ltd | アナログ回路基板の自動設計システム |
EP0696775A1 (en) * | 1993-04-21 | 1996-02-14 | Hitachi, Ltd. | Computer-aided design and production system for component arrangement and pipe routing |
JPH07262233A (ja) | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | アナログlsiにおける素子の形状決定方法及びその形状決定装置 |
US5691913A (en) * | 1994-03-28 | 1997-11-25 | Matsushita Electric Ind. Co. | Layout designing apparatus for circuit boards |
DE69522660T2 (de) * | 1995-03-29 | 2002-06-20 | Cocreate Software Gmbh | Verfahren zum Verknüpfen einer dimensionalen Darstellung mit einer Struktur in einem CAD-System |
JP3307196B2 (ja) * | 1995-11-16 | 2002-07-24 | 松下電器産業株式会社 | 部品自動配置装置 |
JP2912264B2 (ja) | 1996-10-24 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | 自動配置方法 |
WO2001082145A1 (fr) * | 2000-04-21 | 2001-11-01 | Hitachi, Ltd. | Procede d'analyse de diaphonie, procede de conception/production de circuit electronique a l'aide dudit procede, et support enregistre de bibliotheque de circuit electronique |
JP3998169B2 (ja) * | 2000-09-14 | 2007-10-24 | 株式会社ルネサステクノロジ | 回路の設計方法および回路の設計支援プログラム並びに回路設計装置 |
JP2002259478A (ja) * | 2001-02-28 | 2002-09-13 | Nec Corp | 統合デジタル回路設計システム及び設計方法 |
JP4035354B2 (ja) * | 2001-07-11 | 2008-01-23 | 富士通株式会社 | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
JP4445480B2 (ja) * | 2006-03-23 | 2010-04-07 | 富士通株式会社 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
JP2009294744A (ja) * | 2008-06-03 | 2009-12-17 | Nec Electronics Corp | バスインターフェース設計装置、バスインターフェース設計方法、及びプログラム |
JP2010128682A (ja) * | 2008-11-26 | 2010-06-10 | Nec Corp | 図形部品検索システム、方法、及びプログラム |
JP2010218052A (ja) * | 2009-03-13 | 2010-09-30 | Sharp Corp | 設計支援装置および設計支援プログラムおよび記録媒体 |
JP5267398B2 (ja) * | 2009-09-25 | 2013-08-21 | 富士通株式会社 | 自動回路設計用パレートデータ生成プログラム、方法及び装置、並びに自動回路設計プログラム、方法及び装置 |
US8316337B2 (en) * | 2009-12-23 | 2012-11-20 | Cadence Design Systems, Inc. | Method and system for optimally placing and assigning interfaces in a cross-fabric design environment |
JP2011151100A (ja) * | 2010-01-20 | 2011-08-04 | Fujitsu Ltd | クロックジッタ抑制方法及びプログラム |
-
2011
- 2011-03-30 JP JP2011076095A patent/JP5691743B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-23 US US13/427,945 patent/US8769466B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120254821A1 (en) | 2012-10-04 |
US8769466B2 (en) | 2014-07-01 |
JP2012208907A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9792396B2 (en) | Method and apparatus for automatic relative placement generation for clock trees | |
US6516456B1 (en) | Method and apparatus for selectively viewing nets within a database editor tool | |
US6851094B1 (en) | Automated method and system for selecting and procuring electronic components used in circuit and chip designs | |
US6910200B1 (en) | Method and apparatus for associating selected circuit instances and for performing a group operation thereon | |
US6675139B1 (en) | Floor plan-based power bus analysis and design tool for integrated circuits | |
US10049175B1 (en) | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns | |
US6230305B1 (en) | Methods and apparatus for configuring schematic diagrams | |
JP5691743B2 (ja) | 実装設計支援プログラム、方法及び装置 | |
TWI450117B (zh) | 客製化電路板的硬體描述語言產生系統及方法 | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
US7975247B2 (en) | Method and system for organizing data generated by electronic design automation tools | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
US7076410B1 (en) | Method and apparatus for efficiently viewing a number of selected components using a database editor tool | |
US8056040B2 (en) | Method and system for visual implementation of layout structures for an integrated circuit | |
JP4084229B2 (ja) | 製品データ管理システム及びプログラム | |
JP5418341B2 (ja) | 設計支援プログラム、設計支援装置および設計支援方法 | |
JP2009176049A (ja) | 解析支援装置、解析支援方法および解析支援プログラム | |
WO2016187410A1 (en) | Visualization of analysis process parameters for layout-based checks | |
US8694940B2 (en) | System and method for integrated circuit design and implementation using mixed cell libraries | |
US20010032222A1 (en) | System, method and computer accessible storage medium, for creating and editing structured parts list | |
JPWO2005038675A1 (ja) | プリント基板設計指示支援方法およびその装置 | |
JP6981296B2 (ja) | バス配線探索プログラム、バス配線探索方法および情報処理装置 | |
US7275223B2 (en) | Facilitating high-level validation of integrated circuits in parallel with development of blocks in a hierarchical design approach | |
JP2009176053A (ja) | 解析支援装置、解析支援方法および解析支援プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5691743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |