JP4445480B2 - シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 - Google Patents
シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 Download PDFInfo
- Publication number
- JP4445480B2 JP4445480B2 JP2006080801A JP2006080801A JP4445480B2 JP 4445480 B2 JP4445480 B2 JP 4445480B2 JP 2006080801 A JP2006080801 A JP 2006080801A JP 2006080801 A JP2006080801 A JP 2006080801A JP 4445480 B2 JP4445480 B2 JP 4445480B2
- Authority
- JP
- Japan
- Prior art keywords
- cause
- operations
- result
- scenario
- constraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Description
大石亮介、朱強、中田恒夫、峰正高、黒木健一郎、遠藤陽一、長谷川隆、「UMLを用いた上流検証手法」、DAシンポジウム2004論文集、2004年7月 Q. Zhu, R. Oishi, T. Hasegawa, T. Nakata, "System-On-Chip Validation using UML and CML," CODES+ISSS 2004, 2004年9月 QIANG ZHU, TSUNEO NAKATA, MASATAKA MINE, KENICHIRO KUROKI, "System-On-Chip Verification Process Using UML," <<UML>>2004, 2004年11月
11 UMLモデル
12 クラス図
13 操作記述
14 操作記述関係式
15 原因結果グラフ
16 検証シナリオ制約
17 検証シナリオ
510 コンピュータ
511 CPU
512 RAM
513 ROM
514 二次記憶装置
515 可換媒体記憶装置
516 インターフェース
520 ディスプレイ装置
521 キーボード
522 マウス
523 通信装置
Claims (6)
- 仕様を所定の記述言語で記述した仕様モデルから複数の操作を抽出し、
該複数の操作にそれぞれ対応し各々が操作名と制約条件とを含む複数の操作記述を生成し、
該複数の操作記述に基づいて該複数の操作を結合した少なくとも1つの原因結果グラフを生成し、
該原因結果グラフから一連の操作をシナリオとして抽出する
各段階を含み、
該制約条件は、該操作名の操作を開始する時に成立している必要がある条件である事前条件、該操作名の操作を終了する時に実現されているはずの条件である事後条件を少なくとも含み、該各段階をコンピュータが実行することを特徴とするシナリオ生成方法。 - 該原因結果グラフを生成する段階は、
該複数の操作記述にそれぞれ対応する複数の原因結果グラフを生成し、
該複数の原因結果グラフ同士を結合して該少なくとも1つの原因結果グラフを生成する
段階を含み、該複数の原因結果グラフは操作名、前提条件、制約、及び出力結果を含み、第1の原因結果グラフの操作名、前提条件、制約、及び出力結果の少なくとも何れか1つの内容が、第2の原因結果グラフの操作名、前提条件、制約、及び出力結果の少なくとも何れか1つの内容と一致する場合に、該一致する内容を共有させることにより該第1の原因結果グラフと該第2の原因結果グラフとを結合することを特徴とする請求項1記載のシナリオ生成方法。 - 該抽出する段階は、所望の結果を示す制約に応じて、該所望の結果に帰結するような一連の操作を抽出することを特徴とする請求項1記載のシナリオ生成方法。
- 該所定の記述言語はUMLであり、該仕様モデルは少なくともクラス図を含むことを特徴とする請求項1記載のシナリオ生成方法。
- 所定の記述言語で記述された仕様モデルから複数の操作を抽出し、
該複数の操作にそれぞれ対応し各々が操作名と制約条件とを含む複数の操作記述を生成し、
該複数の操作記述に基づいて該複数の操作を結合した少なくとも1つの原因結果グラフを生成し、
該原因結果グラフから一連の操作をシナリオとして抽出する
各段階をコンピュータが実行するように該コンピュータを制御し、該制約条件は、該操作名の操作を開始する時に成立している必要がある条件である事前条件、該操作名の操作を終了する時に実現されているはずの条件である事後条件を少なくとも含むことを特徴とするシナリオ生成プログラム。 - プログラムと所定の記述言語で記述された仕様モデルとを格納するメモリと、
該メモリの該プログラムを実行して該メモリの該仕様モデルを処理する処理ユニット
を含み、該処理ユニットは、
該仕様モデルから複数の操作を抽出し、
該複数の操作にそれぞれ対応し各々が操作名と制約条件とを含む複数の操作記述を生成し、
該複数の操作記述に基づいて該複数の操作を結合した少なくとも1つの原因結果グラフを生成し、
該原因結果グラフから一連の操作をシナリオとして抽出する
各段階を実行し、該制約条件は、該操作名の操作を開始する時に成立している必要がある条件である事前条件、該操作名の操作を終了する時に実現されているはずの条件である事後条件を少なくとも含むことを特徴とするシナリオ生成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080801A JP4445480B2 (ja) | 2006-03-23 | 2006-03-23 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
US11/543,025 US7904843B2 (en) | 2006-03-23 | 2006-10-05 | Systematic generation of scenarios from specification sheet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080801A JP4445480B2 (ja) | 2006-03-23 | 2006-03-23 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257291A JP2007257291A (ja) | 2007-10-04 |
JP4445480B2 true JP4445480B2 (ja) | 2010-04-07 |
Family
ID=38631474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006080801A Expired - Fee Related JP4445480B2 (ja) | 2006-03-23 | 2006-03-23 | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7904843B2 (ja) |
JP (1) | JP4445480B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490295B2 (en) | 2004-06-25 | 2009-02-10 | Apple Inc. | Layer for accessing user interface elements |
WO2006003702A1 (ja) * | 2004-07-01 | 2006-01-12 | Fujitsu Limited | 検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体 |
JP5125385B2 (ja) * | 2007-10-10 | 2013-01-23 | 富士通株式会社 | 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法 |
US8352148B2 (en) * | 2008-05-21 | 2013-01-08 | General Electric Company | System for controlling input profiles of combined cycle power generation system |
JP2010009384A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | 検証支援プログラム、検証支援装置、および検証支援方法 |
JP5067317B2 (ja) * | 2008-08-27 | 2012-11-07 | 富士通株式会社 | 検証支援プログラム、検証支援装置、および検証支援方法 |
US8365112B2 (en) | 2009-09-04 | 2013-01-29 | Fujitsu Limited | Verification apparatus and design verification program |
WO2011057026A2 (en) * | 2009-11-05 | 2011-05-12 | Aptima, Inc. | Systems and methods to define and monitor a scenario of conditions |
JP5691743B2 (ja) * | 2011-03-30 | 2015-04-01 | 富士通株式会社 | 実装設計支援プログラム、方法及び装置 |
US10179287B2 (en) | 2011-05-09 | 2019-01-15 | Aptima, Inc. | Systems and methods for scenario generation and monitoring |
JP6102448B2 (ja) * | 2013-04-10 | 2017-03-29 | 富士通株式会社 | 検証支援プログラム、検証支援装置、および検証支援方法 |
JP6213019B2 (ja) * | 2013-07-30 | 2017-10-18 | 富士通株式会社 | シーケンス抽出方法、シーケンス抽出プログラムおよびシーケンス抽出装置 |
WO2015040735A1 (ja) * | 2013-09-20 | 2015-03-26 | 株式会社日立製作所 | ソフトウェア仕様の形式検証支援装置及びその方法 |
US9892027B2 (en) * | 2014-07-09 | 2018-02-13 | Fujitsu Limited | Event-driven software testing |
US10073763B1 (en) * | 2017-12-27 | 2018-09-11 | Accenture Global Solutions Limited | Touchless testing platform |
US20220337619A1 (en) * | 2019-09-27 | 2022-10-20 | Nec Corporation | Analysis system, method, and program |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5249151A (en) * | 1990-06-05 | 1993-09-28 | Fmc Corporation | Multi-body mechanical system analysis apparatus and method |
JPH08235024A (ja) | 1995-02-28 | 1996-09-13 | Toshiba Corp | ソフトウェアテスト自動化装置 |
US5892947A (en) * | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | Test support tool system and method |
GB9805260D0 (en) * | 1998-03-13 | 1998-05-06 | Ncr Int Inc | Method and apparatus to model the variables of a data set |
US6789054B1 (en) * | 1999-04-25 | 2004-09-07 | Mahmoud A. Makhlouf | Geometric display tools and methods for the visual specification, design automation, and control of adaptive real systems |
US7099809B2 (en) * | 2000-05-04 | 2006-08-29 | Dov Dori | Modeling system |
JP2002297412A (ja) | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | ハードウェア用テスト項目生成方法 |
US20030046029A1 (en) * | 2001-09-05 | 2003-03-06 | Wiener Jay Stuart | Method for merging white box and black box testing |
US20040034543A1 (en) * | 2002-01-15 | 2004-02-19 | Koninklijke Ahold Nv | Methodology to design, construct, and implement human resources business procedures and processes |
US7107191B2 (en) * | 2002-05-02 | 2006-09-12 | Microsoft Corporation | Modular architecture for optimizing a configuration of a computer system |
US7512912B1 (en) * | 2003-08-16 | 2009-03-31 | Synopsys, Inc. | Method and apparatus for solving constraints for word-level networks |
CN101694643B (zh) * | 2003-09-30 | 2012-10-10 | 明导公司 | 使用一个或多个自动机的系统验证 |
US20070074180A1 (en) * | 2003-12-22 | 2007-03-29 | Nasa Hq's | Systems, Methods and Apparatus for Procedure Development and Verification |
US7260501B2 (en) * | 2004-04-21 | 2007-08-21 | University Of Connecticut | Intelligent model-based diagnostics for system monitoring, diagnosis and maintenance |
US7275231B2 (en) * | 2004-09-15 | 2007-09-25 | Fujitsu Limited | High level validation of designs and products |
-
2006
- 2006-03-23 JP JP2006080801A patent/JP4445480B2/ja not_active Expired - Fee Related
- 2006-10-05 US US11/543,025 patent/US7904843B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7904843B2 (en) | 2011-03-08 |
JP2007257291A (ja) | 2007-10-04 |
US20070261012A1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4445480B2 (ja) | シナリオ生成方法、シナリオ生成プログラム、シナリオ生成装置 | |
JP2862886B2 (ja) | Asic用計算機支援設計システム | |
CN111694741B (zh) | 一种基于路径深度覆盖的测试用例设计方法 | |
US8417504B2 (en) | Conversion of circuit description to a transaction model | |
JP4255079B2 (ja) | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 | |
WO2012032890A1 (ja) | ソースコード変換方法およびソースコード変換プログラム | |
JP4978233B2 (ja) | シミュレータ開発システム及びシミュレータ開発方法 | |
Latsou et al. | A new methodology for automated Petri Net generation: Method application | |
US5966516A (en) | Apparatus for defining properties in finite-state machines | |
JP2008305079A (ja) | 要求仕様自動検証方式 | |
CN115509510A (zh) | 基于lidl的可视化人机交互软件建模方法及装置 | |
ter Beek et al. | Software product line analysis with mCRL2 | |
Kugler et al. | Testing scenario-based models | |
JP2006277180A (ja) | Rtl入力プログラムの不具合解析支援装置及びその方法ならびに部分rtl生成装置 | |
WO2009119415A1 (ja) | プロパティ抽出装置及び方法 | |
JP4481783B2 (ja) | シミュレーションモデル作成装置及びシミュレーション装置とシステム並びに方法とプログラム | |
JP6279750B2 (ja) | ソースコード等価性検証装置 | |
Erazo et al. | Modeling Dependable Product-Families: from Use Cases to State Machine Models | |
JP5875607B2 (ja) | 性能モデル検査装置、方法およびプログラム | |
Duffy et al. | Design and implementation of a language-complete C++ semantic graph | |
El Musleh | Transformation of UML State Machine Diagram into Graph Database to Generate Test Cases | |
JP5643971B2 (ja) | ソースコード変換方法及びソースコード変換プログラム | |
WO2009101934A1 (ja) | Lsi設計検証システム、lsi設計検証方法およびそのプログラム | |
Straszak et al. | Acceptance test generation based on detailed use case models | |
JP2008129921A (ja) | 論理機能検証装置及び論理機能検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4445480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |