JP5875607B2 - 性能モデル検査装置、方法およびプログラム - Google Patents
性能モデル検査装置、方法およびプログラム Download PDFInfo
- Publication number
- JP5875607B2 JP5875607B2 JP2013556125A JP2013556125A JP5875607B2 JP 5875607 B2 JP5875607 B2 JP 5875607B2 JP 2013556125 A JP2013556125 A JP 2013556125A JP 2013556125 A JP2013556125 A JP 2013556125A JP 5875607 B2 JP5875607 B2 JP 5875607B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- performance
- response time
- target
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Description
t1をx、・・・、α、・・・、β、・・・、yと変更しながら検証式を満たす制約の値の集合を得ることができるが、複雑な検証を繰り返すと計算量が膨大になる。
本願は上記目的を達成する手段を複数含んでいるが、その一例を挙げるならば、対象システムのモデル検査に基づく性能シミュレーションを行う性能モデル検査装置は、RAMにロードされたプログラムのCPUでの実行を行う性能モデル検査装置であって、入力装置、ネットワークおよび記録媒体から対象モデル、応答時間計算式及び処理完了条件式を取得し、前記対象モデルの特定処理に応答時間計算式を追加したシミュレーション用モデルに変換する手段を備えるモデル変換処理部と、前記モデル変換処理部で変換された前記シミュレーション用モデルと前記処理完了条件式を用いてモデル検査ツールを実行する手段を備えるモデル検査実行部と、前記シミュレーション用モデルのモデル検査実行時に、応答時間計算式を用いて、出力される応答時間情報の統計処理を行い、性能統計情報を表示装置やネットワークや記録媒体に出力する手段を備える性能情報統計処理部を備えている。
proctype euclid(int x, y)
{
int clk = 0; /* 時間用変数 */
printf("euclid(%d,%d) = ", x, y);
do
:: atomic {(x > y) ; clk++} ->
atomic { x = x - y; clk = clk + 2 }
:: atomic {(x < y) ; clk++} ->
atomic { y = y - x; clk = clk + 3 }
:: atomic {(x == y); clk++} ->
goto Done
od;
Done:
printf("%d\n", x);
printf("clock time=%d\n", clk);
}
init
{
run euclid(63, 14); /* 63と14の最大公約数を求める */
}
モデル検査実行部32は、入力されたシミュレーション用変換済(応答時間の計算文を追加した)モデル34と対象処理完了条件式23を用いて、モデル検査ツール“SPIN”や“UPPAAL”を実行することで、モデルパラメータを可変して、条件に合うものを抽出する。即ち、対象処理が完了する条件を満たす場合のモデルパラメータの全てについて応答時間を網羅した応答時間情報33を生成する。同様に他のモデル検査ツールを実行しても良い。
次に、ユーザの指示に応じて実際の処理の実行がどの程度の応答時間になるかを性能シミュレーションする処理の手順の一例を図17のフローチャートを用いて示す。性能シミュレーションの一例として、ここではストレージ情報処理装置100にHDD104を増設する処理を示す。
Claims (13)
- 対象システムのモデル検査に基づく性能シミュレーションを行う性能モデル検査装置は、RAMにロードされたプログラムのCPUでの実行を行う性能モデル検査装置であって、
入力装置およびネットワークおよび記録媒体から対象モデルと応答時間計算式と処理完了条件式を取得し、前記対象モデルの特定処理に応答時間計算式を追加したシミュレーション用モデルに変換する手段を備えるモデル変換処理部と、
前記モデル変換処理部で変換された前記シミュレーション用モデルと前記処理完了条件式を用いてモデル検査ツールを実行する手段を備えるモデル検査実行部と、
前記シミュレーション用モデルのモデル検査実行時に出力される応答時間情報の統計処理を行うことにより得られた性能統計情報を表示装置、ネットワーク及び記録媒体のいずれかに出力する手段を備える性能情報統計処理部、
を備えていることを特徴とする性能モデル検査装置。 - 前記モデル変換処理部は、
前記対象モデルの特定処理に前記応答時間計算式を追加する際に、前記処理完了条件式を元に対象モデル内の特定処理を検索して、前記応答時間計算式を追加する手段を備えることを特徴とする請求項1記載の性能モデル検査装置。 - 前記性能情報統計処理部は、
モデル検査実行時に出力される前記応答時間情報の統計処理として、応答時間の最悪値、最良値、平均値、中央値、標準偏差、頻度分布を算出する手段を備えることを特徴とする請求項1記載の性能モデル検査装置。 - 性能シミュレーションとして応答時間に加えスループットを含む性能に関する値を扱うことを特徴とする請求項1から請求項3のいずれかに記載の性能モデル検査装置。
- 前記性能モデル検査装置は、さらに、出力する性能統計情報を用いてモデル検査の継続の可否を判断できる手段を備えたことを特徴とする請求項3記載の性能モデル検査装置。
- 情報処理装置が、対象システムのモデル検査に基づく性能シミュレーションを行う性能モデル検査方法において、
前記情報処理装置が、入力装置およびネットワークおよび記録媒体から対象モデルと応答時間計算式と処理完了条件式を取得し、
前記対象モデルの特定処理に応答時間計算式を追加したシミュレーション用モデルに変換し、
前記変換されたシミュレーション用モデルと前記処理完了条件式を用いてモデル検査ツールを実行し、
前記シミュレーション用モデルのモデル検査実行時に出力される応答時間情報の統計処理を行うことにより得られた性能統計情報を表示装置、ネットワーク及び記録媒体のいずれかに出力する性能情報統計処理を行うことを特徴とする性能モデル検査方法。 - 情報処理装置が、性能シミュレーションとして応答時間に加えスループットを含む性能に関する値を扱うことを特徴とする請求項6に記載の性能モデル検査方法。
- 情報処理装置が、さらに、出力した前記性能統計情報に含まれる最悪応答時間を過ぎても対象処理が完了していない場合には状態空間の検索を打ち切ることにより、前記モデル検査を効率化することを特徴とする請求項6に記載の性能モデル検査方法。
- コンピュータに、請求項6に記載の性能モデル検査方法を実行させるための性能モデル検査プログラム。
- 請求項9に記載の性能モデル検査プログラムを格納した、コンピュータで読み取り可能な記憶媒体。
- 請求項1から請求項5のいずれかに記載の性能モデル検査装置を組み込んで、実際の処理をシミュレーションすることによって前記処理の応答時間を事前にユーザに提示する機能を備えていることを特徴とする情報処理装置。
- 情報処理装置が、請求項9に記載の性能モデル検査プログラムにより性能モデル検査部として機能するCPUを有し、実際の処理をシミュレーションすることによって前記処理の応答時間を事前にユーザに提示する機能を備えていることを特徴とする情報処理装置。
- 請求項9に記載の性能モデル検査プログラムにより性能モデル検査部として機能するCPUを有したコンピュータに、実際の処理をシミュレーションすることによって前記処理の応答時間を事前にユーザに提示させることを特徴とする情報処理装置の情報処理プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/052152 WO2013114570A1 (ja) | 2012-01-31 | 2012-01-31 | 性能モデル検査装置、方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013114570A1 JPWO2013114570A1 (ja) | 2015-05-11 |
JP5875607B2 true JP5875607B2 (ja) | 2016-03-02 |
Family
ID=48904649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556125A Expired - Fee Related JP5875607B2 (ja) | 2012-01-31 | 2012-01-31 | 性能モデル検査装置、方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5875607B2 (ja) |
WO (1) | WO2013114570A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021038636A1 (ja) * | 2019-08-23 | 2021-03-04 | 三菱電機株式会社 | 検証装置、検証方法、及び、検証プログラム |
-
2012
- 2012-01-31 JP JP2013556125A patent/JP5875607B2/ja not_active Expired - Fee Related
- 2012-01-31 WO PCT/JP2012/052152 patent/WO2013114570A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2013114570A1 (ja) | 2015-05-11 |
WO2013114570A1 (ja) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8181131B2 (en) | Enhanced analysis of array-based netlists via reparameterization | |
US20170235661A1 (en) | Integration of Software Systems via Incremental Verification | |
JP2016119075A (ja) | セーフティクリティカルソフトウェアのための統合された自動テストケース生成 | |
US9002694B2 (en) | Verification of design derived from power intent | |
US9858371B1 (en) | Method and system for generating post-silicon validation tests | |
JP5450840B2 (ja) | プログラムの実行性能評価のためのテストデータ生成方法 | |
KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
US9529963B1 (en) | Method and system for partitioning a verification testbench | |
JP5875607B2 (ja) | 性能モデル検査装置、方法およびプログラム | |
US10839132B2 (en) | Automatic cover point generation based on register transfer level analysis | |
US20080005619A1 (en) | Validation of software execution paths | |
US9372772B1 (en) | Co-verification—of hardware and software, a unified approach in verification | |
US20120291019A1 (en) | Program verification apparatus based on model verifying and storage medium | |
CN114721922B (zh) | 一种服务器集群的性能评估方法、计算设备及存储介质 | |
US8122403B2 (en) | Trace containment detection of combinational designs via constraint-based uncorrelated equivalence checking | |
US9823305B1 (en) | Method and system for generating post-silicon validation tests | |
US10936776B1 (en) | Analyzing waveform data generated for simulated circuit design | |
US9594860B2 (en) | Analog mixed signal model equivalence checking | |
JP5056493B2 (ja) | 仮想ソフトウェア生成装置 | |
US7454680B2 (en) | Method, system and computer program product for improving efficiency in generating high-level coverage data for a circuit-testing scheme | |
JP2006277083A (ja) | シミュレーション装置、およびシミュレーション方法、並びにコンピュータ・プログラム | |
WO2014118979A1 (ja) | 性能モデル検査装置、および、性能モデル検査方法 | |
Oddos et al. | Mygen: Automata-based on-line test generator for assertion-based verification | |
US9183331B1 (en) | Formalizing IP driver interface | |
JP2014071775A (ja) | システム開発支援装置およびシステム開発支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5875607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |