JP2862886B2 - Ａｓｉｃ用計算機支援設計システム - Google Patents

Ａｓｉｃ用計算機支援設計システム

Info

Publication number
JP2862886B2
JP2862886B2 JP1007550A JP755089A JP2862886B2 JP 2862886 B2 JP2862886 B2 JP 2862886B2 JP 1007550 A JP1007550 A JP 1007550A JP 755089 A JP755089 A JP 755089A JP 2862886 B2 JP2862886 B2 JP 2862886B2
Authority
JP
Japan
Prior art keywords
macro
library
flowchart
selecting
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1007550A
Other languages
English (en)
Other versions
JPH01309185A (ja
Inventor
秀昭 小林
晶弘 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTAANASHONARU CHITSUPU CORP
Ricoh Co Ltd
Original Assignee
INTAANASHONARU CHITSUPU CORP
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22505806&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2862886(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by INTAANASHONARU CHITSUPU CORP, Ricoh Co Ltd filed Critical INTAANASHONARU CHITSUPU CORP
Publication of JPH01309185A publication Critical patent/JPH01309185A/ja
Application granted granted Critical
Publication of JP2862886B2 publication Critical patent/JP2862886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Description

【発明の詳細な説明】 産業上の利用分野 この発明は集積回路の設計に関し、特に集積回路を設
計する計算機支援自動設計方法と設計装置に関するもの
である。
従来の技術 特定用途向集積回路（application specific integra
ted circuit以下ASICという）はマイクロプロセッサや
メモリチップなどの汎用集積回路チップとは異なり、特
定の機能を実行するように設計された集積回路チップの
ことである。VLSI回路設計に特別な知識を有する高級な
設計技術者はASICの設計を担当させられる。設計過程に
おいては、VLSI設計技術者は実現すべき特別の方針ない
しは目的と当該集積回路によって行うべき作業（タス
ク）を考慮し、各コンポーネント間の必要な相互接続と
ともに、所望の機能や作用を実行するに要する種々のハ
ードウエア部品を決定するための、構造レベルでの設計
仕様書を作成する。これらの部品間の同期動作を行なう
ためにシステム制御装置をも設計しなければならない。
この作業は、必要な素子間の接続、信号レベルの互換
性、タイミング互換性、物理的配置等と同様に所望の目
的や方針を達成するために要する種々のハードウエア部
品の全般的なかつ豊富な知識を必要とする。各設計過程
において、設計者は長い、単調な解析をしなければなら
ない。VLSI設計技術者によって作成された設計仕様書
は、たとえば回路図、回路パラメータ、あるいは特別な
ハードウエア記述語（HDLS）などの形式で示される。構
造レベルの設計仕様書から、ハードウエア部品と相互接
続についての記述が、集積回路チップの実際の微細構造
の特徴を叙述する具体的チップ配置レベルの記述に変換
される。この具体的チップ配置レベルの記述によって当
該チップを製造するのに必要なマスクデータを供給す
る。
大規模集積回路（VLSI）技術の発展によって非常に複
雑な回路システムが単一のチップに形成されるようにな
っている。その複雑さと早期にVLSIチップを設計するよ
うにという要求とで、多量性と、特別の用途の増加とに
対してコンピュータ支援設計即ちCAD技術を用いる必要
がある。CAD技術は、集積回路の構造レベルと物理的配
置レベルとの両面において成功裡に集積回路の設計と検
査とに用いられている。たとえばCADシステムはVLSIの
構造レベルの記述を実際の製造に必要な物理的配置（レ
イアウト）レベルでの微細構造のマスクデータに変換す
る作業を支援することに用いられている。現存するCAD
システムはVLSIの設計工程を容易にするのに役立っては
いるが、現在の実務は高度のVLSI設計技術者が必要な構
造レベルのハードウエア記述を作成することが必要であ
る。
そのような集積回路のハードウエア記述を作成できる
高度の技術を身につけた技術者は少ししかいない。利用
可能なVLSI CADツールを用いてもこの種の設計は長時間
を要し、また人的作業を伴うから誤りが発生する可能性
もある。カスタム集積回路のより良い、かつ安価な方法
が要望されている。
課題を解決する手段と作用 この発明のCADシステムと方法は理解容易な機能レベ
ルの表現を用いて、目的とする集積回路の機能的必要事
項を使用者が決定でき、かつ特有の具体的機能を実行す
ることができるASICを直接作成するに要する詳細な情報
を上記機能的必要事項から発生し得る。このようにし
て、本発明は、高度なVLSI設計技術が有している特別な
専門家の知識を有しないASIC設計者、技術者でなくて
も、設計と製造を可能にしたものである。
上述の所望ASICの機能的な仕様は、リスト形式や好ま
しくはフローチャートの形式などの適宜な仕方で決定す
ることができる。フローチャートは種々の熟練レベルと
訓練度とを有するソフトウエア技術者やハードウエア技
術者が容易に理解でき、論理動作の順序を記述するのに
極めて有効である。本発明のシステムと方法はフローチ
ャートから（或いは他の機能的な仕様書から）、機能的
仕様を、ASICを直接製造するのに使用できる構造レベル
の定義に翻訳する。この構造レベルの定義は、所定の機
能の仕様を完成するために必要な集積回路のハードウエ
アセルのリストをも含んでいる。これらのセルは種々の
機能と技術的仕様あるいは明細を実現するための予じめ
設計されたハードウエア素子を記憶させた素子ライブラ
リから選択される。さらに、この発明はシステムコント
ローラと選択された集積回路用ハードウエア素子の制御
経路をも発生する。ハードウエア素子のリストとその相
互接続の必要条件はネットリストの形式で表わされる。
公知のマニュアル操作または既存のVLSI CAD配置システ
ムを用いて、ネットリストから、チップ形式のASICを製
造するのに必要な、詳細なチップレベルのマスクデータ
などの幾何学的図形情報を発生させることができる。
以下に詳細に述べる本発明のシステムと方法の好まし
い実施例においては、知識ベースシリコンコンパイラ
（Knowledge based silicon compiler）（略してKBSCと
いう））と称する。KBSCは人工知能（artificial Carti
ficeal intelligence）とエキスパート（expert）シス
テム技術に基いてなされたASICの設計技術である。KBSC
の使用者のインターフェイスはフローチャートエディタ
（flow chart editor）であり、このフローチャートエ
ディタは、設計者がフローチャート形式でVLSIシステム
を表わすことができるものである。KBSCはVLSI設計にお
ける高度のエキスパート化技術を有するエキスパートAS
IC設計者から抽出した知識データベースを備えた知識ベ
ースエキスパートシステムを用いたものであり、フロー
チャートから、選択されたハードウエア素子と各素子の
相互接続条件を記述したネットリストを発生するもので
ある。
実施例 第1a図、第1b図、第1c図は集積回路設計を表わす３つ
の異なったレベルを示す。第1a図はフローチャート形式
の機能的あるいは動作上の表現を示す。フローチャート
はアルゴリズムの図形的表現であり、２種のブロックま
たは状態、即ち動作と条件（あるいは決定）から成り立
っている。フローチャートでは動作は矩形状のブロック
にて表わされ、条件は菱形で表わされる。各動作及び各
条件間の移行は矢印付の線で示される。第1b図は集積回
路の構造レベルがあるいは論理表現レベルを示す。この
表現においては、ブロックは種々の機能を実行する集積
回路のハードウエア素子を示すために用いられ、ブロッ
クを結ぶ線は各ブロック間のデータの流れや制御信号の
通路（パス）を示すブロックはたとえば、加算器、比較
器レジスタ、システムコントローラなどのハードウエア
素子を示す。第1c図は集積回路設計の具体的レイアウト
レベルの表現であり、集積回路を構成する装置と接続導
体を実際に製造するのに必要な詳細なマスクデータを提
供する。
既に述べたように、構想レベルでの集積回路設計は高
度でVLSI設計について専門化した設計技術者が望まれ
る。しかしながら、この発明のKBSCシステムによればVL
SI設計のエキスパートがなされ、また該エキスパート化
が本発明により応用されて、集積回路は機能レベルで設
計され得る。論理回路の図形表現化に代えてフローチャ
ートで設計者が作業を行なえるようにしたことによって
カスタム集積回路の設計作業を容易にかつ迅速化して、
かつ安価化するとともに、信頼度を高め得る。動作レベ
ルの簡単なフローチャートを用いて設計者はアルゴリズ
ムを取り扱い、設計者は目的の仕事（task）を完成する
ための具体的手段を知るよりはむしろその仕事をするに
必要な論理ステップだけを知ればよいのである。フロー
チャートを用いて設計することによって、テストにおけ
る作業が軽減することができる。なぜならば、フローチ
ャートによる作業は設計者にとっては、アルゴリズムに
より近いからである。一方、既存のVLSI設計ツールは設
計者が、構造レベルでの複雑な回路図でアルゴリズムを
表現する必要であり、テストのための作業を要する。回
路図は、ハードウエアと機能とについての考慮を混合す
るので、目的とする設計に導入することを要する演算機
能に回路図が打ち勝つのは困難である。カスタム設計集
積回路を設計するために、フローチャートを使用するこ
とは以前はハードウエアの記述を得るために、少数の設
計者だけが知識を有していたVLSI技術に多数のシステム
設計者が関与することを可能にする。
本発明に用いられる全体的なシステムの流れを第２図
に示す。使用者は回路の機能（動作）仕様をフローチャ
ート11の形式でKBSC（知識ベースシリコンコンパイラ）
10に入力する。KBSC10はフローチャート11からネットリ
スト15を発生する。ネットリスト15はカスタム生成シス
テムコントローラ、必要な動作をさせるために必要な、
他のハードウエア素子および上記ハードウエア素子間お
よびシステムコントローラを接続する相互接続情報を含
んでいる。このネットリストは幾何図形的レイアウト用
のマスクデータ18を生成するために既存のVLSIレイアウ
トならびにルーティング（routing）ツール16への入力
として使用することができる。
システム概観 KBSCシステムを有する基本的な素子あるいはモジュー
ルを第３図に示す。この実施例において、これらの素子
あるいはモージュルはソフトウエアプログラムの形式で
あり、当業者にとってはこれらの素子を他の適宜な形態
のハードウエアに具現することは容易であろう。
第３図を参照して、KBSCシステム10はEDSIMと呼ばれ
るプログラム20を含むKBSCシステムが示されている。こ
のシステムはフローチャートを作りかつ編集するフロー
チャートエディタ21とそのフローチャートを模擬し、検
査するフローチャート シミュレータ22を含んでいる。
フローチャートにおいて各四角形によって実行される動
作はマクロ ライブラリ23から選択される。PSCS（path
synthesizer and cell selector 通路同期器および素
子選択器）と呼ばれるプログラム30はデータおよび制御
信号同期器モジュール31を含み、同期器モジュール31は
データおよび制御信号同期用の知識ベースシステムであ
る。PSCSはさらにシステム設計に必要な素子を選択する
ための素子選択器32を含んでいる。この素子選択器32は
以前に設計されたハードウエア素子の素子ライブラリ34
から、フローチャートに示される各動作と条件に必要な
適宜な素子を選択する。制御信号発生器33は他のハード
ウエア素子の動作を制御するためのカスタム設計システ
ム制御信号を発生する。知識ベース35はデータ通路同期
器および素子選択に必要なASIC設計エキスパート用の知
識を含んでいる。この構成で機能的なフローチャート入
力によりPSCSはシステム制御信号を発生し、他のすべて
のハードウエア素子を選択し、さらにデータと制御通路
を発生し、さらにすべての設計情報を記載したネットリ
ストを発生する。
KBSシステムは第４図に示したようにハイアラキ素子
選択ASIC設計アプローチを用いている。スクラッチ（sc
ratch）即ち所望の機能を果たす種々の素子をかき集め
た群からそれぞれの必要なハードウエア素子を発生する
よりもKBSシステムは以前に設計されたまた試験され証
明された種々の形のあるいは与えられた形態の種々の動
作能力を持つハードウエア素子についての素子ライブラ
リ34を備えている。マクロ ライブラリ23はフローチャ
ートにおいて具体化される種々の動作を定めるマクロを
含んでいる。マクロ ライブラリ23内の各マクロ機能に
対して特有の機能を実行する別の幾何図形的および特性
の素子ライブラリ34内にいくつかのハードウエア素子を
も有する。エキスパートASIC設計者から引き出した知識
ベース35を有する規則ベースエキスパートシステムを用
いることによってKBSCシステムは素子ライブラリ34から
所望の機能を実行するための最適の素子を選択する。
第３図は参照して、素子選択器32によって選択された
素子、制御信号発生器33により発生した制御情報および
データ／制御通路同期器31により発生したデータおよび
制御通路はすべてネットリスト15を発生するためにPSCS
プログラム30によって用いられる。ネットリストは回路
内における各ブロックおよび各ブロックの入力端子と出
力端子の間の相互接続を示すリストである。このネット
リストは集積回路を製造するのに必要なすべての情報を
提供する。市販の素子配置および素子接続用の計算機支
援設計システムは上記ネットリストデータを入力として
受信し、チップ内のそれぞれの素子の配置（レイアウ
ト）をなし、又必要な接続を定め、集積回路の製造にお
けるチップ工場（foundry）によって直接用いられるマ
スクデータを発生する。
システムに要求される条件 KBSCシステムは適当なプログラムされた汎用デジタル
コンピュータによって操作される。例えばKBSCシステム
の一例においてはsun3 and VAXStation−II/GPX Runnin
g UNIX Operating System and X Window Managerなどの
ワークステイションで操作される。このワークステイシ
ョンは８メガバイトの主記憶部と20メガバイトのハード
ディスクとを少なくとも必要とする。使用されたモニタ
ーとしては８ビット平面のカラーテレビである。ソフト
ウエアはＣプログラミング言語とINGRESリレーショナル
データベースを用いる。
人とのインターフェイスは主としてポップアップメニ
ュー、ボタンおよび特別の目的のコマンド言語を用い
る。集積回路設計の永久データは抽出と更新を容易にす
るためにデータベースの形でストアされる。主記憶部は
一時的な次回データ（next data temporarily）、エグ
ゼキュータブルコード（executable code）、設計デー
タ（フローチャート、論理など）、データベース（素子
ライブラリ）および知識ベースを記憶する。CPUはフロ
ーチャートの生成と模擬および設計の自動同期を実行す
る。
フローチャートの例 ひとつのネットリストに対するフローチャートの図形
表示を行うために第５図に示すような大型のシステムの
一部分としての第５図に示すフローチャート例を考え
る。この図示されたフローチャートにおいて二つの変数
VAL1およびVAL2が比較され、もし両者が等しければ両者
が合計される。この例において第１の動作（Action 1）
は変数VAL1をレジスタＡへ移す動作を含む。第２の動作
は変数VAL2をレジスタＢへ移す動作を含む。条件１（co
ndition 1）はレジスタＡとＢの各値を比較する（Compa
re）動作を含む。第３の動作（Action 3）はレジスタＡ
とＢの値を加算（Add）し、その結果をレジスタＣに蓄
える（Store）。
第５図に示された機能を実行するための集積回路を製
造するに際してKBSCはハードウエア素子間の相互接続条
件についてのシステムの動作のフローチャート記述を図
示する。これらのハードウエア素子はすべての制御信号
を発生するシステムコントローラによって制御される。
システムコントローラに含まれる変数としては次の２種
類がある。
（１）入力変数：入力変数はハードウエア素子によって
作られるか、あるいはコントローラへの外部からの入力
である。これらはフローチャートにおける条件に対応す
る。
（２）出力変数：出力変数はシステムコントローラによ
って作られ、フローチャートにおける動作に対応する。
第６図にハードウエア素子についての第５図のフロー
チャートを図示する結果を示す。フローチャートの動作
と条件は素子選択とデータならびに制御通路同期化に用
いられる。VAL1レジスタおよびVAL2レジスタおよび各レ
ジスタから導かれるデータ通路は現実施例における動作
１の以前に生じている。動作１はレジスタＡのデータを
発生させる。同様に動作２はレジスタＢのデータを位置
付けさせる。比較器は条件１における比較動作の結果と
して位置付けられる。この比較動作は１）比較器の素子
を選ぶこと、２）レジスタＡとＢに対する比較器素子の
入力を定めること、３）比較器をレジスタＡとＢに接続
する通路を定めること、４）等しいか、より大きいか、
より小さいかにしたがって、システムコントローラ用の
入力変数を発生させる。同様に動作３における加算動作
は加算素子の選択を行いレジスタに対する加算器のパラ
メータを作りデータ通路を生成する。この過程の後ブロ
ックリストがフローチャートに対して生成される。この
ブロックリストはシステムコントローラおよび必要な動
作を実行するのに要するブロックについての情報を含み
各ブロックデータ通路で接続され、かつ制御通路介して
システムコントローラによって制御される。これらのブ
ラックは素子リストを作るために素子ライブラリから素
子を選択するために作られる。
相互作動フローチャートエディタおよびシミュレータ フローチャートの作成と検証とはVLSI設計手法の第１
段階である。ひとつのアルゴリズムからひとつの等価な
フローチャートへの交換はフローチャートエディタ21
（第３図）によってなされる。編集されたフローチャー
トの検証はフローチャートシミュレータ22によってなさ
れる。フローチャートエディタとシミュレータは親密な
インターフェイスの設計者によってフローチャート編集
動作を行うために同一の作業環境内に一体的に設けられ
る。
EDSIMはフローチャートエディタ21とフローチャート
シミュレータ22とを含むプログラムである。このEDSIM
はフローチャートをロードし、あるいはセーブするなど
の機能を提供する。EDSIMは状態リストと呼ばれる各フ
ローチャートに対する中間フィルムを生成する。この中
間ファイルはネットリストを生成するためにPSCSプログ
ラム30によって使用される。
フローチャートエディタ フローチャートエディタ21はフローチャートを表示
し、作成し、編集するために使用されるソフトウエアモ
ジュールである。このモジュールは第７図に示されたフ
ローチャート編集窓を介して制御される。編集機能とと
もにフローチャートエディタは設計エラーのチェックを
行う。
フローチャートエディタの動作を以下に説明する。主
編集機能は状態と条件と遷移の生成と編集と削除とを含
んでいる。生成動作においては設計者が新しい状態と条
件あるいは遷移をフローチャートに追加することを許可
する。編集は設計者がフローチャートの状態の位置、条
件、遷移を変更することを許可し、削除は設計者が現存
のフローチャートから状態と条件と遷移を削除すること
を許可する。動作を含む状態は四角の箱で示され、条件
は菱形で示され、遷移は遷移の方向を示す矢印を伴った
線で示される。
編集動作は設計者が各箱に対して動作を付与すること
を許可する。これらの動作はマクロ名および注書き（Ar
gument）を含んでいる。注書きの例は外部信号の設定お
よびクリアなどである。マクロライブラリ23における利
用可能な基本的なマクロのリストを表１に示す。
フローチャートエディタはフローチャートシミュレー
タがフローチャートを模擬するにしたがってフローチャ
ートをグラフィック的に表示する。このグラフィック表
示は第７図に示すような箱と菱形と線とを含んでいる。
すべてが表示スクリーン上に画され従来のフローチャー
トと同様な形に表示される。シミュレーションの間に表
示スクリーン上にフローチャートを表示することによっ
て設計者がフローチャートを同時に設計し検証すること
を許可する。
フローチャートシミュレータ フローチャートシミュレータ22はフローチャートをシ
ミュレート（模擬）するのに使用されるソフトウエアモ
ジュールである。このモジュールは第８図に示したシミ
ュレータ窓を介して制御される。フローチャートシミュ
レータはフローチャートの状態とあるいは条件間での遷
移をシミュレートする。フローチャートシミュレータの
動作を以下に示す。
データ編集−レジスタあるいはメモリ内の値を変更 状態設定−シミュレートされるべき次の状態を設定 詳細あるいは要約のディスプレイの設定−シミュレーシ
ョンの間の詳細なあるいは要約の情報を表示 破断設定−破断点を設定 破断のクリア−すべての破断点をクリア 破断の表示−現在の破断点の表示 ステップ−ひとつの遷移を歩進 実行−フローチャートの実行 停止−フローチャートの実行を停止 ヒストリーオンあるいはヒストリーオフ−ヒストリー
（履歴）の記録のオンあるいはオフ キャンセル−実行中の動作のキャンセル ヘルプ（help）−ヘルプ（help）画面の表示 クローズ（close）−シミュレータ窓を閉じる（close） シミュレーションの結果はシミュレータ窓に表示され
る。またエディタ窓はフローチャートがシミュレートさ
れるにしたがってシミュレートしている部分を追跡す
る。フローチャートの追跡はエラーが発見された時フロ
ーチャートの編集を容易にする。
素子選択 素子選択器32はVLSIシステムを実現するために素子ラ
イブラリ34から最適の素子の一群を選択するための知識
ベースシステムである。この選択はフローチャート内の
機能の記述に基づいてなされるものでフローチャート内
において表示されている各動作に対して割り当てられた
マクロによって具体化される。VLSIシステムを作成する
ために選択される素子は種々の条件例えば素子の機能、
製造技術の種類、使用される電力の制限、遅延時間など
に依存する。素子選択器は素子選択を行うためのVLSI設
計専門技術者（エキスパート）から抽出した知識ベース
を用いる。
使用者の利用におけるフローチャートの記載からVLSI
システムを設計するためにフローチャート内の機能と素
子ライブラリからの素子との間の整合が必要である。こ
の整合を行うためには、素子選択工程が複雑であり多数
の設計パラメータおよび拘束に基づいてなされたもので
あるから、人工知能技術を用いる必要がある。
素子選択に用いられる技術的思想はソフトウエアにお
けるコンパイルで用いられる技術的思想と同様である。
ソフノウエアにおけるコンパイルにおいては多数のサブ
ルーチンがライブラリから結合される。VLSIシステムの
設計においては機能的マクロがライブラリ素子に表され
る。
第４図はハイアラキ的素子選択の技術的思想を示す。
素子選択工程は二つのステップで構成される。
（１）機能的マクロの選択 （２）幾何図形的素子の選択 基本的なマクロの一群を表１に示す。一つのマクロは
フローチャート内の一つの動作に対応する。例えばＡと
Ｂを加算し、その結果Ｃをストアする動作を考える。こ
の機能は加算マクロADD（X,Y,Z）として表される。フロ
ーチャートエディタとフローチャートシミュレータはフ
ローチャートの方形状の箱と菱形および線を引くために
用いられる、さらにマクロライブラリ23から選択された
マクロをフローチャート内に示される各動作に割り当て
ることならびにフローチャート内での機能を検証するた
めに用いられる。フローチャートは中間の形状（状態リ
スト）に変換され素子選択器に入力される。
素子選択器は各動作を実行するための適当な素子を選
択するための規則ベースエキスパートシステムを用い
る。もし素子ライブラリが、マクロによって特定される
動作を実行するための異なる形状の多数の素子を有して
いるならば、素子機能、使用されるプロセス技術、遅延
時間、電力制限値などの条件に基づいて素子の選択が行
われる。
素子選択器32の知識ベースは以下の各項に関係する情
報あるいは規則を含んでいる。
（１）マクロの選択 （２）二つのマクロの併合 （３）マクロと素子の連結 （４）二つの素子の併合 （５）エラーの診断 上記情報は規則として知識ベース35にストアされる。
素子リスト作成 第９図は素子リスト作成の段階を示す。
素子リスト作成の第１の段階はフローチャート記載の
素子選択器によって利用できる構造への変換である。こ
の変換は状態リストと呼ばれる。ブロックリストはイン
ターフェイスエンジンによって状態リストから作成され
る。このブロックリストは集積回路において使用される
機能ブロックのリストを含んでいる。この段階において
は以下に述べる形態の規則が利用される。
−データ通路への注書きの作成 −マクロに対する動作の作成 −各ブロックの接続 規則はこのレベルにおける素子の最適化とエラー診断
とを用意する。
素子選択器は素子ライブラリ34から選択された素子に
対するブロックを作成する。また、素子選択器は一つの
ブロックに対して最適の素子を選択する。この動作は素
子ライブラリからの適当な素子の選択のための規則の型
式化をも含んでいる。各素子には四つの形式の情報をス
トアしている。
（１）機能レベル情報：レジスタ転送レベルでの素子に
ついての記述 （２）論理レベル情報：フリップフロップとゲートに関
する記述 （３）回路レベル情報：トランジスタレベルでの記述 （４）レイアウトレベル情報：幾何図形マスクレベルの
明細 素子の属性は −素子名 −記述 −機能 −幅 −高さ −状態 −技術 −最小遅延時間 −典型的な遅延時間 −最大遅延時間 −電力 −ファイル −設計者 −日付 −コメント −検査者 素子選択工程において、上述の情報を使用することが
できる。素子に対するマクロを生成するために用いるこ
とができるかいくつかのパラメータは （１）マクロ名 （２）実行すべき機能 （３）チップの複雑さ （４）製造技術 （５）可能な遅延時間 （６）消費電力 （７）マクロデータ通路のビットサイズ ネットリスト生成 ネットリストは素子がPSCSによって選択された後に生
成される。PSCSはまた素子の端子を他の素子に接続する
ためのマクロの定義を使用する。PSCSはネットリストを
生成するために例えば状態リストなどのフローチャート
の表示形式の中間リストから状態から状態への遷移を使
用する。PSCSはネットリスト生成のための以下の知識を
含んでいる。
１）データ通路同期 ２）データ通路最適化 ３）マクロの定義 ４）素子ライブラリ ５）エラー検出および訂正 上述の情報は知識ベース35に規則としてストアされ
る。知識技術者はASIC設計エキスパートから上述の規則
を作成することを補助する。マクロライブラリ23と素子
ライブラリ34はKBSCのデータベースにストアされる。
PSCSによっていくつかの操作がおこなわれる。PSCS操
作の最高レベルの記述を以下に示す。
（１）フローチャート中間ファイルを読み状態リストを
形成する （２）現在のコンテキスト（context）＝START （３）インターフェイスエンジンを起動し現在のコンテ
キスト規則をロード （４）現在のコンテキストにしたがって以下のうちのい
ずれかを実行する （ａ）正しい履行のために状態リストを修正 （ｂ）ブロックのリストとマクロリストとデータ通路と
を作成 （ｃ）ブロックリストとデータ通路を最適化し、エラー
チェックを実行 （ｄ）ブロックを素子に変換 （ｅ）素子リストを最適化し、エラーチェックを実行 （ｆ）ネットリストの作成 （ｇ）ネットリストの最適化とエラーチェックの実行、
その完了後７へ行く（go to 7） （５）もし現在のコンテキストが変化したならば新しい
コンテキスト規則をロード （６）４へ行く（go to 4） （７）ネットリストファイルとstfファイルを出力しス
トップ 次の章においてステップ４において述べた操作が記述
される。規則言語およびPSCS表示が記述される。
規則言語PSCSの規則言語は宣言的でありかつ規則の編
集を容易にするように設計される。専門家にとって知識
ベースの構造を理解できるために規則言語は知識表示を
するための手段を提供する。この動作はデータ構造の形
式（フォーマット）を規則ベースで述べられるように
し、専門家がデータ構造を参照でき、システムによって
利用される種々の構造を理解できるようにする。例えば
エキスパートは配線の構造を解析でき、構成部分を決定
できる。エキスパートはそれらの構成部分を規則の中へ
取り込むことができる。新しい対象物が決められたとき
エキスパートは新しい構造を宣言し、この新しい構造に
既存の構造をリンプさせるように修正する。この方法に
おいてデータ構造の成長がエキスパートによってより良
く視覚化される。そして次に、これによって設計者が規
則を修正し、あるいは追加することができる。
以下の態様が規則言語の中に含まれる。
ｉ）レコード構造の形状の知識表示 ii）規則の前文における状態の表示 iii）規則動作における構造の作成をおよび破壊の容易
化 iv）規則の動作における任務の記述 ｖ）規則動作における入力と出力の容易化 vi）規則動作からのＣ機能の刺激の容易化 使用される規則フォーマットは以下の通りである。
インターフェイス方式 インターフェイス方式は高速パターンマッチングアル
ゴリズムに基づく。この規則はネットワーク中にストア
され規則を通して繰り返して述べるための必要条件は回
避される。これによって実行の速度を上げることができ
る。コンフリクトレソルーション（conflict resolutio
n）方式は以下のものに基づく。
（１）最も近い時点のデータが含まれている規則が選択
される。
（２）最も複雑な条件を有する規則が選択される。
（３）最初に宣言された規則が選択される。
規則エディタ PSCSはエキスパートが規則のセットを更新できるよう
に相互作用をする規則エディタを提供する。この規則は
データベースパッケージの編集能力が規則の編集に用い
ることができるように、規則がデータベース内にストア
される。この動作を実行するためにエキスパートは種々
の知識構造とインターフェイス工程とを熟知しているこ
とが必要である。もしこれが不可能ならば、知識技術者
の援助が必要である。
PSCSは種々のオプションンを設定できるメニューを提
供する。種々のデバッグフラグを設定するための機構、
および表示オプションの機構、さらにPSCSの全体的な制
御を行うための機能が設けられる。
使用者によって作成されたブロックリストをセーブ
し、表示するための機構も設けられる。使用者によって
作成されたブロックリストの形状はファイルにセーブす
ることができ、後にプロッタによって印刷することがで
きる。PSCS表示工程を再スタートさせるためにリセット
することができる。
PSCS規則例 規則１ IF もしブロックが存在しなければ THEN システムコントローラを発生させる 規則２ IF もしマクロを有する状態が存在し、AND（およ
び）このマクロがブロックに作られていなければ THEN ライブラリ内で対応するマクロを見出だし、この
マクロに対するブロックを生成する。
規則３ IF もし二つの状態で遷移があればAND（および）同
じ注書きを用いた状態でマクロがあれば THEN 最初のマクロに対応するレジスタから第２のマク
ロに対応する他のレジスタへ接続を作成する。
規則４ 1F もし一つのレジスタが他の一つのレジスタから一
つだけ接続されているならば THEN これらのレジスタを一つのレジスタに結合する 規則５ IF もし二つの比較器がありAND（および）入力デー
タ幅が同じサイズでありAND（および）それらの一つの
入力が同じでありAND（および）比較器の出力が同じ動
作を行うのに用いられるならば THEN これらの比較器を一つの比較器に結合する 規則６ IF もしレジスタなしでデータがあれば THEN 一つのレジスタをこのデータのために設ける 規則７ IF もしすべてのブロックが既に相互に接続されAND
（および）一つのブロックが接続されないいくつかの端
子を有しているならば THEN これらのブロックとその端子を除きあるいはエラ
ーメッセージを出力するる 規則８ IF もしメモリが使用され、しかしそのメモリのため
のブロックが作成されていないならば THEN データ、アドレス、データおよび制御用の読出、
書込端子とともにメモリブロックを作成する 規則９ IF もしレジスタがカウンタへの一つの接続を有して
いるならば THEN レジスタとカウンタを結合してレジスタとその端
子を除去する 規則10 IF もし異なるいくつかのブロックから一つのブロッ
クの一つの端子へ接続があるならば THEN マルチプレクサを挿入し、端子への接続を除去
し、それらの端子をマルチプレクサの入力へ接続し、マ
ルチプレクサの出力を上記一つのブロックへ接続する 他の規則の要点は、以下に示すように、 −他の素子の出力を用いることによって置換できる素子
は除去する −多重のトリーを簡略化する −素子からのファンアウトを利用する などである。
ソフト飲料自動販売機用コントローラの設計例 以下の例は特定用途向集積回路（ASIC）の設計におい
て本発明の前述の態様が以下に用いられるかを示す。こ
の例においてはASICは自動販売機のコントローラの設計
に用いたものである。自動販売機のコントローラは硬貨
受け取り部に硬貨が投入されるごとに信号を受ける。受
け取った硬貨の総額が適正な値になると、その硬貨の金
額が記録され、コントローラは一つの飲料を搬出する信
号を出力する。飲料の価格よりも高額の金額の硬貨が受
け取られるとコントローラは正しい金額になるようにつ
り銭を出す。
この自動販売機のコントローラの例においてはデジタ
ルシステムコントローラを教えるテキストを用いた後に
パターンが作られる。Fletcher,William I.,An Enginee
ring Approach to Digital Design,Pretice−Hall,Inc,
pp.491−505参照。このテキストを参照して自動販売機
のコントローラの要件をより完全に説明し、コントロー
ラのハードウエアを設計するためには、本発明の以前に
おいてはいかにその設計手法が複雑であったかを理解す
ることができよう。
第10図は自動販売機のコントローラのフローチャート
を示す。このフローチャートはフローチャートエディタ
を介して使用者により、KBSCシステムに入力される。フ
ローチャートを一見すると硬貨が硬貨受け取り部に存在
するときコントローラが硬貨有りの信号を受ける。Stat
e0およびCond0は硬貨の投入を待っていることを示すウ
エイト状態を定義している。CPは硬貨有りを示してお
り、!CPは硬貨無しを示す。State1およびCond1は硬貨が
硬貨受け取り部からクリアされたときを決定する。Stat
e20では硬貨を受け取った後にマクロインストラクショ
ンADD3.1（1c,cv,sum）がシステムに1c（last coin）お
よびcv（coin value）を指示し、その合計をストアす
る。state21と協働するマクロインストラクションはレ
ジスタsumの値をレジスタcvへ移動させる。state22にお
けるマクロCMP.1はレジスタcvの値をPR（飲料の価格pri
ce of soft drink）と比較して信号EQ,GTおよびLTを返
す。条件cond2は比較動作CMP.1の結果を検査する。その
結果が“大きくない”（!GT.CMP.1）であれば条件cond3
は結果が“等しい”（EQ.CMP.1）であるかどうかみるた
めの検査を行う。もし結果が“等しくない”（!EQ.CMP.
1）であれば制御は状態state0へ戻り他の硬貨の投入を
待つ。もしcond3がEQであれば、状態state4は飲料を搬
出するための制御信号を発生し、マクロインストラクシ
ョンCLR.1（cv）はcvを０にリセットして、他の顧客を
待つ。
もし投入された硬貨の合計金額が飲料価格を越えてい
るときは、状態state30は動作“return coin"（硬貨返
却）を出力する。さらにマクロDECR.1（cv）は返却され
た硬貨の合計金額だけcvの値を減算する。状態state31
でcvとPRが再び比較される。もしcvがまだPRよりも大き
ければ、制御は状態state30へとび、他の硬貨を返却す
る。条件cond5はCMP.2の結果が等しいかどうかを検査
し、飲料を搬出するか（droppop）あるいは状態state0
へ戻り他の硬貨の投入を待つ。状態と協働する第10図に
示すマクロは上述の表１に定義したものに対応し、それ
ぞれの状態において実行されるべき特定の動作を決定す
る。
付表Ａは第10図に示したフローチャートで作成される
中間ファイルあるいは状態リストを示す。この状態リス
トはEDSIMプログラム20からの出力として作成され、PSC
Sプログラム30（第３図）への入力として用いられる。
第11図は第10図のフローチャートに用いられる各マク
ロと対応するハードウエアブロックを示す。比較マクロ
CMP（A,B）は、値Ａをストアするレジスタ、Ｂをストア
するレジスタ、比較器のブロックを生成し、さらに比較
の結果発生するEQ,LT,GT信号用のシステムコントローラ
のための制御通路を生成する。別のマクロADD（A,B,C）
は各入力値ＡおよびＢ用のレジスタ、出力値Ｃ用のレジ
スタおよび加算器（adder）ブロックを生成する。マク
ロDECR（Ａ）はカウンタ（counter）ブロック生成す
る。PSCSプログラム30は第10図のフローチャートに用い
られたマクロを対応するハードウエア素子へ生成し、第
12図に示すハードウエアブロックを生成する。図示され
たブロックの生成においてPSCSプログラム30はすでに述
べた規則の例のうち規則１と規則２とによっている。
第13図はデータ通路と制御通路をともに示した第12図
のブロックの接続を示す。データおよび制御通路の生成
においてデータ／制御シンセサイザプログラム31により
規則３を用いた。
第14図は冗長なレジスタを消去するために規則４を適
用して回路を最適化した結果を示す。この規則の適用の
結果、第13図のレジスタR2,R3,R7,R8,R9が除かれた。第
15図は冗長な比較器を省略したさらなる最適化を行った
結果のブロックダイアグラムを示す。この最適化は規則
５の適用によりPSCSプログラムで完成した。
システムコントローラブロックが決定したので、集積
回路の他の必要なハードウエアブロックとデータおよび
制御通路およびPSCSプログラム30はこれらのハードウエ
ア部分および必要な接続を決定するネットリスト15を生
成する。このネットリストから集積回路を製造するマス
クデータが利用可能なVLSI CADツールを用いて直接的に
作られる。
【図面の簡単な説明】
第1a図はフローチャート形式で示された所望の回路の一
部分についての機能レベルでの設計の表現を示す図、 第1b図は集積回路の構造レベルの設計表現を示す図、 第1c図は集積回路チップの製造において用いられる物理
的なレイアウトレベルの回路の設計表現を示す図、 第２図は集積回路が本発明のKBSCシステムによってフロ
ーチャート記載からどのように集積回路のマスクデータ
が作られるかを示すブロックダイアグラム、 第３図はKBSCシステムの最初の部分の詳細を示す図、 第４図は本発明のASIC設計システムがどのようにして素
子ライブラリから集積回路ハードウエア素子を抽出する
かを示す図、 第５図は集積回路によって実行される機能的動作のシー
ケンスを決定するフローチャートの一例を示す図、 第６図は第５図において定義された集積回路用のハード
ウエアブロックおよび相互接続条件を示した構造を表す
図、 第７図はフローチャートエディタ窓を示す図、 第８図はフローチャートシミュレータ窓を示す図、 第９図は素子リスト生成に含まれるステップを示す図、 第10図は自動販売機システムの一例を示すフローチャー
ト、 第11図は第10図のフローチャートに用いられる三つのマ
クロのそれぞれに対応するハードウエア部分を示す図、 第12図は第10図のフローチャートで決定される集積回路
のハードウエア部分を示す初期のブロックダイアグラ
ム、 第13図は各ブロック間の相互接続を示す、第12図に対応
するブロックダイアグラム、 第14図はレジスタの最適化後の第13図に対応するブロッ
クダイアグラム、 第15図はさらに最適化を行った後の第14図に対応するブ
ロックダイアグラムである。 10……KBSC、11……フローチャート、 15……ネットリスト、16……CADツール、 18……マスクデータ、23……マクロライブラリ、 34……素子ライブラリ、35……知識ベース
───────────────────────────────────────────────────── フロントページの続き (72)発明者 進藤 晶弘 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 昭62−121579（ＪＰ，Ａ) 情報処理学会設計自動化研究会資料 22号 19−28頁 伊藤誠ほか「制御フロ ー図面の入力と論理合成」 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】特定用途向集積回路についてのアーキテク
    チャに依存しない機能的仕様から直接的に特定用途向集
    積回路を設計するための計算機支援設計システムは、以
    下の構成よりなる： 動作と条件からなるアーキテクチャに依存しない機能的
    仕様のセットを定義するマクロライブラリ； 上記特定用途向集積回路についてのアーキテクチャに依
    存しない機能的仕様を定義するためのユーザによって操
    作可能な入力仕様手段、上記機能的仕様は動作と条件か
    らなる一連の操作からなり、上記入力仕様手段はユーザ
    が各操作についてマイクロライブラリから選択されるマ
    クロを特定することを許容する手段を含んでいる； 上記マクロライブラリに定義された適用可能な操作を実
    行するため適用可能な集積回路ハードウエア素子のセッ
    トを定義する素子ライブラリ； 上記素子ライブラリから上記入力仕様手段によって特定
    される各マクロについて、特定されたマクロによって定
    義される操作を実行するため適当なハードウエア素子を
    選択する素子選択手段、該素子選択手段は、上記素子ラ
    イブラリからハードウエア素子を選択するための規則を
    収納した知識ベースと該知識ベースの規則にしたがって
    素子ライブラリから適当なハードウエア素子を選択する
    ための推論エンジン手段を含むエキスパートシステムか
    らなる；および 上記集積回路の機能的要求と接続関係を達成するのに必
    要なハードウエア素子を定義するネットリストをシステ
    ムからの出力として生成するため上記素子選択手段と協
    働するネットリスト生成手段。
  2. 【請求項２】特定用途向集積回路についてのアーキテク
    チャに依存しない機能的要求を定義するフローチャート
    から直接的に特定用途向集積回路を設計するための計算
    機支援設計システムは、以下の構成よりなる： 動作と条件からなるアーキテクチャに依存しない操作の
    セットを定義するマクロライブラリ； 上記アーキテクチャに依存しない操作を表す要素を有す
    るフローチャートを生成するためのユーザ操作可能なフ
    ローチャート編集手段； 上記フローチャート編集手段は、上記フローチャートに
    表現された各操作について上記マクロライブラリから選
    ばれるマクロを特定するマクロ特定手段を含む； 上記マクロライブラリに定義された適用可能な操作を実
    行するために適用可能なハードウエア素子のセットを定
    義する素子ライブラリ； 上記素子ライブラリから上記特定されたマクロによって
    定義された操作を実行するため、各特定マクロについて
    適当なハードウエア素子を選択する素子選択手段、該素
    子選択手段は、上記素子ライブラリからハードウエア素
    子を選択するための規則を収納した知識ベースと該知識
    ベースの規則にしたがって上記素子ライブラリから適当
    なハードウエア素子を選択するための推論エンジン手段
    を含むエキスパートシステムからなる； 上記素子選択手段と協働して、上記素子選択手段によっ
    て選択されたハードウエア素子についてデータパスを生
    成するデータパス生成手段、該データパス生成手段はハ
    ードウエア素子間のデータパスを選択するための規則を
    収納した知識ベースと、上記知識ベースの規則と特定さ
    れたマクロの論理にしたがって、上記素子選択手段によ
    って選択されたハードウエア素子間のデータパスを選択
    する推論エンジンとを備える。
JP1007550A 1988-01-13 1989-01-12 Ａｓｉｃ用計算機支援設計システム Expired - Fee Related JP2862886B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US143,821 1988-01-13
US07/143,821 US4922432A (en) 1988-01-13 1988-01-13 Knowledge based method and apparatus for designing integrated circuits using functional specifications

Publications (2)

Publication Number Publication Date
JPH01309185A JPH01309185A (ja) 1989-12-13
JP2862886B2 true JP2862886B2 (ja) 1999-03-03

Family

ID=22505806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1007550A Expired - Fee Related JP2862886B2 (ja) 1988-01-13 1989-01-12 Ａｓｉｃ用計算機支援設計システム

Country Status (5)

Country Link
US (1) US4922432A (ja)
JP (1) JP2862886B2 (ja)
DE (1) DE3900750A1 (ja)
GB (1) GB2213967B (ja)
NL (1) NL192892C (ja)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610828A (en) * 1986-04-14 1997-03-11 National Instruments Corporation Graphical system for modelling a process and associated method
US5095441A (en) * 1986-09-12 1992-03-10 Digital Equipment Corporation Rule inference and localization during synthesis of logic circuit designs
US5151867A (en) * 1986-09-12 1992-09-29 Digital Equipment Corporation Method of minimizing sum-of-product cases in a heterogeneous data base environment for circuit synthesis
US5150308A (en) * 1986-09-12 1992-09-22 Digital Equipment Corporation Parameter and rule creation and modification mechanism for use by a procedure for synthesis of logic circuit designs
US5212650A (en) * 1986-09-12 1993-05-18 Digital Equipment Corporation Procedure and data structure for synthesis and transformation of logic circuit designs
US5197016A (en) * 1988-01-13 1993-03-23 International Chip Corporation Integrated silicon-software compiler
JPH01226066A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd ディジタル信号処理プロセッサ
JPH0769926B2 (ja) * 1988-03-18 1995-07-31 株式会社日立製作所 符号解読型選択論理生成装置
US5173864A (en) * 1988-08-20 1992-12-22 Kabushiki Kaisha Toshiba Standard cell and standard-cell-type integrated circuit
JPH0786883B2 (ja) * 1988-09-09 1995-09-20 松下電器産業株式会社 網図または諭理回路図自動生成方法およびそのシステム
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5208768A (en) * 1988-11-14 1993-05-04 Digital Equipment Corporation Expert system including arrangement for acquiring redesign knowledge
US5283857A (en) * 1988-11-14 1994-02-01 Digital Equipment Corporation Expert system including arrangement for acquiring redesign knowledge
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US5329470A (en) * 1988-12-02 1994-07-12 Quickturn Systems, Inc. Reconfigurable hardware emulation system
US5140526A (en) * 1989-01-06 1992-08-18 Minc Incorporated Partitioning of Boolean logic equations into physical logic devices
US5187784A (en) * 1989-01-13 1993-02-16 Vlsi Technology, Inc. Integrated circuit placement method using netlist and predetermined ordering constraints to produce a human readable integrated circuit schematic diagram
US5241656A (en) * 1989-02-06 1993-08-31 International Business Machines Corporation Depth buffer clipping for window management
US5371683A (en) * 1989-03-22 1994-12-06 Kabushiki Kaisha Toshiba LSI design support system
US5369593A (en) 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5353243A (en) 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
JPH0341519A (ja) * 1989-07-10 1991-02-22 Hitachi Ltd 知識処理システム
US5243538B1 (en) * 1989-08-09 1995-11-07 Hitachi Ltd Comparison and verification system for logic circuits and method thereof
EP0416669B1 (en) * 1989-09-05 1998-09-09 Lsi Logic Corporation Logic compiler for design of circuit models
JP2801931B2 (ja) * 1989-09-07 1998-09-21 松下電器産業株式会社 論理設計処理装置および回路変換ルール翻訳装置ならびに回路変換ルール翻訳方法
US5307282A (en) * 1989-09-22 1994-04-26 Hewlett-Packard Company Method of computer-aided prediction of collisions between objects including fabrication tools and parts to be fabricated
US5231590A (en) * 1989-10-13 1993-07-27 Zilog, Inc. Technique for modifying an integrated circuit layout
US5448494A (en) * 1989-12-20 1995-09-05 Fujitsu Limited Mask data processing apparatus for integrated circuit production
US5448493A (en) * 1989-12-20 1995-09-05 Xilinx, Inc. Structure and method for manually controlling automatic configuration in an integrated circuit logic block array
US5367468A (en) * 1990-02-21 1994-11-22 Kabushiki Kaisha Toshiba Design aid method and design aid apparatus for integrated circuits
US5384710A (en) * 1990-03-13 1995-01-24 National Semiconductor Corporation Circuit level netlist generation
US5084824A (en) * 1990-03-29 1992-01-28 National Semiconductor Corporation Simulation model generation from a physical data base of a combinatorial circuit
US5572437A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US5557531A (en) * 1990-04-06 1996-09-17 Lsi Logic Corporation Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation
US5553002A (en) 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5598344A (en) 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5278769A (en) * 1991-04-12 1994-01-11 Lsi Logic Corporation Automatic logic model generation from schematic data base
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5428550A (en) * 1990-06-28 1995-06-27 National Semiconductor Corporation Hierarchical hardware flowchart using symbolic macros
US5258919A (en) * 1990-06-28 1993-11-02 National Semiconductor Corporation Structured logic design method using figures of merit and a flowchart methodology
US5699310A (en) * 1990-06-29 1997-12-16 Dynasty Technologies, Inc. Method and apparatus for a fully inherited object-oriented computer system for generating source code from user-entered specifications
US5713034A (en) * 1990-08-07 1998-01-27 Oki Electric Industry Co., Ltd. CAE system for preparing transmission network and analyzing load in mechanical system
US5412591A (en) * 1990-08-09 1995-05-02 Vlsi Technology, Inc. Schematic compiler for a multi-format high speed multiplier
US5187671A (en) * 1990-08-24 1993-02-16 Microelectronics And Computer Technology Corporation Automated interconnect routing system
US5406497A (en) * 1990-09-05 1995-04-11 Vlsi Technology, Inc. Methods of operating cell libraries and of realizing large scale integrated circuits using a programmed compiler including a cell library
JPH04116951A (ja) * 1990-09-07 1992-04-17 Fujitsu Ltd 半導体集積回路
JPH04127275A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd Ｌｓｉ論理回路自動合成における組合せ回路のテクノロジーマッピング方式
US5490082A (en) * 1990-11-07 1996-02-06 Vlsi Technology, Inc. Method of graphically designing circuits
JP2573414B2 (ja) * 1990-11-21 1997-01-22 株式会社東芝 半導体集積回路製造方法
US5303161A (en) * 1990-12-10 1994-04-12 Hughes Aircraft Company Technology independent integrated circuit mask artwork generator
US5740070A (en) * 1991-06-11 1998-04-14 Mega Chips Corporation Apparatus for automatically generating logic circuit
US5473546A (en) * 1991-06-12 1995-12-05 Lsi Logic Corporation Method for flattening hierarchical design descriptions
US5521836A (en) * 1991-06-28 1996-05-28 Vlsi Technology, Inc. Method for determining instance placements in circuit layouts
US5471398A (en) * 1991-07-01 1995-11-28 Texas Instruments Incorporated MTOL software tool for converting an RTL behavioral model into layout information comprising bounding boxes and an associated interconnect netlist
JP3172211B2 (ja) * 1991-09-05 2001-06-04 富士通株式会社 回路合成システム
FR2681748B1 (fr) * 1991-09-20 1994-10-14 Sgs Thomson Microelectronics Sa Procede pour concevoir des circuits integres controleurs de protocole et systeme pour sa mise en óoeuvre.
US5337255A (en) * 1991-10-30 1994-08-09 Xilinx, Inc. Method for implementing set/reset synchronously or asynchronously in a programmable logic device
US5574655A (en) * 1991-10-30 1996-11-12 Xilinx, Inc. Method of allocating logic using general function components
US5553001A (en) * 1991-10-30 1996-09-03 Xilinx, Inc. Method for optimizing resource allocation starting from a high level
JPH05128085A (ja) * 1991-11-08 1993-05-25 Toshiba Corp システム制御の学習方法
US5452227A (en) * 1991-11-13 1995-09-19 Westinghouse Elec. Corp. Method and apparatus for converting a programmable logic device designed into a selectable target gate array design
US5386558A (en) * 1992-02-24 1995-01-31 Adapsys, Inc. Method and apparatus for executing control system functions in a computer system
JPH05274390A (ja) * 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 回路素子割り付け方法及び遅延最適化方法並びに論理設計システム
WO2004077555A1 (ja) * 1992-03-31 2004-09-10 Yasuo Jimbo Lsi設計部品データの管理装置
US5491640A (en) * 1992-05-01 1996-02-13 Vlsi Technology, Inc. Method and apparatus for synthesizing datapaths for integrated circuit design and fabrication
US5347465A (en) * 1992-05-12 1994-09-13 International Business Machines Corporation Method of integrated circuit chips design
US5526517A (en) * 1992-05-15 1996-06-11 Lsi Logic Corporation Concurrently operating design tools in an electronic computer aided design system
DE69325770T2 (de) * 1992-06-02 1999-11-18 Hewlett Packard Co Verfahren zum rechnergestützten entwurf für mehrschichtverbindungen-technologien
EP0584828B1 (en) * 1992-08-26 2001-11-07 Matsushita Electric Industrial Co., Ltd. LSI automated design system and method
DE69327389T2 (de) * 1992-10-29 2000-06-15 Altera Corp Verfahren zum Prüfen von Entwürfen für programmierbare Logikschaltungen
US5566079A (en) * 1992-11-12 1996-10-15 Vlsi Technology, Inc. Parameterized generic multiplier complier
US5557532A (en) * 1992-11-12 1996-09-17 Vlsi Technology, Inc. Parameterized generic compiler
JPH06168291A (ja) * 1992-11-27 1994-06-14 Nec Corp 接続先一覧表によるフローチャートマクロの接続方式
US5416719A (en) * 1992-12-17 1995-05-16 Vlsi Technology, Inc. Computerized generation of truth tables for sequential and combinatorial cells
US5617327A (en) * 1993-07-30 1997-04-01 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
WO1994015311A1 (en) * 1992-12-28 1994-07-07 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
WO1994019741A2 (en) * 1993-02-25 1994-09-01 Reticular Systems, Inc. Real-time rule based processing system
US5519633A (en) * 1993-03-08 1996-05-21 International Business Machines Corporation Method and apparatus for the cross-sectional design of multi-layer printed circuit boards
JP3172617B2 (ja) * 1993-03-10 2001-06-04 三菱電機株式会社 論理記述変換装置及び方法並びに論理合成方法
US7043407B2 (en) * 1997-03-10 2006-05-09 Trilogy Development Group, Inc. Method and apparatus for configuring systems
US5956257A (en) * 1993-03-31 1999-09-21 Vlsi Technology, Inc. Automated optimization of hierarchical netlists
FR2704663B1 (fr) * 1993-04-29 1995-06-23 Sgs Thomson Microelectronics Procédé et dispositif de détermination de la composition d'un circuit intégré.
US5751592A (en) * 1993-05-06 1998-05-12 Matsushita Electric Industrial Co., Ltd. Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit
US5465216A (en) * 1993-06-02 1995-11-07 Intel Corporation Automatic design verification
US5487018A (en) * 1993-08-13 1996-01-23 Vlsi Technology, Inc. Electronic design automation apparatus and method utilizing a physical information database
JPH0765040A (ja) * 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 機能データインターフェース方法および機能データインターフェース装置
CA2126265A1 (en) * 1993-09-27 1995-03-28 Michael Robert Cantone System for synthesizing field programmable gate array implementations from high level circuit descriptions
JPH07105253A (ja) * 1993-10-07 1995-04-21 Nec Corp データパス回路レイアウト生成システム
US5502645A (en) * 1993-11-05 1996-03-26 Nec Usa, Inc. Behavioral synthesis for reconfigurable datapath structures
US5613102A (en) * 1993-11-30 1997-03-18 Lucent Technologies Inc. Method of compressing data for use in performing VLSI mask layout verification
US5481475A (en) * 1993-12-10 1996-01-02 International Business Machines Corporation Method of semiconductor device representation for fast and inexpensive simulations of semiconductor device manufacturing processes
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
GB9404078D0 (en) * 1994-03-03 1994-04-20 Int Computers Ltd Design automation method for digital electronic circuits
JPH07249748A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd マスタースライス型ｌｓｉの設計装置
US5629860A (en) * 1994-05-16 1997-05-13 Motorola, Inc. Method for determining timing delays associated with placement and routing of an integrated circuit
US5617328A (en) * 1994-05-23 1997-04-01 Winbond Electronics Corporation Automatic code pattern generator for repetitious patterns in an integrated circuit layout
DE69520706T2 (de) 1994-06-03 2001-08-02 Hyundai Electronics America Herstellungsverfahren für einen elektrischen Vorrichtungs-Adapter
US5535134A (en) * 1994-06-03 1996-07-09 International Business Machines Corporation Object placement aid
US5537330A (en) * 1994-06-10 1996-07-16 International Business Machines Corporation Method for mapping in logic synthesis by logic classification
US5586319A (en) * 1994-07-27 1996-12-17 Vlsi Technology, Inc. Netlist editor allowing for direct, interactive low-level editing of netlists
US5646862A (en) * 1994-09-29 1997-07-08 Ford Motor Company Vendor-neutral integrated vehicle electrical design and analysis system and method
US5515302A (en) * 1994-11-07 1996-05-07 Motorola, Inc. Method for identifying excessive power consumption sites within a circuit
US7068270B1 (en) * 1994-12-02 2006-06-27 Texas Instruments Incorporated Design of integrated circuit package using parametric solids modeller
US5748943A (en) * 1995-10-04 1998-05-05 Ford Global Technologies, Inc. Intelligent CAD process
US5870588A (en) * 1995-10-23 1999-02-09 Interuniversitair Micro-Elektronica Centrum(Imec Vzw) Design environment and a design method for hardware/software co-design
JP2869379B2 (ja) * 1996-03-15 1999-03-10 三菱電機株式会社 プロセッサ合成システム及びプロセッサ合成方法
US5903886A (en) * 1996-04-30 1999-05-11 Smartlynx, Inc. Hierarchical adaptive state machine for emulating and augmenting software
US5812416A (en) * 1996-07-18 1998-09-22 Lsi Logic Corporation Integrated circuit design decomposition
US6178494B1 (en) * 1996-09-23 2001-01-23 Virtual Computer Corporation Modular, hybrid processor and method for producing a modular, hybrid processor
US5963454A (en) * 1996-09-25 1999-10-05 Vlsi Technology, Inc. Method and apparatus for efficiently implementing complex function blocks in integrated circuit designs
US5943485A (en) * 1996-10-15 1999-08-24 Motorola, Inc. Method for testing and for generating a mapping for an electronic device
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US5799293A (en) * 1996-11-04 1998-08-25 Ford Global Technologies, Inc. Method for optimizing the design of a product using knowledge-based engineering techniques
US6910200B1 (en) * 1997-01-27 2005-06-21 Unisys Corporation Method and apparatus for associating selected circuit instances and for performing a group operation thereon
US5867180A (en) * 1997-03-13 1999-02-02 International Business Machines Corporation Intelligent media memory statically mapped in unified memory architecture
US5883814A (en) * 1997-03-13 1999-03-16 International Business Machines Corporation System-on-chip layout compilation
US5901304A (en) * 1997-03-13 1999-05-04 International Business Machines Corporation Emulating quasi-synchronous DRAM with asynchronous DRAM
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US6152612A (en) * 1997-06-09 2000-11-28 Synopsys, Inc. System and method for system level and circuit level modeling and design simulation using C++
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
GB2354614B (en) * 1998-05-06 2003-05-14 Acuid Corp Ltd A system for modelling memory business parameters
US6272671B1 (en) 1998-09-11 2001-08-07 Lsi Logic Corporation Extractor and schematic viewer for a design representation, and associated method
US7071952B1 (en) * 1998-11-30 2006-07-04 Actcon Control Ab Method for inserting objects into a working area in a computer application
WO2000049653A1 (fr) * 1999-02-17 2000-08-24 Hitachi, Ltd. Support de stockage et procede de fabrication d'un circuit integre a semi-conducteur
US6832182B1 (en) 1999-04-08 2004-12-14 Transim Technology Corporation Circuit simulator
AU2001293566A1 (en) 2000-09-19 2002-04-02 Draftlogic System Inc System for client-driven automated computer-aided drafting
US7043408B2 (en) 2000-11-08 2006-05-09 Virtual Supply Chain Engineering, Inc. Computer-aided design neutral graphical data interface
US6668360B1 (en) 2001-01-08 2003-12-23 Taiwan Semiconductor Manufacturing Company Automatic integrated circuit design kit qualification service provided through the internet
US6609238B1 (en) * 2001-06-15 2003-08-19 Lsi Logic Corporation Method of control cell placement to minimize connection length and cell delay
JP2003216670A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd コンピュータ読み取り可能な記録媒体および半導体集積回路装置
US7801361B2 (en) * 2002-10-15 2010-09-21 Definiens Ag Analyzing pixel data using image, thematic and object layers of a computer-implemented network structure
US7873223B2 (en) * 2002-10-15 2011-01-18 Definiens Ag Cognition integrator and language
US8594410B2 (en) * 2006-08-28 2013-11-26 Definiens Ag Context driven image mining to generate image-based biomarkers
US7164355B2 (en) * 2004-05-19 2007-01-16 Rosemount Inc. Process transmitter with a plurality of operating modes
WO2006074239A2 (en) * 2005-01-05 2006-07-13 Xtremedata, Inc. Systems and methods for providing co-processors to computing systems
US7603573B2 (en) * 2006-10-24 2009-10-13 Silicon Graphics, Inc. System and method for optimizing computational density
US8989468B2 (en) * 2007-05-25 2015-03-24 Definiens Ag Generating an anatomical model using a rule-based segmentation and classification process
US10541046B2 (en) * 2009-09-02 2020-01-21 Microsoft Technology Licensing, Llc Creating genetic devices
KR102201566B1 (ko) * 2017-08-18 2021-01-11 주식회사 엘지화학 맞춤형 bms 모듈 및 그 설계 방법
US11556406B2 (en) 2018-12-03 2023-01-17 Synopsys, Inc. Automatic root cause analysis of complex static violations by static information repository exploration

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2245984B1 (ja) * 1973-09-27 1977-03-18 Ibm
US4584653A (en) * 1983-03-22 1986-04-22 Fujitsu Limited Method for manufacturing a gate array integrated circuit device
GB8329888D0 (en) * 1983-11-09 1983-12-14 Philips Electronic Associated Generating component interconection lists
JPS60114968A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 推論システム
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US4648044A (en) * 1984-06-06 1987-03-03 Teknowledge, Inc. Basic expert system tool
US4658370A (en) * 1984-06-07 1987-04-14 Teknowledge, Inc. Knowledge engineering tool
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
US4675829A (en) * 1984-07-27 1987-06-23 Intellicorp Corporation Method and apparatus for building knowledge-based systems
EP0169576B1 (en) * 1984-07-27 1990-12-19 Hitachi, Ltd. Method and system of circuit pattern understanding and layout
US4635208A (en) * 1985-01-18 1987-01-06 Hewlett-Packard Company Computer-aided design of systems
US4700316A (en) * 1985-03-01 1987-10-13 International Business Machines Corporation Automated book layout in static CMOS
JPS6274158A (ja) * 1985-09-27 1987-04-04 Hitachi Ltd 回路変換方式
AU7727987A (en) * 1986-09-12 1988-03-17 Digital Equipment Corporation Cad of logic circuits: procedure and data structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
情報処理学会設計自動化研究会資料 ２２号 １９−２８頁 伊藤誠ほか「制御フロー図面の入力と論理合成」

Also Published As

Publication number Publication date
GB2213967B (en) 1992-06-17
DE3900750A1 (de) 1989-07-27
NL192892C (nl) 1998-04-02
GB8900594D0 (en) 1989-03-15
NL192892B (nl) 1997-12-01
NL8900084A (nl) 1989-08-01
US4922432A (en) 1990-05-01
GB2213967A (en) 1989-08-23
JPH01309185A (ja) 1989-12-13

Similar Documents

Publication Publication Date Title
JP2862886B2 (ja) Ａｓｉｃ用計算機支援設計システム
JP3027009B2 (ja) 設計取り込みシステム
US5933356A (en) Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US6366874B1 (en) System and method for browsing graphically an electronic design based on a hardware description language specification
US5220512A (en) System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US5526277A (en) ECAD system for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic descriptions thereof
US6311309B1 (en) Methods and apparatus for simulating a portion of a circuit design
US5598344A (en) Method and system for creating, validating, and scaling structural description of electronic device
US7100133B1 (en) Computer system and method to dynamically generate system on a chip description files and verification information
US5831869A (en) Method of compacting data representations of hierarchical logic designs used for static timing analysis
US8046735B1 (en) Transforming graphical objects in a graphical modeling environment
US5544067A (en) Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US7865350B1 (en) Partitioning a model in modeling environments
US6353806B1 (en) System level hardware simulator and its automation
EP0869433A2 (en) A test development system and method for software with a graphical user interface
EP0508620B1 (en) Method and System for automatically determing the logical function of a circuit
Newton et al. Computer-aided design for VLSI circuits
US10846449B1 (en) Conversion of block model-based circuit designs into circuit implementations
JPH05282394A (ja) 半導体集積回路設計支援装置
Meyer CAD tool interchangeability through net list translation
JPH04255075A (ja) Ｖｌｓｉレイアウト設計支援装置
Palagin et al. Features of Digital Devices Design of Modern PLD of the Xilinx Incorporation
Castells et al. Comparing design flows for structural system level specifications facing FPGA platforms
Purcell et al. A new language suite for designer-specifiable ASIC cell compilers

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees