JPH0765040A - 機能データインターフェース方法および機能データインターフェース装置 - Google Patents

Abstract

(57)【要約】 【目的】 機能設計を数種類の機能部品に分類し、デー
タベースおよびインターフェース方法を統一化すること
により機能レベルの自動設計化ツールの統合化を図る。 【構成】 ＨＤＬファイル１あるいは図形表現機能デー
タベース２を機能データ読み込み処理３により読み込
み、機能データ割り付け処理４により機能部品ライブラ
リ９に格納された各機能部品に割り付ける。機能部品別
に分類されたデータは機能データ格納処理５により機能
データベース１０に格納される。さらに、機能データベ
ース１０に格納された機能データは機能部品別に、機能
データ読み込み処理６により転送され、機能データ生成
処理７により機能レベルの任意のツール用データが生成
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、 データ転送、ステー
トマシン、論理式、メモリ、サブモジュールで構成され
る論理回路の機能データを格納する機能データベースへ
の読み込みおよび書き込みを行なう機能データインター
フェース方法および機能データインターフェース装置に
関する。

【０００２】

【従来技術】集積回路の大規模化に伴い、論理設計から
レイアウト設計における設計自動化技術が普及し、ネッ
トリストレベルのデータ表現、データインターフェース
方法の標準化が進められている。例えば、CADフレーム
ワークイニシアティブ デザイン表現プログラミングイ
ンターフェース CFI Design Representation Programmi
ng Interface 参照。

【０００３】一方、より概念レベルの高い機能レベルや
レジスタトランスファレベルなどの機能設計における自
動化の研究も進められている。主な研究テーマとして
は、 （１）データパス合成 （２）コントロール合成 （３）性能見積もり （４）回路分割（ステートマシン分割、データパス分
割）等があげられる。

【０００４】このような機能設計の自動化ツールが普及
してくると、ネットリストレベルにおけるデータ表現、
データインターフェース方法の標準化と同様に、機能レ
ベルでの標準化が必要となってくる。

【０００５】従来の機能データインターフェース方法
は、ハードウエア記述言語（ＨＤＬ）で記述されたファ
イルを介し、ＨＤＬファイルを読み込み内部データを作
成する、あるいは内部データからＨＤＬファイルを出力
するという形式であった。

【０００６】例えば、図形入力により機能設計を行なう
ツールは、レジスタトランスファレベルのＨＤＬ記述を
生成することにより、論理合成やシミュレータ等のＨＤ
Ｌを入力とする他のツールに機能設計データを渡すもの
である。

【０００７】

【発明が解決しようとする課題】上記のような従来の機
能データインターフェース方法では、 （１）ＨＤＬの仕様が変更になった場合、個々のツール
に対し修正する必要があり、迅速な対応が困難 （２）個々のツールが固有のデータ表現とデータベース
を持つため、複数のツールを含むシステム統合化が困難 （３）任意のツールのデータベースを統合化システムの
共通データベースとして使用すると仮定しても、そのデ
ータベースの中で様々なタイプのデータが混在し、他の
ツールに必要な情報を取り出すのは困難という問題点が
あった。

【０００８】本発明は、上記問題点を鑑み、 （１）言語仕様、データベース仕様の変更対応の迅速化 （２）データベースの統一化 （３）多種言語対応の容易化 を目的とし、ＨＤＬで記述された、あるいは図形表現さ
れた機能設計を、統一化した機能データベースにデータ
変換することと、機能データベースから機能レベルの任
意のツール用のデータを生成する機能データインターフ
ェース方法および機能データインターフェース装置を提
供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の機能データイン
ターフェース方法は、データ転送、ステートマシン、論
理式、メモリ、サブモジュールで構成される論理回路を
格納する機能データベースと機能部品ライブラリを備え
た機能設計支援装置において、ハードウエア記述言語
（ＨＤＬ）で記述されたファイル、あるいは機能図、状
態遷移図および論理式で表現された機能設計データを読
み込む機能データ読み込み処理と、前記機能データ読み
込み処理により読み込んだ機能データを機能部品ライブ
ラリの機能部品に割り付ける機能部品割り付け処理と、
前記機能部品割り付け処理により分類された機能データ
を機能部品別に機能データベースに格納する機能データ
格納処理と、機能データベースから機能データを機能部
品別に読み込む機能データ読み込み処理と、前記機能デ
ータ読み込み処理により読み込まれた、機能部品別に分
類した機能データから任意の機能レベルのツール用デー
タを生成する機能データ生成処理とを備えた構成とす
る。

【００１０】本発明の機能データインターフェース装置
は、データ転送、ステートマシン、論理式、メモリ、サ
ブモジュールで構成される論理回路を格納する機能デー
タベースと機能部品ライブラリを備えた機能設計支援装
置において、ハードウエア記述言語（HDL）で記述され
たファイル、あるいは機能図、状態遷移図および論理式
で表現された機能設計データを読み込む機能データ読み
込み部と、前記機能データ読み込み部で読み込んだ機能
データを記憶する機能データ記憶部と、前記機能データ
記憶部に記憶された機能データを機能部品ライブラリの
機能部品に割り付ける処理と機能部品に割り付けられた
データから任意の機能レベルのツール用データを生成す
る処理を行なうＣＰＵと、前記ＣＰＵにおいて機能部品
別に分類された機能データを機能部品別に前記ＣＰＵか
ら機能データベースへ転送する機能データ入力インター
フェースと、機能データベースから機能データを機能部
品別に前記ＣＰＵへ転送する機能データ出力インターフ
ェースを備えた構成とする

【００１１】。

【作用】本発明の構成によれば、機能部品割り付け処理
は、ＨＤＬで記述された機能設計や図形表現された機能
設計を、機能部品ライブラリに格納されたステートマシ
ン、論理式、メモリ、サブモジュール、外部ピン、ター
ミナル、レジスタ、ファンクション、定数、データ転送
関係の１０種類の機能部品に割り付けるように処理を行
なう。機能データ入力インターフェース、機能データ格
納処理および機能データ出力インターフェースは、これ
らの機能部品に分類された機能データに対して、その種
類別にそれぞれ書き込み部、表現方法、読み込み部を持
ち、機能データベースの仕様変更があった場合には、変
更のあった機能部品に関する部分の修正で済み、データ
ベースの仕様変更に対する容易な対応が可能である。ま
た、機能データ生成処理は、機能データ出力インターフ
ェース処理の各読み込み処理を選択することにより、機
能データベースから必要な情報を取り出すことが可能に
なる。

【００１２】

【実施例】図１は本発明の機能データインターフェース
方法の実施例の流れ図を示すものである。図１におい
て、１はハードウエア記述言語（ＨＤＬ）で機能設計が
書かれたＨＤＬファイル、２は機能図、状態遷移図およ
び論理式で表現された図形表現機能データベース、３は
機能データ読み込み処理、４は機能部品割り付け処理、
５は機能データ格納処理、６は機能データ読み込み処
理、７は機能データ生成処理、９は機能部品ライブラ
リ、１０は機能データベースである。

【００１３】図２は本発明の機能データインターフェー
ス装置の実施例のブロック図を示すものである。図２に
おいて、１１は機能データ読み込み部、１２は機能デー
タ記憶部、１３は機能部品割り付け処理４および機能デ
ータ生成処理８を行なうＣＰＵ、１４は機能データ入力
インターフェース、１５は機能データ出力インターフェ
ースである。

【００１４】図３に、機能部品ライブラリ９に格納され
る機能部品の種類をツリー構造を用いて示す。図３にお
いて、左端のモジュールは機能データ全体として、チッ
プまたは任意の階層の機能モジュールを示す。モジュー
ル以下は階層的に表現され、データ転送、ステートマシ
ン、論理式、メモリ、サブモジュールに分類される。さ
らにデータ転送は、外部ピン、バスやマルチプレクサの
ような配線部品を示すターミナル、データを保持するレ
ジスタ、算術演算や論理演算を示すファンクション、定
数、メモリ、サブモジュール、そしてそれらの間のデー
タ転送関係に分類される。このツリー構造において、葉
の部分が機能部品として機能部品ライブラリ９に格納さ
れている。ただし、データ転送の下位階層のメモリとサ
ブモジュールは上位階層のそれと同じものである。ま
た、サブモジュールは、モジュール以下の階層構造で構
成することができる。

【００１５】図１および図２を用いて、本実施例の処理
を説明する。機能データ読み込み処理３では、ＨＤＬフ
ァイル１あるいは図形表現機能データベース２を機能デ
ータ読み込み部１１が読み込み、機能データ記憶部１２
に記憶する。機能データ割り付け処理４では、ＣＰＵ１
３において、機能データ記憶部１２に記憶されたデータ
を機能部品ライブラリ９に格納された図３に示す各機能
部品に割り付ける。機能データ格納処理５では、機能部
品別に分類されたデータを機能データ入力インターフェ
ース１４を通り機能データベース１０に格納する。さら
に、機能データ読み込み処理６では、機能データベース
１０に格納された機能データを機能部品別に、機能デー
タ出力インターフェース１５を通りＣＰＵ１３へ転送
し、機能データ生成処理７では機能レベルの任意のツー
ル用データを生成する。

【００１６】本実施例によれば、様々なＨＤＬで記述さ
れた機能設計や図形入力機能設計ツールにより作成され
た機能設計を１０種類の機能部品に分類し、共通の機能
データベースに格納することができ、また、機能データ
ベースから機能レベルの各ツールに必要なデータの生成
が可能となり、機能レベルのシステム統合化が図れる。

【００１７】次に本実施例の機能部品割り付け処理４の
詳細を説明する。図４に機能部品割り付け処理の詳細な
流れ図を示す。

【００１８】図４において、ステップ１０１は、機能デ
ータ記憶部１２からメモリを認識し、機能部品ライブラ
リ９のメモリに割り付けるメモリ割り付け処理、ステッ
プ１０２は、機能データ記憶部１２からサブモジュール
を認識し、機能部品ライブラリ９のサブモジュールに割
り付けるサブモジュール割り付け処理、ステップ１０３
は、機能データ記憶部１２からステートマシンを認識
し、機能部品ライブラリ９のステートマシンに割り付け
るステートマシン割り付け処理、ステップ１０４は、機
能データ記憶部１２から論理式を認識し、機能部品ライ
ブラリ９の論理式に割り付ける論理式割り付け処理であ
る。

【００１９】ステップ１０５は、機能データ記憶部１２
の残りのデータをデータ転送関係およびその部品に割り
付けるデータ転送割り付け処理である。ステップ１０５
はステップ１０６〜１１１から構成される。

【００２０】ステップ１０６は、機能データ記憶部１２
から入出力ピンを認識し、機能部品ライブラリ９の外部
ピン割り付ける外部ピン割り付け処理、ステップ１０７
は、機能データ記憶部１２からファンクションを認識
し、機能部品ライブラリ９のファンクションに割り付け
るファンクション割り付け処理、ステップ１０８は、機
能データ記憶部１２からレジスタを認識し、機能部品ラ
イブラリ９のレジスタ割り付けるレジスタ割り付け処
理、ステップ１０９は、機能データ記憶部１２から定数
を認識し、機能部品ライブラリ９の定数に割り付ける定
数割り付け処理、ステップ１１０は、機能データ記憶部
１２からターミナルを認識し、機能部品ライブラリ９の
ターミナルに割り付けるターミナル割り付け処理、ステ
ップ１１１は、前記割り付けられた部品間のデータ転送
を、機能部品ライブラリ９のデータ転送関係に割り付け
るデータ転送関係割り付け処理である。

【００２１】次に本実施例の機能データ入力インターフ
ェース１４の詳細を説明する。図５に機能データ入力イ
ンターフェース１４のブロック図を示す。

【００２２】図５において、２１は、ステートマシンに
割り付けられたデータを機能データベース１０に転送す
るステートマシン書き込み部、２２は、論理式に割り付
けられたデータを機能データベース１０に転送する論理
式書き込み部、２３は、メモリに割り付けられたデータ
を機能データベース１０に転送するメモリ書き込み部、
２４は、サブモジュールに割り付けられたデータを機能
データベース１０に転送するサブモジュール書き込み
部、２５は、外部ピンに割り付けられたデータを機能デ
ータベース１０に転送する外部ピン書き込み部、２６
は、ターミナルに割り付けられたデータを機能データベ
ース１０に転送するターミナル書き込み部、２７は、レ
ジスタに割り付けられたデータを機能データベース１０
に転送するレジスタ書き込み部、２８は、ファンクショ
ンに割り付けられたデータを機能データベース１０に転
送するファンクション書き込み部、２９は、定数に割り
付けられたデータを機能データベース１０に転送する定
数書き込み部、３０は、データ転送関係に割り付けられ
たデータを転送するデータ転送関係書き込み部である。

【００２３】次に本実施例の機能データ格納処理５の詳
細を説明する。本手段は、各機能部品に分類された機能
設計データを、以下の各々の表現形式を用いて機能デー
タベース１０に格納する処理である。 （ステートマシン表現形式）次の８種の表現で１つのス
テートマシンを表現する。これらのうち、fsm 以外は１
つ以上存在してもよい。

【００２４】fsm( ステートマシン名, 状態コード長,
状態数, 入力ピン数、出力ピン数 ) 状態コード長は２進数で状態を表した場合のビット幅で
ある。

【００２５】fsm_clock( クロック信号名, エッジトリ
ガタイプ, マスタースレーブタイプ) エッジトリガタイプは立ち上がりまたは立ち下がりで示
す。

【００２６】マスタースレーブタイプはマスター、スレ
ーブまたは単独で示す。 fsm_reset( リセット信号名, リセットタイプ, リセッ
ト時状態名 ) リセットタイプは同期、非同期で示す。

【００２７】fsm_pin( ピン名, I／Oタイプ, コード順
) I／Oタイプはinputまたはooutputで示す。

【００２８】state_transfer( 始点状態名, 終点状態
名, 入力シンボル名、出力シンボル名) state_code( 状態名, 状態コード ) input_code( 入力シンボル名, 入力コード ) output_code( 出力シンボル名, 出力コード ) ただし、入力コードおよび出力コードは左端をLSBとす
る２進数を文字列で表現し、fsm_pinのコード順は、I／
Oに従い入力コードまたは出力コードの何ビット目を指
しているかを示すものとする。例えば、 fsm_pin( A,input,0 ) fsm_pin( B,input,1 ) で、入力コードが "01" の場合、入力ピンAの値は0、入
力ピンBの値は1ということを表す。

【００２９】また、state_transferは、始点状態におい
て各入力値が入力シンボルで表される時、次の状態は終
点状態であり、出力シンボルで表される各信号値が出力
されることを示す。ただし、始点状態名または入力シン
ボル名のどちらか一方が空白、終点状態名または出力シ
ンボル名のどちらか一方が空白でもよい。 （論理式表現形式） expression( 左辺, 右辺 ) （メモリ表現形式） memory( インスタンス名, メモリ名, ビット数、ワード
数, メモリタイプ, 書き込み可能信号名, 読み込み可能
信号名 ) メモリ名は実際に回路が存在するメモリの名でも、実在
しない仮名でもよい。

【００３０】メモリタイプはROM、RAM等で示す。メモリ
タイプがROMの場合は書き込み可能信号名は空白にな
る。 （サブモジュール表現形式） submodule( インスタンス名, サブモジュール名 ) サブモジュール名は実際に回路が存在するモジュール名
でも、実在しない仮名でもよい。 （外部ピン表現形式） external_pin( ピン名, ビット幅, I／Oタイプ ) I／Oタイプはinput、ooutput、clock、reset、powerま
たはgroundで示す。 （ターミナル表現形式） terminal( インスタンス名, ビット幅, ハードウエア実
現タイプ ) ハードウエア実現タイプはバスタイプあるいはマルチプ
レクサタイプで示す。 （レジスタ表現形式） register( インスタンス名, ビット幅, クロック信号
名, エッジトリガタイプ, リセット信号名, リセットタ
イプ ) エッジトリガタイプは立ち上がりまたは立ち下がりで示
す。

【００３１】リセットタイプは同期、非同期で示す。 （ファンクション表現形式） function( インスタンス名, ファンクションタイプ, ビ
ット幅 ) ファンクションタイプは加算、減算、乗算、AND、OR等
で示す。 （定数表現形式） constant( インスタンス名, ビット幅, 値 ) （データ転送関係表現形式） data_transfer( 始点インスタンス名, 始点ピン名, 終
点インスタンス名、終点ピン名、転送条件, ビット幅 ) ただし、始点ピン名、終点ピン名および転送条件は空白
でもよい。

【００３２】なお、データ転送の各部品に固有の正数値
としてidを与え、データ転送表現形式を data_transfe
r( 始点id, 始点ピン名, 終点id、終点ピン名、転送条
件,ビット幅 )と表現することにより、データ量を削減
することができる。

【００３３】機能データベース１０へ機能データを格納
する処理を図６、図７のVerilogHDLで記述した機能設計
を用いて説明する。図６、図７に示すプログラムをＨＤ
Ｌファイル１から読み込む。

【００３４】図８は、図４の機能部品割り付け処理の各
ステップで割り付けられた機能データが、機能データ格
納処理５により機能データベース１０に格納された結果
を示す例で、（ａ）はメモリ、（ｂ）はサブモジュー
ル、（ｃ）はステートマシン、（ｄ）は論理式である。

【００３５】最初に、図６、図７のVerilogHDLを記述し
たＨＤＬファイル１を機能データ読み込み処理３により
読み込み、１行ずつ機能データ記憶部１２に登録する。
すなわち、機能データ記憶部１２には図６、図７と同様
の形式で登録されることとする。

【００３６】メモリ割り付け処理１０１により、図６、
図７の１７行目のメモリの使用定義文からメモリのイン
スタンス名、メモリ名、メモリタイプ、読み込み可能信
号名を認識し、１０２行目以降のROMの機能記述の１０
６行目からビット数およびワード数を認識し、メモリ書
き込み部２３により機能データベース１０に転送され、
図８（ａ）のようにメモリ表現形式で機能データベース
１０に格納される。

【００３７】次に、サブモジュール割り付け処理１０２
により、図６、図７の１８行目のサブモジュールの使用
定義文からサブモジュールのインスタンス名とサブモジ
ュール名を認識し、サブモジュール書き込み部２４によ
り機能データベース１０に転送され、図８（ｂ）のよう
にサブモジュール表現形式で機能データベース１０に格
納される。

【００３８】次に、ステートマシン割り付け処理１０３
により、ステートマシンの情報を抽出し、ステートマシ
ン書き込み部２１により機能データベース１０に転送さ
れ、図８（ｃ）のようにステートマシン表現形式で機能
データベース１０に格納される。ただし、ステートマシ
ンの名前は、図６、図７の１５行目のようにコメント文
で定義されていることを前提とする。本手段の詳細を以
下に示す。 ＜ステートマシン割り付け手段＞ （Ｓ１）ステートマシン名、状態コード長、状態数、入
出力ピン数を求める。 （Ｓ２）ステートマシンのクロック情報、リセット情報
を求める。 （Ｓ３）状態名、状態コードを求める。 （Ｓ４）状態遷移関係を求め、入出力信号値のシンボル
表現を決定する。

【００３９】図６、図７の例の場合、（Ｓ１）は図６、
図７の１５および６２〜９５行目から、（Ｓ２）は図
６、図７の９６〜９９行目から、（Ｓ３）は図６、図７
の１３〜１４行目から、（Ｓ４）は図６、図７の７１行
目以降のcase文から求めることができる。また、（Ｓ
１）〜（Ｓ４）の結果は、図８（ｃ）の、それぞれ、１
行目、２〜３行目、４〜７行目、８〜２３行目で示され
るように機能データベース１０に格納される。

【００４０】格納した後、ステートマシンに関する部分
機能データ記憶部から削除する。次に、論理式割り付け
処理１０４により、代入文の左辺の名前が、ifあるいは
case等の条件つき文に用いられている場合に、代入文の
左辺と右辺を認識し、論理式書き込み部２２により機能
データベース１０に転送され、論理式表現形式で機能デ
ータベース１０に格納される。図６、図７の例の場合、
５８、５９行目の左辺のMODE1、MODE2が、４４行目以降
のcase文で用いられているため論理式として認識され、
図８（ｄ）のように格納される。

【００４１】格納した後、機能データ記憶部からその行
を削除する。次に、データ転送割り付け処理１０５によ
り、データ転送の部品およびデータ転送関係を割り付け
る。

【００４２】図９は、図４の機能部品割り付け処理の各
ステップで割り付けられた機能データが、機能データ格
納処理５により機能データベース１０に格納された結果
を示す例で、（ａ）は外部ピン、（ｂ）はターミナル、
（ｃ）はレジスタ、（ｄ）はファンクション、（ｅ）は
定数、（ｆ）はデータ転送関係である。

【００４３】外部ピン割り付け処理１０６により、図
６、図７の２〜５行目から入出力ピンのピン名、ビット
幅とI／Oタイプを認識し、外部ピン書き込み部２５によ
り機能データベース１０に転送され、図９（ａ）のよう
に外部ピン表現形式で機能データベース１０に格納され
る。クロックおよびリセットピンは、それぞれ、例えば
２３行目のposedgeのエッジトリガ表現と２４行目のif
文より判断可能である。

【００４４】次に、ファンクション割り付け処理１０７
により、図６、図７の２１行目の演算子”＋”や５５行
目の比較演算子”＝＝”をファンクションと認識し、イ
ンスタンス名を任意につけ、ファンクション書き込み手
段２８により機能データベース１０に転送され、図９
（ｄ）のようにファンクション表現形式で機能データベ
ース１０に格納される。

【００４５】次に、レジスタ割り付け処理１０８によ
り、図６、図７の２３、２７行目のようなクロックのエ
ッジトリガを持つalway文に含まれた代入文の左辺をレ
ジスタと認識し、レジスタ書き込み部２７により機能デ
ータベース１０に転送され、図９（ｃ）のようにレジス
タ表現形式で機能データベース１０に格納される。

【００４６】クロックのエッジトリガがposedgeの場合
は立ち上がり、negedgeの場合は立ち下がりと認識す
る。また、リセット信号もエッジトリガされている場合
は非同期リセット、そうでない場合は同期リセットであ
ると認識する。

【００４７】次に、定数割り付け処理１０９により、図
６、図７の５５行目の”4'd0”を定数と認識し、インス
タンス名を任意につけ、定数書き込み部２９により機能
データ格納手段６に転送され、図９（ｅ）のように定数
表現形式で機能データベース１０に格納される。

【００４８】次に、ステップ１１０により、どの機能部
品にも割り付けされていない変数をターミナルと認識
し、ターミナル書き込み部２６により機能データベース
１０に転送され、図９（ｂ）のようにターミナル表現形
式で機能データベース１０に格納される。その変数への
代入文がcase文に含まれている場合はマルチプレクサタ
イプに、それ以外はバスタイプのターミナルと認識す
る。

【００４９】例えば図６、図７の３７、３８、３９行目
のBUSへの代入文は、３６行目のcase文に含まれている
ため、BUSはマルチプレクサタイプのターミナルであ
る。一方、５１行目のODATAへの代入文はif文であるた
め、バスタイプのターミナルである。

【００５０】最後に、ステップ１１１により、外部ピ
ン、ターミナル、レジスタ、ファンクション、定数、メ
モリ、サブモジュールの機能部品に割り付けられた部品
間のデータ転送関係を認識し、データ転送関係書き込み
部３０により機能データ格納手段６に転送され、図９
（ｆ）のようにデータ転送関係表現形式で機能データベ
ース１０に格納される。本手段の詳細を以下に示す。 ＜データ転送関係割り付け手段＞ （Ｄ１）メモリまたはサブモジュールの使用定義文から
ピン名と信号名の関係を求める。

【００５１】ただし、書き込み可能信号、読み込み可能
信号はデータ転送としない。 （Ｄ２）assign 文からデータ転送関係を求める。 （Ｄ３）if、case文の条件式を持つ代入文からデータ転
送関係を求める。

【００５２】ただし、リセット信号を条件式とする代入
文はデータ転送としない。また、代入文の左辺が他の代
入文の条件式となっている場合はデータ転送としない。 （Ｄ４）代入文の左辺が入出力ピンとして定義されてい
る代入文からデータ転送を求める。 （Ｄ５）代入文の左辺が他のデータ転送の始点インスタ
ンスとなっている代入文からデータ転送を求める。

【００５３】ただし、演算子を持つ代入文はその演算を
行なうファンクションのインスタンスを用い、データ転
送関係を作成する。また、定数を用いている場合、その
インスタンス名に置き換えてデータ転送関係を作成す
る。

【００５４】図７の１７および１８行目からは（Ｄ１）
により、図９（ｆ）の１〜５行目のデータ転送関係が作
成される。２１行目からは（Ｄ３）により、ファンクシ
ョンのインスタンスfunc1を挿入することにより図９
（ｆ）の６〜７行目のデータ転送関係が作成される。２
５、２９、３３行目からは（Ｄ３）により、それぞれ図
９（ｆ）の８、９、１０行目のデータ転送関係が作成さ
れる。case文内の代入文も同様に（Ｄ３）により作成さ
れる。さらに、５５行目からは（Ｄ４）によりfunc2を
挿入し、図９（ｆ）の１７〜１９行目のデータ転送関係
が作成される。この時、”4'd0”はステップ１０９の定
数割り付け手段により作成したインスタンス名const1に
置き換えられる。

【００５５】なお、VerilogHDLを例として説明したが、
VHDLや他のＨＤＬについても同様にして機能部品への割
り付けを行なうことができる。機能データ読み込み手段
において市販のデータ変換パッケージを使用できるＨＤ
Ｌに関しては、それが生成する内部データ構造で機能デ
ータ記憶部へ記憶され、機能部品割り付け手段はその内
部データ構造の機能部品への割り付けを行なう。

【００５６】また、機能図、状態遷移図および論理式で
表現された図形表現機能データベース２を入力とする場
合は、状態遷移図をステートマシンに割り付け、論理式
を論理式に割り付け、さらに、機能図から、データ転送
の部品をターミナル、レジスタ、ファンクション、定
数、メモリ、サブモジュールの各機能部品に割り付け、
部品間のデータ転送情報をデータ転送関係に割り付ける
ことにより容易に機能部品ライブラリへの割り付けがで
きる。

【００５７】次に、図１０を用い、本発明の機能データ
出力インターフェースの詳細を説明する。図１０は機能
データ出力インターフェースのブロック図である。

【００５８】図１０において、３１は機能データベース
１０からステートマシンのデータをＣＰＵ１３へ転送す
るステートマシン読み込み部、３２は機能データベース
１０から論理式のデータをＣＰＵ１３へ転送する論理式
読み込み部、３３は機能データベース１０からメモリの
データをＣＰＵ１３へ転送するメモリ読み込み部、３４
は機能データベース１０からサブモジュールのデータを
ＣＰＵ１３へ転送するサブモジュール読み込み部、３５
は機能データベース１０から外部ピンのデータをＣＰＵ
１３へ転送する外部ピン読み込み部、３６は機能データ
ベース１０からターミナルのデータをＣＰＵ１３へ転送
するターミナル読み込み部、３７は機能データベース１
０からレジスタのデータをＣＰＵ１３へ転送するレジス
タ読み込み部、３８は機能データベース１０からファン
クションのデータをＣＰＵ１３へ転送するファンクショ
ン読み込み部、３９は機能データベース１０から定数の
データをＣＰＵ１３へ転送する定数読み込み部、４０は
機能データベース１０からデータ転送関係データをＣＰ
Ｕ１３へ転送するデータ転送関係読み込み部である。

【００５９】次に、図１１を用い、本発明の機能データ
生成処理の詳細を説明する。図１１は機能データ生成処
理を示す流れ図である。図１１において、ステップ１２
１は、モジュール定義文と、外部ピンのI／Oタイプとビ
ット幅と名前の外部ピン定義文を記述するピン記述処
理、ステップ１２２は、出力ピン、ターミナル、レジス
タ、論理式の左辺、データ転送関係の転送条件の変数定
義文記述する変数定義記述処理、ステップ１２３は、ス
テートマシンの名前、状態名と状態コードの定義文を記
述する状態定義記述処理、ステップ１２４は、メモリの
使用定義を記述するメモリ記述処理、ステップ１２５
は、サブモジュールの使用定義を記述するサブモジュー
ル記述処理、ステップ１２６は、ファンクションの機能
を定義するファンクション記述処理、ステップ１２７
は、データ転送を記述するデータ転送記述処理、ステッ
プ１２８は、論理式およびステートマシンに含まれる論
理式を記述する論理式記述処理、ステップ１２９は、ス
テートマシンの状態遷移を記述するステートマシン記述
処理である。

【００６０】本発明の機能データ生成処理によれば、各
機能部品に対応した処理が各々独立に機能記述を生成し
ているため、言語仕様、データベース仕様の変更に対す
る容易な対応が可能となる。また、機能データ読み込み
処理で入力するＨＤＬと異なったＨＤＬを用いた記述の
生成が可能となり、本発明のＨＤＬ変換ツールとしての
使用が可能となる。

【００６１】機能データ生成処理の実施例を前記の例と
同じ回路を用いて、VerilogHDLの記述を生成する処理に
ついて説明する。機能データベース１０には図８および
図９のデータが格納されているとする。

【００６２】図１２,図１３に、図１１の各処理によるV
erilogHDLの記述例を示す。図１２（ａ）はピン記述処
理１２１により記述される部分で、１行目のモジュール
定義文はモジュールの名前と外部ピン名からなり、２行
目以下の外部ピン定義文は外部ピンのビット幅とI／Oタ
イプ別のピン名である。

【００６３】図１２（ｂ）は変数定義記述処理１２２に
より記述される部分で、１、２行目の変数定義文は外部
ピンのうち出力ピンのピン名で、３行目はレジスタのイ
ンスタンス名、４行目はターミナルのインスタンス名、
５行目以下は論理式の左辺およびデータ転送関係の転送
条件の信号名である。

【００６４】図１２（ｃ）は状態定義記述処理１２３に
より記述される部分で、１〜５行目は状態名および状態
コードの定義文、６行目はステートマシンの名前の定義
文、７行目は次の状態を持つ変数名の定義文である。

【００６５】図１２（ｄ）はメモリ記述処理１２４によ
り記述される部分で、１行目はメモリの出力信号名の定
義文、２行目はメモリROMの使用定義文である。

【００６６】図１２（ｅ）はサブモジュール記述処理１
２５により記述される部分で、１行目はサブモジュール
の出力信号名の定義文、２行目はサブモジュールSUBMOD
ULEの使用定義文である。図１２（ｆ）はファンクショ
ン記述処理１２６により記述される部分で、１行目はフ
ァンクションのインスタンス名とビット幅で、２行目以
下はそのファンクションの機能記述である。

【００６７】図１２（ｇ）はデータ転送記述処理１２７
により記述される外部ピンへのデータ転送の部分で、１
行目はデータ転送関係の始点インスタンス名と転送条件
をイベントトリガとするalways文で、２行目以下はデー
タ転送関係のif文の条件付代入文である。

【００６８】図１３（ａ）はデータ転送記述処理１２７
により記述されるマルチプレクサタイプのターミナルへ
のデータ転送の部分で、同じターミナルを終点とするデ
ータ転送関係に対して、それらの始点インスタンス名お
よび転送条件をイベントトリガとし、case文の条件付代
入文で記述する。

【００６９】図１３（ｂ）はデータ転送記述処理１２７
により記述されるレジスタへのデータ転送の部分で、１
行目はクロックとリセットをエッジトリガとするalways
文で、２〜３行目はリセット条件、５行目以下はレジス
タへのデータ転送関係である。

【００７０】図１３（ｃ）は論理式記述処理１２８によ
り記述される論理式の部分で、１、５行目は論理式の右
辺に含まれる変数名をイベントトリガとするalways文
で、３、７行目は論理式である。

【００７１】図１３（ｄ）は論理式記述処理１２８によ
り記述されるステートマシンに含まれる論理式の部分
で、１、５行目はステートマシン名をイベントトリガと
するalways文で、３、７行目はステートマシンの出力信
号の論理式である。

【００７２】図１３（ｅ）はステートマシン記述処理１
２９により記述される部分で、１〜８行目はステートマ
シンの現在の状態から次の状態を決定し、９〜１４行目
はクロックをエッジトリガとして状態遷移を行なう記述
である。

【００７３】本実施例によれば、他のＨＤＬあるいは図
形入力により設計された機能設計や、機能データベース
に対して任意の処理を行なった機能データから、verilo
gHDL記述を生成することが可能である。

【００７４】なお、VerilogHDLを例として説明したが、
VHDLや他のＨＤＬについても同様にして記述を生成する
ことができる。

【００７５】また、任意の機能レベルのツール用のデー
タ構造が分かっている場合、機能データベースからその
データを生成することも可能である。

【００７６】

【発明の効果】以上説明したように、本発明によれば、
機能データを、メモリやサブモジュールの機能モジュー
ルと、論理式やステートマシンの組合せ回路と、データ
転送に分類することにより、回路分割や性能見積もり等
の機能レベルの設計自動化処理の容易化に優れた効果を
有する。

【００７７】また、様々な方法により設計された機能設
計を、機能部品ライブラリの機能部品に割り付け、機能
部品別に機能データベースに格納し、機能データベース
のデータから任意のＨＤＬまたは任意の機能レベルのツ
ールのデータを生成することができるため、機能データ
ベースを中心とした機能レベルのシステムの統合化に優
れた効果を有する。

【００７８】また、任意のＨＤＬで記述された機能設計
から他のＨＤＬ記述への変換も容易に行なうことがで
き、論理合成や機能シミュレーション等のツールの性能
評価に利用したり、過去の設計資産の再利用に優れた効
果を有する。

【図面の簡単な説明】

【図１】本発明の機能データインターフェース方法を示
す流れ図

【図２】本発明の機能データインターフェースの構成を
示すブロック図

【図３】機能部品ライブラリに格納される機能部品の種
類を示すツリー構造図

【図４】本発明の機能部品割り付け処理を示す流れ図

【図５】本発明の機能データ入力インターフェースの構
成を示すブロック図

【図６】VerilogHDLで記述した機能記述（その１）を表
す図

【図７】VerilogHDLで記述した機能記述（その２）を表
す図

【図８】機能データベースの格納例を示した図

【図９】機能データベースの格納例を示した図

【図１０】本発明の機能データ入力インターフェースの
構成を示すブロック図

【図１１】本発明の機能データ生成処理を示す流れ図

【図１２】本発明の機能データ生成処理を説明するため
のVeriloHDL記述（その１）を表した図

【図１３】本発明の機能データ生成処理を説明するため
のVeriloHDL記述（その２）を表した図

【符号の説明】

１ ＨＤＬファイル ２ 図形表現機能データベース ３ 機能データ読み込み処理 ４ 機能部品割り付け処理 ５ 機能データ格納処理 ６ 機能データ読み込み処理 ７ 機能データ生成処理 ９ 機能部品ライブラリ １０ 機能データベース １１ 機能データ読み込み部 １２ 機能データ記憶部 １３ ＣＰＵ １４ 機能データ入力インターフェース １５ 機能データ出力インターフェース

Claims (8)

【特許請求の範囲】
1. 【請求項１】データ転送、ステートマシン、論理式、メ
   モリ、サブモジュールで構成される論理回路を格納する
   機能データベースと機能部品ライブラリを備えた機能設
   計支援装置において、 ハードウエア記述言語（ＨＤＬ）で記述されたファイ
   ル、あるいは機能図、状態遷移図および論理式で表現さ
   れた機能設計データを読み込む機能データ読み込み処理
   と、 前記機能データ読み込み処理により読み込んだ機能デー
   タを機能部品ライブラリの機能部品に割り付ける機能部
   品割り付け処理と、 前記機能部品割り付け処理により分類された機能データ
   を機能部品別に機能データベースに格納する機能データ
   格納処理と、 機能データベースから機能データを機能部品別に読み込
   む機能データ読み込み処理と、 前記機能データ読み込み処理により読み込まれた、機能
   部品別に分類した機能データから任意の機能レベルのツ
   ール用データを生成する機能データ生成処理とを備えた
   機能データインターフェース方法。
2. 【請求項２】機能部品割り付け処理が、機能データから
   メモリを認識し機能部品ライブラリのメモリに割り付け
   るメモリ割り付け処理と、 機能データから下位階層を示すサブモジュールを認識し
   機能部品ライブラリのサブモジュールに割り付けるサブ
   モジュール割り付け処理と、 機能データからステートマシンを認識し機能部品ライブ
   ラリのステートマシンに割り付けるステートマシン割り
   付け処理と、 機能データから論理式を認識し機能部品ライブラリの論
   理式に割り付ける論理式割り付け処理と、 残りの機能データをデータ転送関係とその部品に割り付
   けるデータ転送割り付け処理とを備えた請求項１記載の
   機能データインターフェース方法。
3. 【請求項３】データ転送割り付け処理が、 機能データから入出力ピンを認識し機能部品ライブラリ
   の外部ピンに割り付ける外部ピン割り付け処理と、 機能データから算術演算や論理演算部を認識し機能部品
   ライブラリのファンクションに割り付けるファンクショ
   ン割り付け処理と、 機能データからデータを保持する変数を認識し機能部品
   ライブラリのレジスタに割り付けるレジスタ割り付け処
   理と、 機能データから定数を認識し機能部品ライブラリの定数
   に割り付ける定数割り付け処理と、 機能データからマルチプレクサやバスを示す変数を認識
   し機能部品ライブラリのターミナルに割り付けるターミ
   ナル割り付け処理と、 機能データから機能部品間のデータ転送を認識し機能部
   品ライブラリのデータ転送関係に割り付けるデータ転送
   関係割り付け処理とを備えた請求項２記載の機能データ
   インターフェース方法。
4. 【請求項４】機能データ格納処理が、 ステートマシンをステートマシン名とクロック信号名と
   クロックのエッジタイプとリセット信号名とリセットタ
   イプと状態名と状態コードと入出力信号名と状態遷移表
   により表現するステートマシン表現形式と、 論理式を左辺の信号名と右辺の論理表現により表現する
   論理式表現形式と、 メモリをインスタンス名とメモリ名とビット数とワード
   数とメモリタイプと書き込み可能信号名と読み込み可能
   信号名により表現するメモリ表現形式と、 サブモジュールをインスタンス名とサブモジュール名に
   より表現するサブモジュール表現形式と、 外部ピンをピン名とビット幅とI／Oタイプにより表現す
   る外部ピン表現形式と、 ターミナルをインスタンス名とビット幅と回路実現タイ
   プにより表現するターミナル表現形式と、 レジスタをインスタンス名とビット幅とクロック信号名
   とクロックのエッジタイプとリセット信号名とリセット
   タイプにより表現するレジスタ表現形式と、 ファンクションをインスタンス名とファンクションタイ
   プとビット幅により表現するファンクション表現形式
   と、 定数をインスタンス名とビット幅と値により表現する定
   数表現形式と、 データ転送関係を始点の部品のインスタンス名およびピ
   ン名と、終点の部品のインスタンス名およびピン名と、
   転送条件とデータのビット幅により表現するデータ転送
   表現形式とを用いて機能データベースに格納することを
   特徴とする請求項１記載の機能データインターフェース
   方法。
5. 【請求項５】機能データ生成処理が、 モジュール定義文と外部ピン定義文を記述するピン記述
   処理と、 出力ピン、ターミナル、レジスタ、論理式の左辺、デー
   タ転送関係の転送条件の変数定義文を記述する変数定義
   記述処理と、 ステートマシンの名前、状態名、状態コードの定義文を
   記述する状態定義記述処理と、 メモリの使用定義を記述するメモリ記述処理と、 サブモジュールの使用定義を記述するサブモジュール記
   述処理と、 ファンクション定義文を記述するファンクション定義記
   述処理、 データ転送を記述するデータ転送記述処理と、 論理式およびステートマシンに含まれる論理式を記述す
   る論理式記述処理と、 ステートマシンの状態遷移を記述するステートマシン記
   述処理とを備えた請求項１記載の機能データインターフ
   ェース方法。
6. 【請求項６】データ転送、ステートマシン、論理式、メ
   モリ、サブモジュールで構成される論理回路を格納する
   機能データベースと機能部品ライブラリを備えた機能設
   計支援装置において、 ハードウエア記述言語（HDL）で記述されたファイル、
   あるいは機能図、状態遷移図および論理式で表現された
   機能設計データを読み込む機能データ読み込み部と、 前記機能データ読み込み部で読み込んだ機能データを記
   憶する機能データ記憶部と、 前記機能データ記憶部に記憶された機能データを機能部
   品ライブラリの機能部品に割り付ける処理と機能部品に
   割り付けられたデータから任意の機能レベルのツール用
   データを生成する処理を行なうＣＰＵと、 前記ＣＰＵにおいて機能部品別に分類された機能データ
   を機能部品別に前記ＣＰＵから機能データベースへ転送
   する機能データ入力インターフェースと、 機能データベースから機能データを機能部品別に前記Ｃ
   ＰＵへ転送する機能データ出力インターフェースとを備
   えた機能データインターフェース装置。
7. 【請求項７】機能データ入力インターフェースが、 ステートマシンに割り付けられたデータを転送するステ
   ートマシン書き込み部と、 論理式に割り付けられたデータを転送する論理式書き込
   み部と、 メモリに割り付けられたデータを転送するメモリ書き込
   み部と、 サブモジュールに割り付けられたデータを転送するサブ
   モジュール書き込み部と、 外部ピンに割り付けられたデータを転送する外部ピン書
   き込み部と、 ターミナルに割り付けられたデータを転送するターミナ
   ル書き込み部と、 レジスタに割り付けられたデータを転送するレジスタ書
   き込み部と、 ファンクションに割り付けられたデータを転送するファ
   ンクション書き込み部と、 定数に割り付けられたデータを転送する定数書き込み部
   と、 データ転送関係に割り付けられたデータを転送するデー
   タ転送関係書き込み部とを備えた請求項６記載の機能デ
   ータインターフェース装置。
8. 【請求項８】機能データ出力インターフェースが、 ステートマシンのデータを転送するステートマシン読み
   込み部と、 論理式のデータを転送する論理式読み込み部と、 メモリのデータを転送するメモリ読み込み部と、 サブモジュールのデータを転送するサブモジュール読み
   込み部と、 外部ピンのデータを転送する外部ピン読み込み部と、 ターミナルのデータを転送するターミナル読み込み部
   と、 レジスタのデータを転送するレジスタ読み込み部と、 ファンクションのデータを転送するファンクション読み
   込み部と、 定数のデータを転送する定数読み込み部と、 データ転送関係のデータを転送するデータ転送関係読み
   込み部を備えた請求項６記載の機能データインターフェ
   ース装置。