JP2859027B2 - 論理回路合成装置 - Google Patents
論理回路合成装置Info
- Publication number
- JP2859027B2 JP2859027B2 JP4114702A JP11470292A JP2859027B2 JP 2859027 B2 JP2859027 B2 JP 2859027B2 JP 4114702 A JP4114702 A JP 4114702A JP 11470292 A JP11470292 A JP 11470292A JP 2859027 B2 JP2859027 B2 JP 2859027B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic circuit
- logical
- function
- synthesis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電気的特性及び寸法
精度の優れた論理回路を合成する論理回路合成装置に関
する。
精度の優れた論理回路を合成する論理回路合成装置に関
する。
【０００２】
【従来の技術】従来の論理回路合成装置は、通常、既存
の論理回路を一旦平坦化した後、合成することにより、
既存の論理回路の論理関係を変更することなく、さらに
最適化が図られた新たな論理回路を生成する。
の論理回路を一旦平坦化した後、合成することにより、
既存の論理回路の論理関係を変更することなく、さらに
最適化が図られた新たな論理回路を生成する。
【０００３】図１７は、従来の論理回路合成装置の合成
対象となる論理回路の一例を示す回路図である。同図に
示すように、各々が論理機能ブロックである複合ゲート
５１及びフリップフロップ５２からなる機能論理ブロッ
ク５５が、複数個並列に設けられることによりさらに大
きな論理機能ブロック５０が構成される。なお、ＲＳＴ
はリセット信号、ＣＬＫはクロック信号である。
対象となる論理回路の一例を示す回路図である。同図に
示すように、各々が論理機能ブロックである複合ゲート
５１及びフリップフロップ５２からなる機能論理ブロッ
ク５５が、複数個並列に設けられることによりさらに大
きな論理機能ブロック５０が構成される。なお、ＲＳＴ
はリセット信号、ＣＬＫはクロック信号である。
【０００４】なお、本明細書中では、単純なＡＮＤゲー
ト，ＯＲゲート等を論理プリミティブと表現し、論理プ
リミティブの組合せで構成されることより高度な論理機
能を実現するブロックを論理機能ブロックと表現する。
なお、複数の論理機能ブロックを組み合せることによ
り、さらに高度な論理機能ブロックを構成することがで
きる。
ト，ＯＲゲート等を論理プリミティブと表現し、論理プ
リミティブの組合せで構成されることより高度な論理機
能を実現するブロックを論理機能ブロックと表現する。
なお、複数の論理機能ブロックを組み合せることによ
り、さらに高度な論理機能ブロックを構成することがで
きる。
【０００５】従来の論理回路合成装置は、図１７で示し
た論理回路を入力とした場合、まず、論理回路の論理
を、分解された論理機能ブロックごとにブール式を用い
て論理積和項の形式で表現する。例えば、図１７の論理
機能ブロック５５を、図１８に示すように、複合ゲート
５１及びフリップフロップ５２と２つの論理機能ブロッ
クに分解し、複合ゲート５１及びフリップフロップ５２
それぞれで独立して論理積和項の形式で表現する。
た論理回路を入力とした場合、まず、論理回路の論理
を、分解された論理機能ブロックごとにブール式を用い
て論理積和項の形式で表現する。例えば、図１７の論理
機能ブロック５５を、図１８に示すように、複合ゲート
５１及びフリップフロップ５２と２つの論理機能ブロッ
クに分解し、複合ゲート５１及びフリップフロップ５２
それぞれで独立して論理積和項の形式で表現する。
【０００６】そして、これらの論理積和項を最終的に論
理回路全体の論理積和項として展開し、その後、複数の
論理をまとめた括弧を分配法則により取り除き、ＬＳＩ
の機能を最小論理積和項で表現する。さらに、最小論理
積和項の式に既存の論理数学処理が施され簡単化され
る。以上の処理が平坦化処理である。なお、この平坦化
処理は、通常、論理プリミティブレベルに簡単化される
まで続けられる。
理回路全体の論理積和項として展開し、その後、複数の
論理をまとめた括弧を分配法則により取り除き、ＬＳＩ
の機能を最小論理積和項で表現する。さらに、最小論理
積和項の式に既存の論理数学処理が施され簡単化され
る。以上の処理が平坦化処理である。なお、この平坦化
処理は、通常、論理プリミティブレベルに簡単化される
まで続けられる。
【０００７】平坦化処理が終了すると、技術的決まり事
項、制約条件等が記載されたテクノロジーライブラリを
参照して、平坦化処理済みの論理式の変換を行いなが
ら、論理式を、通常の数式を因数分解する要領でまと
め、制約条件を考慮しながら、論理式の合成処理を行
う。
項、制約条件等が記載されたテクノロジーライブラリを
参照して、平坦化処理済みの論理式の変換を行いなが
ら、論理式を、通常の数式を因数分解する要領でまと
め、制約条件を考慮しながら、論理式の合成処理を行
う。
【０００８】
【発明が解決しようとする課題】従来の論理回路合成装
置は以上のように構成されており、論理合成対象となる
論理回路に対し、平坦化処理を施した後、合成処理を施
していた。
置は以上のように構成されており、論理合成対象となる
論理回路に対し、平坦化処理を施した後、合成処理を施
していた。
【０００９】しかしかながら、従来の論理回路合成装置
は、論理機能ブロックを認識することなく平坦化処理を
施していた。例えば、図１７のような論理回路を平坦化
するに際し、本来、１つの論理機能ブロック５５内の複
合ゲート５１とフリップフロップ５２とが、図１８に示
すように、全く別の論理機能ブロックとして、それぞれ
が展開されてしまうことになる。
は、論理機能ブロックを認識することなく平坦化処理を
施していた。例えば、図１７のような論理回路を平坦化
するに際し、本来、１つの論理機能ブロック５５内の複
合ゲート５１とフリップフロップ５２とが、図１８に示
すように、全く別の論理機能ブロックとして、それぞれ
が展開されてしまうことになる。
【００１０】したがって、合成処理をおこなう際、再び
複合ゲート５１とフリップフロップ５２とからなる論理
機能ブロック５５に合成されるという保証は全くなく、
元の状態に戻らない可能性も強い。この場合、元の論理
回路より電気的特性、寸法精度が劣化した論理回路（遅
延時間の長大化、形成面積の増大化、配線長の長大化し
た論理回路）が合成されてしまうという問題点があっ
た。
複合ゲート５１とフリップフロップ５２とからなる論理
機能ブロック５５に合成されるという保証は全くなく、
元の状態に戻らない可能性も強い。この場合、元の論理
回路より電気的特性、寸法精度が劣化した論理回路（遅
延時間の長大化、形成面積の増大化、配線長の長大化し
た論理回路）が合成されてしまうという問題点があっ
た。
【００１１】この発明は上記問題点を解決するためにな
されたもので、電気的特性及び寸法精度を劣化させなる
ことなく、論理回路を合成することができる論理回路合
成装置を得ることを目的とする。
されたもので、電気的特性及び寸法精度を劣化させなる
ことなく、論理回路を合成することができる論理回路合
成装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】この発明にかかる請求項
１記載の論理回路合成装置は、論理プリミティブ、論理
プリミティブの組合せからなる論理機能ブロックから構
成された、合成対象となる論理回路を規定した論理回路
データを付与する論理回路付与手段と、前記論理回路デ
ータを受け、該論理回路内の前記論理機能ブロックを論
理機能の枠として認識しつつ、より細分化された論理機
能ブロックあるいは論理プリミティブに展開し簡単化す
ることにより、前記論理回路データを平坦化処理して、
前記論理機能の枠の情報が付加された平坦化処理済み論
理回路データを出力する論理回路平坦化手段と、論理プ
リミティブあるいは論理機能ブロックに対応して、同一
論理機能であるが電気的特性が異なる論理プリミティブ
あるいは論理機能ブロック、論理的には等価であるが寸
法特性が異なる論理プリミティブあるいは論理機能ブロ
ック、及び使用が禁止されている論理プリミディブある
いは論理機能ブロックに対する代替の論理プリミティブ
あるいは論理機能ブロックが変換用論理情報として登録
された変換用ライブラリと、前記平坦化処理済み論理回
路データを受け、前記論理機能の枠の情報を加味して、
前記変換用論理情報に基づき、前記平坦化処理済み論理
回路における論理プリミティブあるいは論理機能ブロッ
クを合成して合成処理済み論理回路データを出力する論
理回路合成手段とを備えて構成される。
１記載の論理回路合成装置は、論理プリミティブ、論理
プリミティブの組合せからなる論理機能ブロックから構
成された、合成対象となる論理回路を規定した論理回路
データを付与する論理回路付与手段と、前記論理回路デ
ータを受け、該論理回路内の前記論理機能ブロックを論
理機能の枠として認識しつつ、より細分化された論理機
能ブロックあるいは論理プリミティブに展開し簡単化す
ることにより、前記論理回路データを平坦化処理して、
前記論理機能の枠の情報が付加された平坦化処理済み論
理回路データを出力する論理回路平坦化手段と、論理プ
リミティブあるいは論理機能ブロックに対応して、同一
論理機能であるが電気的特性が異なる論理プリミティブ
あるいは論理機能ブロック、論理的には等価であるが寸
法特性が異なる論理プリミティブあるいは論理機能ブロ
ック、及び使用が禁止されている論理プリミディブある
いは論理機能ブロックに対する代替の論理プリミティブ
あるいは論理機能ブロックが変換用論理情報として登録
された変換用ライブラリと、前記平坦化処理済み論理回
路データを受け、前記論理機能の枠の情報を加味して、
前記変換用論理情報に基づき、前記平坦化処理済み論理
回路における論理プリミティブあるいは論理機能ブロッ
クを合成して合成処理済み論理回路データを出力する論
理回路合成手段とを備えて構成される。
【００１３】また、この発明にかかる請求項２記載の論
理回路合成装置は、論理プリミティブ、論理プリミティ
ブの組合せからなる論理機能ブロックから構成された、
合成対象となる論理回路を規定した論理回路データを付
与する論理回路付与手段と、前記論理回路データを受
け、該論理回路内の前記論理機能ブロックを論理機能の
枠として認識しつつ、より細分化された論理機能ブロッ
クあるいは論理プリミティブに展開し簡単化することに
より、前記論理回路データを平旦化処理して、前記論理
機能の枠の情報が付加された平坦化処理済み論理回路デ
ータを出力する論理回路平坦化手段と、論理プリミティ
ブ及び論理プリミティブの組合せからなる論理機能ブロ
ックのうち、少なくとも一方の組合せに対応づけて、そ
の組合せにおける論理機能と同一の論理機能であるが電
気的特性が異なる論理機能ブロック、及び論理的には等
価である寸法特性が異なる論理機能ブロックが合成用論
理情報として登録された合成用ライブラリと、前記平坦
化処理済み論理回路データを受け、前記論理機能の枠の
情報を加味して、前記合成用論理情報に基づき、前記平
坦化された論理回路における論理プリミティブあるいは
論理機能ブロックの組合せを１つの論理機能ブロックに
順次合成して合成処理済み論理回路データを出力する論
理回路合成手段とを備えて構成される。
理回路合成装置は、論理プリミティブ、論理プリミティ
ブの組合せからなる論理機能ブロックから構成された、
合成対象となる論理回路を規定した論理回路データを付
与する論理回路付与手段と、前記論理回路データを受
け、該論理回路内の前記論理機能ブロックを論理機能の
枠として認識しつつ、より細分化された論理機能ブロッ
クあるいは論理プリミティブに展開し簡単化することに
より、前記論理回路データを平旦化処理して、前記論理
機能の枠の情報が付加された平坦化処理済み論理回路デ
ータを出力する論理回路平坦化手段と、論理プリミティ
ブ及び論理プリミティブの組合せからなる論理機能ブロ
ックのうち、少なくとも一方の組合せに対応づけて、そ
の組合せにおける論理機能と同一の論理機能であるが電
気的特性が異なる論理機能ブロック、及び論理的には等
価である寸法特性が異なる論理機能ブロックが合成用論
理情報として登録された合成用ライブラリと、前記平坦
化処理済み論理回路データを受け、前記論理機能の枠の
情報を加味して、前記合成用論理情報に基づき、前記平
坦化された論理回路における論理プリミティブあるいは
論理機能ブロックの組合せを１つの論理機能ブロックに
順次合成して合成処理済み論理回路データを出力する論
理回路合成手段とを備えて構成される。
【００１４】
【作用】この発明における請求項１記載の論理回路合成
装置における論理回路合成手段は、論理機能の枠の情報
を加味して、変換用論理情報に基づき、平坦化処理済み
論理回路における論理プリミティブあるいは論理機能ブ
ロックを合成して合成処理済み論理回路データを出力す
る。
装置における論理回路合成手段は、論理機能の枠の情報
を加味して、変換用論理情報に基づき、平坦化処理済み
論理回路における論理プリミティブあるいは論理機能ブ
ロックを合成して合成処理済み論理回路データを出力す
る。
【００１５】合成処理を変換用論理情報に基づくことに
より、平坦化処理済み論理回路における論理プリミティ
ブあるいは論理機能ブロックは、電気的特性、寸法精度
が優れた論理プリミティブあるいは論理機能ブロックへ
に変換される。
より、平坦化処理済み論理回路における論理プリミティ
ブあるいは論理機能ブロックは、電気的特性、寸法精度
が優れた論理プリミティブあるいは論理機能ブロックへ
に変換される。
【００１６】加えて、合成処理の際、論理機能の枠の情
報を加味しているため、変換用ライブラリ内の変換用論
理情報の内容にかかわらず、平坦化される前の論理回路
内で構成されていた論理機能ブロックへの合成処理を行
うこともできる。
報を加味しているため、変換用ライブラリ内の変換用論
理情報の内容にかかわらず、平坦化される前の論理回路
内で構成されていた論理機能ブロックへの合成処理を行
うこともできる。
【００１７】この発明の請求項２記載の論理回路合成装
置における論理回路合成手段は、論理機能の枠の情報を
加味して、合成用論理情報に基づき、平坦化処理済み論
理回路における論理プリミティブあるいは論理機能ブロ
ックの組合せを１つの論理機能ブロックに合成して合成
処理済み論理回路データを出力する。
置における論理回路合成手段は、論理機能の枠の情報を
加味して、合成用論理情報に基づき、平坦化処理済み論
理回路における論理プリミティブあるいは論理機能ブロ
ックの組合せを１つの論理機能ブロックに合成して合成
処理済み論理回路データを出力する。
【００１８】このため、平坦化処理済み論理回路におけ
る論理プリミティブあるいは論理機能ブロックの組合せ
が、電気的特性あるいは寸法精度が優れた論理機能ブロ
ックに合成される。加えて、合成処理の際、論理機能の
枠の情報を加味しているため、合成用ライブラリ内の合
成用論理情報の内容にかかわらず、平坦化される前の論
理回路内で構成されていた論理機能ブロックへの合成処
理を行うこともできる。
る論理プリミティブあるいは論理機能ブロックの組合せ
が、電気的特性あるいは寸法精度が優れた論理機能ブロ
ックに合成される。加えて、合成処理の際、論理機能の
枠の情報を加味しているため、合成用ライブラリ内の合
成用論理情報の内容にかかわらず、平坦化される前の論
理回路内で構成されていた論理機能ブロックへの合成処
理を行うこともできる。
【００１９】
【実施例】図１はこの発明の実施例に用いられる論理回
路合成装置の構成を示すブロック図である。同図に示す
ように、論理回路合成装置１は合成対象の論理回路を規
定した論理回路データＬ１を取り込み、平坦化辞書７を
参照して論理機能の枠の概念を保持したまま平坦化処理
を行った後、合成用文法８あるいは変換用各種ライブラ
リ９を参照して、合成処理を行って合成処理済み論理回
路データを出力する。
路合成装置の構成を示すブロック図である。同図に示す
ように、論理回路合成装置１は合成対象の論理回路を規
定した論理回路データＬ１を取り込み、平坦化辞書７を
参照して論理機能の枠の概念を保持したまま平坦化処理
を行った後、合成用文法８あるいは変換用各種ライブラ
リ９を参照して、合成処理を行って合成処理済み論理回
路データを出力する。
【００２０】図２はこの発明の第１の実施例である論理
回路合成装置の構成を示すブロック図である。同図に示
すように、論理回路平坦化部２は、図示しない論理回路
付与手段から、合成対象の論理回路を規定した論理回路
データＬ１と取り込み、平坦化辞書７を参照し論理機能
の枠を保持しながら、論理回路データＬ１に対する平坦
化処理を行って、平坦化処理済み論理回路データＬ２を
論理回路合成部３に出力する。この平坦化処理済み論理
回路データＬ２には、平坦化処理を施す前の論理回路デ
ータＬ１で規定された論理回路の論理機能の枠の情報が
付加されている。
回路合成装置の構成を示すブロック図である。同図に示
すように、論理回路平坦化部２は、図示しない論理回路
付与手段から、合成対象の論理回路を規定した論理回路
データＬ１と取り込み、平坦化辞書７を参照し論理機能
の枠を保持しながら、論理回路データＬ１に対する平坦
化処理を行って、平坦化処理済み論理回路データＬ２を
論理回路合成部３に出力する。この平坦化処理済み論理
回路データＬ２には、平坦化処理を施す前の論理回路デ
ータＬ１で規定された論理回路の論理機能の枠の情報が
付加されている。
【００２１】論理回路合成部３は、変換用ライブラリ９
を用いて、平坦化処理済み論理回路データＬ２を受け、
論理機能の枠の情報を加味して、平坦化処理済み論理回
路データＬ２に対する合成処理を行い、合成処理済み論
理回路データＬ３を出力する。
を用いて、平坦化処理済み論理回路データＬ２を受け、
論理機能の枠の情報を加味して、平坦化処理済み論理回
路データＬ２に対する合成処理を行い、合成処理済み論
理回路データＬ３を出力する。
【００２２】図３は、第１の実施例の論理回路合成装置
の動作を示すフローチャートである。同図を参照して、
ステップＳ１で、論理回路平坦化部２は、合成対象の論
理回路データＬ１に対し、平坦化辞書７を参照して論理
機能の枠を保持しながら、論理回路データＬ１に対する
平坦化処理を行う。
の動作を示すフローチャートである。同図を参照して、
ステップＳ１で、論理回路平坦化部２は、合成対象の論
理回路データＬ１に対し、平坦化辞書７を参照して論理
機能の枠を保持しながら、論理回路データＬ１に対する
平坦化処理を行う。
【００２３】以下、平坦化処理の詳細を説明する。図４
は、平坦化処理説明用の説明図である。同図において、
２１は最上位階層である第１階層の論理機能ブロック、
２２〜２４は論理機能ブロック２１の下位階層である第
２階層の論理機能ブロック、２６及び２７は論理機能ブ
ロック２２の下位階層である第３階層の論理機能ブロッ
ク、２８は論理機能ブロック２２の下位階層である第３
階層の基本ゲート（論理プリミティブ）、２９〜３１は
論理機能ブロック２７の下位階層である第４階層の基本
ゲート、３２，３３は論理機能ブロック２６の下位階層
の基本ゲートである。
は、平坦化処理説明用の説明図である。同図において、
２１は最上位階層である第１階層の論理機能ブロック、
２２〜２４は論理機能ブロック２１の下位階層である第
２階層の論理機能ブロック、２６及び２７は論理機能ブ
ロック２２の下位階層である第３階層の論理機能ブロッ
ク、２８は論理機能ブロック２２の下位階層である第３
階層の基本ゲート（論理プリミティブ）、２９〜３１は
論理機能ブロック２７の下位階層である第４階層の基本
ゲート、３２，３３は論理機能ブロック２６の下位階層
の基本ゲートである。
【００２４】平坦化辞書７には、平坦化すべき論理単位
である平坦化可能論理単位（論理機能ブロック、論理プ
リミティブ）が登録されており、論理回路平坦化部２
は、この平坦化辞書を参照して、論理回路データＬ１を
平坦化辞書に登録された平坦化可能論理単位に可能な限
り展開する。図４で示す例では、論理機能ブロック２２
は、最終的に平坦化可能な最小レベルである基本ゲート
２８〜３３まで展開される。この際、 ・論理機能ブロック２１が論理機能ブロック２２〜２４
から構成される ・論理機能ブロック２２が論理機能ブロック２６、２７
及び基本ゲート２８から構成される ・論理機能ブロック２７が基本ゲート２９〜３１から構
成される ・論理機能ブロック２６が基本ゲート３２及び３３から
構成される という情報が論理機能の枠の情報として保持されて展開
される。
である平坦化可能論理単位（論理機能ブロック、論理プ
リミティブ）が登録されており、論理回路平坦化部２
は、この平坦化辞書を参照して、論理回路データＬ１を
平坦化辞書に登録された平坦化可能論理単位に可能な限
り展開する。図４で示す例では、論理機能ブロック２２
は、最終的に平坦化可能な最小レベルである基本ゲート
２８〜３３まで展開される。この際、 ・論理機能ブロック２１が論理機能ブロック２２〜２４
から構成される ・論理機能ブロック２２が論理機能ブロック２６、２７
及び基本ゲート２８から構成される ・論理機能ブロック２７が基本ゲート２９〜３１から構
成される ・論理機能ブロック２６が基本ゲート３２及び３３から
構成される という情報が論理機能の枠の情報として保持されて展開
される。
【００２５】そして、従来同様に論理数学的処理を施し
た後、平坦化処理済み論理回路データＬ２を論理回路合
成部３に出力する。
た後、平坦化処理済み論理回路データＬ２を論理回路合
成部３に出力する。
【００２６】なお、既に電気的特性及び寸法精度が最適
化されているとみなした論理機能ブロック等は平坦化す
る必要がないため、平坦化辞書７には、当該論理機能ブ
ロックを平坦化すべき平坦化可能論理単位は登録しな
い。
化されているとみなした論理機能ブロック等は平坦化す
る必要がないため、平坦化辞書７には、当該論理機能ブ
ロックを平坦化すべき平坦化可能論理単位は登録しな
い。
【００２７】ステップＳ１が終了すると、ステップＳ２
で、論理回路合成部３は、平坦化処理済み論理回路デー
タＬ２に付加された論理機能の枠の情報を加味しなが
ら、変換用ライブラリ９を用いて、平坦化処理済み論理
回路データＬ２に対する合成処理を施し、合成処理済み
論理回路データＬ３を出力する。
で、論理回路合成部３は、平坦化処理済み論理回路デー
タＬ２に付加された論理機能の枠の情報を加味しなが
ら、変換用ライブラリ９を用いて、平坦化処理済み論理
回路データＬ２に対する合成処理を施し、合成処理済み
論理回路データＬ３を出力する。
【００２８】図５は変換用ライブラリ９の内部の一例を
示す説明図である。同図に示すように、変換用ライブラ
リ９には下記に示すような同一機能、類似機能及び禁止
機能が登録されている。
示す説明図である。同図に示すように、変換用ライブラ
リ９には下記に示すような同一機能、類似機能及び禁止
機能が登録されている。
【００２９】・同一機能 同一論理機能を有するが、素子のドライブ能力、遅延時
間等の電気的特性が異なる論理機能ブロックあるいは論
理プリミティブの対応関係を示す。 例 ＦＦ１←ＦＦＡ フリップフロップＦＦ１はフリップフロップＦＦＡと全
く同じ論理機能を有するが、その電気的特性が優れてい
るため、フリップフロップＦＦＡのフリップフロップＦ
Ｆ１への変換を指示する。
間等の電気的特性が異なる論理機能ブロックあるいは論
理プリミティブの対応関係を示す。 例 ＦＦ１←ＦＦＡ フリップフロップＦＦ１はフリップフロップＦＦＡと全
く同じ論理機能を有するが、その電気的特性が優れてい
るため、フリップフロップＦＦＡのフリップフロップＦ
Ｆ１への変換を指示する。
【００３０】・類似機能 機能的には類似しているが、入出力数等が異なる論理機
能ブロックあるいは論理プリミティブの対応関係を示
す。 例 ＦＦＮ←ＦＦ１＊ｎ フリップフロップＦＦＮはフリップフロップＦＦ１のｎ
ビット構成したものに論理的等価であり、その形成面積
等の寸法特性が優れているため、ｎ個のフリップフロッ
プＦＦ１のフリップフロップＦＦＮへの変換を指示す
る。
能ブロックあるいは論理プリミティブの対応関係を示
す。 例 ＦＦＮ←ＦＦ１＊ｎ フリップフロップＦＦＮはフリップフロップＦＦ１のｎ
ビット構成したものに論理的等価であり、その形成面積
等の寸法特性が優れているため、ｎ個のフリップフロッ
プＦＦ１のフリップフロップＦＦＮへの変換を指示す
る。
【００３１】・禁止機能 使用してはいけない論理機能ブロックあるいは論理プリ
ミティブを指定し、それを置き換えるべき論理機能ブロ
ックあるいは論理プリミティブを示す。 例 ＦＦ２←ＦＦＢ フリップフロップＦＦＢは使用が禁止されており、フリ
ップフロップＦＦＢのフリップフロップＦＦ２への変換
を指示する。
ミティブを指定し、それを置き換えるべき論理機能ブロ
ックあるいは論理プリミティブを示す。 例 ＦＦ２←ＦＦＢ フリップフロップＦＦＢは使用が禁止されており、フリ
ップフロップＦＦＢのフリップフロップＦＦ２への変換
を指示する。
【００３２】図６は合成途中の論理回路を示す回路図で
ある。同図に示すように、ｎ個の複合ゲート１１、ｎ個
の１ビット入出力のフリップフロップＦＦ１は同一の論
理機能の枠１０内にあることから、論理回路合成部３
は、論理機能の枠１０内にあるｎ個のフリップフロップ
ＦＦ１を変換できるか否かを判断する。
ある。同図に示すように、ｎ個の複合ゲート１１、ｎ個
の１ビット入出力のフリップフロップＦＦ１は同一の論
理機能の枠１０内にあることから、論理回路合成部３
は、論理機能の枠１０内にあるｎ個のフリップフロップ
ＦＦ１を変換できるか否かを判断する。
【００３３】変換用ライブラリ９内の類似機能の欄に、
図５に示すように、「ＦＦＮ←ＦＦ１＊ｎ」と記載され
ているため、論理回路合成部３はこの記述に基づき、図
７に示すように、ｎ個のの１ビット入出力フリップフロ
ップＦＦ１を１個のｎビット入出力フリップフロップＦ
ＦＮに変換する。この変換により、論理関係を変更する
ことなく、面積、配線長、信号線数をすべて最小化する
ことにより、より寸法精度が優れた論理機能ブロックへ
の合成処理が行える。
図５に示すように、「ＦＦＮ←ＦＦ１＊ｎ」と記載され
ているため、論理回路合成部３はこの記述に基づき、図
７に示すように、ｎ個のの１ビット入出力フリップフロ
ップＦＦ１を１個のｎビット入出力フリップフロップＦ
ＦＮに変換する。この変換により、論理関係を変更する
ことなく、面積、配線長、信号線数をすべて最小化する
ことにより、より寸法精度が優れた論理機能ブロックへ
の合成処理が行える。
【００３４】このように、論理回路合成部３は平坦化処
理前における合成対象の論理回路における論理機能の枠
を認識しながら、変換用ライブラリ９を参照して、順次
変換処理を行い、より階層の高い論理機能ブロックを構
成していくことにより、質の高い論理回路を合成するこ
とができる。
理前における合成対象の論理回路における論理機能の枠
を認識しながら、変換用ライブラリ９を参照して、順次
変換処理を行い、より階層の高い論理機能ブロックを構
成していくことにより、質の高い論理回路を合成するこ
とができる。
【００３５】なお、第１の実施例ではｎ個のフリップフ
ロップＦＦ１を１個のフリップフロップＦＦＮに合成す
る例を示したが、平坦化処理により、１つの複合ゲート
１１と１つのフリップフロップＦＦ１との組を、図１５
に示すように、論理機能の枠４１として認識して平坦化
すれば、合成処理の際、複合ゲート１１とフリップフロ
ップＦＦ１とを１つの論理機能ブロックとして合成する
ことの有効性は認識されている。このため、変換用ライ
ブラリ９を参照しても適当な変換を行えない最悪の場合
でも、図１６に示すように、複合ゲート１１とフリップ
フロップＦＦ１との合成処理を行うことができる。
ロップＦＦ１を１個のフリップフロップＦＦＮに合成す
る例を示したが、平坦化処理により、１つの複合ゲート
１１と１つのフリップフロップＦＦ１との組を、図１５
に示すように、論理機能の枠４１として認識して平坦化
すれば、合成処理の際、複合ゲート１１とフリップフロ
ップＦＦ１とを１つの論理機能ブロックとして合成する
ことの有効性は認識されている。このため、変換用ライ
ブラリ９を参照しても適当な変換を行えない最悪の場合
でも、図１６に示すように、複合ゲート１１とフリップ
フロップＦＦ１との合成処理を行うことができる。
【００３６】図８はこの発明の第２の実施例である論理
回路合成装置の構成を示すブロック図である。同図に示
すように、論理回路平坦化部２は、第１の実施例同様、
合成対象の論理回路を規定した論理回路データＬ１と取
り込み、平坦化辞書７を参照し論理機能の枠を保持しな
がら、論理回路データＬ１に対する平坦化処理を行っ
て、平坦化処理済み論理回路データＬ２を論理回路合成
部４に出力する。
回路合成装置の構成を示すブロック図である。同図に示
すように、論理回路平坦化部２は、第１の実施例同様、
合成対象の論理回路を規定した論理回路データＬ１と取
り込み、平坦化辞書７を参照し論理機能の枠を保持しな
がら、論理回路データＬ１に対する平坦化処理を行っ
て、平坦化処理済み論理回路データＬ２を論理回路合成
部４に出力する。
【００３７】論理回路合成部４は、合成用文法８を用い
て、平坦化処理済み論理回路データＬ２に対する合成処
理を施し、合成処理済み論理回路データＬ３′を出力す
る。
て、平坦化処理済み論理回路データＬ２に対する合成処
理を施し、合成処理済み論理回路データＬ３′を出力す
る。
【００３８】図９は、第２の実施例の論理回路合成装置
の動作を示すフローチャートである。同図を参照して、
ステップＳ３で、論理回路平坦化部２は、合成対象の論
理回路データＬ１に対し、平坦化辞書７を参照して論理
機能の枠を保持しながら、論理回路データＬ１に対する
平坦化処理を行う。なお、平坦化処理の処理内容は第１
の実施例と同様であるため、その詳細説明は省略する。
の動作を示すフローチャートである。同図を参照して、
ステップＳ３で、論理回路平坦化部２は、合成対象の論
理回路データＬ１に対し、平坦化辞書７を参照して論理
機能の枠を保持しながら、論理回路データＬ１に対する
平坦化処理を行う。なお、平坦化処理の処理内容は第１
の実施例と同様であるため、その詳細説明は省略する。
【００３９】ステップＳ３が終了すると、ステップＳ４
で、論理回路合成部４は、平坦化処理済み論理回路デー
タＬ２に付加された論理機能の枠の情報を加味しなが
ら、合成用文法８を用いて、平坦化処理済み論理回路デ
ータＬ２で規定された論理回路に対する合成処理を施
し、合成処理済み論理回路データＬ３′を出力する。
で、論理回路合成部４は、平坦化処理済み論理回路デー
タＬ２に付加された論理機能の枠の情報を加味しなが
ら、合成用文法８を用いて、平坦化処理済み論理回路デ
ータＬ２で規定された論理回路に対する合成処理を施
し、合成処理済み論理回路データＬ３′を出力する。
【００４０】図１０は合成用文法８の一例を示す説明図
である。図１１は図１０の合成用文法８を参照して形成
される論理機能ブロックを示す。図１１において、Ｆ１
〜Ｆ４は論理機能ブロック、Ｓ１〜Ｓ７は信号である。
また、図１０において、“←”の左辺は各論理機能ブロ
ックの出力、右辺は各論理機能ブロックの入力を定義し
たもである。「Ｆ４（Ｓ６）←Ｆ２（Ｓ３）＋Ｆ２（Ｓ
４）」を例にとると、「論理機能ブロックＦ２の出力信
号Ｓ３及びＳ４が論理機能ブロックＦ４の入力として付
与され、論理機能ブロックＦ４の出力信号Ｓ６として出
力される。」という意味内容となる。
である。図１１は図１０の合成用文法８を参照して形成
される論理機能ブロックを示す。図１１において、Ｆ１
〜Ｆ４は論理機能ブロック、Ｓ１〜Ｓ７は信号である。
また、図１０において、“←”の左辺は各論理機能ブロ
ックの出力、右辺は各論理機能ブロックの入力を定義し
たもである。「Ｆ４（Ｓ６）←Ｆ２（Ｓ３）＋Ｆ２（Ｓ
４）」を例にとると、「論理機能ブロックＦ２の出力信
号Ｓ３及びＳ４が論理機能ブロックＦ４の入力として付
与され、論理機能ブロックＦ４の出力信号Ｓ６として出
力される。」という意味内容となる。
【００４１】論理回路合成部４は、このような合成用文
法９に従い、最終的に、論理機能ブロックＦ２〜Ｆ４
は、入力信号を信号Ｓ１及びＳ２とし、出力信号を信号
Ｓ５〜Ｓ７とした論理機能ブロックＦ１に合成すること
ができる。
法９に従い、最終的に、論理機能ブロックＦ２〜Ｆ４
は、入力信号を信号Ｓ１及びＳ２とし、出力信号を信号
Ｓ５〜Ｓ７とした論理機能ブロックＦ１に合成すること
ができる。
【００４２】図１２は合成用文法８の他の例を示す説明
図である。図１２において、“←”の右辺から左辺への
合成を指示しており、（Ａ＋Ｂ）は並列関係にあること
をしめし、Ｃ＋｛Ｄ｝は、Ｃの出力がＤの入力となるこ
とを示し、＜Ｅ＋Ｆ＞はＥとＦは入出力がたすき掛け接
続された並列関係を示している。
図である。図１２において、“←”の右辺から左辺への
合成を指示しており、（Ａ＋Ｂ）は並列関係にあること
をしめし、Ｃ＋｛Ｄ｝は、Ｃの出力がＤの入力となるこ
とを示し、＜Ｅ＋Ｆ＞はＥとＦは入出力がたすき掛け接
続された並列関係を示している。
【００４３】また、図１３及び図１４は、合成用文法８
の利用例を示す回路図である。なお、図１３において、
ＦＧＡ１は複合ゲート、ＦＦ１は１ビット入出力フリッ
プフロップ、ＩＮＶ１はインバータである。また、図１
４において、ＡＮＤ１はＡＮＤゲート、ＮＯＲ１はＮＯ
Ｒゲート、ＮＡＮＤ１はＮＡＮＤゲート、ＩＮＶ１はイ
ンバータである。
の利用例を示す回路図である。なお、図１３において、
ＦＧＡ１は複合ゲート、ＦＦ１は１ビット入出力フリッ
プフロップ、ＩＮＶ１はインバータである。また、図１
４において、ＡＮＤ１はＡＮＤゲート、ＮＯＲ１はＮＯ
Ｒゲート、ＮＡＮＤ１はＮＡＮＤゲート、ＩＮＶ１はイ
ンバータである。
【００４４】論理回路合成部４は、その合成過程におい
て、図１４で示すような回路が構成されていた場合、
「ＦＧＡ←（ＡＮＤ１＋ＡＮＤ１）＋｛ＮＯＲ１｝」の
文法を参照して、２つのＡＮＤゲートＡＮＤ１とＮＯＲ
ゲートＮＯＲ１とを寸法精度が優れた１つの複合ゲート
ＦＧＡに変換するとともに、「ＦＦ１←＜ＮＡＮＤ１＋
ＮＡＮＤ１＞」の文法を参照して、２つのＮＡＮＤゲー
トＮＡＮＤ１を、電気的特性及び寸法精度が優れた１ビ
ット入出力フリップフロップＦＦ１に変換することによ
り、図１３で示す論理回路に合成することができる。
て、図１４で示すような回路が構成されていた場合、
「ＦＧＡ←（ＡＮＤ１＋ＡＮＤ１）＋｛ＮＯＲ１｝」の
文法を参照して、２つのＡＮＤゲートＡＮＤ１とＮＯＲ
ゲートＮＯＲ１とを寸法精度が優れた１つの複合ゲート
ＦＧＡに変換するとともに、「ＦＦ１←＜ＮＡＮＤ１＋
ＮＡＮＤ１＞」の文法を参照して、２つのＮＡＮＤゲー
トＮＡＮＤ１を、電気的特性及び寸法精度が優れた１ビ
ット入出力フリップフロップＦＦ１に変換することによ
り、図１３で示す論理回路に合成することができる。
【００４５】このように、合成用文法８内には、合成前
の論理機能ブロック（論理プリミティブを含む）を、電
気的特性及び寸法特性が優れた論理機能ブロックに合成
するように、合成論理情報が記載されている。
の論理機能ブロック（論理プリミティブを含む）を、電
気的特性及び寸法特性が優れた論理機能ブロックに合成
するように、合成論理情報が記載されている。
【００４６】以上のように、論理回路合成部４は平坦化
済み論理回路に対し、合成用文法８を参照して、順次変
換処理を行い、より階層の高い論理機能ブロックを構成
していくことにより、電気的特性及び寸法特性の優れた
論理回路を合成することができる。
済み論理回路に対し、合成用文法８を参照して、順次変
換処理を行い、より階層の高い論理機能ブロックを構成
していくことにより、電気的特性及び寸法特性の優れた
論理回路を合成することができる。
【００４７】なお、第１の実施例同様、合成用文法８に
記載されていなくとも、平坦化する際に、論理機能の枠
として認識されていれば、その論理機能の枠内における
複数の論理機能ブロック（論理プリミティブを含む）を
合成することができる。
記載されていなくとも、平坦化する際に、論理機能の枠
として認識されていれば、その論理機能の枠内における
複数の論理機能ブロック（論理プリミティブを含む）を
合成することができる。
【００４８】また、第２の実施例においては、論理機能
の枠を全く認識していなくとも、合成用文法８内の記載
内容を充実することにより、電気的特性及び寸法特性を
劣化させることなく論理回路を合成することができる。
の枠を全く認識していなくとも、合成用文法８内の記載
内容を充実することにより、電気的特性及び寸法特性を
劣化させることなく論理回路を合成することができる。
【００４９】
【発明の効果】以上説明したように、この発明の請求項
１記載の論理回路合成装置における論理回路合成手段よ
り、論理機能の枠の情報を加味して、変換用論理情報に
基づき、平坦化処理済み論理回路における論理プリミテ
ィブあるいは論理機能ブロックが合成されて合成処理済
み論理回路データが出力される。
１記載の論理回路合成装置における論理回路合成手段よ
り、論理機能の枠の情報を加味して、変換用論理情報に
基づき、平坦化処理済み論理回路における論理プリミテ
ィブあるいは論理機能ブロックが合成されて合成処理済
み論理回路データが出力される。
【００５０】したがって、論理機能の枠の情報を加味し
て、合成処理を変換用論理情報に基づくことにより、平
坦化処理済み論理回路における論理プリミティブあるい
は論理機能ブロックは、電気的特性、寸法精度が優れた
論理プリミティブあるいは論理機能ブロックへに変換さ
れるため、変換用論理情報の内容次第では平坦化される
前の論理回路より電気的特性及び寸法精度の優れた論理
回路を合成することができる。
て、合成処理を変換用論理情報に基づくことにより、平
坦化処理済み論理回路における論理プリミティブあるい
は論理機能ブロックは、電気的特性、寸法精度が優れた
論理プリミティブあるいは論理機能ブロックへに変換さ
れるため、変換用論理情報の内容次第では平坦化される
前の論理回路より電気的特性及び寸法精度の優れた論理
回路を合成することができる。
【００５１】加えて、合成処理を論理機能の枠の情報を
加味して行うため、変換用ライブラリ内の変換用論理情
報の内容にかかわらず、平坦化される前の論理回路内で
構成されていた論理機能ブロックへの合成処理を行うこ
とができる。つまり、最悪の場合でも、平坦化処理を行
う前の元の論理回路内の論理機能ブロックよりも電気的
特性及び寸法特性の劣化した論理回路が合成されること
はない。
加味して行うため、変換用ライブラリ内の変換用論理情
報の内容にかかわらず、平坦化される前の論理回路内で
構成されていた論理機能ブロックへの合成処理を行うこ
とができる。つまり、最悪の場合でも、平坦化処理を行
う前の元の論理回路内の論理機能ブロックよりも電気的
特性及び寸法特性の劣化した論理回路が合成されること
はない。
【００５２】この発明の請求項２記載の論理回路合成装
置における論理回路合成手段により、論理機能の枠の情
報を加味して、合成用論理情報に基づき、平坦化処理済
み論理回路における論理プリミティブあるいは論理機能
ブロックが合成されて合成処理済み論理回路データを出
力される。
置における論理回路合成手段により、論理機能の枠の情
報を加味して、合成用論理情報に基づき、平坦化処理済
み論理回路における論理プリミティブあるいは論理機能
ブロックが合成されて合成処理済み論理回路データを出
力される。
【００５３】その結果、平坦化処理済み論理回路におけ
る論理プリミティブあるいは論理機能ブロックの組合せ
が、電気的特性あるいは寸法精度が優れた論理機能ブロ
ックに合成されるため、合成用論理情報の内容次第では
平坦化される前の論理回路より電気的特性あるいは寸法
精度が優れた論理回路を合成することができる。加え
て、合成処理を論理機能の枠の情報を加味して行うた
め、合成用ライブラリ内の合成用論理情報の内容にかか
わらず、平坦化される前の論理回路内で構成されていた
論理機能ブロックへの合成処理を行うことができる。つ
まり、最悪の場合でも、坪坦化処理を行う前の元の論理
回路内の論理機能ブロックよりも電気的特性、寸法特性
の劣化した論理回路が合成されることはない。
る論理プリミティブあるいは論理機能ブロックの組合せ
が、電気的特性あるいは寸法精度が優れた論理機能ブロ
ックに合成されるため、合成用論理情報の内容次第では
平坦化される前の論理回路より電気的特性あるいは寸法
精度が優れた論理回路を合成することができる。加え
て、合成処理を論理機能の枠の情報を加味して行うた
め、合成用ライブラリ内の合成用論理情報の内容にかか
わらず、平坦化される前の論理回路内で構成されていた
論理機能ブロックへの合成処理を行うことができる。つ
まり、最悪の場合でも、坪坦化処理を行う前の元の論理
回路内の論理機能ブロックよりも電気的特性、寸法特性
の劣化した論理回路が合成されることはない。
【図１】この発明の実施例で用いられる論理回路合成装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】この発明の第１の実施例である論理回路合成装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図３】第１の実施例の論理回路合成装置の動作を示す
フローチャートである。
フローチャートである。
【図４】第１及び第２の実施例の論理回路平坦部の動作
説明用の説明図である。
説明用の説明図である。
【図５】第１の実施例の変換用ライブラリの一例を示す
説明図である。
説明図である。
【図６】第１の実施例の論理回路合成部の動作説明用の
説明図である。
説明図である。
【図７】第１の実施例の論理回路合成部の動作説明用の
説明図である。
説明図である。
【図８】この発明の第２の実施例である論理回路合成装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図９】第２の実施例の論理回路合成装置の動作を示す
フローチャートである。
フローチャートである。
【図１０】第２の実施例の合成用文法の一例を示す説明
図である。
図である。
【図１１】第２の実施例の論理回路合成部の動作説明用
の説明図である。
の説明図である。
【図１２】第２の実施例の合成用文法の他の一例を示す
説明図である。
説明図である。
【図１３】第２の実施例の論理回路合成部の動作説明用
の回路図である。
の回路図である。
【図１４】第２の実施例の論理回路合成部の動作説明用
の回路図である。
の回路図である。
【図１５】第１及び第２の実施例の論理回路平坦部の動
作説明用の説明図である。
作説明用の説明図である。
【図１６】第１及び第２の実施例の論理回路平坦部の動
作説明用の説明図である。
作説明用の説明図である。
【図１７】従来の論理回路合成装置の合成動作説明用の
回路図である。
回路図である。
【図１８】従来の論理回路合成装置の合成動作説明用の
回路図である。
回路図である。
２ 論理回路平坦化部 ３ 論理回路合成部 ４ 論理回路合成部 ７ 平坦化辞書 ８ 合成用文法 ９ 変換用ライブラリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−244270（ＪＰ，Ａ) 特開 平４−294457（ＪＰ，Ａ) 特開 平４−30269（ＪＰ，Ａ) 情報処理学会研究報告 ｖｏｌ．89, ｎｏ．108（ＤＡ−50）99−106頁 鈴木 重信ほか「論理合成によるＶＬＳＩ設計 システム：ＦＵＳＩＯＮ」 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 論理プリミティブ、論理プリミティブの
組合せからなる論理機能ブロックから構成された、合成
対象となる論理回路を規定した論理回路データを付与す
る論理回路付与手段と、 前記論理回路データを受け、該論理回路内の前記論理機
能ブロックを論理機能の枠として認識しつつ、より細分
化された論理機能ブロックあるいは論理プリミティブに
展開し簡単化することにより、前記論理回路データを平
坦化処理して、前記論理機能の枠の情報が付加された平
坦化処理済み論理回路データを出力する論理回路平坦化
手段と、 論理プリミティブあるいは論理機能ブロックに対応し
て、同一論理機能であるが電気的特性が異なる論理プリ
ミティブあるいは論理機能ブロック、論理的には等価で
あるが寸法特性が異なる論理プリミティブあるいは論理
機能ブロック、及び使用が禁止されている論理プリミデ
ィブあるいは論理機能ブロックに対する代替の論理プリ
ミティブあるいは論理機能ブロックが変換用論理情報と
して登録された変換用ライブラリと、 前記平坦化処理済み論理回路データを受け、前記論理機
能の枠の情報を加味して、前記変換用論理情報に基づ
き、前記平坦化処理済み論理回路における論理プリミテ
ィブあるいは論理機能ブロックを合成して合成処理済み
論理回路データを出力する論理回路合成手段とを備えた
論理回路合成装置。 - 【請求項２】 論理プリミティブ、論理プリミティブの
組合せからなる論理機能ブロックから構成された、合成
対象となる論理回路を規定した論理回路データを付与す
る論理回路付与手段と、 前記論理回路データを受け、該論理回路内の前記論理機
能ブロッグを論理機能の枠として認識しつつ、より細分
化された論理機能ブロックあるいは論理プリミティブに
展開し簡単化することにより、前記論理回路データを平
坦化処理して、前記論理機能の枠の情報が付方された平
坦化処理済み論理回路データを出力する論理回路平坦化
手段と、 論理プリミティブ及び論理プリミティブの組合せからな
る論理機能ブロックのうち、少なくとも一方の組合せに
対応づけて、その組合せにおける論理機能と同一の論理
機能であるが電気的特性が異なる論理機能ブロック、及
び論理的には等価である寸法特性が異なる論理機能ブロ
ックが合成用論理情報として登録された合成用ライブラ
リと、 前記平坦化処理済み論理回路データを受け、前記論理機
能の枠の情報を加味して、前記合成用論理情報に基づ
き、前記平坦化された論理回路における論理プリミティ
ブあるいは論理機能ブロックの組合せを１つの論理機能
ブロックに順次合成して合成処理済み論理回路データを
出力する論理回路合成手段とを備えた論理回路合成装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114702A JP2859027B2 (ja) | 1992-05-07 | 1992-05-07 | 論理回路合成装置 |
| US08/053,007 US5452230A (en) | 1992-05-07 | 1993-04-27 | Logic circuit synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114702A JP2859027B2 (ja) | 1992-05-07 | 1992-05-07 | 論理回路合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05314207A JPH05314207A (ja) | 1993-11-26 |
| JP2859027B2 true JP2859027B2 (ja) | 1999-02-17 |
Family
ID=14644489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4114702A Expired - Lifetime JP2859027B2 (ja) | 1992-05-07 | 1992-05-07 | 論理回路合成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5452230A (ja) |
| JP (1) | JP2859027B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0765040A (ja) * | 1993-08-24 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 機能データインターフェース方法および機能データインターフェース装置 |
| US7313151B2 (en) * | 2002-02-06 | 2007-12-25 | Transwitch Corporation | Extendible asynchronous and synchronous interface bus for broadband access |
| US8658031B2 (en) * | 2010-01-08 | 2014-02-25 | Parkson Corporation | Method and apparatus for treating liquid containing impurities |
| US20140019486A1 (en) * | 2012-07-13 | 2014-01-16 | Amitava Majumdar | Logic Content Processing for Hardware Acceleration of Multi-Pattern Search |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703435A (en) * | 1984-07-16 | 1987-10-27 | International Business Machines Corporation | Logic Synthesizer |
| US5212650A (en) * | 1986-09-12 | 1993-05-18 | Digital Equipment Corporation | Procedure and data structure for synthesis and transformation of logic circuit designs |
| US5175696A (en) * | 1986-09-12 | 1992-12-29 | Digital Equipment Corporation | Rule structure in a procedure for synthesis of logic circuits |
| US5029102A (en) * | 1987-06-08 | 1991-07-02 | International Business Machines, Corp. | Logical synthesis |
| JPH03116281A (ja) * | 1989-09-29 | 1991-05-17 | Toshiba Corp | 論理合成装置 |
| JP2516703B2 (ja) * | 1990-09-26 | 1996-07-24 | 株式会社日立製作所 | 論理自動生成方法および論理自動生成システム |
-
1992
- 1992-05-07 JP JP4114702A patent/JP2859027B2/ja not_active Expired - Lifetime
-
1993
- 1993-04-27 US US08/053,007 patent/US5452230A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 情報処理学会研究報告 ｖｏｌ．８９，ｎｏ．１０８（ＤＡ−５０）９９−１０６頁 鈴木重信ほか「論理合成によるＶＬＳＩ設計システム：ＦＵＳＩＯＮ」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05314207A (ja) | 1993-11-26 |
| US5452230A (en) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349659A (en) | Hierarchical ordering of logical elements in the canonical mapping of net lists | |
| US5499192A (en) | Method for generating logic modules from a high level block diagram | |
| JPH0215088B2 (ja) | ||
| US6360352B2 (en) | Digital circuit layout techniques | |
| EP1752870B1 (en) | Multiplier | |
| JP2859027B2 (ja) | 論理回路合成装置 | |
| Akers | A truth table method for the synthesis of combinational logic | |
| US6654945B1 (en) | Storage medium in which data for designing an integrated circuit is stored and method of fabricating an integrated circuit | |
| Parhi | Fast low-energy VLSI binary addition | |
| JP2840169B2 (ja) | 論理回路の自動設計方法およびその装置 | |
| US7908308B2 (en) | Carry-select adder structure and method to generate orthogonal signal levels | |
| JPH05197673A (ja) | 論理回路 | |
| JPH0619685A (ja) | 並列乗算回路 | |
| US3914589A (en) | Four-by-four bit multiplier module having three stages of logic cells | |
| JPH0370416B2 (ja) | ||
| JPH09246951A (ja) | 動的論理符号化方法と装置 | |
| JP2953431B2 (ja) | 高位合成装置及びその記録媒体 | |
| JPS59116853A (ja) | 任意サイズの乗算パイプラインを創り出す装置 | |
| JPH06324845A (ja) | 桁上げ先見加算器のコンピュータ支援設計方法 | |
| JP2948524B2 (ja) | 半導体集積回路の設計方法 | |
| JP2925160B2 (ja) | 論理合成方式 | |
| JP2681968B2 (ja) | 演算処理装置 | |
| WO2019216077A1 (ja) | 回路記述変換システムおよび回路記述検索システム | |
| JP2790086B2 (ja) | 論理回路の自動合成装置 | |
| JP2848332B2 (ja) | 論理回路の自動合成方式 |