JP2848332B2 - 論理回路の自動合成方式 - Google Patents
論理回路の自動合成方式Info
- Publication number
- JP2848332B2 JP2848332B2 JP8115738A JP11573896A JP2848332B2 JP 2848332 B2 JP2848332 B2 JP 2848332B2 JP 8115738 A JP8115738 A JP 8115738A JP 11573896 A JP11573896 A JP 11573896A JP 2848332 B2 JP2848332 B2 JP 2848332B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- data structure
- mapping
- logical
- internal data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル論理シ
ステムの論理設計を計算機で行う論理設計ＣＡＤに関
し、特に、入力した論理記述から論理回路を自動合成す
る、論理回路の自動合成方法に関する。
ステムの論理設計を計算機で行う論理設計ＣＡＤに関
し、特に、入力した論理記述から論理回路を自動合成す
る、論理回路の自動合成方法に関する。
【０００２】
【従来の技術】従来、この種の論理回路の自動合成方法
は、入力する論理記述を内部データ構造に変換し、これ
を最適化処理し、これをテクノロジに依存する論理回路
に変換すべくテクノロジマッピングを行うことにより、
論理回路を自動合成している。その際、部分的に設計者
が意図する回路が得られない場合には、所望の回路を得
るために、該当する回路部分のハードウェア記述（ＨＤ
Ｌ）を最終回路に近い型で記述し直し、他の部分との階
層を分割し、最終回路に近い型で書いた部分は論理記述
に近い型で最適化及びマッピングをし、他の部分につい
ては従来と同じ最適化及びマッピングを行うことが必要
とされていた。
は、入力する論理記述を内部データ構造に変換し、これ
を最適化処理し、これをテクノロジに依存する論理回路
に変換すべくテクノロジマッピングを行うことにより、
論理回路を自動合成している。その際、部分的に設計者
が意図する回路が得られない場合には、所望の回路を得
るために、該当する回路部分のハードウェア記述（ＨＤ
Ｌ）を最終回路に近い型で記述し直し、他の部分との階
層を分割し、最終回路に近い型で書いた部分は論理記述
に近い型で最適化及びマッピングをし、他の部分につい
ては従来と同じ最適化及びマッピングを行うことが必要
とされていた。
【０００３】
【発明が解決しようとする課題】このように、従来技術
においては、入力した論理記述から設計者の意図する回
路が得られない場合には、その部分を階層分けし、ＨＤ
Ｌを最終回路に近い型で書き直し、論理記述に近い型で
最適化及びマッピングを行い、その他の部分については
従来の最適化及びマッピングを行う必要があり、作業工
数が増大するという問題点を有している。
においては、入力した論理記述から設計者の意図する回
路が得られない場合には、その部分を階層分けし、ＨＤ
Ｌを最終回路に近い型で書き直し、論理記述に近い型で
最適化及びマッピングを行い、その他の部分については
従来の最適化及びマッピングを行う必要があり、作業工
数が増大するという問題点を有している。
【０００４】これは、設計者の意図する回路が得られな
い部分については、論理記述に近い型で低レベルの論理
合成を行うことになるが、その他の部分については、従
来通りの最適化及びマッピングを行い、このため別々に
階層を分けて論理合成を行うことが必要とされることに
よる。
い部分については、論理記述に近い型で低レベルの論理
合成を行うことになるが、その他の部分については、従
来通りの最適化及びマッピングを行い、このため別々に
階層を分けて論理合成を行うことが必要とされることに
よる。
【０００５】本発明は、上記事情に鑑みて為されたもの
であって、その目的は、論理回路の自動合成において、
部分マッピングの指定をすることによって、階層分けを
行うことなく、入力する論理記述の一部を論理記述に近
い型で合成をし、他の部分については従来通りの合成を
行うことにより、階層分けにともなう工数を削減し、操
作性を向上させる自動合成方法を提供することにある。
であって、その目的は、論理回路の自動合成において、
部分マッピングの指定をすることによって、階層分けを
行うことなく、入力する論理記述の一部を論理記述に近
い型で合成をし、他の部分については従来通りの合成を
行うことにより、階層分けにともなう工数を削減し、操
作性を向上させる自動合成方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る論理回路の自動合成方法は、ＨＤＬ
（ハードウェア記述言語）で記述された論理記述中の一
部にその部分に対して部分マッピングする指定を可能に
し、論理記述を内部データ構造に変換する内部データ構
造変換手段と、論理記述中の部分マッピング指定の記述
とライブラリ中のブロック情報を参照して、内部データ
構造の一部に対して部分マッピングを行い、部分マッピ
ングを行った部分が再度他のファンクションブロックで
置き換えられることのないよう指定をする部分マッピン
グ手段と、内部データ構造の部分マッピングが行われて
いない部分に対して論理合成を行う論理合成手段と、を
備えたことを特徴とする。
め、本発明に係る論理回路の自動合成方法は、ＨＤＬ
（ハードウェア記述言語）で記述された論理記述中の一
部にその部分に対して部分マッピングする指定を可能に
し、論理記述を内部データ構造に変換する内部データ構
造変換手段と、論理記述中の部分マッピング指定の記述
とライブラリ中のブロック情報を参照して、内部データ
構造の一部に対して部分マッピングを行い、部分マッピ
ングを行った部分が再度他のファンクションブロックで
置き換えられることのないよう指定をする部分マッピン
グ手段と、内部データ構造の部分マッピングが行われて
いない部分に対して論理合成を行う論理合成手段と、を
備えたことを特徴とする。
【０００７】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。本発明の実施の形態におい
ては、ＨＤＬで記述された論理記述中の部分マッピング
の指定が為された部分を、論理記述に近い型で合成し、
それ以外の部分については、従来通りの合成を行う。よ
り具体的には、論理記述（図１の１）を内部データ構造
（図１の３）に変換する内部データ構造変換手段（図１
の２）と、論理記述（図１の１）の部分マッピング指定
の記述（図２の８、９）及びライブラリ（図１の７）を
参照して、内部データ構造（図１の３）の部分マッピン
グ指定に相当する部分を、論理記述（図１の１）に近い
型で最適化及びマッピングを行い、その部分を保存する
指定を行う部分マッピング部（図１の４）と、内部デー
タ構造（図１の３）のうち部分マッピング指定が為され
ていない部分に対して最適化及びマッピングを行う論理
合成部（図１の６）と、を有する。
を参照して以下に説明する。本発明の実施の形態におい
ては、ＨＤＬで記述された論理記述中の部分マッピング
の指定が為された部分を、論理記述に近い型で合成し、
それ以外の部分については、従来通りの合成を行う。よ
り具体的には、論理記述（図１の１）を内部データ構造
（図１の３）に変換する内部データ構造変換手段（図１
の２）と、論理記述（図１の１）の部分マッピング指定
の記述（図２の８、９）及びライブラリ（図１の７）を
参照して、内部データ構造（図１の３）の部分マッピン
グ指定に相当する部分を、論理記述（図１の１）に近い
型で最適化及びマッピングを行い、その部分を保存する
指定を行う部分マッピング部（図１の４）と、内部デー
タ構造（図１の３）のうち部分マッピング指定が為され
ていない部分に対して最適化及びマッピングを行う論理
合成部（図１の６）と、を有する。
【０００８】本発明の実施の形態においては、ＨＤＬで
記述された論理記述中で部分マッピングの指定が為され
た部分を論理記述に近い型で論理合成し、他の部分につ
いては通常通りの合成を行うことができるので、設計者
が所望する回路を得るために、従来必要とされていた、
論理記述を階層分割し、異なる条件で別々に最適化及び
マッピングを行うという作業工程を不要としている。
記述された論理記述中で部分マッピングの指定が為され
た部分を論理記述に近い型で論理合成し、他の部分につ
いては通常通りの合成を行うことができるので、設計者
が所望する回路を得るために、従来必要とされていた、
論理記述を階層分割し、異なる条件で別々に最適化及び
マッピングを行うという作業工程を不要としている。
【０００９】上記した本発明の実施の形態を更に詳細に
説明すべく、図１を参照して、本発明の実施例について
説明する。図１に示すように、本実施例は、ハードウェ
ア記述言語（ＨＤＬ）で記述された論理記述１を入力と
する内部データ構造変換部２と、部分マッピング部４
と、論理合成部６と、ライブラリ７と、を備えている。
説明すべく、図１を参照して、本発明の実施例について
説明する。図１に示すように、本実施例は、ハードウェ
ア記述言語（ＨＤＬ）で記述された論理記述１を入力と
する内部データ構造変換部２と、部分マッピング部４
と、論理合成部６と、ライブラリ７と、を備えている。
【００１０】内部データ構造変換部２は、コメント文等
による部分マッピング指定の記述がされてる論理記述１
を入力とし、内部データ構造３を作成する。その際、論
理記述１から内部データ構造３の作成は周知の方法が用
いられる。
による部分マッピング指定の記述がされてる論理記述１
を入力とし、内部データ構造３を作成する。その際、論
理記述１から内部データ構造３の作成は周知の方法が用
いられる。
【００１１】部分マッピング部４は、論理記述１で部分
マッピング指定に相当する部分を内部データ構造３から
探し、部分マッピング指定された論理記述に対して、ラ
イブラリ７を参照して論理記述に近い型で最適化及びマ
ッピングを行い、当該部分を保存する指定を行う。
マッピング指定に相当する部分を内部データ構造３から
探し、部分マッピング指定された論理記述に対して、ラ
イブラリ７を参照して論理記述に近い型で最適化及びマ
ッピングを行い、当該部分を保存する指定を行う。
【００１２】論理合成部６は、内部データ構造３中の部
分マッピング部４で保存の指定をされていない部分の最
適化及びマッピングを、通常の方法で行い、論理回路５
を提供する。
分マッピング部４で保存の指定をされていない部分の最
適化及びマッピングを、通常の方法で行い、論理回路５
を提供する。
【００１３】図２に、本発明の実施例が適用される論理
記述１の一例を示す。図２を参照すると、例えばコメン
ト文（＊＃ＤＯＮＴ＿ＯＰＴＩＭＩＺＥ）による部分マ
ッピング指定８が為されている論理記述１０は、内部デ
ータ構造変換部２により、内部データ構造３に変換され
る。図３は、図２の論理記述１０から得られる内部デー
タ構造を模式的に示した図である。
記述１の一例を示す。図２を参照すると、例えばコメン
ト文（＊＃ＤＯＮＴ＿ＯＰＴＩＭＩＺＥ）による部分マ
ッピング指定８が為されている論理記述１０は、内部デ
ータ構造変換部２により、内部データ構造３に変換され
る。図３は、図２の論理記述１０から得られる内部デー
タ構造を模式的に示した図である。
【００１４】次に、図２及び図３を参照すると、部分マ
ッピング部４はコメント文８により部分マッピング指定
された論理式９（Ｗ＝（Ｃ＊Ｄ）’）に相当する内部デ
ータ構造の一部１１（ＡＮＤゲートとインバータ回路で
表される）に対して、最適化及びマッピングを論理式の
一文単位で行う。
ッピング部４はコメント文８により部分マッピング指定
された論理式９（Ｗ＝（Ｃ＊Ｄ）’）に相当する内部デ
ータ構造の一部１１（ＡＮＤゲートとインバータ回路で
表される）に対して、最適化及びマッピングを論理式の
一文単位で行う。
【００１５】図４は、部分マッピング部４の出力する内
部データ構造を模式的に示した図であり、図３に破線で
示した内部データ構造の一部１１は、図４に符号１２で
示す部分（ＮＡＮＤゲート、Ｌ３０２）に変換されてい
る。また、部分マッピング部４は、図４に符号１２で示
した部分を保存する指定を行う。
部データ構造を模式的に示した図であり、図３に破線で
示した内部データ構造の一部１１は、図４に符号１２で
示す部分（ＮＡＮＤゲート、Ｌ３０２）に変換されてい
る。また、部分マッピング部４は、図４に符号１２で示
した部分を保存する指定を行う。
【００１６】論理合成部６は、部分マッピング部４が出
力した内部データ構造の１２（図４参照）以外の部分に
ついて最適化及びマッピングを行い、図５に示されるよ
うな内部データ構造に変換し、これに対応する論理回路
５を出力する。
力した内部データ構造の１２（図４参照）以外の部分に
ついて最適化及びマッピングを行い、図５に示されるよ
うな内部データ構造に変換し、これに対応する論理回路
５を出力する。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
論理回路の自動合成において設計者が論理記述の一部
を、最適化やマッピングを余り行わない低レベルでの合
成を行いたい時に、他の部分と当該一部とを階層分けす
ることを不要とするという効果を有する。
論理回路の自動合成において設計者が論理記述の一部
を、最適化やマッピングを余り行わない低レベルでの合
成を行いたい時に、他の部分と当該一部とを階層分けす
ることを不要とするという効果を有する。
【００１８】これは、本発明においては、論理記述中で
の部分マッピングの指定を可能にし、部分マッピング指
定をした部分を論理記述に近い型で最適化及びマッピン
グを行い、他の部分を従来通りの最適化及びマッピング
を行えるようにしたことによる。
の部分マッピングの指定を可能にし、部分マッピング指
定をした部分を論理記述に近い型で最適化及びマッピン
グを行い、他の部分を従来通りの最適化及びマッピング
を行えるようにしたことによる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明するための図であ
る。
る。
【図２】本発明の実施例を説明するための図であり、Ｈ
ＤＬによる論理記述の一例を示す図である。
ＤＬによる論理記述の一例を示す図である。
【図３】本発明の実施例を説明するための図であり、内
部データ構造変換部が出力する内部データ構造を模式的
に示す図である。
部データ構造変換部が出力する内部データ構造を模式的
に示す図である。
【図４】本発明の実施例を説明するための図であり、部
分マッピング部が出力する内部データ構造を模式的に示
す図である。
分マッピング部が出力する内部データ構造を模式的に示
す図である。
【図５】本発明の実施例を説明するための図であり、論
理合成部が出力する内部データ構造を模式的に示す図で
ある。
理合成部が出力する内部データ構造を模式的に示す図で
ある。
１ ＨＤＬで記述された論理記述 ２ 内部データ構造変換部 ３ 内部データ構造 ４ 部分マッピング部 ５ 論理回路 ６ 論理合成部 ７ ライブラリ ８ コメント文による部分マッピング指定 ９ 部分マッピング指定された論理式 １０ ＨＤＬで記述された論理記述 １１ 内部データ構造中の部分マッピング指定された部
分 １２ 内部データ構造中の部分マッピング指定された部
分
分 １２ 内部データ構造中の部分マッピング指定された部
分
Claims (3)
- 【請求項１】ＨＤＬ（ハードウェア記述言語）で記述さ
れた論理記述中の一部に、該部分に対して部分マッピン
グする指定を可能とし、論理記述を内部データ構造に変
換する内部データ構造変換手段と、 論理記述中の部分マッピング指定の記述とライブラリ中
のブロック情報を参照して、内部データ構造の一部に対
して部分マッピングを行い、部分マッピングを行った部
分が再度他のファンクションブロックで置き換えられる
ことのないよう指定する部分マッピング手段と、 内部データ構造の部分マッピングが行われていない部分
に対して論理合成を行う論理合成手段と、 を備えたことを特徴とする論理回路の自動合成方式。 - 【請求項２】ハードウェア記述言語（ＨＤＬ）で記述さ
れた論理記述のうち、部分マッピング指定が付された論
理記述に対してはＨＤＬによる論理記述になるべく近い
形式で論理合成を行い、 前記部分マッピング指定が付された論理記述に対応する
論理合成部分を保存するようにして、前記部分マップン
グ指定が付されていない他の論理記述の論理合成を行
う、ことを特徴とする論理回路の自動合成方法。 - 【請求項３】前記部分マッピング指定が少なくともＨＤ
Ｌによる論理式単位で行えるようにしたことを特徴とす
る請求項２記載の論理回路の自動合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115738A JP2848332B2 (ja) | 1996-04-12 | 1996-04-12 | 論理回路の自動合成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8115738A JP2848332B2 (ja) | 1996-04-12 | 1996-04-12 | 論理回路の自動合成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09282336A JPH09282336A (ja) | 1997-10-31 |
| JP2848332B2 true JP2848332B2 (ja) | 1999-01-20 |
Family
ID=14669860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8115738A Expired - Fee Related JP2848332B2 (ja) | 1996-04-12 | 1996-04-12 | 論理回路の自動合成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848332B2 (ja) |
-
1996
- 1996-04-12 JP JP8115738A patent/JP2848332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09282336A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146583A (en) | Logic design system for creating circuit configuration by generating parse tree from hardware description language and optimizing text level redundancy thereof | |
| US5912819A (en) | Method for designing an architectural system | |
| JP2003527671A (ja) | 電子式設計自動化用途のデータベース | |
| US7302666B2 (en) | Logic circuit design method, computer-readable recording medium having logic circuit design program stored therein, and logic circuit design device | |
| JP2848332B2 (ja) | 論理回路の自動合成方式 | |
| JP2003316843A (ja) | 半導体集積回路設計方法及び半導体集積回路設計プログラム | |
| US6243852B1 (en) | Method of and an apparatus for logic circuit synthesis | |
| JP2001109784A (ja) | 配置配線最適化方法、および装置、ならびに配置配線の最適化に関するプログラムを記録した記録媒体 | |
| JP3485885B2 (ja) | 半導体集積回路装置の設計方法 | |
| JP2003085221A (ja) | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム | |
| JP2948524B2 (ja) | 半導体集積回路の設計方法 | |
| JP3004589B2 (ja) | パストランジスタ論理設計方法 | |
| JP2930087B2 (ja) | 論理設計支援システム | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| US5980091A (en) | Method of synthesizing synchronized circuit modules in an integrated circuit chip | |
| JPH0315984A (ja) | 機能記述変換方法と論理設計システム | |
| CN118153509A (zh) | 一种实现fpga的布局布线的方法及装置 | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| JPH027171A (ja) | 論理回路合成方式 | |
| JP2790086B2 (ja) | 論理回路の自動合成装置 | |
| JPH07319925A (ja) | 論理回路の生成方法 | |
| JP2954157B2 (ja) | 半導体集積回路の設計方法 | |
| JP2005107575A (ja) | 大規模集積回路の設計方法 | |
| JP2001084283A (ja) | 論理回路自動合成システムおよび論理回路自動合成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |