JP2003085221A - Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム - Google Patents
Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラムInfo
- Publication number
- JP2003085221A JP2003085221A JP2001273583A JP2001273583A JP2003085221A JP 2003085221 A JP2003085221 A JP 2003085221A JP 2001273583 A JP2001273583 A JP 2001273583A JP 2001273583 A JP2001273583 A JP 2001273583A JP 2003085221 A JP2003085221 A JP 2003085221A
- Authority
- JP
- Japan
- Prior art keywords
- rtl
- module
- description
- logical
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 論理合成の試行段階における回路の部分的な
修正に要する工数を削減する。 【解決手段】 ＲＴＬ解析パーサ部２は、入力ＲＴＬ１
を入力し、入力ＲＴＬ１の論理記述の部分について解析
を行い、各論理記述の入力信号、出力信号の信号情報を
抽出し、その信号情報を対象の論理記述と併せてＲＴＬ
出力部３に出力する。ＲＴＬ出力部３は、ＲＴＬ解析パ
ーサ部２から各論理記述毎に渡される信号情報に基づい
て、論理記述を下位の階層インスタンスの記述に変換
し、その階層インスタンスの記述を出力ＲＴＬ５に書き
出すとともに、各階層の論理記述をテンポラリファイル
４に書き出す。ここで生成する階層の階層名は、信号情
報に含まれる出力信号名を元に生成する。ＲＴＬ出力部
３は、ＲＴＬ解析パーサ部２において入力ＲＴＬ１にお
ける論理記述以外と判定された部分については変換を行
わずに、そのまま出力ＲＴＬ５に書き出す。
修正に要する工数を削減する。 【解決手段】 ＲＴＬ解析パーサ部２は、入力ＲＴＬ１
を入力し、入力ＲＴＬ１の論理記述の部分について解析
を行い、各論理記述の入力信号、出力信号の信号情報を
抽出し、その信号情報を対象の論理記述と併せてＲＴＬ
出力部３に出力する。ＲＴＬ出力部３は、ＲＴＬ解析パ
ーサ部２から各論理記述毎に渡される信号情報に基づい
て、論理記述を下位の階層インスタンスの記述に変換
し、その階層インスタンスの記述を出力ＲＴＬ５に書き
出すとともに、各階層の論理記述をテンポラリファイル
４に書き出す。ここで生成する階層の階層名は、信号情
報に含まれる出力信号名を元に生成する。ＲＴＬ出力部
３は、ＲＴＬ解析パーサ部２において入力ＲＴＬ１にお
ける論理記述以外と判定された部分については変換を行
わずに、そのまま出力ＲＴＬ５に書き出す。
Description
【０００１】
【発明の属する技術分野】本発明は、論理回路の自動合
成を行うために、レジスタ転送（トランスファー）レベ
ル（以下、ＲＴＬ）における各論理記述の階層化を自動
的に行うＲＴＬ自動階層化システムおよび方法、ＲＴＬ
自動階層化プログラムに関する。
成を行うために、レジスタ転送（トランスファー）レベ
ル（以下、ＲＴＬ）における各論理記述の階層化を自動
的に行うＲＴＬ自動階層化システムおよび方法、ＲＴＬ
自動階層化プログラムに関する。
【０００２】
【従来の技術】最近ではＬＳＩ規模の増大に伴い、ハー
ドウエア記述言語（ＨＤＬ）を用いて所望のＬＳＩの論
理回路をＲＴＬで記述するという手法が採用されるよう
になっている。このＲＴＬ記述のデータを論理合成ツー
ルに入力すれば自動的にゲートレベルの論理回路を得る
ことができる。
ドウエア記述言語（ＨＤＬ）を用いて所望のＬＳＩの論
理回路をＲＴＬで記述するという手法が採用されるよう
になっている。このＲＴＬ記述のデータを論理合成ツー
ルに入力すれば自動的にゲートレベルの論理回路を得る
ことができる。
【０００３】しかしながら、従来のＲＴＬによる論理回
路の自動合成技術では、合成の結果出力される論理回路
の情報として、内部信号、すなわちＲＴＬモジュールの
各論理記述の入出力信号名が保存されないため、合成後
のネットリストを見て設計者が修正を加えようとしたと
きに、ＲＴＬ記述と合成された論理回路との対応をとる
のが困難となり、ＲＴＬ記述のどの部分を修正したらよ
いかわかりにくくなってしまうという問題があった。
路の自動合成技術では、合成の結果出力される論理回路
の情報として、内部信号、すなわちＲＴＬモジュールの
各論理記述の入出力信号名が保存されないため、合成後
のネットリストを見て設計者が修正を加えようとしたと
きに、ＲＴＬ記述と合成された論理回路との対応をとる
のが困難となり、ＲＴＬ記述のどの部分を修正したらよ
いかわかりにくくなってしまうという問題があった。
【０００４】
【発明が解決しようとする課題】上述したように、従来
のＲＴＬにおける論理回路の自動合成技術においては、
内部信号名が保存されないため、ＲＴＬ記述と合成され
た論理回路との対応をとって、合成された論理回路の修
正が困難になってしまうという問題があった。
のＲＴＬにおける論理回路の自動合成技術においては、
内部信号名が保存されないため、ＲＴＬ記述と合成され
た論理回路との対応をとって、合成された論理回路の修
正が困難になってしまうという問題があった。
【０００５】本発明は、論理合成の試行段階における回
路の部分的な修正に要する工数を削減することができる
ＲＴＬ自動階層化システムを提供することを目的とす
る。
路の部分的な修正に要する工数を削減することができる
ＲＴＬ自動階層化システムを提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１のＲＴＬモジュールに記述された少
なくとも１つの論理記述の入出力信号情報を前記各論理
記述毎に生成するＲＴＬ解析手段と、前記各論理記述
を、前記各論理記述の入出力信号情報を保存する階層イ
ンスタンスに変換し、前記第１のモジュールを、前記各
階層インスタンスによって階層化された第２のＲＴＬモ
ジュールに変換するＲＴＬ出力手段とを備える。
に、本発明は、第１のＲＴＬモジュールに記述された少
なくとも１つの論理記述の入出力信号情報を前記各論理
記述毎に生成するＲＴＬ解析手段と、前記各論理記述
を、前記各論理記述の入出力信号情報を保存する階層イ
ンスタンスに変換し、前記第１のモジュールを、前記各
階層インスタンスによって階層化された第２のＲＴＬモ
ジュールに変換するＲＴＬ出力手段とを備える。
【０００７】本発明のＲＴＬ自動階層化システムでは、
第１のＲＴＬモジュールの各論理記述を、その入出力信
号情報を切り口として保存する階層インスタンスに変換
し、第１のＲＴＬモジュールをそれらの階層インスタン
スで階層化する。こうすることによって、入出力信号を
保存することができるようになるため、ＲＴＬ記述と合
成された論理回路との対応をとるのが容易となり、論理
合成の試行段階における回路の部分的な修正に要する工
数を削減することができる。
第１のＲＴＬモジュールの各論理記述を、その入出力信
号情報を切り口として保存する階層インスタンスに変換
し、第１のＲＴＬモジュールをそれらの階層インスタン
スで階層化する。こうすることによって、入出力信号を
保存することができるようになるため、ＲＴＬ記述と合
成された論理回路との対応をとるのが容易となり、論理
合成の試行段階における回路の部分的な修正に要する工
数を削減することができる。
【０００８】
【発明の実施の形態】次に、本発明の一実施形態のＲＴ
Ｌ自動階層化システムを図面を参照して詳細に説明す
る。図１は、本実施形態のＲＴＬ自動階層化システムの
構成を示すブロック図である。図１に示すように、本実
施形態のＲＴＬ自動階層化システム６は、ＲＴＬ解析パ
ーサ部２と、ＲＴＬ出力部３とを備えている。ＲＴＬ解
析パーサ部２は、入力ＲＴＬ１を入力し、入力ＲＴＬ１
の論理記述の部分について解析を行い、各論理記述の入
力信号、出力信号の信号情報を抽出し、その信号情報を
対象の論理記述と併せてＲＴＬ出力部３に出力する。
Ｌ自動階層化システムを図面を参照して詳細に説明す
る。図１は、本実施形態のＲＴＬ自動階層化システムの
構成を示すブロック図である。図１に示すように、本実
施形態のＲＴＬ自動階層化システム６は、ＲＴＬ解析パ
ーサ部２と、ＲＴＬ出力部３とを備えている。ＲＴＬ解
析パーサ部２は、入力ＲＴＬ１を入力し、入力ＲＴＬ１
の論理記述の部分について解析を行い、各論理記述の入
力信号、出力信号の信号情報を抽出し、その信号情報を
対象の論理記述と併せてＲＴＬ出力部３に出力する。
【０００９】ＲＴＬ出力部３は、ＲＴＬ解析パーサ部２
から各論理記述毎に渡される入出力信号情報に基づい
て、各論理記述を下位の階層インスタンスの記述に変換
し、その階層インスタンスの記述を出力ＲＴＬ５に書き
出すとともに、各階層の論理記述をテンポラリファイル
４に書き出す。ここで生成する階層インスタンスの階層
名は、信号情報に含まれる出力信号名を元に生成する。
から各論理記述毎に渡される入出力信号情報に基づい
て、各論理記述を下位の階層インスタンスの記述に変換
し、その階層インスタンスの記述を出力ＲＴＬ５に書き
出すとともに、各階層の論理記述をテンポラリファイル
４に書き出す。ここで生成する階層インスタンスの階層
名は、信号情報に含まれる出力信号名を元に生成する。
【００１０】また、ＲＴＬ出力部３は、ＲＴＬ解析パー
サ部２において入力ＲＴＬ１における論理記述以外と判
定された部分については変換を行わずに、そのまま出力
ＲＴＬ５に書き出す。
サ部２において入力ＲＴＬ１における論理記述以外と判
定された部分については変換を行わずに、そのまま出力
ＲＴＬ５に書き出す。
【００１１】ＲＴＬ解析パーサ部２による入力ＲＴＬ１
の処理がすべて終了した後、ＲＴＬ出力部３は、テンポ
ラリファイル４の内容を、出力ＲＴＬ５の最後に書き出
す。
の処理がすべて終了した後、ＲＴＬ出力部３は、テンポ
ラリファイル４の内容を、出力ＲＴＬ５の最後に書き出
す。
【００１２】図２は、入力ＲＴＬ１の一例を示す図であ
り、図３は、出力ＲＴＬ５の一例を示す図であり、図４
は、テンポラリファイルの一例を示す図である。これら
のファイルは、Ｖｅｒｉｌｏｇ−ＨＤＬフォーマットで
記述されている。
り、図３は、出力ＲＴＬ５の一例を示す図であり、図４
は、テンポラリファイルの一例を示す図である。これら
のファイルは、Ｖｅｒｉｌｏｇ−ＨＤＬフォーマットで
記述されている。
【００１３】図２に示すように、第１のＲＴＬモジュー
ルであるモジュールＲＥＩ１００内には、論理記述２
０、２４が記述されている。論理記述２０は、代入文の
記述であり、Ａ［０：３］という入力信号２２とＢ
［０：３］という入力信号２３との論理和がＸ［０：
３］という出力信号２１として出力されることを示して
いる。また、論理記述２４も、代入文の記述であり、Ｃ
［０：３］という入力信号２６とＸ［０：３］という入
力信号２７との論理積がＹ［０：３］という出力信号２
５として出力されることを示している。なお、各信号の
配列は、その信号のＭＳＢ、ＬＳＢを示す。
ルであるモジュールＲＥＩ１００内には、論理記述２
０、２４が記述されている。論理記述２０は、代入文の
記述であり、Ａ［０：３］という入力信号２２とＢ
［０：３］という入力信号２３との論理和がＸ［０：
３］という出力信号２１として出力されることを示して
いる。また、論理記述２４も、代入文の記述であり、Ｃ
［０：３］という入力信号２６とＸ［０：３］という入
力信号２７との論理積がＹ［０：３］という出力信号２
５として出力されることを示している。なお、各信号の
配列は、その信号のＭＳＢ、ＬＳＢを示す。
【００１４】ＲＴＬ解析パーサ部２は、各論理記述２０
と、各論理記述２０の内部信号情報、すなわち、出力信
号はＸ［０：３］であり、入力情報は、Ａ［０：３］、
Ｂ［０：３］であるという情報とをＲＴＬ出力部３に渡
す。ＲＴＬ出力部３は、論理記述２０を、入出力信号Ｘ
［０：３］、Ａ［０：３］、Ｂ［０：３］を切り口とし
て保存する階層インスタンス３０に書き換えて、図３に
示す出力ＲＴＬ５のＲＥＩ００（第２のＲＴＬモジュー
ル）に書き出し、階層インスタンスに対応する新しい階
層として、出力信号をＸ［０：３］とし、入力信号をＡ
［０：３］、Ｂ［０：３］とし、内部の論理が論理記述
２０となる階層のＲＴＬをテンポラリファイル４に書き
出す。なお、ここで生成する階層の階層名３２は、出力
信号Ｘ［０：３］に基づいてＸ０００とする。
と、各論理記述２０の内部信号情報、すなわち、出力信
号はＸ［０：３］であり、入力情報は、Ａ［０：３］、
Ｂ［０：３］であるという情報とをＲＴＬ出力部３に渡
す。ＲＴＬ出力部３は、論理記述２０を、入出力信号Ｘ
［０：３］、Ａ［０：３］、Ｂ［０：３］を切り口とし
て保存する階層インスタンス３０に書き換えて、図３に
示す出力ＲＴＬ５のＲＥＩ００（第２のＲＴＬモジュー
ル）に書き出し、階層インスタンスに対応する新しい階
層として、出力信号をＸ［０：３］とし、入力信号をＡ
［０：３］、Ｂ［０：３］とし、内部の論理が論理記述
２０となる階層のＲＴＬをテンポラリファイル４に書き
出す。なお、ここで生成する階層の階層名３２は、出力
信号Ｘ［０：３］に基づいてＸ０００とする。
【００１５】同様に、ＲＴＬ解析パーサ部２は、各論理
記述２４と、各論理記述２４の内部信号情報、すなわ
ち、出力信号はＹ［０：３］であり、入力情報は、Ｃ
［０：３］、Ｘ［０：３］であるという情報とをＲＴＬ
出力部３に渡す。ＲＴＬ出力部３は、論理記述２４を、
入出力信号Ｙ［０：３］、Ｃ［０：３］、Ｘ［０：３］
を切り口として保存する階層インスタンス３１に書き換
えて、出力ＲＴＬ５のＲＥＩ１００内に書き出し、階層
インスタンスに対応する新しい階層として、出力信号を
Ｙ［０：３］とし、入力信号をＣ［０：３］、Ｘ［０：
３］とし、内部の論理が論理記述２４となる階層のＲＴ
Ｌモジュールをテンポラリファイル４に書き出す。な
お、ここで生成する階層の階層名３３は、出力信号Ｙ
［０：３］に基づいてＹ０００とする。ＲＴＬ出力部３
は、ＲＴＬ解析パーサ部２で論理記述以外とみなされた
部分については、入力ＲＴＬ１の記述をそのまま出力す
る。解析パーサ部２の処理が全て終了した後、ＲＴＬ出
力部３は、出力ＲＴＬ５の最後に、テンポラリファイル
４（図４）の内容を追加記述する。
記述２４と、各論理記述２４の内部信号情報、すなわ
ち、出力信号はＹ［０：３］であり、入力情報は、Ｃ
［０：３］、Ｘ［０：３］であるという情報とをＲＴＬ
出力部３に渡す。ＲＴＬ出力部３は、論理記述２４を、
入出力信号Ｙ［０：３］、Ｃ［０：３］、Ｘ［０：３］
を切り口として保存する階層インスタンス３１に書き換
えて、出力ＲＴＬ５のＲＥＩ１００内に書き出し、階層
インスタンスに対応する新しい階層として、出力信号を
Ｙ［０：３］とし、入力信号をＣ［０：３］、Ｘ［０：
３］とし、内部の論理が論理記述２４となる階層のＲＴ
Ｌモジュールをテンポラリファイル４に書き出す。な
お、ここで生成する階層の階層名３３は、出力信号Ｙ
［０：３］に基づいてＹ０００とする。ＲＴＬ出力部３
は、ＲＴＬ解析パーサ部２で論理記述以外とみなされた
部分については、入力ＲＴＬ１の記述をそのまま出力す
る。解析パーサ部２の処理が全て終了した後、ＲＴＬ出
力部３は、出力ＲＴＬ５の最後に、テンポラリファイル
４（図４）の内容を追加記述する。
【００１６】なお、ＲＴＬ自動階層化システム６には、
ＲＴＬ自動階層化システム６の動作を実行するためのプ
ログラムが記録されている。このプログラムは、コンピ
ュータであるＲＴＬ自動階層化システム６のハードウエ
アの動作を制御するものであり、上述したＲＴＬ自動階
層化システム６の処理は、全てそのプログラムによって
指定されているものである。また、本実施形態のＲＴＬ
自動階層化システムでは。ＲＴＬモジュールはＶｅｒｉ
ｌｏｇ−ＨＤＬファーマットで記述されていたが、本発
明は、これに限定されるものではなく、ＶＨＤＬや他の
フォーマットで記述されたＲＴＬモジュールについても
適用することができる。
ＲＴＬ自動階層化システム６の動作を実行するためのプ
ログラムが記録されている。このプログラムは、コンピ
ュータであるＲＴＬ自動階層化システム６のハードウエ
アの動作を制御するものであり、上述したＲＴＬ自動階
層化システム６の処理は、全てそのプログラムによって
指定されているものである。また、本実施形態のＲＴＬ
自動階層化システムでは。ＲＴＬモジュールはＶｅｒｉ
ｌｏｇ−ＨＤＬファーマットで記述されていたが、本発
明は、これに限定されるものではなく、ＶＨＤＬや他の
フォーマットで記述されたＲＴＬモジュールについても
適用することができる。
【００１７】以上述べたように、本実施形態のＲＴＬ自
動階層化システムでは、ＲＴＬモジュールの各論理記述
を、その入出力信号情報を切り口として保存する階層イ
ンスタンスに変換し、ＲＴＬモジュールをそれらの階層
インスタンスで階層化する。こうすることによって、内
部信号、すなわち各論理記述の入出力信号を保存するこ
とができるようになるため、ＲＴＬ記述と合成された論
理回路との対応をとるのが容易となり、ＲＴＬ自動階層
化システム適用後の論理合成の試行段階における回路の
部分的な修正に要する工数を削減することができる。
動階層化システムでは、ＲＴＬモジュールの各論理記述
を、その入出力信号情報を切り口として保存する階層イ
ンスタンスに変換し、ＲＴＬモジュールをそれらの階層
インスタンスで階層化する。こうすることによって、内
部信号、すなわち各論理記述の入出力信号を保存するこ
とができるようになるため、ＲＴＬ記述と合成された論
理回路との対応をとるのが容易となり、ＲＴＬ自動階層
化システム適用後の論理合成の試行段階における回路の
部分的な修正に要する工数を削減することができる。
【００１８】なお、ハードウエア記述言語（ＨＤＬ）中
の中間信号情報を残す方法として特開平１１−７３４４
７号公報や特開２００１−８４２８３号公報に記載され
た方法がある。しかし、本発明は、ＲＴＬの段階で、Ｒ
ＴＬモジュールの入出力信号を切り口として保存する階
層インスタンスで階層化することによって、それらの信
号情報を残そうとするものであって、ＲＴＬレベルのみ
でのモジュール変換を行うものであり、論理回路の合成
工程で適用されるものではなく、同公報記載の方式と
は、根本的に構成および動作が異なる。したがって、本
発明を適用すれば、各ハードウエア記述言語（ＨＤＬ）
の仕様が同じ（本実施形態では、Ｖｅｒｉｌｏｇ−ＨＤ
Ｌ）であれば、設計者は、各社から提供される様々な論
理回路の合成ツールを自由に選択的に利用できるという
同公報記載の方法とは異なる効果を得ることができる。
の中間信号情報を残す方法として特開平１１−７３４４
７号公報や特開２００１−８４２８３号公報に記載され
た方法がある。しかし、本発明は、ＲＴＬの段階で、Ｒ
ＴＬモジュールの入出力信号を切り口として保存する階
層インスタンスで階層化することによって、それらの信
号情報を残そうとするものであって、ＲＴＬレベルのみ
でのモジュール変換を行うものであり、論理回路の合成
工程で適用されるものではなく、同公報記載の方式と
は、根本的に構成および動作が異なる。したがって、本
発明を適用すれば、各ハードウエア記述言語（ＨＤＬ）
の仕様が同じ（本実施形態では、Ｖｅｒｉｌｏｇ−ＨＤ
Ｌ）であれば、設計者は、各社から提供される様々な論
理回路の合成ツールを自由に選択的に利用できるという
同公報記載の方法とは異なる効果を得ることができる。
【００１９】
【発明の効果】以上述べたように、本発明のＲＴＬ自動
階層化システムは、ＲＴＬモジュールの各論理記述を、
その入出力信号情報を切り口として保存する階層インス
タンスに変換し、ＲＴＬモジュールをそれらの階層イン
スタンスで階層化する。こうすることによって、入出力
信号を保存することができるようになるため、ＲＴＬ記
述と合成された論理回路との対応をとるのが容易とな
り、論理合成の試行段階における回路の部分的な修正に
要する工数を削減することができる。
階層化システムは、ＲＴＬモジュールの各論理記述を、
その入出力信号情報を切り口として保存する階層インス
タンスに変換し、ＲＴＬモジュールをそれらの階層イン
スタンスで階層化する。こうすることによって、入出力
信号を保存することができるようになるため、ＲＴＬ記
述と合成された論理回路との対応をとるのが容易とな
り、論理合成の試行段階における回路の部分的な修正に
要する工数を削減することができる。
【００２０】さらに、本発明を適用することによって、
各設計者は、ハードウエア記述言語の仕様が同じであっ
て各社から提供される様々な論理回路の合成ツールを自
由に選択的に利用することができる。
各設計者は、ハードウエア記述言語の仕様が同じであっ
て各社から提供される様々な論理回路の合成ツールを自
由に選択的に利用することができる。
【図１】本発明の一実施形態のＲＴＬ自動階層化システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図２】入力ＲＴＬの一例を示す図である。
【図３】出力ＲＴＬの一例を示す図である。
【図４】テンポラリファイルの一例を示す図である。
１ 入力ＲＴＬ
２ ＲＴＬ解析パーサ部
３ ＲＴＬ出力部
４ テンポラリファイル
５ 出力ＲＴＬ
６ ＲＴＬ自動階層化システム
２０、２４ 論理記述
２１、２５ 出力信号
２２、２３、２６、２７ 入力信号
３０、３１ 階層インスタンス
３２、３３、４２、４３ 階層名
４０、４１ ＲＴＬモジュール
Claims (9)
- 【請求項１】 第１のＲＴＬモジュールに記述された少
なくとも１つの論理記述の入出力信号情報を前記各論理
記述毎に生成するＲＴＬ解析手段と、 前記各論理記述を、前記各論理記述の入出力信号情報を
保存する階層インスタンスに変換し、前記第１のモジュ
ールを、前記各階層インスタンスによって階層化された
第２のＲＴＬモジュールに変換するＲＴＬ出力手段とを
備えるＲＴＬ自動階層化システム。 - 【請求項２】 前記第１のＲＴＬモジュールにおける前
記各論理記述以外の部分を、変換することなく前記第２
のＲＴＬモジュールにそのまま記述する請求項１記載の
ＲＴＬ自動階層化システム。 - 【請求項３】 前記第１のＲＴＬモジュールは、Ｖｅｒ
ｉｌｏｇ−ＨＤＬフォーマットで記述されている請求項
１または２記載のＲＴＬ自動階層化システム。 - 【請求項４】 第１のＲＴＬモジュールに記述された少
なくとも１つの論理記述の入出力信号情報を前記各論理
記述毎に生成するステップと、 前記各論理記述を、前記各論理記述の入出力信号情報を
保存する階層インスタンスに変換し、第１のモジュール
を、前記各階層インスタンスによって階層化された第２
のＲＴＬモジュールに変換するステップとを有するＲＴ
Ｌ自動階層化方法。 - 【請求項５】 前記第１のＲＴＬモジュールにおける前
記各論理記述以外の部分を、変換することなく前記第２
のＲＴＬモジュールにそのまま記述するステップをさら
に有する請求項４記載のＲＴＬ自動階層化方法。 - 【請求項６】 前記第１のＲＴＬモジュールが、Ｖｅｒ
ｉｌｏｇ−ＨＤＬファーマットで記述されている請求項
４または５記載のＲＴＬ自動階層化方法。 - 【請求項７】 コンピュータに、 第１のＲＴＬモジュールに記述された少なくとも１つの
論理記述の入出力信号情報を前記各論理記述毎に生成
し、 前記各論理記述を、前記各論理記述の入出力信号情報を
保存する階層インスタンスに変換し、第１のモジュール
を、前記各階層インスタンスによって階層化された第２
のＲＴＬモジュールに変換する処理を実行させるための
ＲＴＬ自動階層化プログラム。 - 【請求項８】 コンピュータに前記第１のＲＴＬモジュ
ールにおける前記各論理記述以外の部分を、変換するこ
となく前記第２のＲＴＬモジュールにそのまま記述する
処理を実行させるための請求項７記載のＲＴＬ自動階層
化プログラム。 - 【請求項９】 前記第１のＲＴＬモジュールは、Ｖｅｒ
ｉｌｏｇ−ＨＤＬファーマットで記述されている請求項
７または８記載のＲＴＬ自動階層化プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273583A JP2003085221A (ja) | 2001-09-10 | 2001-09-10 | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273583A JP2003085221A (ja) | 2001-09-10 | 2001-09-10 | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003085221A true JP2003085221A (ja) | 2003-03-20 |
Family
ID=19098777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273583A Pending JP2003085221A (ja) | 2001-09-10 | 2001-09-10 | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003085221A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008250636A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | 論理設計支援システム及びプログラム |
| US7971163B2 (en) | 2008-02-28 | 2011-06-28 | Nec Corporation | Property generating apparatus, property generating method and program |
| US8191031B2 (en) | 2005-03-29 | 2012-05-29 | Nec Corporation | Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same |
| US10235071B2 (en) | 2016-11-29 | 2019-03-19 | Kabushiki Kaisha Toshiba | Tiered storage system, storage controller and tiering control method |
| US20220114312A1 (en) * | 2020-10-09 | 2022-04-14 | Xepic Corporation Limited | Method, emulator, and storage media for debugging logic system design |
-
2001
- 2001-09-10 JP JP2001273583A patent/JP2003085221A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8191031B2 (en) | 2005-03-29 | 2012-05-29 | Nec Corporation | Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same |
| JP2008250636A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | 論理設計支援システム及びプログラム |
| US7954074B2 (en) | 2007-03-30 | 2011-05-31 | Nec Corporation | Logic design support system having RTL analysis means |
| US7971163B2 (en) | 2008-02-28 | 2011-06-28 | Nec Corporation | Property generating apparatus, property generating method and program |
| US10235071B2 (en) | 2016-11-29 | 2019-03-19 | Kabushiki Kaisha Toshiba | Tiered storage system, storage controller and tiering control method |
| US20220114312A1 (en) * | 2020-10-09 | 2022-04-14 | Xepic Corporation Limited | Method, emulator, and storage media for debugging logic system design |
| US11625521B2 (en) * | 2020-10-09 | 2023-04-11 | Xepic Corporation Limited | Method, emulator, and storage media for debugging logic system design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| De Man et al. | Architecture-driven synthesis techniques for VLSI implementation of DSP algorithms | |
| US8635580B2 (en) | Preconditioning for EDA cell library | |
| US7346864B2 (en) | Logic design development tool and method | |
| JP2007087215A (ja) | ハードウェアモデルの変換処理に用いられるデータ構造、コンピュータプログラム、方法、及びシステム | |
| JP4492803B2 (ja) | 動作合成装置及びプログラム | |
| WO2018220974A1 (ja) | ＳｙｓｔｅｍＣモデル生成方法およびＳｙｓｔｅｍＣモデル生成プログラム | |
| US6477689B1 (en) | Architectural structure of a process netlist design tool | |
| US6484292B1 (en) | Incremental logic synthesis system for revisions of logic circuit designs | |
| JP2003085221A (ja) | Ｒｔｌ自動階層化システムおよび方法、ｒｔｌ自動階層化プログラム | |
| US7451427B2 (en) | Bus representation for efficient physical synthesis of integrated circuit designs | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| US8060845B2 (en) | Minimizing impact of design changes for integrated circuit designs | |
| US6243852B1 (en) | Method of and an apparatus for logic circuit synthesis | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP2008204341A (ja) | インタフェース合成装置 | |
| JP2877087B2 (ja) | 類似部分回路抽出を用いた論理合成方法及び論理合成装置 | |
| JP2003114914A (ja) | ソフトウェア／ハードウェア協調設計方法 | |
| GB2338573A (en) | Modeling integrated circuits | |
| US6237125B1 (en) | High-level synthesis method including processing for optimizing arithmetic sequence of an operation string | |
| JP4199816B2 (ja) | 論理合成方法 | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP3187506B2 (ja) | 論理回路設計支援装置 | |
| Chowdhary et al. | A methodology for synthesis of data path circuits | |
| JP2000172730A (ja) | 論理合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060405 |