JP2000172730A - 論理合成装置 - Google Patents

Abstract

(57)【要約】 【課題】 大規模化高速化が進みネットリストでの階層
構造が膨大となるＬＳＩの、機能・論理設計フェーズで
の変更修正において、再論理合成の時間を短くし、か
つ、再論理合成作業での誤りの発生を防ぐ。 【解決手段】 その階層構造にて変更対象モジュールを
包含しかつそれらの上位に位置するモジュールが、変更
後の変更対象モジュールを取り込み、再び論理合成さ
れ、さらに非修正モジュールとつなげられてネットリス
トを再形成しうるよう、設計されたコンピュータシステ
ムコマンドを、上記モジュール階層構造に係るＲＴＬ記
述を用いて、自動生成するシステムを備えるのが、本発
明の装置である。そのコンピュータシステムコマンド
は、ＵＮＩＸ（登録商標）オペレーティングシステムに
おけるｍａｋｅコマンド使用の際に用いるＭａｋｅｆｉ
ｌｅであってもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ（Ｌａｒｇ
ｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ、大規模集積
回路）設計における論理合成装置に関するものである。

【０００２】

【従来の技術】従来のＬＳＩの機能・論理設計フェーズ
では、ハードウエア記述言語(例えば、Ｖｅｒｉｌｏ
ｇ、ＶＨＤＬ等）で表現したＲＴＬ（Ｒｅｇｉｓｔｅｒ
Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）記述及び各種制御デ
ータを入力として、最適なゲート・レベル論理回路（ネ
ットリスト）を自動生成することが中心作業である。こ
の自動生成を行うＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅ
ｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ）ツールには今日多く
の製品があり、ＳＹＮＯＰＳＹＳ社の「Ｄｅｓｉｇｎ
Ｃｏｍｐｉｌｅｒ」はその１つである。

【０００３】上記のネットリストを自動生成するツー
ル、即ち論理合成ツールを用いて実際に論理合成を行う
際には、以下のような手順が必要である。 ＲＴＬ記述を作成する。ＲＴＬ記述は、ＬＳＩを構成
する機能ユニットであるモジュール単位に作成され、複
数のモジュールは、設計の効率化のため、階層構造を形
成するのが通例である。従って、１つのネットリストに
対し、ＲＴＬ記述は複数であることが通常となる。 クロックの制約などを記した制御ファイルを作成す
る。１つのネットリストに対し、当該制御ファイルは１
つ必要である。 制御ファイルの情報を用いて、１つのＲＴＬ記述毎に
それに対する１つの合成用スクリプトを作成する。仮に
Ｎ個のＲＴＬ記述があればＮ個の合成用スクリプトが必
要である。モジュールが階層構造を形成するＬＳＩ回路
においては、機能・論理設計フェーズで用いるＲＴＬ記
述、合成用スクリプトもそれに対して階層構造を形成す
る。 (上記Ｎ個の）合成用スクリプトを与えて、（上記Ｎ
個の）ＲＴＬ記述を入力にして、論理合成を行い、１つ
のネットリストを作成する。

【０００４】上記からの手順において、ＥＤＡツー
ルである論理合成ツールが自動作業を行うのは、の手
順のみである。［但し、の手順でのＲＴＬ記述作成を
一部自動化してサポートするＥＤＡツールは現在商業的
に利用可能である（例えば、ＳＹＮＯＰＳＹＳ社「Ｂｅ
ｈａｖｉｏｒ Ｃｏｍｐｉｌｅｒ」）。］

【０００５】ＲＴＬ記述、及び合成用スクリプトが、そ
れぞれ階層構造を形成するのならば、例えば、制御ファ
イル等に変更が発生した場合、関係するモジュールに係
るＲＴＬ記述やスクリプトのみ修正し、上記階層構造に
てそれらＲＴＬ記述やスクリプトを包含しかつそれらの
上位に位置するＲＴＬ記述やスクリプトが、修正された
ＲＴＬ記述やスクリプトを取り込み、再論理合成を行
い、非修正モジュール分と繋げてネットリストを再形成
すればよい。ＲＴＬ記述や合成用スクリプトの階層構造
は、このようにＬＳＩの機能・論理設計フェーズでの論
理合成の試行反復を、容易に行える効果も備える。

【０００６】ところが、ＬＳＩの大規模化、高速化が進
むにつれて、上記の階層構造はますます膨大なものにな
る。それとともに、ＲＴＬ記述や制御ファイルに変更が
生じる際に影響を受ける（階層構造上位の）ＲＴＬ記述
や合成用スクリプトの範囲の把握は、ますます困難なも
のとなる。その結果、再論理合成のＲＴＬ記述や合成用
スクリプトの範囲の把握に、誤りが生じやすくなる。一
方、ＲＴＬ記述や制御ファイルに変更が少しでも生じれ
ば、全てのＲＴＬ記述や合成用スクリプトをもとにして
ネットリスト全体についていちいち再論理合成を行うと
いう方針を採るとすると、大規模化複雑化されたＬＳＩ
においては膨大な時間がかかり、機能・論理設計フェー
ズでの論理合成の試行反復が容易なものではなくなる。

【０００７】

【発明が解決しようとする課題】ＬＳＩの大規模化高速
化が進み、ネットリストでの階層構造は膨大となって
も、機能・論理設計フェーズでの変更修正において、最
小限の変更修正時作業を行うことで再論理合成時間を短
いものとし、かつ、変更修正時に行うべき作業を漏らさ
ず行うことで、再論理合成作業での誤りの発生を防ぐこ
とを、目的とする。

【０００８】

【課題を解決するための手段】本発明は、機能ごとに回
路がモジュールに分割され、かつ複数の該モジュールが
階層構造を形成する大規模半導体集積回路の機能論理設
計の段階で、しかも、大規模半導体集積回路の機能論理
設計に修正変更を加える際に、動作する装置である。そ
の階層構造にて変更対象モジュールを包含し、かつそれ
らの上位に位置するモジュールが、変更後の変更対象モ
ジュールを取り込み、再び論理合成され、さらに非修正
モジュールとつなげられてゲート・レベル論理回路を再
形成しうるよう、設計されたコンピュータシステムコマ
ンドを、上記モジュール階層構造に係るＲＴＬ記述を用
いて、自動生成するシステムを備えるのが、本発明の装
置である。これを用いて、上記課題の解決を目指す。

【０００９】上記システム装置において、コンピュータ
システムコマンドは、ＵＮＩＸオペレーティングシステ
ムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅ
ｆｉｌｅであってもよい。

【００１０】

【発明の実施の形態】以下、添付の図面を参照して本発
明の方法の実施形態を説明する。

【００１１】図１は、本発明を実現するシステム装置の
ハードウエア構成の一形態を示すものである。該装置
は、ＬＳＩ設計における論理合成ツールを備えるＣＡＤ
システムを搭載した、例えばＵＮＩＸ計算機２である。
図１において、本発明を実現するシステムに係るソフト
ウエアは、磁気デイスク４に格納されており、システム
ユーザの要求に応じてメモリ６に搭載され、外部から入
力される制御コマンド８やマウス装置１０の動作指示に
従い稼動し、所定の情報をデイスプレイ装置１４に表示
する。後で説明するＲＴＬ記述ファイル、制御ファイ
ル、スクリプト・ファイル出力ライブラリなどの磁気信
号化情報は、磁気デイスク４に保持されており、本発明
を実現するシステムに係るソフトウエアの要求、又はユ
ーザの要求に応じて、メモリ６に搭載され、若しくはメ
モリ６にて変更され、再び磁気デイスク４に保持され
る。

【００１２】図４は、本発明に係る装置の処理のフロー
チャートを示す。作成済のＲＴＬ記述ファイル、制御フ
ァイルを読み込む処理から、ｍａｋｅコマンドによるネ
ットリスト論理合成を行う処理までを、含む。

【００１３】処理２２、処理２４にて、ＲＴＬ記述ファ
イルと、クロックの制約等の各種制御データを記した制
御ファイルを、該装置が読み込む。ＲＴＬ記述ファイ
ル、制御ファイルは、ＣＡＤシステムのライブラリに備
わるものである。上述のように、ＲＴＬ記述はＶｅｒｉ
ｌｏｇ等のハードウエア記述言語で表されており、ま
た、１つのゲート・レベル論理回路（ネットリスト）に
対し、制御ファイルは１つ、ＲＴＬ記述は１つ又はそれ
以上用意される。

【００１４】処理２６にて、読み込んだＲＴＬ記述ファ
イルの内容から、例えばＶｅｒｉｌｏｇに備わるＰＬＩ
（プログラマブル・ランゲージ・インターフェイス）を
用いて、ＲＴＬ記述の階層構造を解析し、把握する（図
６参照）。

【００１５】処理２８にて、上記ＲＴＬ記述の階層構造
をもとにして、後で説明するＭａｋｅｆｉｌｅ（メイク
ファイル）を自動生成する。ＲＴＬ記述や論理合成用ス
クリプトに修正変更が発生した場合、上記階層構造にて
それらＲＴＬ記述や論理合成用スクリプトを包含しかつ
それらの上位に位置するＲＴＬ記述や論理合成用スクリ
プトが、修正されたＲＴＬ記述や論理合成用スクリプト
を取り込み、再論理合成を行い、非修正モジュール分と
繋げてネットリストを再形成するように、Ｍａｋｅｆｉ
ｌｅの内容が生成される(図２、図３参照）。

【００１６】以下の処理３０から処理４２までは、各Ｒ
ＴＬ記述毎に行う。まず処理３０にて、上記ＲＴＬ記述
ファイルの１つと、制御ファイルの内容とから、そのＲ
ＴＬ記述に対応する論理合成用スクリプトをファイルと
して１つ自動生成する。

【００１７】ここで、既存の論理合成用スクリプト・フ
ァイルを保持する出力ディレクトリに、処理３０にて生
成された論理合成用スクリプト・ファイルと同名のもの
がなければ（判断３２）、その論理合成用スクリプトに
対応するＲＴＬ記述、即ちモジュールが新たに作成され
たということであるから、それを該出力ディレクトリに
出力する（処理３４）。

【００１８】既存の論理合成用スクリプト・ファイルを
保持する出力ディレクトリに、処理３０にて生成された
論理合成用スクリプト・ファイルと同名のものがあれば
（判断３２）、それを既存の同名の論理合成用スクリプ
ト・ファイルとは別名にして該出力ディレクトリに出力
する（処理３６）。

【００１９】判断３８では、既存の同名の論理合成用ス
クリプト・ファイルと、別名にした論理合成用スクリプ
ト・ファイルの、内容全体を比較する。ＲＴＬ記述、又
は制御ファイルにおいて変更が施された場合、論理合成
用スクリプトも変更が生じることがあるため、それを確
認することを目的とする。内容が一致すればその元の論
理合成用スクリプト・ファイルには変更が生じていな
い。このとき、後のｍａｋｅコマンドによる論理合成に
備えて、その元の論理合成用スクリプト・ファイルを残
し、別名にした論理合成用スクリプト・ファイルを消去
する(処理４２）。

【００２０】内容が異なればその元の論理合成用スクリ
プト・ファイルに変更が生じたということである。この
とき、後のｍａｋｅコマンドによる論理合成に備えて、
別名にした論理合成用スクリプト・ファイルをその元の
論理合成用スクリプト・ファイル名に再び変更し、上書
きする(処理４０）。

【００２１】全てのＲＴＬ記述、全てのスクリプトにつ
いて、上記処理を終えた後、ＵＮＩＸオペレーティング
システムのｍａｋｅコマンドを実行させ、Ｍａｋｅｆｉ
ｌｅの内容を処理する（処理４４）。図２、図３及び図
６では、同一のモジュール階層構造が示されるが、その
モジュール階層構造から本発明の装置を介して出力され
るＭａｋｅｆｉｌｅの例を、図７に示す。このＭａｋｅ
ｆｉｌｅにおいて、例えばルールは、ファイル『ＭＯ
Ｄ＿Ｄ．ｖ』のタイムスタンプ（ファイル生成日時）と
ファイル『ＭＯＤ＿Ｄ．ｄｂ』のタイムスタンプの大小
を比較し、さらにファイル『ＭＯＤ＿Ｄ．ｓｃｒ』のタ
イムスタンプとファイル『ＭＯＤ＿Ｄ．ｄｂ』のタイム
スタンプの大小を比較し、ファイル『ＭＯＤ＿Ｄ．ｖ』
とファイル『ＭＯＤ＿Ｄ．ｓｃｒ』のどちらかが、ファ
イル『ＭＯＤ＿Ｄ．ｄｂ』よりも新しいものであるなら
ば、コマンド『ｄｃ＿ｓｈｅｌｌ −ｆ ＭＯＤ＿Ｄ．
ｓｃｒ』を実行する、ということを表す。図７において
識別子『．ｖ』はＲＴＬ記述ファイルであることを、識
別子『．ｓｃｒ』は論理合成用スクリプト・ファイルで
あることを、識別子『．ｄｂ』は媒介ファイルであるこ
とを、それぞれ示す。

【００２２】Ｍａｋｅｆｉｌｅを用いてｍａｋｅコマン
ドを実行し、論理合成を行うと、ＲＴＬ記述や制御ファ
イルの変更によりその影響を受けないスクリプト・ファ
イルは内容が変化せずタイムスタンプが更新されないた
め、再合成の対象にならない。よって全体の合成時間が
短縮できる。さらに、再合成の必要なモジュールに対す
る合成漏れが無くなる。

【００２３】以下においては、図５に示される制御ファ
イルと、図６に示される階層構造を備えるＲＴＬ記述
を、本発明に係る装置の１つの実施形態に入力した場合
の、実施例を説明する。

【００２４】図５の制御ファイルは、前述のＳＹＮＯＰ
ＳＹＳ社「Ｄｅｓｉｇｎ Ｃｏｍｐｉｌｅｒ」を使用す
るものとして、記述されている。ここでは、各モジュー
ルに対するワイヤーロードモデルの指定、クロックの制
約、コンパイル方式、等を記している。

【００２５】図６のモジュールの階層構造は、Ｖｅｒｉ
ｌｏｇのＰＬＩによる、ＲＴＬ記述解析の結果である
（図４処理２６参照）。この解析結果から本発明の装置
を介してＭａｋｅｆｉｌｅを作成すると、図７に示され
るものになる（図７における『ｄｃ＿ｓｈｅｌｌ −
ｆ』も、ＳＹＮＯＰＳＹＳ社「Ｄｅｓｉｇｎ Ｃｏｍｐ
ｉｌｅｒ」に係るコマンドである。）。

【００２６】この装置を用いて、当実施例の設計対象の
ＬＳＩの論理合成において１回目の論理合成用スクリプ
ト出力を行うと、全論理合成用スクリプトについて図４
の処理３４を行うことになる。従って、全論理合成用ス
クリプト・ファイル（ＴＯＰ．ｓｃｒ、ＭＯＤ＿Ａ．ｓ
ｃｒ、ＭＯＤ＿Ｂ．ｓｃｒ、ＭＯＤ＿Ｃ．ｓｃｒ、ＭＯ
Ｄ＿Ｄ．ｓｃｒ、ＭＯＤ＿Ｅ．ｓｃｒ）が新たに作成さ
れた上で、出力ライブラリに出力される。

【００２７】これら論理合成用スクリプト・ファイルが
与えられた上で、１回目の図７のＭａｋｅｆｉｌｅを実
行すると、全てのモジュール（ＴＯＰ、ＭＯＤ＿Ａ、Ｍ
ＯＤ＿Ｂ、ＭＯＤ＿Ｃ、ＭＯＤ＿Ｄ、ＭＯＤ＿Ｅ）にお
いて論理合成が行われる。

【００２８】次に、制御ファイルに修正が加えられ、図
４フローチャートの２回目の実行を行うものとする。処
理２２から処理２８までは１回目と全く同じように行わ
れる。処理３０においても１回目と同様に実行される
が、出力ディレクトリに同名のスクリプト・ファイルが
既に存在するため、各スクリプト・ファイルは１回目に
出力されたファイルと異なるファイル名で出力される
(図４判断３２処理３６、参照）。例えば、モジュール
ＭＯＤ＿Ａのスクリプト・ファイルが１回目にＭＯＤ＿
Ａ．ｓｃｒというファイル名で出力されていたなら
ば、．ＭＯＤ＿Ａ．ｓｃｒというファイル名で出力す
る、ということである。

【００２９】それから、既存の同名の論理合成用スクリ
プト・ファイルと内容を比較する（図４判断３８参
照）。内容が全く同じであれば、そのスクリプトに係る
モジュールには修正が加えられていないということであ
るから、新たに出力されたスクリプト・ファイルを消去
する（図４処理４２参照）。上記例でいえば、．ＭＯＤ
＿Ａ．ｓｃｒが消去の対象となりうる。内容が異なって
いれば、そのスクリプトに係るモジュールに修正が加え
られたということであるから、そのスクリプトに係るモ
ジュールの再論理合成が必要である。そこで、新たに出
力されたスクリプト・ファイルの内容を既存の同名の論
理合成用スクリプト・ファイルに上書きし、既存のファ
イル名とし、後続のｍａｋｅコマンドによる処理に繋げ
る。例えば、ＭＯＤ＿Ｄのスクリプト内容のみが変化し
ているとすると、モジュールＭＯＤ＿Ｄの変更により影
響を受ける上位階層のモジュールは、図２、図３及び図
６より、ＴＯＰ、ＭＯＤ＿Ｂ、ＭＯＤ＿Ｃである。そう
すると、実行すべき論理合成処理は、図７におけるルー
ル、、、の処理コマンドである。図７のＭａｋ
ｅｆｉｌｅを用いたｍａｋｅコマンドを実行すると、ｍ
ａｋｅコマンド及びＭａｋｅｆｉｌｅの機能によりボト
ムアップで確実に実行される。一方、ルール、は実
行されない。

【００３０】上記実施例では、制御ファイルを修正した
場合を説明したが、ＲＴＬ記述ファイルを修正した場
合、またはＲＴＬ記述ファイルを追加した場合にも、再
合成すべきモジュールを確実に再合成し、かつ再合成す
べきモジュールのみ再合成する。したがってこれらの場
合にも、再論理合成の時間を極力短くし得るし、再論理
合成での作業もれを防ぐことができる。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
のシステム装置を用いると、以下のような効果が得られ
る。

【００３２】本発明は、機能ごとに回路がモジュールに
分割され、かつ複数の該モジュールが階層構造を形成す
る大規模半導体集積回路の機能論理設計の段階で、しか
も、大規模半導体集積回路の機能論理設計に修正変更を
加える際に、動作する装置である。その階層構造にて変
更対象モジュールを包含しかつそれらの上位に位置する
モジュールが、変更後の変更対象モジュールを取り込
み、再び論理合成され、さらに非修正モジュールとつな
げられてゲート・レベル論理回路を再形成しうるよう、
設計されたコンピュータシステムコマンドを、上記モジ
ュール階層構造に係るＲＴＬ記述を用いて、自動生成す
るシステムを備えるのが、本発明の装置である。この本
発明の装置を用いることにより、最小限の変更修正時作
業をのみをうことになりよって再論理合成時間が短くな
り、かつ、変更修正時に行うべき作業を漏らさず行うこ
とになりよって再論理合成作業での誤りの発生が防がれ
る。

【００３３】上記システム装置において、コンピュータ
システムコマンドが、ＵＮＩＸオペレーティングシステ
ムにおけるｍａｋｅコマンド使用の際に用いるＭａｋｅ
ｆｉｌｅであれば、該コマンドそのものが、当業者に周
知の技術であるから、上記効果に加えて、当業者が利用
しやすいという効果も得られる。

【図面の簡単な説明】

【図１】 本発明を実現するシステム装置のハードウエ
ア構成の一形態のブロック図である。

【図２】 ＬＳＩの１つの具体例について、そのＬＳＩ
とそれを機能分割して構成する複数モジュールとのブロ
ック図である。

【図３】 図２の具体例について、そのＬＳＩとそれを
機能分割して構成する複数モジュールとの階層関係構造
を示すブロック図である。

【図４】 本発明に係る装置の処理のフローチャートで
ある。

【図５】 論理合成にて入力する制御ファイルの例であ
る。

【図６】 図２の具体例について、そのＬＳＩとそれを
機能分割して構成する複数モジュールとの階層関係構造
を示す概略図である。

【図７】 図２の具体例について、本発明に係る装置用
いて生成されたＭａｋｅｆｉｌｅの例である。

【符号の説明】

２・・・計算機、４・・・磁気デイスク、６・・・メモ
リ、８・・・制御コマンド、１０・・・マウス装置、１
４・・・デイスプレイ装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】 機能ごとに回路がモジュールに分割さ
   れ、かつ複数の該モジュールが階層構造を形成する大規
   模半導体集積回路の、機能論理設計の段階で、しかも、
   大規模半導体集積回路の機能論理設計に修正変更を加え
   る際に、 上記階層構造にて変更対象モジュールを包含し、かつそ
   れらの上位に位置するモジュールが、変更後の変更対象
   モジュールを取り込み、再び論理合成され、さらに非修
   正モジュールとつなげられてゲート・レベル論理回路を
   再形成しうるよう、設計されたコンピュータシステムコ
   マンドを、上記モジュール階層構造に係るＲＴＬ記述を
   用いて、自動生成するシステムを備える論理合成装置。
2. 【請求項２】 コンピュータシステムコマンドが、ＵＮ
   ＩＸオペレーティングシステムにおけるｍａｋｅコマン
   ド使用の際に用いるＭａｋｅｆｉｌｅである、請求項１
   の論理合成装置。