JP2009545791A - 電子アセンブリの実現可能性の決定を補助するプロセス及び装置 - Google Patents

Abstract

本発明は、各々複数の機能をもつサブシステムで構成されたコンピュータシステムの実現可能性を分析するための方法及び装置に関する。少なくとも１つのサブシステムと少なくとも１つの機能を含むコンピュータシステムの機能アーキテクチャを決定した後、実施された機能の特性がデータベースからインポートされる。ユーザーは、サブシステムの数、１サブシステムあたりのコネクタの数を決定する。ユーザーは次に、サブシステムに機能を配分しコネクタの特性及びサブシステムの特性を入力する。コンピュータシステムは、ユーザーにより提供された情報及び実装された機能の特性に照らして、コンピュータシステムの実現可能性を決定する目的で分析される。

Description

本発明は、電子アセンブリの設計に関し、より具体的には、電子アセンブリの実現可能性の決定を補助するプロセス及び装置に関する。

電子アセンブリの実現可能性研究は、物理的寸法、電気パラメータ、製造納期さらにはコストといったような多数の基準を考慮に入れた複雑な方程式を解くことが可能であるか否かを決定することから成る。複数の電子ボードの組立てといったような電子アセンブリの設計は一般に、先行する開発及び実験的分析に基づいた設計者の経験に基づいている。図１は、２つのサブアセンブリ１０５−１及び１０５−２を含む電子システム１００の一例を示しており、ここで各サブアセンブリは単数又は複数の機能を含んでいる。この例に示されているように、サブアセンブリ１０５−１は３つの機能１１０−１、１１０−２及び１１０−３を含む。電子システム１００は例えば、サブアセンブリに対応する複数の電子ボードを含む飛行制御計算機であり得、ここで各々の電子ボードは、機能を実行するために、計算ユニット（中央処理装置つまりＣＰＵ）及びメモリーモジュール（ランダムアクセスメモリすなわちＲＡＭ）などといった電子モジュールを有する。

電子アセンブリ設計者は、現在のところ、電子アセンブリ及びこのアセンブリを構成しうるサブアセンブリの「実現可能性」を推定する補助となるツールを有していない。このために、経験の蓄積は形式化されておらず、初期の実現可能性及びその反復の分析に対する反応性ならびに結果の信頼度は、現在の開発プログラムの期待とニーズに応えるものではない。

例えば、各々数多くの電子機能を有する複数の電子ボードから成る飛行制御計算機の設計などにおいて、開発サイクルを最適化するためには、電子アセンブリの青写真つまり予備設計の段階において高い反応性及び信頼度で応答する必要がある。かくして、階層的設計及び再利用というコンセプトにおいて蓄積された経験を考慮し、開発の過程及び電子的開発情報システム及びそのデータベースの中に１つの「単純な」機能を介して介入していくことが望ましい。

従って、先行するプログラム及び未来予測研究の経験を利用して電子サブアセンブリで構成された電子アセンブリの「物理的な」実現可能性（単純な仮想プロトタイプ）を迅速にかつ高い信頼度で推定する必要性が存在する。

本発明は、以上で報告された問題の少なくとも１つを解決することを可能にする。

かくして、本発明の目的は、少なくとも１つのサブアセンブリから成る電子アセンブリの実現可能性を分析するためのコンピュータ用プロセスであって、
− 少なくとも１つの機能を含む機能リストを含む、電子アセンブリの機能アーキテクチャを定義づけする段階；
− 機能の特性を獲得する段階；
− サブアセンブリ数を決定する段階；
− サブアセンブリ上で機能リストの機能を配分する段階；
− サブアセンブリの特性を決定する段階；及び
− 電子アセンブリを分析する段階；
を含むことを特徴とするプロセスにある。

従って、本発明に従ったプロセスは、サブアセンブリ各々のレベルでの機能の配分を迅速かつ精確に分析することによって電子アセンブリの開発過程を改善することを目的としている。分析は、再利用可能な機能及びコンポーネントライブラリの中で情報提供される有意なパラメータ全体について行なわれる。

本発明に従ったプロセスは、新たな電子的ニーズの「物理的な」予測的実現可能性を迅速に分析するために既得の経験を利用できるようにする。このプロセスは同様に、方法論的過程及び電子的開発情報システムに実現可能性研究を組込むことをも可能にする。このプロセスによると、補完的機能性を付加し、分析指標の高度化及び経験の蓄積を可能にするプログラムである経験フィードバックにより機能パラメータの推移を考慮に入れることが可能になる。

特定の一実施形態によると、機能の特性は、既得経験の恩恵を享受できるようにデータベースの中に記憶される。

同じく特定の一実施形態によると、該プロセスはさらに、電子アセンブリの分析に基づいて、その電子アセンブリがユーザーに簡潔な情報を提示するために実行可能であるか否かを決定するための段階を含んでいる。分析のこの結果は同様に、特にパラメータ変更の後にユーザーが系統的に介入することなく電子アセンブリの妥当性を確認する目的で開発段階でも利用可能である。

同じく特定の一実施形態に従うと、該プロセスは、機能アーキテクチャ、サブアセンブリ数、サブアセンブリ上での機能の配分又はサブアセンブリの特性を修正する段階を含み、該電子アセンブリ分析段階は、修正の後に反復される。この実施形態に従うと、ユーザーは、全ての要素を収集し直す必要なく、この電子アセンブリの実現可能性の挙動を分析するために電子アセンブリのパラメータを適合させることができる。

同じく特定の一実施形態に従うと、本発明に従ったプロセスは、サブアセンブリ毎のコネクタ数を決定する段階及びコネクタの特性を選択する段階を含む。本発明に従ったプロセスは、サブアセンブリ毎のコネクタ数又はコネクタの特性を修正する段階をさらに含み、この電子アセンブリの分析段階は修正の後に反復される。

特定の一実施形態においては、機能、コネクタ及びサブアセンブリの特性には、物理的、電気的特性又は納期及び生産コストに関係する特性が含まれている。

同じく特定の一実施形態に従うと、電子アセンブリの分析段階には、機能、コネクタ及びサブアセンブリの特性に関連する制約を評価する段階が含まれている。

特定の実施形態に従うと、電子アセンブリの分析段階には、ユーザーにより入力されたデータと評価済み制約を比較する段階が含まれる。

同じく特定の一実施形態に従うと、ユーザーにより入力されたデータと評価済み制約の比較段階には、将来の及び特定の必要条件に対する該プロセスの適合可能性及び発展性を許容するべく予め定められた規則の適用が含まれる。

特定の実施形態においては、ユーザーインタフェースは、スプレッドシートタイプのものである。同じく特定の一実施形態に従うと、第１のスプレッドシートは電子アセンブリの機能アーキテクチャに結びつけられ、第２のスプレッドシートは、各サブアセンブリに結びつけられている。スプレッドシートを利用することで、本発明に従ったプロセスの単純で迅速、明瞭かつ効率の良い実施が可能となる。

同じく特定の一実施形態に従うと、機能は基本的機能で構成され得る。その他の機能に基づく機能の利用により、本発明に従ったプロセスの迅速な実施が可能となり、機能パラメータの更新が容易になる。

本発明は同様に、少なくとも１つの機能を有する少なくとも１つのサブアセンブリで構成された電子アセンブリの実現可能性を分析するための装置において、以上で記述したプロセスの各段階の実施に適合された手段を含む装置をも目的としている。

本発明は同様に、少なくとも１つの機能を有する少なくとも１つのサブアセンブリで構成された電子アセンブリの実現可能性を分析するためのコンピュータプログラムにおいて、以上で記述したプロセスの各段階の実施に適合された手段を含むコンピュータプログラムをも目的としている。

本発明のその他の利点、目的及び特徴は、添付図面に照らして制限的意味のない例として提供されている以下の詳細な説明から明らかになる。

電子アセンブリの構成を概略的に表わしている； 本発明に従った電子アセンブリの実現可能性の決定を補助するプロセスのいくつかの段階を例示している。 電子アセンブリの特定の機能アーキテクチャに結びつけられたカタログの例を示している。 電子アセンブリの１サブアセンブリに結びつけられたデータカードの一例ならびにこのサブアセンブリに関する分析により生み出された結果を示している。 電子アセンブリの合成図を例示している。

電子アセンブリの実現可能性を分析するための本発明に従ったプロセスは、例えば青写真の段階で電子アセンブリの実現可能性を迅速に推定できるようにするため独立して運用可能である。これから発展させて、本発明のプロセスは、電子的設計事務所における電子アセンブリ又は電子サブアセンブリの予備設計サイクルの中に組込むことができるものである。機器の機能アーキテクチャの定義づけ段階の下流側に位置するこのプロセスは、仕様書の具体的必要条件の活用を可能にする。

本発明に従ったプロセスは、アーキテクチャが実行可能であるか否かを示すため予め定められたパラメータ全体に従ってユーザーが定義したアーキテクチャを分析する。分析の結果は、開発サイクルにおける指標として利用可能である。この結果には、合格又は不合格の標示が含まれ、同様に各パラメータの分析に関係する標示が含まれていてよい。そのアーキテクチャが実現不可能であることを示した場合、該プロセスは、定義されたアーキテクチャを修正し実現可能性分析をやり直すことができるようにする。アーキテクチャが実現可能である場合には、例えば選択されたアーキテクチャの機能安全性（ＳＤＦ）の妥当性確認といった新たな試験を実施するために、分析報告書を利用することができる。

従って、実現可能性分析プロセスは、電子アセンブリ及び／又は電子サブアセンブリ（単複）の設計の補助の体裁をとる。これにより、ユーザーが課した制約及びデータライブラリ由来の情報に応じて電子アセンブリの機能アーキテクチャからサブアセンブリレベルでの機能の物理的配分を推定し妥当性を確認することが可能となる。

推定及び妥当性確認は、ユーザーが発した制約を考慮に入れて、これらのライブラリ又はデータベースから抽出したパラメータを分析することによって行なわれる。妥当性確認は、予め定められたパラメータ一式ならびに必要条件一式に関するものである。

分析によって用いられるパラメータは例えば、以下のパラメータである；
− 接続数：
− 表面積：
− 高さ：
− 印加された各電圧について消費される電力；
− 信頼度（平均無故障時間つまりＭＴＢＦ）
− 調達時間及び
− コンポーネントのコスト。

図２は、電子アセンブリの実現可能性の決定を補助するプロセスのいくつかの段階を描いている。第１の段階２００に従うと、ユーザーは、実現可能性を分析すべき電子アセンブリのアーキテクチャを機能的に定義づけする。そのために、ユーザーは、電子アセンブリを構成する全ての機能を決定する。例えば基本機能（ＦＥ）及び機能機能（ＦＦ）といったような複数のタイプの機能を利用することができ、ここで機能機能は複数の基本機能で構成されている。全ての機能（ＦＥ及びＦＦ）は、単数又は複数のデータベース２０５の中に記憶される。１つの機能機能がデータベース２０５内に入力された場合、そのパラメータはこのデータベースが利用する基本機能に結びつけられたパラメータに従って評価される。基本機能のパラメータが修正された場合、この基本機能を用いる機能機能のパラメータは好ましくは自動的に再評価される。本明細書の以下の部分では、「機能」という用語は、基本機能及び機能機能を無差別に指している。１機能は例えば、単数又は複数の電子コンポーネントによって実施される動作又は１つの電子コンポーネントの一部分によって実施される動作に対応し得る。機能アーキテクチャは機能リストの形を呈するカタログの中に記憶される。このアーキテクチャが同じタイプの複数の機能を有する場合、このリストはこれらの機能の数を含む。好ましくは、各アーキテクチャに１つずつのカタログが新規作成される。

次の段階は、定義されたアーキテクチャの機能のパラメータを獲得すること（ステップ２１０）から成り、各々の機能に結びつけられたこれらのパラメータがデータベース２０５の中に記憶される。機能に関係するパラメータには、その表面積、その高さ、消費電力、その信頼度、調達時間及びそのコストが含まれ得る。好ましい実施形態においては、各機能のもう１つの機能への又は１サブアセンブリの１コネクタへの接続の数も同様にパラメータの一部を成す。機能パラメータは、データベースから、前段階で新規作成されたカタログへ自動的にインポートされる。

次の段階では、ユーザーは、分析すべき電子アセンブリのサブアセンブリ数を標示する（ステップ２１５）。サブアセンブリは、分析対象の電子アセンブリの物理的一部分として定義される。サブアセンブリの数の選択は、物理的制約又はユーザーが認識しているその他の制約によって課せられる。好ましい一実施形態においては、各々のサブアセンブリは番号といったような一意的リファレンスにより参照指示される。サブアセンブリに対するリファレンスは、先に新規作成したカタログに付加される。好ましくは各サブアセンブリについて１つの要約カードが新規作成される。

サブアセンブリの数を定義した後、ユーザーは好ましくは、各サブアセンブリのコネクタの数を標示する（ステップ２２０）。コネクタは、２つのサブアセンブリを電気的に接続できるようにするか又は例えばバックプレーンといったようなサブアセンブリが置かれている環境にこのサブアセンブリを電気的に接続できるようにする接続モジュールである。代替的には、バックプレーンを、その他のサブアセンブリに向かうコネクタそして場合によっては外部に向かうコネクタを有するサブアセンブリとみなすことができる。無線のつまりワイヤレスの接続も同じくコネクタとみなされる。各サブアセンブリは、その他のサブアセンブリ又は外部と交信するために必要なだけのコネクタを利用することができる。コネクタに対するリファレンスは、サブアセンブリに対応する要約カード内と同様、カタログに付加され対応するサブアセンブリに結びつけられる。

ユーザーは、サブアセンブリ上で機能を配分する（ステップ２２５）。新規作成されたカタログの全ての機能は、先に定義づけしたサブアセンブリ上で配分される。カタログの各機能について、ユーザーは、それが割り当てられたサブアセンブリのリファレンスを標示する。好ましくは、カタログの各機能の各接続について、ユーザーは、接続が連結されるべきコネクタ又は機能も標示する。カタログ内に記憶された機能のリファレンスは、サブアセンブリの対応する要約カード内と同様、各サブアセンブリに結びつけられる。

次の段階では、ユーザーは、各サブアセンブリの各コネクタの物理的特性を定義する（ステップ２３０）。１つのコネクタの物理的特性は、例えばその接続の数、外形寸法及び固定様式（サブアセンブリの裏面又は表面）であり得る。各コネクタの物理的特性は好ましくは、それが関係づけされているサブアセンブリの対応する要約カード内に記憶される。

ユーザーは同様に、サブアセンブリの特性、特に物理的及び電気的特性も定義づけする（ステップ２３５）。一例を挙げると、サブアセンブリの物理的及び電気的特性には、その表面積、利用される配線技術、サブアセンブリレベルで利用可能な電圧、コスト又はその信頼度が含まれる可能性がある。特定の一実施形態においては、サブアセンブリに結びつけられるコネクタ及び機能に応じてユーザーに対し或る種の提案を行なうことができる。例えば、各々の機能及び各々のコネクタの表面積に従って、配線に関連する係数で加重した最小表面積の選択肢を提案することができる。各サブアセンブリの物理的及び電気的特性は、好ましくはサブアセンブリの対応する要約カードの中に記憶される。

ユーザーが決定した情報及びデータベース２０５から得た情報に基づき、システムは電子アセンブリの実現可能性を分析する（ステップ２４０）。電子アセンブリの実現可能性分析は、基準毎に実施され、全ての基準が満たされた場合に電子アセンブリを実現することができる。各基準は、予め定義された１つの又は複数のパラメータに結びつけられる。分析段階中、各基準が各々のサブアセンブリについて評価される。全てのサブアセンブリの全ての基準が満たされた場合、その電子アセンブリは実行可能である。また逆に、少なくとも１つのサブアセンブリの少なくとも１つの基準が満たされない場合、その電子アセンブリは実行不可能である。好ましくは、分析レポートが新規作成される。分析レポートは、全ての基準が満たされているか否か、そして一部の基準が満たされない場合には満たされていない基準はどれか、一部の基準が満たされていないサブアセンブリはどれかを標示する。分析レポートはさらに、電子アセンブリ及びそのサブアセンブリのパラメータ値ならびにユーザーにより最初に情報提供された値に比べた余裕の値についての総括的標示を含むことができる。例えば、総括レポートは、電子アセンブリの出力、そのサイズ及びそのコストを標示することができる。

分析結果及びユーザーのニーズに応じて、ユーザーは電子アセンブリを修正することができる（ステップ２４５）。ユーザーは自らが修正したいことを決定し（ステップ２５０）、対応する修正を行なう。ユーザーは例えば電子システムの機能アーキテクチャ、サブアセンブリ数、コネクタ数、サブアセンブリ内の機能の配分、コネクタの選択、及びサブシステムの物理的特性を修正することができる。修正が実施された場合、以上で記述された過程が対応する段階で再開する。例えば、ユーザーがコネクタの物理的特性を修正する場合（ステップ２３０）、システムはユーザーに対しサブアセンブリの物理的特性を確認し新しい値を入力するように要請し（ステップ２３５）、その後システムは電子アセンブリを分析する（ステップ２４０）。このときユーザーは新たに電子アセンブリを修正することができる（ステップ２４５及び２５０）。

図３は、特定の機能アーキテクチャに結びつけられたカタログの一例を示している。提示されている通り、カタログ３００は、複数の部分に分割され得る。第１の部分３０５は、欄の標題を含んでいる。第２の部分３１０は、サブアセンブリの数及びサブアセンブリあたりのコネクタの数を記憶する。第３の部分３１５は、利用される機能のリスト、その数、その特性及び異なるサブアセンブリ上のその配分を含んでいる。

第２の部分３１０に示されているように、提示された例に従ったアーキテクチャは、３つのサブアセンブリを含み、各サブアセンブリ（ＳＥ）は唯一のコネクタを有している。

第３の部分３１５の各行は、１つの特定の機能に対応する。図３に示された例において、欄は、カテゴリ別にまとめられている。例えば最初の４欄は、機能に関する情報を含んでいる。特に、第１欄は機能のタイプを含み、第２欄はアーキテクチャ内で利用される各機能の数を含み、第３欄は各機能の呼称を含み、第４欄は各機能のリファレンスを含んでいる。

同様の要領で、第２グループの欄は、機能の外形寸法に関する情報を含み、第３グループの欄は機能の電気的特性に関する情報を含み、第４グループの欄は、接続数又は信頼度といったようなさまざまな情報を含む。

最後の３つの群の欄は、サブアセンブリに関わる情報を含む。例えば、最終グループの欄は、第３のサブアセンブリ（ＳＥ３）についての各々の機能の数及び第３のサブアセンブリの各コネクタについて及び各機能についての接続数を標示している。ここで、この例では、各サブアセンブリについて１つのコネクタしか利用されていないという点を喚起しておくことが適当である。

カタログ３００は、ユーザーが新しいアーキテクチャを定義する場合に新規作成される。機能に結びつけられたパラメータは、機能データベースに由来する。カタログは、図２にリファレンスとして標示されている通り、カタログに結びつけられたアーキテクチャに関するデータをユーザーが入力するにつれて、補完される。

当然のことながら、図３に示されているカタログは一例であり、本発明を実施するためにその他の形態のカタログを利用することも可能である。

図４は、電子アセンブリ１００の１つのサブアセンブリの要約カード４００の１例を示す。例示されている通り、要約カード４００は、複数の情報グループを有しており、いくつかの情報はユーザーにより入力され、その他の情報はシステムによって自動的に計算され挿入される。この例では、ブロックフィールド４１０及び４１５は、ユーザーが値を入力することができるように編集可能である。要約カード４００は特に、そのカードが関係づけされているサブアセンブリ（ＳＥ１）のリファレンスを含む。このカードは同様に、このサブアセンブリのコネクタのリファレンスならびにこれらのコネクタに結びつけられたパラメータ（リファレンス４１０）をも含んでいる。このデータブロックの各行は異なるコネクタに関するものである。各コネクタのパラメータはユーザーによって入力される。パラメータとしては、コネクタの表側表面積（ＳＲ）、その裏側表面積（ＳＶ）、その表側の高さ（ＨＲ）及びその裏側高さ（ＨＶ）がある。これらのコネクタの配置に関するデータもカード４００の中に標示され、例えば１はコンポーネント側を、ｎは溶接側を表わし、社内の及び供給業者のリファレンスを記載することができる。この例では、サブアセンブリＳＥ１は、表側表面積が４８ｍｍ^２で高さゼロの唯一のコネクタを含んでいる。このコネクタは８つの接続を含んでいる。このコネクタは、デフォルトで決定されたλ＝４．００・１０^−１０に等しい信頼度を有する。この例では、生産までの残り時間（ＴＡ）及びコストは、有意なパラメータとみなされていないことから、記入されていない。

カードはさらに、表面積（プリント回路の表面積）、製造及び配線技術、サブアセンブリの厚み及び「コンポーネント」側及び「溶接側」の利用可能な高さといったような、ユーザーにより入力されるサブアセンブリに関係する一般的特性をも含んでいる。この例では、５つの電圧がデフォルトで提案されている。これらの電圧は、外部電圧（Ｅ）すなわち電子アセンブリにより送出される電圧、又は内部電圧（Ｉ）すなわちサブアセンブリにより送出される電圧である。例示を目的として、５つの外部電圧が提案されている。同様に標示されているのは、サブアセンブリの寿命、その生産までの残り時間及びその目標製造コストすなわちこのサブアセンブリのために割当てられる予算である。

要約カード４００は同様に、サブアセンブリの寸法４２０をも標示する。これらの寸法は、分析に由来し、主としてサブアセンブリの機能及びその製造技術から決定される。サブアセンブリの機能全体により消費される電力及び電流消費量を決定するために機能の電圧毎の配分が行なわれる（ブロック４２５）。例えば、図３に提示されたカタログに標示されているように、サブアセンブリＳＥ１は、３．３Ｖの電圧を利用する２つの機能及び５Ｖの電圧を利用する２つの機能を含む。５Ｖの電圧を利用する２つの機能は０．９３ｍＡを消費することから、標示通り、１．８６ｍＡの電流が消費される結果となる。ブロック４３０は、サブアセンブリのコネクタ１基あたりの接続数（この場合たった一つのコネクタが８つの接続を有する）、ならびに信頼度、調達時間及び生産コストを標示しているが、これらのパラメータは、サブアセンブリの各機能の対応するパラメータに応じて推定される。ブロック４２０、４２５及び４３０のパラメータの計算は、明細書の以下の部分で詳述される。

ブロック４３５、４４０及び４４５は、ユーザーによって定義されるような利用可能な資源との関係における、サブアセンブリ上で配分された機能に従って推定されたサブアセンブリにより利用された資源の余裕及び比率を提示している。特に、ブロック４３５は、利用される表面積百分率、外形寸法すなわち回路の厚みに表側及び裏側のコンポーネントの最大高さを加えたもの、及び「コンポーネント」側及び「溶接側」の高さの余裕、すなわち利用可能な高さと計算上の高さの間の差を標示している。同様にして、ブロック４４０は、各々の利用可能な電圧について利用された電力と利用可能な電力の間の比を標示している。ブロック４４５は、サブアセンブリのために決定されたコストとこのサブアセンブリに割当てられたコストの間の比に対応する利用された予算を標示している。

サブアセンブリの実現可能性は、セル４５０内に標示されている。サブアセンブリが実行可能である場合、標示「はい」が現われる。逆の場合には、標示「いいえ」が現われる。その他のタイプの標示を利用することもできる。

要約カード４００は、これらのサブアセンブリ上で配分された機能及びユーザーが入力した該サブアセンブリに関するデータに従って各サブアセンブリの総括を提示する。当然のことながら、サブアセンブリに結びつけられたカードのデータ及び書式は、ユーザーの特定のニーズに応じて適合させることができる。

好ましい一実施形態においては、サブアセンブリカードは、基準が満たされているか否かを各サブアセンブリカードの中で迅速に視覚化できるようにするカラーコード（図示せず）を利用している。例えば、データの背景は、１つのデータの妥当性が確認された場合緑色、そうでない場合には赤色となり得る。例えば、サブアセンブリの表面積が１，０００ｍｍ^２であり、サブアセンブリの機能及び配線技術に応じて推定された表面積が１，０５０ｍｍ^２である場合、推定された表面積を標示するセルの背景は赤色になる。

各サブアセンブリの各々の特性の評価は、実装される各機能に関係する情報及びユーザーが入力したデータに応じて行なわれる。例えば、コンポーネント側のサブアセンブリの所要表面積の計算は、以下の関係式に従って決定され得る。

なお式中、SurfRは、サブアセンブリの表側の表面積すなわちコンポーネント側の表面積を表わし、Ｎｂ＿Ｆ（ｉ）はサブアセンブリ内に実装される機能Ｆ（ｉ）の数に対応し、SurfR＿Ｆ（ｉ）は、機能Ｆ（ｉ）の表側の表面積、SurfR＿Ｃ（ｊ）はコネクタＣ（ｊ）の表側の表面積であり、αはサブアセンブリの製造技術に関係する加算係数（配線に関連する影響）であり、Surf＿ＩＤは、サブアセンブリの識別に必要な表面積である。

同様にして、溶接側のサブアセンブリの所要表面積の計算は、以下の関係式により決定できる：

なお式中、SurfVは、サブアセンブリの裏側の表面積すなわち溶接側の表面積を表わし、Ｎｂ＿Ｆ（ｉ）はサブアセンブリ内に実装される機能Ｆ（ｉ）の数に対応し、Surf V＿Ｆ（ｉ）は、機能Ｆ（ｉ）の裏側の表面積、Surf V＿Ｃ（ｊ）はコネクタＣ（ｊ）の裏側の表面積であり、αはサブアセンブリの製造技術に関係する加算係数である。

加算係数αは、選択された技術に従って決定される。下表は、加算係数、技術的パラメータ及び実施されるべき機能の表面積の関係の一例を示している。

コンポーネント側のサブアセンブリの高さは、以下の関係式に従って計算できる、

なお式中、HautRはコンポーネント側のサブアセンブリの高さであり、HautR＿Ｆ（ｉ）は機能Ｆ（ｉ）のコンポーネント側の高さであり、HautR＿Ｃ（ｊ）はコネクタＣ（ｊ）のコンポーネント側の高さである。

同様に、溶接側のサブアセンブリの高さは、以下の関係式に従って計算できる

なお式中、HautVは溶接側のサブアセンブリの高さであり、HautV＿Ｆ（ｉ）は機能Ｆ（ｉ）の溶接側の高さであり、HautV＿Ｃ（ｊ）はコネクタＣ（ｊ）の溶接側の高さである。

各電圧についての電流消費量は、以下の関係式に従って計算可能である。

なお式中、Courant（ｉ）は電圧ｉについての消費電流であり、Ｎｂ＿Ｆ（ｊ）はサブアセンブリにおいて実装された機能Ｆ（ｊ）の数に対応し、Courant＿Ｆ_１（ｊ）は電圧ｉに対して機能Ｆ（ｊ）が消費した電流である。

消費された電力は以下の関係式に従って計算できる、

なお式中、Ｐ＿eff＿ＳＥはサブアセンブリが消費した有効電力であり、Ｎｂ＿Ｆ（ｉ）はサブアセンブリ内に実装される機能Ｆ（ｉ）の数に対応し、Ｐ＿eff＿Ｆ（ｉ）は、機能Ｆ（ｉ）が消費した有効電力である。

信頼度すなわちＭＴＢＦは、以下の関係式に従って計算できる、

なお式中、ＭＴＢＦ＿ＳＥは、サブアセンブリの信頼度であり、Ｎｂ＿Ｆ（ｉ）はサブアセンブリ内に実装される機能Ｆ（ｉ）の数に対応し、λ＿Ｆ（ｉ）は機能Ｆ（ｉ）の信頼度の逆数であり、λ＿Ｃ（ｊ）はコネクタＣ（ｊ）の信頼度の逆数であり、λ＿ＣＳＥはサブアセンブリの回転の信頼度の逆数である（ＭＴＢＦ＝１／λ）。

調達時間「Temps＿ＳＥ」は以下の関係式に従って評価できる、

なお式中、Temps＿Ｆ（ｉ）は、機能Ｆ（ｉ）の実装を可能するコンポーネントの調達時間であり、Temps＿Ｃ（ｊ）はコネクタＣ（ｊ）の調達時間である。

例えば以上の関係式を用いて得られる特性を使用することにより、ユーザーが定義づけする通りの初期必要条件との関係における余裕及び比率を決定することが可能である。例えば、機能及びコネクタにより利用される表面積とユーザーが定義した表面積の間の比率は、以下の関係式により表わすことができる。

サブアセンブリの高さでの合計外形寸法は、以下の関係式に従って決定できる、

なお式中、Epaisseur_circuitは、サブアセンブリの回路の厚みである。

表側高さに関する余裕Marge_Haut R及び裏側高さに関する余白Marge_Haut Vは以下の関係式に従って計算できる、

なお式中Haut R_dispo及びHaut V_dispoは、サブアセンブリのそれぞれ表側及び裏側の利用可能な高さである。

各々の電圧についての利用可能な電力「Puissance_dispo」との関係における利用された電力の比率「Ratio_Puissance」は、以下の関係式に従って計算できる、

アセンブリの信頼度を決定するために、ユーザーは、満たすべき規則を定める。これらの規則は例えば以下のようなものである、
− Ratio_surface＜８５％
− Marge_Haut R＞０
− Marge_Haut V＞０
− Ratio_puissance＜１００％（各電圧について）
− ＭＴＢＦ＞所望のＭＴＢＦ
− Temps＜所望の時間
− Radio_credit＜１００％。

これらの基準のうちの１つが満たされない場合、サブアセンブリは実行不可能とみなされる。

図５は、電子アセンブリ１００の総括５００を例示している。第１のセル５０５は、電子アセンブリのケースの幅を示す。この幅は、各サブアセンブリの外形寸法及びサブアセンブリ間のあそびにより決定される。電子アセンブリ１００の総括５００は同様に、各サブアセンブリの利用可能な電源の特性の和に対応する利用可能な電源の特性（参照番号５１０）及び利用可能な合計電力（参照番号５１５）をも標示する。電子アセンブリ１００の総括５００は同様に、各サブアセンブリにより実際に利用された電源の特性の和に対応する実際に利用された電源の特性（参照番号５２０）及び消費された合計電力（参照番号５２５）を標示する。総括５００は同様に、各サブアセンブリの信頼度に応じて決定される信頼度（参照番号５３０）すなわちＭＴＢＦ（電子アセンブリのλはサブアセンブリのλの和に等しい）、各サブアセンブリの最も長い調達時間に対応する調達時間（参照番号５３５）及び、各サブアセンブリの生産コストの和に対応する生産コスト（参照番号５４０）をも標示している。

電子アセンブリの総括５００の情報は、以下の関係式に従って決定できる、

なお式中、Ｉは電子アセンブリの幅であり、Encombrement＿ＳＥ（ｉ）は、サブアセンブリｉの外形寸法であり、Ｎｂ＿ＳＥはサブアセンブリの数であり、Jeu_cartesは２つのサブアセンブリ間の距離である。デフォルトでは、Jeu_cartesは２ｍｍに等しくてもよい：

なお式中、P_dispo（ｉ）は、電圧ｉについての電子アセンブリの利用可能電力であり、Ｐ＿dispo＿ＳＥ（ｉ，ｊ）は電圧ｉ及びサブアセンブリｊについての利用可能電力でありＰ＿dispoは電子アセンブリについての利用可能電力である；

なお式中、Ｐ＿eff（ｉ）は、電圧ｉについての電子アセンブリの有効電力であり、Ｐ＿eff＿ＳＥ（ｉ，ｊ）は電圧ｉ及びサブアセンブリｊについての有効電力であり、Ｐ＿effは電子アセンブリについての有効電力である；

なお式中ＭＴＢＦは電子アセンブリの信頼度であり、ＭＴＢＦ＿ＳＥ（ｉ）は電子サブアセンブリの信頼度である；

なお式中、Tempsは電子アセンブリの調達時間であり、Temps＿ＳＥ（ｉ）はサブアセンブリｉの調達時間である；そして

特定の一実施形態においては、本発明は、Microsoft Excel又はLotus1-2-3（Excelはマイクロソフト社の製品でありLotus1-2-3はＩＢＭ社の製品である）といったような表計算プログラムタイプのソフトウェアを介してスプレッドシート内で実現される。このような実施形態では、図３、４及び５に対応する表は、この表計算プログラムを用いて作製される。電子サブアセンブリ及び電子アセンブリの特性を推定し電子サブアセンブリ及び電子アセンブリのリファレンスを決定できるようにする関係式は、この表計算プログラムの中に直接プログラミングされる。

かくして、記述した方法は、
− さまざまなサブアセンブリ上に機能を配分するため、
− サブアセンブリを寸法決定するため、
− 割当てられた電力との関係において異なる基本機能上で消費された電力を配分するため、
に予備開発段階で利用することができる。

この解決法は、以下のものを含めた数多くの利点を呈する：
− 新しい電子的ニーズの「物理的」な予測的実現可能性を迅速に分析する目的での既得の経験の利用；
− 方法論的過程及び電子開発情報システム内への実現可能性研究の組込み；
− 補完的機能性を付加する可能性；及び
− 分析用標示の高度化及び経験の蓄積を可能にするプログラミングされた経験フィードバックによる機能パラメータの推移の考慮。

当然のことながら、特定的なニーズを満たすために、電子アセンブリの設計の分野における当業者は、以上の記述に修正を加えることができる。

Claims (15)

1. 少なくとも１つのサブアセンブリ（１０５−１及び１０５−２）で構成される電子アセンブリ（１００）の実現可能性を分析するためのコンピュータ用プロセスであって、
   − 少なくとも１つの機能（１１０−１〜１１０−３）を含む機能リストを含む、前記電子アセンブリの機能アーキテクチャを定義づけする段階（２００）；
   − 前記少なくとも１つの機能の特性を獲得する段階（２１０）；
   − サブアセンブリ数を決定する段階（２１５）；
   − 前記電子アセンブリのサブアセンブリ上で前記機能リストの機能を配分する段階（２２５）；
   − 前記電子アセンブリのサブアセンブリの特性を決定する段階（２３５）；及び
   − 電子アセンブリを分析する段階（２４０）；
   を含むことを特徴とするプロセス。
2. 前記機能リストの機能の特性がデータベース（２０５）内に記憶されていることを特徴とする請求項１に記載のプロセス。
3. さらに、前記電子アセンブリが実行可能であるか否かを決定するための段階をさらに含むことを特徴とする請求項１又は２に記載のプロセス。
4. さらに、前記機能アーキテクチャ、前記サブアセンブリ数、前記電子アセンブリのサブアセンブリ上での前記機能リストの機能の前記配分、又は前記電子アセンブリのサブアセンブリの前記特徴を修正する段階を含み、電子アセンブリの前記分析段階が前記修正の後に反復されることを特徴とする請求項１〜３の１項に記載のプロセス。
5. サブアセンブリ毎のコネクタ数を決定する段階（２２０）及びコネクタの特性を選択する段階（２３０）をさらに含むことを特徴とする請求項１〜４の１項に記載のプロセス。
6. 前記サブアセンブリ毎のコネクタ数又は前記コネクタの特性を修正する段階をさらに含み、前記電子アセンブリの分析段階が前記修正の後に反復されることを特徴とする請求項５に記載のプロセス。
7. 前記機能リストの機能、前記コネクタ及び前記少なくとも１つのサブアセンブリの特性には、物理的特性、電気的特性又は納期及び生産コストに関係する特性が含まれている、請求項５又は６に記載のプロセス。
8. 電子アセンブリの前記分析段階には、前記機能リストの機能、前記コネクタ及び前記少なくとも１つのサブアセンブリの特性に関連する制約を評価する段階が含まれていることを特徴とする請求項５〜７の１項に記載のプロセス。
9. 電子アセンブリの前記分析段階がさらに、ユーザーにより入力されたデータと前記制約を比較する段階をさらに含むことを特徴とする請求項８に記載のプロセス。
10. 前記ユーザーにより入力されたデータと前記制約を比較する前記段階には、予め定められた規則の適用が含まれることを特徴とする請求項９に記載のプロセス。
11. 前記少なくとも１つの機能が少なくとも１つの基本的機能で構成されていることを特徴とする請求項１〜１０のいずれか１項に記載のプロセス。
12. ユーザーインタフェースがスプレッドシートタイプのものであることを特徴とする請求項１〜１１のいずれか１項に記載のプロセス。
13. 第１のスプレッドシート（３００）が電子アセンブリの機能アーキテクチャに結びつけられ、第２のスプレッドシート（４００）が前記少なくとも１つのサブアセンブリに結びつけられることを特徴とする請求項１２に記載のプロセス。
14. 請求項１〜１３に記載のプロセスの各段階の実施に適合された手段を含む装置。
15. 請求項１〜１３に記載のプロセスの各段階の実施に適合された命令を含むコンピュータプログラム。

Images