JP4464665B2 - 高速チップ管理システム - Google Patents

高速チップ管理システム Download PDF

Info

Publication number
JP4464665B2
JP4464665B2 JP2003391173A JP2003391173A JP4464665B2 JP 4464665 B2 JP4464665 B2 JP 4464665B2 JP 2003391173 A JP2003391173 A JP 2003391173A JP 2003391173 A JP2003391173 A JP 2003391173A JP 4464665 B2 JP4464665 B2 JP 4464665B2
Authority
JP
Japan
Prior art keywords
design
user
design flow
custom
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003391173A
Other languages
English (en)
Other versions
JP2004171576A (ja
Inventor
ダニエル・エム・ウィード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2004171576A publication Critical patent/JP2004171576A/ja
Application granted granted Critical
Publication of JP4464665B2 publication Critical patent/JP4464665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/902—Application using ai with detail of the ai system
    • Y10S706/919—Designing, planning, programming, CAD, CASE
    • Y10S706/921—Layout, e.g. circuit, construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

関連出願への相互参照
本発明は、本特許出願の譲受人により２００１年１１月２０日に出願され同時継続中であり"Method and Apparatus for Implementing a Metamethodology"と題する米国特許出願第０１５１９４号と関連している。この米国特許出願はその全体をこの出願において援用する。
本発明は、広くは集積回路デザインの分野に関し、更に詳しくは集積回路（ＩＣ）のためのデザイン・フローを通じてユーザを自動的に導く方法に関する。
集積回路は、今日の社会における毎日の必要な一部となっている。携帯電話からコンピュータまで、そして、家庭用品から自動車まで、広範囲の集積回路が広範囲の機能を提供するのに用いられている。この機能を提供するため、集積回路は、所望の結果の達成に必要な機能を有するための特化を要する場合がある。更に、より多くの機能がそれぞれの集積回路に含まれつつある。
しかし、この結果、デザインのレベルが、従来では想像されなかった程に複雑化している。例えば、所望の機能を達成するために、複数のベンダが用いられ、電子的デザイン自動化（ＥＤＡ）ソフトウェア・ツールが提供されている。様々なそのようなツールは複数のソースから供給されており、その結果として、互換性及び管理の問題が生じている。
更に、所望の製品レンジを提供するため、異なるプロジェクトが異なる方法を必要とすることがありうる。例えば、コストの問題、含ませる特徴の数、性能に関する考慮などは、すべて、消費者が１つのチップの中に希望するパラメータを決定する。複雑なチップをデザインすることは、あまりに遍在的となりあまりに広範囲となったため、「１つのサイズですべてに適合する」式のＩＣを提供することは、実装において望まれる機能が拡大するに連れて、見込みのないものになりつつある。
更に、ＥＤＡツール・ベンダは、現在のデザインを実行するために必要とされるツールの開発において、「流行に取り残されている」ことが多い。ＥＤＡツールのデザイナは、ツール・デザインを訂正し改良するためには、ツールのユーザからのフィードバックを受け取ることが必要である。例えば、効率的なツール・デザインの性質により、新たなＥＤＡツールがいったん制作されると、複数のフィードバック・サイクルにわたって用いられるのが一般的である。そのツールが成熟する時期までには、デザイナとプロセスのそれ以外の要素とは１世代分だけ先に行っていることがあり、従って、フィードバック・サイクルにちょうど入ってくる新たなＥＤＡツールが必要とされる。
集積回路デザイン・プロセスに関係する詳細のレベルのために、デザイナの仕事が更に複雑になることがある。従来は、遭遇する複雑さのレベルへの対応を開始するために、問題は小問題に分割され、ツールと手順とはそれぞれの小問題に対応するようにデザインされていた。しかし、既存のツールでは、手直しの間に遭遇される問題に対応することができず、急いで書かれたツールを準備してそれらの問題に「パッチを当てる」ことがなされていた。その結果として生じるのは、様々なソースからのソフトウェア・ツール、ツール・インターフェース、プロシージャなどの集合物の爆発的な増加である。これらは、それぞれが、指数関数的に増加する複雑性に関するデザイン・プロジェクトから生じる恒常的に変化しながら求められている状態に対処しようと必死になっている。
従って、デザイン・フロー及びプロシージャを管理し、ビジネス及び製造システムを調整してそれらとの意志疎通を図る包括的なシステムや、フロー及びプロシージャを実装するのに必要なコンピュータ及びソフトウェアを作ることが必要である。
本発明は、集積回路のためのデザイン・フローに関してユーザを自動的に誘導する方法及びシステムを提供する。本発明による方法及びシステムは、ユーザのコンピュータ上にデザイン・フローのユーザ・インターフェースを表示することを含む。ここで、ユーザ・インターフェースは、デザイン・フロー・プロセス・ステップに対応するシンボルを含んでいる。デザイン・フロー・プロセス・ステップは、１組のルールを用いて定義され、それぞれのステップに対するユーザ入力は、それらのルールに従っているかどうかに関して解析がなされる。ユーザは、先行するステップが成功裏のうちに改良されたと判断されると、フローの次のステップに進むことが許される。
この出願において開示されているシステム及び方法によると、本発明は、サードパーティ製のＥＤＡツールによってサポートされているデザイン・フローに焦点を合わせたメタ方法（メタメソドロジー）を採用することによってデザイン生産性を改善するウェブ・ベースのエキスパート・システムとして実現される。このエキスパート・システムは、ＩＣのデザイン及び構築に要求される機能を統合する、決定論的で統一されたユーザ・インターフェースを提供する。例えば、このエキスパート・システムは、ユーザに現在のデザイン・ステータスを提供し、一般的なデザイン規則を用いることによって複雑性を管理し、生産を通じてプロジェクトを追跡して保存し、スケジュールや予算などにより生産結果を測定することができる。これらの機能は、すべてのデザイン・プロジェクトに共通であるから、メタ方法の定義の範囲内に収まる。
本発明は、集積回路の自動化されたデザイン方法に関係する。以下の説明は、この技術分野の当業者が本発明を作成し用いることを可能にするようになされ、特許出願としてその要件を満足するように提供されている。好適実施例やここで説明されている包括的な原理及び特徴に対する修正は、この技術分野の当業者には容易に明らかとなるだろう。従って、本発明を、ここで示されている実施例に限定することは意図されていない。そうではなく、本発明は、この出願で説明されている原理及び特徴と一致する最も広い範囲が与えられる。
本発明によって解決される基本的な問題は、製造業者に、デザイナから多様な顧客による広範囲なＩＣ製品を提供する能力を与えることである。例えば、本発明は、実際の可変半導体製品を達成するシステムである、例えば、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、特定用途向けＩＣ（ＡＳＩＣ）、特定用途向け標準化製品（ＡＳＳＰ）などを含む広範囲な製品を提供する。そして、これらは、それぞれが、これらの高度で複雑なデザイン要素の駆動に関する異なる構成も含む。
製品をデザインするシステムを駆動するには、非常の異なる種類のデザイナたちが用いられるが、エキスパート・レベルから初心者までが含まれ、また、特定の訓練を受けたデザイナが存在するのに対し、一般的な訓練を受けたデザイナも存在する。更に、製造業者は、それぞれが異なる要求や期待を有する多種多様な顧客と遭遇しうる。従って、効果的であるためには、デザイン・システムは、デザイン上の要求が非常に広範囲に変動する他種類の製品に取り組んでいる（スキルや専門知識に関して）多様なデザイナに対応できなければならない。
本発明を用いることにより、依然としてトレースが可能で一貫性を有しルール・ベースで定義可能な形式を理解可能な一般的な環境が提供される。その最も一般的な形態では極度に複雑な多体問題にアプローチするため、上述した可変性及びそれ以外の可変性を定義することを可能にする方法及び装置が提供される。そして、これは、ここでの議論では、メタ方法と称される。
メタ方法には、与えられた領域における特定の問題を解決するために適用される一連のプロシージャが含まれうる。更に、その領域の問題が多数ある場合には、問題解決のためには、多くの異なる方法が必要となる。従って、「メタ方法」というのは、当該領域の内部にありうるすべての方法に共通する方法の集合を指し、また、その集合が組織化され操作される原理を指す。このようにして、製造業者は、多様な異なる顧客、多数の異なるデザイナ、異なるサードパーティ製の及び内部で開発されたソフトウェアやハードウェアなど、あらゆる種類の異なるターゲット・プロセス、あらゆるタイプの異なるターゲット製品などに、１つの統一されたフレームワークの中で対応することができる。
本発明は、ここでは「高速チップ管理システム」と称するウェブ・ベースのエキスパート・システムを提供する。このシステムは、デザインから製造を通じた集積回路チップに対する全製造プロセスのフローを通じて、ユーザを誘導する。この高速チップ管理システムは、上述した同時出願中の"Method and Apparatus for Implementing a Metamethodology"と題する米国特許出願に記載されているメタストリーム（MetaStream）インテリジェント・フロー管理システムに基礎をおいている。この高速チップ管理システムは、デザイン、ＥＤＡツール調整、ビジネス・システム、在庫状態更新及び製造部門へのリリースを含むプロセスを管理することにより、顧客に向けた集積回路製品のデザイン及び製造に要求されるすべてのコンポーネントを管理する。
好適実施例では、ＲＣＭＳは、カスタム・チップのデザインのための開始点として機能する多数の基準チップ・デザインを記憶している。ＲＣＭＳは、複数の組のルールを含んでおり、これらのルールが、フローにおける必要なステップとこれらのステップが完了されるシーケンスとをグラフィカルに表すユーザへのユーザ・インターフェースの表示を制御する。これらのルールは、また、カスタム・デザインのための初期デザイン・パラメータをユーザがどのように入力するのかを定めており、また、入力パラメータに対する値が基準チップ・デザインのためのデザイン仕様に従うことを確認する。ＲＣＭＳは、解析、検証及びシミュレーションのために、フローにおける複数の地点でサードパーティによるＥＤＡツールを呼び出す。ユーザがフローにおけるあるステップを正確に実行したことをシステムが判断した場合にだけ、ユーザは次のステップに進むことが許される。ユーザは、任意の時点で完了したステップに戻り先の入力を修正し、その変更がカスタム・チップに対して生じるであろう影響を評価することができる。要求されているデザイン及びシミュレーションのステップがすべて検証され完了されると、ＲＣＭＳは、必要なビジネス・システムをチェックし、材料と製造能力に関して要求されている在庫がユーザによって特定された時間フレームにおいて特定の数のカスタム・チップを製造するのに利用可能でるかどうかを、ユーザに告知する。
図１は、本発明のある好適実施例による高速チップ管理システム（ＲＣＭＳ）のブロック図である。ＲＣＭＳ１０は、サーバ１４上で実行されユーザによって従来型のウェブ・ブラウザ２０を用いインターネットなどのネットワークを介してアクセスされるプロジェクト・コーディネータ・アプリケーション１２を含む。プロジェクト・コーディネータ１２は、マスタ・スライス基準データベース２２と特定デザイン・データベース２４とユーザ口座データベース２６とルール・データベース２８とを含む複数のデータベースと通信する。サーバ１４は、エンジニアリング・デザイン・ツール３０や１又は複数のビジネス・システム・インフラストラクチャ・データベース３２と通信することができる。エンジニアリング・デザイン・ツール３０は、ＥＤＡツール３４と、ラピッドワークス（RapidWorks）ツール３６と、ネットリスト・データベース３８とを含む。ビジネス・システム・データベース３２は、在庫状態、スケジュリング、製造及び会計を制御することが好ましい。本発明によるプロジェクト・コーディネータ１２は、背景で連続的に動作し、すべてのファイル、ステップ及びそれ以外の項目に問題がないことをチェックする。これは、メタストリーム（MetaStream）の主たる特徴である。というのは、データ、ファイル及びセッションに関するすべての情報はそれぞれのデザインの最初において補足され、ユーザ又は製造者がデザイン又はビジネス条件の重要な変更などすべての活動をトラッキングすることを可能にするからである。
マスタ・スライス基準データベース２２は、静的なデータベースであり、マスタ・スライスと称され１又は複数の製品ファミリを表す基準チップ・デザインを定義する電気的及び物理的パラメータを記憶する。マスタ・スライスの例示的なパラメータには、ダイ・サイズ、パッケージ、パワー・グリッド構造、相互接続部、信号の完全性、Ｉ／Ｏレーティング、クロック・スキュー管理などが含まれる。それぞれの一意的なマスタ・スライスは、同じ組のパラメータに対する値の異なる組合せを有する。ある好適実施例では、マスタ・スライス・データベース２２における基準デザインに対するほとんどのパラメータは、複数の製品ラインで固定されたパラメータ値を有することで、複雑性を減少させている。また、ある好適実施例では、それぞれのマスタ・スライスは、別個の「スライス」として記憶されているものとして参照される。
ユーザ口座データベース２６は、ユーザのＩＤ及びパスワードを含むそれぞれのユーザに対する口座情報を記憶している。ユーザ口座データベースは、また、ユーザ口座と特定のプロジェクトとの両方へのアクセス特権を管理する。従って、それぞれのユーザ口座は、ユーザ・アクセス設定とプロジェクト設定とを有する。例えば、特定の口座へのアクセス特権は、マルチ・ユーザ及びマルチ・プロジェクト、マルチ・ユーザ及びシングル・プロジェクト、シングル・ユーザ及びシングル・プロジェクト、又は、シングル・ユーザ及びマルチ・プロジェクトとして定義することができる。好適実施例では、ユーザ口座データベース２６は、また、特定のセッションの間のデザイン・フローにおけるあるユーザの進歩を記憶し、それによってユーザが再度ログオンする場合にユーザはプロセス・フローの中の前回に終了した時点から再度継続することができるという、再開（リスタート）という特徴を含む。
ユーザは、一般的に、ネットリスト・データベース３８を作成することによって、カスタム・チップをデザインするプロセスを開始する。特定デザイン・データベースは、ユーザによって入力されネットリスト・データベース３８における統計データを反映するカスタム・デザイン・パラメータ値を記憶しているという点で動的である。
ルール・データベース２８は、複数の組のルールを含んでおり、ＲＣＭＳ１０は、これらのルールによって、ユーザをプロセス・フローに誘導し、プロセス・フローにおけるそれぞれのステップの順守（コンプライアンス）を確認する。ある好適実施例では、ルール・データベース２８は、ユーザ・インターフェース・ルール、フロー・コンプライアンス・ルール、電気ルール及びインフラストラクチャ・ルールを含む。別の実施例では、これらのルールは、別個のルール・データベース２８ではなく、特定デザイン・データベース２４に記憶させることも可能である。
動作においては、ユーザは、まず、ＲＣＭＳ１０にログインし、特定のプロジェクトを選択する。ユーザが認証されると、ＲＣＭＳ１０は、図２に示されているように、異なるプロセス・フロー・ステップを表すシンボルとステップを実行すべきシーケンスとを含むメイン・プロセス・フロー・スクリーンを表示する。
図２は、ＲＣＭＳの例示的なメイン・プロセス・フロー・スクリーンを図解しているブロック図である。ある好適実施例では、メイン・プロセス・フロー・スクリーン４０は、一連のプロセス・ブロック５２として高速チップ・ベース・デザインをデザインするのに必要なプロセス・フロー・ステップを表示する。最も高いレベルでは、それぞれのプロセス・ブロック５２は、１又は複数のタスクを完了するのに必要なステップを識別し、多くのサブブロック／ステップを有している可能性がある。タスクの例には、ＥＤＡツールの実行、デザイン・マイルストーンのロギング、レポートの検討などが含まれうる。ルール・データベース２８のルールは、それぞれのブロック５２の振る舞い及び動作を定義するが、これには、要求される入力と予測される出力とが含まれる。
示されている例では、高速チップをデザインするトップ・レベルのプロセス・ブロック５２が表示されており、これには、「初期解析及びスライスへの適合」、「コア及びＩＰのインポート」、「ラピッドワークス・ツール」、「シミュレーション及びタイミング・モデル」、「チップ配置及びルート」、そして、「製造のためのデータ・チェック及び準備」が含まれる。
「初期解析及びスライスへの適合」は、特定デザイン・データベースを充実させるために初期デザイン・パラメータを入力することを促されるステップである。「コア及びＩＰのインポート」は、特定顧客又はサードパーティ製のコアと知的財産（ＩＰ）とをインポートして回路ロジックを確立するステップである。「ラピッドワークス・ツール」とは、ロジックをサードパーティ製のツールとワイア接続するステップである。「シミュレーション及びタイミング・モデル」は、プロジェクト・コーディネータ１２がＥＤＡツール３４を呼び出し終了したデザインをシミュレートするステップであり、ユーザはそのデザインが必要なタイミング・ゴールに合致するかどうかを判断する。「チップ配置及びルート」は、プロジェクト・コーディネータ１２がＥＤＡツール３４を呼び出しセル配置と相互接続部のルーティングとを実行するステップである。そして、「製造のためのデータ・チェック及び準備」は、プロジェクト・コーディネータ１２が最終的な確認を実行して、デザインを製造にリリースするステップである。
本発明の好適実施例ではＲＣＭＳ１０が高速チップをデザインする処理ステップをモデル化しているように示されているが、ＲＣＭＳ１０は、ＡＳＩＣなど任意のタイプの集積回路をモデル化するようにプログラムすることができる。ＡＳＩＣのためのデザイン・フローでは、ＲＣＭＳによって表示されるプロセス・ブロック５２には、例えば、「デザインの入力」、「ロジック統合」、「システム分割」、「プレレイアウト・シミュレーション」、「フロア・プラニング」、「配置」、「ルーティング」、「回路抽出」及び「ポストレイアウト・シミュレーション」が含まれる。
複数のプロセス・ブロック５２がメイン・デザイン・スクリーンに示されているが、これらのブロック５２に対する予め必要なステップが完了されルールによって特定されているように検証されなければ、ユーザは、特定のブロック５２を選択することはできない。例えば、ユーザは、新たな高速チップ・デザインを開始しているのであれば、第１のプロセス・ブロックである「初期解析及びスライスへの適合」を選択することしかできない。
どのブロック５２が成功裏のうちに完了されたのかをユーザが判断するのを支援するために、それぞれのブロック５２には、それぞれのステップの完了状態を指示する状態インジケータ５４が提供される。好適実施例では、色を用いてブロック５２の現在の状態を指示している（例えば、緑は完了したステップを、黄色は完了されていないステップを、赤は深刻なエラーを示す等である）。しかし、テキスト及び／又はアイコンを用いて状態を指示することもできる。それぞれのブロック５２は、また、ユーザが検討する準備ができているファイルをリスト化する最終レポート・インジケータ５６と、現在のステップに関するリアルタイムでのヘルプをユーザに向けて表示するヘルプ・ボタン５８とを含むこともありうる。
それぞれのプロセス・ブロック５２はプロセス・スクリーンのレベルを入れ子状（nested）にしている場合もあるので、ユーザに向けて表示されたユーザ・インターフェースは、上位レベルのプロセス・ブロック５２のサムネイル・イメージを示す案内ツリー６０を含むこともある。これにより、ユーザには、どの１又は複数のステップが全体のフロートの関係で現在メイン・スクリーン５０に表示されているのかに関するクイック・リファレンス（迅速な参照手段）が提供される。案内ツリー６０の第１のコラムはメイン・スクリーンに表示されているブロック５２に対応し、第２のコラムは第２のレベルにおいて表示されているブロックに対応する、等である。サムネイルは、完了したプロセス・ブロック５２を指示するように色符号化することもできる。
ユーザ・インターフェース・ルールとフロー・コンプライアンス・ルールとは、相互に協同して機能して、ユーザに向けて表示されるグラフィカルなＧＵＩを更新する。例えば、フロー・コンプライアンス・ルールには、後継者（サクセサ）と称されるプロセスにおいてコールされるべき次のブロック５２と前任者（プレデセサ）と称される前のブロック５２とを指示するそれぞれのブロック５２に対応するレコードが含まれる場合がある。このレコードは、更に、ブロック５２の色、ブロック５２の名称、表示されているジフ、完了したプロパティ・フラグなどを含むこともある。ユーザ・インターフェース・ルールは、これらのレコードにアクセスして、ユーザのウェブ・ブラウザ２０へのユーザ・インターフェースを与える。
ユーザが「初期解析及びスライスへの適合」の上をクリックすることに応答して、プロジェクト・コーディネータ１２は、図３Ａに示されているように、「スライス・フィッタ」と称されるこのブロック５２に対するサブレベルのスクリーンを表示する。
図３Ａは、ユーザが特定デザイン・データベースを充実させる「スライス・フィッタ」スクリーン６２を図解している。この「スライス・フィッタ」スクリーン６２は、プロセス・ブロックである「デザイン・パラメータ入力」及び「評価及び報告」を表示する。スクリーン６２は、また、メイン・デザイン・フローのスクリーン５０に戻るリンクと、メイン・デザイン・フローにおける次のステップに進むリンクとを含む。再び、このサブレベルのために示されているフローは、チップ中心であるが、任意のデザイン・プロセスに適合するように変更が可能である。この「スライス・フィッタ」のページ６２の中で、ユーザは、「デザイン・パラメータ入力」（ＥＤＰ）のブロックをクリックして先に進む。
図４Ａは、カスタム・デザイン・パラメータの情報がいかにしてＲＣＭＳ１０によって入力され記憶され用いられるかを示す流れ図である。ユーザがステップ２００において「スライス・フィッタ」スクリーン６２から「デザイン・パラメータ入力」（ＥＤＰ）ブロックをクリックすることに応答して、ユーザは、ステップ２０２において、デザイン・パラメータに対する値をテーブル駆動式のフォーム６４に入力するように促される。ユーザは、最初に、値を入力するためのパラメータのタイプをプルダウン式のＨＴＭＬメニュから選択することができる。異なるタイプのパラメータは、プロセッサ、メモリなどＩＣデザインにおける異なる要素を定義するか、又は、ユーザがセルなどの要素を追加することを可能にする。示されている例では、ユーザは、セルを定義するパラメータ値を入力しており、これには、ゲート・カウント、Ｉ／Ｏの数、クロック・ドメインの数、クロック周波数及び全体のメモリ・サイズが含まれる。いったん提出されると、ステップ２０４において、特定デザイン・データベースはデザイン・パラメータ値を有することになり、ルール・データベース２８は、ユーザによって入力されたパラメータが適切な電気的ルールに従うことを検証する。次に、ステップ２０６では、キー・デザイン・パラメータ値がラピッドワークス・ツール３６（図１）に入力され、そして、ラピッドワークス・ツール３６はこの値をＥＤＡツール３４に入力する。
図３Ｂを参照すると、ユーザが要求されているすべてのパラメータ値を入力すると、ＥＤＰブロック上の状態インジケータ５４が緑色に表示され、ステップが完了し正しく実行されたことを示す。ユーザは、次に、「評価及び報告」のブロックの上をクリックすることによって先に進むことができる。
上述したように、マスタ・スライス基準データベース２２におけるそれぞれのスライスは、カスタム・チップをその上に構築することができるマスタ・スライスを定義するパラメータ値を記憶している。「評価及び報告」のブロックは、ユーザによって入力されたデザイン・パラメータ値を解析し、利用可能なマスタ・スライスの中のどれがカスタム・デザインに最も近似して一致するのかを判断する。これを行うために、プロジェクト・コーディネータ１２の中のアルゴリズムが、カスタム・デザインに対する入力パラメータ値と基準マスタ・スライスの対応するパラメータの値とを比較する。この比較の後で、スクリーンがユーザに向けて表示され、最も近似して一致しているマスタ・スライスのパラメータに対して比較された入力デザイン・パラメータ値が示される。
図４Ｂは、例示的なカスタム・デザインとマスタ・スライスとの比較を図解している。この比較に基づいて、ユーザには、どのマスタ・スライスがカスタム・デザインに最もよく「適合」するかどうかが示される。これが、ユーザのカスタム・デザインがその上に構築されるマスタ・スライスである。この例では、入力デザイン・パラメータ値は、マスタ・スライス「Ｌ７９３０４」に適合し、このマスタ・スライスは、より小さなマスタ・スライスとより大きなマスタ・スライスとの間に存在している。ユーザは、次に、デザイン・パラメータ値を減少させてより小さなマスタ・スライスを選択することによって、自分自身のデザインをダウンサイズすることを選択できるし、又は、より大きなそしてより高価なマスタ・スライスに追加的な資金を費やすことを選択することもできる。
最良の適合を与えるマスタ・スライスが１つ選択されると、「評価及び報告」ブロックは、ビジネス・システム・データベース３２にアクセスしてビジネス条件をチェックし、また、製造部門に質問を出して選択された基準デザインに対する在庫状態を検索する（例えば、必要な数のウエハが利用可能であるかどうかを判断するため等）。ビジネス条件と在庫状態とが問題ないと想定すると、図５に示されているように、キー入力デザイン・パラメータがラピッドワークス・ツール３６に出力され、「評価及び報告」ブロックの上の状態インジケータ５４が緑色に変化し、完了を示す。
再び図２を参照すると、ユーザは、次に、メイン・プロセス・フロー・スクリーンに戻るが、この上では、この時点までに、「初期解析及びスライスへの適合」ブロック５２の上に緑色の状態インジケータ５４が表示されている。「初期解析及びスライスへの適合」ブロック５２に対応する案内ツリーにおけるトップレベル及びサブレベルのサムネイルも同様に緑色に表示されている。
ここで、ルール・データベース２８の中のフロー・コンプライアンス・ルールにより、ユーザは、プロセス・フローの中の次のステップに進むことが可能になるが、これは、このケースでは、「コア及びＩＰのインポート」である。ユーザが「コア及びＩＰのインポート」のブロック５２をクリックすると、サブレベルの「コア及びＩＰのインポート」のスクリーンが、図６に示されているように、表示される。
図６は、「コア及びＩＰのインポート」のスクリーンを図解しており、これには、２つの処理ブロック５２である「デザイン・コア」と「インポート・コア」とが含まれる。「コア及びＩＰのインポート」のプロセス・ブロックが例えばＦＰＧＡをプログラムする既知のフロー及び方法を表すと想定すると、ユーザは、インテリジェントなフロー・ブロック５２のドラッグ・アンド・ドロップによってこのフローの中を誘導される。接続は適切な場合だけ許容され、様々なステップは順序に依存することに注意してほしい。
ある好適実施例では、ユーザが「デザイン・コア」のブロックをクリックすることに応答して、ユーザは、「フュージョン（融合）」（図示せず）と称されＦＰＧＡをアセンブル及びロードすることを通じてユーザを誘導する（ＶＧＡコントローラ）決定論的なフローを実行することを促される。このフュージョン・プロセスには、ＦＰＧＡエクスプレス、ＮＧＤビルド、ＭＡＰ、配置及びルート、ビットゲン（BitGen）及びロードなどこの技術分野で周知の処理ブロックが含まれる。異なるＥＤＡツール３４は、プロジェクト・コーディネータ１２によって呼び出されるのであるが、それぞれのステップを実装することができる。ＦＰＧＡエクスプレスのブロックは、ＶＨＤＬからゲートへのネットリストを、リアルタイムでＦＰＧＡ開発キットの中で統合する。ＮＧＤビルド・ブロックは、ゲートをネットリスト・フォーマットに変換し、次のステップであるＭＡＰに送り、そして、ＭＡＰがネットリストをＦＰＧＡのために最適化する。配置及びルートのブロックは、所望のタイミングが達成されうることを保証するが、また、そのタイミングを達成する他の相互接続方式を選択することもできる。ビットゲン・ブロックは、すべての情報を取得し、それを、Ｘｉｌｉｎｘ部分をプログラムしてＶＧＡコントローラになるビット・ストリームに変換する。ＶＧＡコントローラは、約５０Ｋのゲート関数である。ロード・ブロックは、このビット・ストリームをＦＰＧＡハードウェア・ボードにダウンロードし、その結果はユーザに向けて表示される。
この時点で理解すべきことは、ＲＣＭＳ１０はサードパーティ製のデザイン・ツール３０のためのソフトウェア・ラッパーとして作用すると言うことであり、このデザイン・ツール３０はプロジェクト・コーディネータ１２によって呼び出される。すなわち、プロジェクト・コーディネータ１２は、サードパーティ製のツールを呼び出し、必要な入力をそのツールに供給し、デザイン・ツール３０の出力とのカスタム・デザインのコンプライアンスをチェックするようにデザインされている。プロジェクト・コーディネータ１２は、カスタム・デザインのコンプライアンスを２つの方法の一方でチェックする。プロジェクト・コーディネータ１２は、ツールのコンパイラ制約条件を読み出しこれらの制約条件をデザインのパラメータ値と比較するか、又は、成功裏に完了したのかエラーなのかを指示するツール３０のリターン・コードを読み出すかのいずれかである。
ＦＰＧＡデザイン・フローは、セーブ及び再利用が可能であり、プロセスの最後で、コアは、チップ・レベルで用いることができるユーザの口座と関連付けられる。フュージョン・フローの最後では、デイ・スタンプの時刻を伴うフォームが表示され、デザイン・フローをリターンせよとのユーザへのプロンプトが与えられる。これにより、ユーザは、コア及びＩＰのインポートのページに戻り、ここで、「デザイン・コア」ブロックと「インポート・コア」ブロックとの両方に対する状態インジケータは緑色である。
再び図２を参照すると、簡単のために、ユーザが「コア及びＩＰのインポート」ブロックを完了した後では、ユーザは「ラピッドワークス・ツール」ブロックと「シミュレート及びタイミング・モデル」ブロックとの両方を完了していて、これらは共に緑色の状態インジケータ５４を表示するように更新されていると想定する。これは、ラピッドワークス・ツール３６は適切なデータを与えられており、シミュレート及びタイミング・モデルに問題がないということを示している。カスタム・デザインは、これで、ユーザがデザインにおける残りのステップに進むために必要な情報をすべて有していることになる。
ユーザが「チップＰＡＲ（配置（プレイス）及びルート）」をクリックすると、供給されたすべてのデータの監査（オーディット）関数が呼び出される。換言すると、これは、すべてのデザイン・データ（ＲＴＬ、ロジックＤＲＣ、タイミング制約条件、マスタ・スライス上で用いられるリソースなど）の最終チェックであり、ユーザが受諾すれば、最終的なＰＡＲが開始することができる。チップ評価器（エスティメータ）が始動され、すべてのデータがチェックされ、すべてのデザイン・ファイルが再度計算される。最初のスライス・フィッタ・レポートと類似のレポートが表示され、ただし、最初のカスタム・デザイン・パラメータの設定と現在のデザイン統計との関係を示すスナップショットをユーザに提供する更新済／付加済の情報を伴っている。図７は、チップ評価器の一例を図解している。注意すべきは、このレポートでは、選択された基準デザイン又はマスタ・スライスが当初のものとは変更されている可能性があるという点である。現在のカスタム・デザイン・パラメータが選択された基準デザインのリソースを超えないことをレポートが示している限りは、ユーザは、意図する通りに先に進むことができる。
メイン・デザイン・フローにおけるすべての状態インジケータ５４が緑色になれば、ユーザは、カスタム・デザインを製造にリリースすることができる。このステップへの案内は、メイン・デザイン・フロー・スクリーン５０又はより低レベルのページで達成することができ、これは、環境の柔軟性と状態を迅速にチェックする能力とを示している。
図８は、ユーザがカスタム・デザインを製造にリリースした後のメイン・デザイン・フロー・スクリーン５０を図解している。すべてのプロセス・ブロックの状態インジケータ５４は完了を示しており、案内ツリー６０における対応するサムネイルも同様である。
このように、本発明は、ＩＣデザイン・フローを取得し、それを扱い可能なブロック５２に分割し、ブロック５２をプログラミングによってインテリジェントにし、ブロック５２をユーザによって利用可能とする更に、このフローはメタストリームに基づいているので、ＥＤＡツール３４は、通常のシミュレータ、ハードウェア・シミュレータ又はその両方を含みうる。次に示されている表１は、本発明のＲＣＭＳ１０の好適な実装に用いられるサードパーティ製のデザイン・ツールを示すリストである。
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
Figure 0004464665
以上で、ユーザをプロセス・デザイン・フローの中を誘導する方法を説明したが、これは、本発明のメタストリーム・ベースのＲＣＭＳの価値を示すものであり、全体のプロセス・フローを直感的で使用が容易なデザイン環境としている。
本発明は、示された実施例に従って説明したが、この技術分野の当業者であれば、これらの実施例を変更しうることを容易に理解するはずである。どのような変更例も、本発明の精神及び範囲に含まれる。更に、本発明に従って書かれたソフトウェアは、ハードディスクや携帯可能なメモリなどコンピュータ可読な媒体に記憶することが可能であるし、実行させるためにサーバにロードすることもできる。このように、特許請求の範囲の精神及び範囲から逸脱することなく、この技術分野の当業者であれば、多くの改変をなすことが可能である。
本発明の１つの好適実施例による高速チップ管理システム（ＲＣＭＳ）のブロック図である。 ＲＣＭＳの例示的なメイン・プロセス・フロー・スクリーンを図解するブロック図である。 図３Ａ及び図３Ｂは、ＲＣＭＳの「スライス・フィッタ」スクリーンの図解であり、ユーザが、特定デザインのデータベースを利用している。 図４Ａ−１と図４Ａ−２との関係を示す。 図４Ａ−２と共に、デザイン・パラメータ情報がＲＣＭＳによってどのように入力され記憶され用いられるかを示す流れ図である図４Ａを構成する。 図４Ａ−１と共に、デザイン・パラメータ情報がＲＣＭＳによってどのように入力され記憶され用いられるかを示す流れ図である図４Ａを構成する。 例示的なカスタム・デザインとマスタ・スライスとの比較の図解である。 図３Ａ及び図３Ｂと同じく、ＲＣＭＳの「スライス・フィッタ」スクリーンの図解であり、ユーザが、特定デザインのデータベースを利用している。 ＲＣＭＳによって表示される「インポート・コア及びＩＰ」スクリーンの図解である。 チップ・エスティメータ・レポートの一例の図解である。 ユーザがカスタム・デザインを製造のためにリリースした後のメイン・デザイン・フロー・スクリーンの図解である。

Claims (25)

  1. ウェブ・ベースのエキスパート・システムにおいて、集積回路のカスタム・デザインを実現するデザイン・フローの中をユーザを自動的に誘導するコンピュータに実装された方法であって、
    （ａ）一連のデザイン・フロー・プロセス・ステップに対応するシンボルをユーザによる選択のために含むデザイン・フロー・ユーザ・インターフェースをユーザのコンピュータ上に表示するステップであって、前記デザイン・フロー・プロセス・ステップの少なくとも一部は選択されると前記ユーザに入力を要求し、前記デザイン・フロー・プロセス・ステップは、前記集積回路のカスタム・デザインに対応するデザイン・パラメータ値を前記ユーザが入力するステップと、入力されたデザイン・パラメータ値を対応する基準チップ・デザインのパラメータ値と比較することによって、前記集積回路のカスタム・デザインと最も一致しており前記集積回路のカスタム・デザインのための開始点として機能する複数の基準チップ・デザインの中の少なくとも１つを決定するステップとを含む、ステップと、
    （ｂ）１組のルールを用いて前記デザイン・フロー・プロセス・ステップを定義し、ユーザの入力を要求するそれぞれのステップへのユーザ入力が前記ルールに従っているかどうかを解析するステップと、
    （ｃ）先行するステップが成功裏のうちに完了していると判断される場合には、ユーザが前記一連のデザイン・フロー・プロセス・ステップの中の次のステップに進むことを許容するステップと、
    を含むことを特徴とする方法。
  2. 請求項１記載の方法において、高速チップのためのデザイン・フローの中をユーザを誘導するステップを更に含み、前記デザイン・フロー・プロセス・ステップは、「初期解析及びスライスへの適合」、「コア及びＩＰのインポート」、「ラピッドワークス・ツール」、「シミュレーション及びタイミング・モデル」、「チップ配置及びルート」及び「製造のためのデータ・チェック及び準備」を含むことを特徴とする方法。
  3. 請求項１記載の方法において、ＡＳＩＣのためのデザイン・フローの中をユーザを誘導するステップを更に含み、前記デザイン・フロー・プロセス・ステップは、「デザインの入力」、「ロジック統合」、「システム分割」、「プレレイアウト・シミュレーション」、「フロア・プラニング」、「配置」、「ルーティング」、「回路抽出」及び「ポストレイアウト・シミュレーション」を含むことを特徴とする方法。
  4. 請求項１記載の方法において、前記集積回路のデザイン及び製造の両方を管理するために、デザイン、在庫状態更新を含むビジネス・システム及び製造ステップへのリリースを含むデザイン・フロー・プロセス・ステップを定義するステップを更に含むことを特徴とする方法。
  5. 請求項４記載の方法において、ユーザによる選択のための前記シンボルはプロセス・ブロックとして表示され、前記ステップ（ａ）は、それぞれのプロセス・ブロックにおいて前記プロセス・ブロックの完了状態をユーザに指示する状態インジケータを表示するステップを更に含むことを特徴とする方法。
  6. 請求項５記載の方法において、前記ステップ（ａ）は、それぞれのプロセス・ブロックに、前記デザイン・フローの全体との関係でメイン・スクリーンに現時点でどのステップが表示されているかに関するリファレンスを前記ユーザに表示する入れ子状のレベルのプロセス・スクリーンを提供するステップを更に含むことを特徴とする方法。
  7. 請求項６記載の方法において、前記ステップ（ａ）は、上位レベルのプロセス・ブロックのサムネイル・イメージを示す案内ツリーを前記ユーザ・インターフェース上に表示して、前記デザイン・フローの全体との関係でどのステップが表示されているのかに関するクイック・リファレンスをユーザに提供するステップを更に含むことを特徴とする方法。
  8. 請求項７記載の方法において、前記ステップ（ａ）は、完了したプロセス・ブロックを示す色符号化されたサムネイル・イメージを表示するステップを更に含むことを特徴とする方法。
  9. 集積回路のためのデザイン・フローの中をユーザを自動的に誘導するウェブ・ベースのエキスパート・システムであって、
    カスタム・チップのデザインのための開始点として機能する複数の基準チップ・デザインを記憶するマスタ・データベースと、
    前記カスタム・チップを定義するデザイン・パラメータ値を記憶する特定デザイン・データベースと、
    １組のルールを記憶するルール・データベースであって、前記１組のルールは、
    前記ユーザによって前記カスタム・デザインに対するデザイン・パラメータ値がどのように入力されるかを定義し、
    前記値が、選択された基準チップ・デザインのためのデザイン仕様に従うことを確認し、
    前記デザイン・フローの中の複数の点で、解析、確認及びシミュレーションのためにサードパーティ製のＥＤＡツールを呼び出し、
    一連のデザイン・フロー・プロセス・ステップに対応しユーザによる選択のためのシンボルを含むユーザ・インターフェースの前記ユーザへの表示を、前記デザイン・フローにおけるデザイン・フロー・プロセス・ステップがグラフィカルに示されるように前記デザイン・フロー・プロセス・ステップが実行されるシーケンスで制御して、前記ユーザの入力に応答して前記一連のデザイン・フロー・プロセス・ステップにおけるステップが正確に実行されたと判断されるときにのみ前記ユーザからの入力に応答して前記デザイン・フローにおける次のステップに進むことが許容される、
    ためのものであるルール・データベースと、
    を備えていることを特徴とするシステム。
  10. 請求項９記載のシステムにおいて、在庫状態を含むビジネス・システムをチェックし、材料に関する要求されている在庫と製造能力とが特定の数の前記カスタム・チップを前記ユーザによって特定される時間フレームで製造するのに利用可能であるかどうかを前記ユーザに告知するルールを更に含むことを特徴とするシステム。
  11. 請求項１０記載のシステムにおいて、前記ユーザからの入力に応答して前記フローの中の完了したステップに戻り以前の入力が修正され、変更が前記カスタム・チップに対して生じる影響が評価可能となることを特徴とするシステム。
  12. 請求項１１記載のシステムにおいて、ユーザ口座情報を記憶しユーザのアクセス特権を制御するユーザ口座データベースを更に含むことを特徴とするシステム。
  13. 請求項１２記載のシステムにおいて、サーバ上で実行されネットワークを介しウェブ・ブラウザを用いて前記ユーザによってアクセスされるプロジェクト・コーディネータ・アプリケーションを更に含み、前記プロジェクト・コーディネータは前記プロセス・フローを容易化しファイル管理及びチェックを実行することを特徴とするシステム。
  14. 請求項１３記載のシステムにおいて、前記プロジェクト・コーディネータは、ＥＤＡツールのコンパイラ制約条件を読み出し前記制約条件を前記デザインのパラメータ値と比較するか、又は、成功裏に完了したのかエラーなのかを指示するＥＤＡツールによって戻されたリターン・コードを読み出すかのいずれかによって、前記ＥＤＡツールの中の１つを呼び出した後に前記カスタム・デザインの順守をチェックすることを特徴とするシステム。
  15. 請求項１３記載のシステムにおいて、前記１組のルールは、ユーザ・インターフェース・ルールとフロー・コンプライアンス・ルールと電気ルールとインフラストラクチャ・ルールとを含むことを特徴とするシステム。
  16. 請求項１５記載のシステムにおいて、前記ユーザが前記カスタム・チップに対するパラメータ値を入力した後に、前記入力されたデザイン・パラメータ値と最も近似的に基準デザインと一致するパラメータに対する値との比較を前記ユーザに示すスクリーンが表示され、前記ユーザからの入力に応答して、前記基準デザインの中から自己のカスタム・デザインが基礎を置くことになる基準デザインを１つ選択することが可能になる特徴とするシステム。
  17. 集積回路のカスタム・デザインを実現するデザイン・フローの中をユーザを自動的に誘導するプログラミング命令を含むコンピュータ可読媒体であって、前記プログラミング命令は、
    （ａ）一連のデザイン・フロー・プロセス命令に対応するシンボルをユーザによる選択のために含むデザイン・フロー・ユーザ・インターフェースをユーザのコンピュータ上に表示する命令であって、前記デザイン・フロー・プロセス命令の少なくとも一部は選択されると前記ユーザに入力を要求し、前記デザイン・フロー・プロセス命令は、前記集積回路のカスタム・デザインに対応するデザイン・パラメータ値を前記ユーザが入力する命令と、入力されたデザイン・パラメータ値を対応する基準チップ・デザインのパラメータ値と比較することによって、前記集積回路のカスタム・デザインと最も一致しており前記集積回路のカスタム・デザインのための開始点として機能する複数の基準チップ・デザインの中の少なくとも１つを決定する命令とを含み、
    （ｂ）１組のルールを用いて前記デザイン・フロー・プロセス命令を定義し、それぞれの命令へのユーザ入力が前記ルールに従っているかどうかを解析する命令と、
    （ｃ）先行する命令が成功裏のうちに完了していると判断される場合には、ユーザが次の命令に進むことを許容する命令と、
    を含むことを特徴とするコンピュータ可読媒体。
  18. 請求項１７記載のコンピュータ可読媒体において、前記プログラミング命令はウェブ・ベースのエキスパート・システムと共に動作することを特徴とするコンピュータ可読媒体。
  19. 請求項１８記載のコンピュータ可読媒体において、高速チップに対するデザイン・フローの中をユーザを誘導する命令を更に含み、前記デザイン・フロー・プロセス命令は、「初期解析及びスライスへの適合」、「コア及びＩＰのインポート」、「ラピッドワークス・ツール」、「シミュレーション及びタイミング・モデル」、「チップ配置及びルート」及び「製造のためのデータ・チェック及び準備」を含むことを特徴とするコンピュータ可読媒体。
  20. 請求項１８記載のコンピュータ可読媒体において、ＡＳＩＣに対するデザイン・フローの中をユーザを誘導する命令を更に含み、前記デザイン・フロー・プロセス命令は、「デザインの入力」、「ロジック統合」、「システム分割」、「プレレイアウト・シミュレーション」、「フロア・プラニング」、「配置」、「ルーティング」、「回路抽出」及び「ポストレイアウト・シミュレーション」を含むことを特徴とするコンピュータ可読媒体。
  21. 請求項１８記載のコンピュータ可読媒体において、デザイン、在庫状態更新を含むビジネス・システム及び製造命令へのリリースを含むデザイン・フロー・プロセス命令を定義する命令を更に含み、前記エキスパート・システムは前記集積回路のデザイン及び製造の両方を管理することを特徴とするコンピュータ可読媒体。
  22. 請求項２１記載のコンピュータ可読媒体において、前記シンボルはプロセス・ブロックとして表示され、前記命令（ａ）は、それぞれのプロセス・ブロックにおいて前記プロセス・ブロックの完了状態をユーザに指示する状態インジケータを表示する命令を更に含むことを特徴とするコンピュータ可読媒体。
  23. 請求項２２記載のコンピュータ可読媒体において、前記命令（ａ）は、それぞれのプロセス・ブロックに、前記デザイン・フローの全体との関係でメイン・スクリーンに現時点でどのステップが表示されているかに関するリファレンスを前記ユーザに表示する入れ子状のレベルのプロセス・スクリーンを提供する命令を更に含むことを特徴とするコンピュータ可読媒体。
  24. 請求項２３記載のコンピュータ可読媒体において、前記命令（ａ）は、上位レベルのプロセス・ブロックのサムネイル・イメージを示す案内ツリーを前記ユーザ・インターフェース上に表示して、前記デザインフローの全体との関係でどの命令が表示されているのかに関するクイック・リファレンスをユーザに提供する命令を更に含むことを特徴とするコンピュータ可読媒体。
  25. 請求項２４記載のコンピュータ可読媒体において、前記命令（ａ）は、完了したプロセス・ブロックを示す色符号化されたサムネイルを表示する命令を更に含むことを特徴とするコンピュータ可読媒体。
JP2003391173A 2002-11-20 2003-11-20 高速チップ管理システム Expired - Fee Related JP4464665B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/301,182 US7024636B2 (en) 2002-11-20 2002-11-20 Chip management system

Publications (2)

Publication Number Publication Date
JP2004171576A JP2004171576A (ja) 2004-06-17
JP4464665B2 true JP4464665B2 (ja) 2010-05-19

Family

ID=32297982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003391173A Expired - Fee Related JP4464665B2 (ja) 2002-11-20 2003-11-20 高速チップ管理システム

Country Status (3)

Country Link
US (1) US7024636B2 (ja)
EP (1) EP1441295A3 (ja)
JP (1) JP4464665B2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7069095B2 (en) * 2003-12-04 2006-06-27 Hewlett-Packard Development Company, L.P. System and method for populating a computer-aided design program's database with design parameters
US20050177526A1 (en) * 2004-02-09 2005-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for negotiations using a global pricing system
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7596803B1 (en) * 2004-07-12 2009-09-29 Advanced Micro Devices, Inc. Method and system for generating access policies
US7146583B1 (en) 2004-08-06 2006-12-05 Xilinx, Inc. Method and system for implementing a circuit design in a tree representation
US7290241B1 (en) 2004-08-06 2007-10-30 Xilinx, Inc. Method and system for managing behavior of algorithms
US7171644B1 (en) 2004-08-06 2007-01-30 Xilinx, Inc. Implementation set-based guide engine and method of implementing a circuit design
US7360177B1 (en) 2004-08-06 2008-04-15 Xilinx, Inc. Method and arrangement providing for implementation granularity using implementation sets
US7181704B1 (en) * 2004-08-06 2007-02-20 Xilinx, Inc. Method and system for designing integrated circuits using implementation directives
US8082531B2 (en) * 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) * 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US20060253813A1 (en) * 2005-05-03 2006-11-09 Dan Rittman Design rule violations check (DRC) of IC's (integrated circuits) mask layout database, via the internet method and computer software
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US20060289983A1 (en) * 2005-06-22 2006-12-28 Silent Solutions Llc System, method and device for reducing electromagnetic emissions and susceptibility from electrical and electronic devices
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7624366B2 (en) * 2006-10-31 2009-11-24 International Business Machines Corporation Clock aware placement
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US7737724B2 (en) * 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
DE102007021561A1 (de) * 2007-05-08 2009-01-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Entwurfswerkzeug für Art und Form einer Schaltungsrealisierung
US7555734B1 (en) * 2007-06-05 2009-06-30 Xilinx, Inc. Processing constraints in computer-aided design for integrated circuits
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7945890B2 (en) * 2007-10-31 2011-05-17 Cadence Design Systems, Inc. Registry for electronic design automation of integrated circuits
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US20100292978A1 (en) * 2009-05-14 2010-11-18 Ecole Polytechnique Federale De Lausanne (Epfl) System for generating computer processor
US8555217B1 (en) * 2011-06-20 2013-10-08 Lattice Semiconductor Corporation Integrated circuit design software with cross probing between tool graphical user interfaces (GUIs)
CN102254069B (zh) * 2011-07-14 2013-03-13 华东理工大学 一种基于本体pcb设计的重用方法
US9330219B2 (en) * 2014-03-31 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method
US9477807B1 (en) * 2015-06-11 2016-10-25 International Business Machines Corporation Automating system on a chip customized design integration, specification, and verification through a single, integrated service
US10387599B1 (en) * 2017-05-04 2019-08-20 Cadence Design Systems, Inc. Systems, methods, and computer-readable media utilizing improved data structures and design flow for programmable memory built-in self-test (PMBIST)
US10691320B2 (en) * 2017-09-21 2020-06-23 Sap Se Simulation of cloud platform integration testing in a visual interface
US10796051B1 (en) * 2019-04-30 2020-10-06 Cadence Design Systems, Inc. Adaptive model interface for a plurality of EDA programs

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5625565A (en) * 1994-09-09 1997-04-29 Cadence Design Systems, Inc. System and method for generating a template for functional logic symbols
US6120550A (en) * 1996-10-28 2000-09-19 Altera Corporation Design file templates for implementation of logic designs
JP2910723B2 (ja) * 1997-04-09 1999-06-23 日本電気株式会社 半導体集積回路の設計支援方法及びその方法を用いたシステム及びその方法を記録した記録媒体
CN1331079C (zh) * 1998-09-30 2007-08-08 凯登丝设计系统公司 基于块的设计方法
US6634008B1 (en) * 1999-06-20 2003-10-14 Fujitsu Limited Methodology server based integrated circuit design
US6834380B2 (en) * 2000-08-03 2004-12-21 Qualcomm, Incorporated Automated EMC-driven layout and floor planning of electronic devices and systems
US6721922B1 (en) * 2000-09-27 2004-04-13 Cadence Design Systems, Inc. System for electronic circuit characterization, analysis, modeling and plan development
US6704917B1 (en) * 2000-11-21 2004-03-09 Micro Industries Corporation Table driven design system and method
US6742165B2 (en) * 2001-03-28 2004-05-25 Mips Technologies, Inc. System, method and computer program product for web-based integrated circuit design
US6999910B2 (en) * 2001-11-20 2006-02-14 Lsi Logic Corporation Method and apparatus for implementing a metamethodology
US6678875B2 (en) * 2002-01-25 2004-01-13 Logicvision, Inc. Self-contained embedded test design environment and environment setup utility
US6857108B2 (en) * 2002-07-31 2005-02-15 Lsi Logic Corporation Interactive representation of structural dependencies in semiconductor design flows

Also Published As

Publication number Publication date
JP2004171576A (ja) 2004-06-17
US7024636B2 (en) 2006-04-04
EP1441295A3 (en) 2004-12-08
US20040098689A1 (en) 2004-05-20
EP1441295A2 (en) 2004-07-28

Similar Documents

Publication Publication Date Title
JP4464665B2 (ja) 高速チップ管理システム
US7103434B2 (en) PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems
CN101482895B (zh) 电子元件设计、采购和制造协作
US9501595B2 (en) Graphical design verification environment generator
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US7299155B2 (en) Method and apparatus for decomposing and verifying configurable hardware
US9459846B2 (en) User interface style guide compliance
US7559046B1 (en) Circuit design tools with optimization assistance
US7020852B2 (en) Automation of the development, testing, and release of a flow framework and methodology to design integrated circuits
US20050010598A1 (en) Method of concurrent visualization of module outputs of a flow process
US20080109780A1 (en) Method of and apparatus for optimal placement and validation of i/o blocks within an asic
CN102902839A (zh) 管理集成电路设计的装置和方法
JP2003535389A (ja) 回路およびチップ設計で使用される電子コンポーネントの選択および取得のための自動化方法およびシステム
US20010044928A1 (en) Method and apparatus for building a simulator
CN102667867A (zh) 改进的计算机实施的几何特征检测方法
US8527254B2 (en) Simulator engine development system and simulator engine development method
US20070038947A1 (en) Method and device for generation of a parametric model associated with a 3D geometry
JP6851856B2 (ja) 協調設計支援装置、協調設計支援方法、及びプログラム
US8056040B2 (en) Method and system for visual implementation of layout structures for an integrated circuit
US20080319815A1 (en) Computer-implemented method, system, and program product for conducting a trade-off study
US7353488B1 (en) Flow definition language for designing integrated circuit implementation flows
US10706206B1 (en) Methods for layout driven synthesis of transmission line routes in integrated circuits
Demirel et al. Digital human-in-the-loop methodology for early design computational human factors
US10521543B1 (en) Systems and methods for estimating the future electrical resistance of a wire of a partially routed net
JP5243908B2 (ja) モデルの品質を検証するためのコンピュータ・システム、並びにその方法及びコンピュータ・プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees