RU2015144655A - Процесс проверки достоверности ограничений - Google Patents

Процесс проверки достоверности ограничений Download PDF

Info

Publication number
RU2015144655A
RU2015144655A RU2015144655A RU2015144655A RU2015144655A RU 2015144655 A RU2015144655 A RU 2015144655A RU 2015144655 A RU2015144655 A RU 2015144655A RU 2015144655 A RU2015144655 A RU 2015144655A RU 2015144655 A RU2015144655 A RU 2015144655A
Authority
RU
Russia
Prior art keywords
design
constraints
perc
rules
restrictions
Prior art date
Application number
RU2015144655A
Other languages
English (en)
Inventor
Михаил Николаевич Каншин
Андрей Сергеевич Фрейдлин
Алексей Яковлевич Калинов
Андрей Леонидович Савелев
ДУЛК Дуглас М. ДЕН
Войцех ВОЙЦЯК
Original Assignee
Кейденс Дизайн Системс, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кейденс Дизайн Системс, Инк. filed Critical Кейденс Дизайн Системс, Инк.
Priority to RU2015144655A priority Critical patent/RU2015144655A/ru
Priority to US15/142,843 priority patent/US10216888B2/en
Publication of RU2015144655A publication Critical patent/RU2015144655A/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Claims (28)

1. Реализуемый компьютером способ проверки достоверности ограничений в проекте электронного устройства, содержащий этапы, на которых:
принимают, в одном или более вычислительных устройств, проект электронного устройства в приложении для автоматизации проектирования электронных устройств;
анализируют, по меньшей мере, часть проекта электронного устройства в инструментальном средстве проверки достоверности ограничений, выполненном с возможностью анализировать одно или более физических ограничений в проектной схеме размещения, ассоциированной с проектом электронного устройства; и
применяют одно или более правил программируемой проверки соблюдения электрических норм (PERC) и одно или более ограничений к проекту электронного устройства, при этом одно или более PERC-правил выполнены с возможностью выполнять одну или более проверок соблюдения электрических норм.
2. Реализуемый компьютером способ по п. 1, в котором одно или более ограничений включают в себя виртуальные ограничения.
3. Реализуемый компьютером способ по п. 1, в котором одно или более ограничений включают в себя пользовательские электрические ограничения.
4. Реализуемый компьютером способ по п. 3, в котором применение одного или более пользовательских электрических ограничений включает в себя этап, на котором принимают файл задания пользовательских электрических ограничений.
5. Реализуемый компьютером способ по п. 3, дополнительно содержащий этап, на котором: формируют, по меньшей мере, одно пользовательское ограничение в средстве управления ограничениями, ассоциированном с приложением для автоматизации проектирования электронных устройств.
6. Реализуемый компьютером способ по п. 3, в котором применение одного или более PERC-правил включает в себя этап, на котором применяют одно или более PERC-правил в качестве функции проверки достоверности ограничений.
7. Реализуемый компьютером способ по п. 3, дополнительно содержащий этап, на котором обеспечивают многонаправленную передачу данных, по меньшей мере, между двумя из приложения для автоматизации проектирования электронных устройств, инструментального средства проверки достоверности ограничений и одного или более PERC-правил.
8. Реализуемый компьютером способ по п. 2, дополнительно содержащий этап, на котором указывают интересующую топологическую структуру, ассоциированную с проектом электронного устройства.
9. Реализуемый компьютером способ по п. 8, в котором виртуальные ограничения включают в себя, по меньшей мере, одну сеть или устройство, ассоциированное с топологической структурой.
10. Реализуемый компьютером способ по п. 9, в котором одно или более PERC-правил включают в себя, по меньшей мере, одну команду, выполненную с возможностью обеспечивать возможность поиска топологических шаблонов в выгруженном списке соединений, ассоциированном с проектом электронного устройства.
11. Реализуемый компьютером способ по п. 9, дополнительно содержащий этапы, на которых:
преобразуют одно или более виртуальные ограничения в фактические ограничения; и
формируют базу данных, включающую в себя, по меньшей мере, частично, фактические ограничения.
12. Система, содержащая вычислительное устройство, выполненное с возможностью принимать проект электронного устройства в приложении для автоматизации проектирования электронных устройств, причем вычислительное устройство дополнительно выполнено с возможностью анализировать, по меньшей мере, часть проекта электронного устройства в инструментальном средстве проверки достоверности ограничений, выполненном с возможностью анализировать одно или более физических ограничений в проектной схеме размещения, ассоциированной с проектом электронного устройства, причем
вычислительное устройство дополнительно выполнено с возможностью применять одно или более правил программируемой проверки соблюдения электрических норм (PERC) и одно или более ограничений к проекту электронного устройства, при этом одно или более PERC-правил выполнены с возможностью выполнять одну или более проверок соблюдения электрических норм.
13. Система по п. 12, в которой одно или более ограничений включают в себя виртуальные ограничения.
14. Система по п. 12, в которой одно или более ограничений включают в себя пользовательские электрические ограничения.
15. Система по п. 14, в которой применение одного или более пользовательских электрических ограничений включает в себя прием файла задания пользовательских электрических ограничений.
16. Система по п. 14, в которой вычислительное устройство дополнительно выполнено с возможностью формировать, по меньшей мере, одно пользовательское ограничение в средстве управления ограничениями, ассоциированном с приложением для автоматизации проектирования электронных устройств.
17. Система по п. 14, в которой применение одного или более PERC-правил включает в себя применение одного или более PERC-правил в качестве функции проверки достоверности ограничений.
18. Система по п. 14, в которой вычислительное устройство дополнительно выполнено с возможностью обеспечивать многонаправленную передачу данных, по меньшей мере, между двумя из приложения для автоматизации проектирования электронных устройств, инструментального средства проверки достоверности ограничений и одного или более PERC-правил.
19. Система по п. 13, в которой вычислительное устройство дополнительно выполнено с возможностью указывать интересующую топологическую структуру, ассоциированную с проектом электронного устройства.
20. Система по п. 19, в которой виртуальные ограничения включают в себя, по меньшей мере, одну сеть или устройство, ассоциированное с топологической структурой.
21. Система по п. 20, в которой одно или более PERC-правил включают в себя, по меньшей мере, одну команду, выполненную с возможностью обеспечивать возможность поиска топологических шаблонов в выгруженном списке соединений, ассоциированном с проектом электронного устройства.
22. Система по п. 20, в которой вычислительное устройство дополнительно выполнено с возможностью преобразовывать одно или более виртуальных ограничений в фактические ограничения и формировать базу данных, включающую в себя, по меньшей мере, частично, фактические ограничения.
RU2015144655A 2015-10-16 2015-10-16 Процесс проверки достоверности ограничений RU2015144655A (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
RU2015144655A RU2015144655A (ru) 2015-10-16 2015-10-16 Процесс проверки достоверности ограничений
US15/142,843 US10216888B2 (en) 2015-10-16 2016-04-29 Constraint validation process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015144655A RU2015144655A (ru) 2015-10-16 2015-10-16 Процесс проверки достоверности ограничений

Publications (1)

Publication Number Publication Date
RU2015144655A true RU2015144655A (ru) 2017-04-24

Family

ID=58524069

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015144655A RU2015144655A (ru) 2015-10-16 2015-10-16 Процесс проверки достоверности ограничений

Country Status (2)

Country Link
US (1) US10216888B2 (ru)
RU (1) RU2015144655A (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109783118B (zh) * 2017-11-13 2022-10-25 阿里巴巴集团控股有限公司 Fpga云主机开发方法和系统
EP3525116A1 (en) * 2018-02-12 2019-08-14 Plmsoft Co., Ltd Management system of electrical field circuit design
US11017147B2 (en) * 2019-08-30 2021-05-25 Siemens Industry Software Inc. Edge-based camera for characterizing semiconductor layout designs

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553002A (en) 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5544067A (en) 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US7398492B2 (en) 2004-06-03 2008-07-08 Lsi Corporation Rules and directives for validating correct data used in the design of semiconductor products
US7944355B2 (en) 2004-09-01 2011-05-17 Microsoft Corporation Security techniques in the RFID framework
FR2904713B1 (fr) 2006-08-02 2008-10-17 Airbus France Sas Procede et dispositifs d'aide a la determination de la faisabilite d'un ensemble electronique
EA014277B1 (ru) 2008-12-02 2010-10-29 Александр Иванович Таран Способ совмещения элементов многокристальных модулей для капиллярной сборки и установка для его реализации
US20100306720A1 (en) * 2009-05-28 2010-12-02 Pikus F G Programmable Electrical Rule Checking
CA2785327A1 (en) 2009-12-23 2011-06-30 AEA Integration System and method for automated building services design
US9183330B2 (en) * 2012-01-31 2015-11-10 Mentor Graphics Corporation Estimation of power and thermal profiles
US8914760B2 (en) * 2012-05-09 2014-12-16 Mentor Graphics Corporation Electrical hotspot detection, analysis and correction
RU132297U1 (ru) 2013-03-26 2013-09-10 Открытое акционерное общество "Научно-исследовательский институт "Кулон" Автоматизированная система проектирования электронных устройств

Also Published As

Publication number Publication date
US10216888B2 (en) 2019-02-26
US20170109469A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
US7669152B1 (en) Three-dimensional hierarchical coupling extraction
US9152754B2 (en) Sub-module physical refinement flow
RU2015144655A (ru) Процесс проверки достоверности ограничений
US20120054709A1 (en) Constructing Mapping Between Model Parameters and Electrical Parameters
CN104133955A (zh) 一种提取电路寄生参数的方法
CN107844410A (zh) 一种分布式集群系统的调试方法和装置
IN2014MU04090A (ru)
CN108304614B (zh) 集成电路版图引脚的设置方法及装置
CN103294482B (zh) 用于PWscf并行计算系统的Web服务封装方法以及系统
US11023627B2 (en) Modeling and cooperative simulation of systems with interdependent discrete and continuous elements
CN113792422B (zh) 一种基于数字孪生的tpm设备管理虚拟验证方法及系统
CN102214252A (zh) 一种对半导体器件进行提参建模的方法
Yuniarto et al. Electricity Monitoring System Based on internet of Things (Iot)
CN111680465A (zh) 一种半导体器件模型的建模方法及装置
Kang et al. Formal specifications for software-defined networking
MY170997A (en) Method and apparatus for validating experimental data provided for transistor modeling
CN107784142B (zh) 半导体功率组件的热仿真方法
US9477800B1 (en) System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment
KR102423988B1 (ko) 사물인터넷 모델 검증 방법 및 장치
Xu Study of test script design methods for Web Service performance testing
Kliuchansky et al. The Simulation Model of the Optical Isolator Matching Unit for Education
Fang Research on Event-B based formal modeling and verification of automatic production line
Zhang et al. Automatic model extraction for RFIC spiral inductor using SonnetLab
Chang et al. Handling nondeterminism in logic simulation so that your waveform can be trusted again
Jia et al. New Pcell based ring oscillator layout auto-generation method and application in advanced SPICE model verification