JPH07319925A

JPH07319925A - 論理回路の生成方法

Info

Publication number: JPH07319925A
Application number: JP6106478A
Authority: JP
Inventors: Kazuhiko Matsumoto; 和彦松本; Takao Niiya; 隆夫新舎; Hiroo Watai; 啓夫渡井; Iku Moriwaki; 郁森脇; Seiichi Nakakuma; 誠一中隈
Original assignee: Hitachi Software Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Software Engineering Co Ltd; Hitachi Ltd
Priority date: 1994-05-20
Filing date: 1994-05-20
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】分割設計のＬＳＩに適用可能な定形論理生成方
法を得る。【構成】一般論理ブロックの機能論理２０５と定形論理
ブロックの外部仕様２０９を読み込む入出力装置２０１
と、これを書き込み定形論理を生成し、機能論理と各Ｆ
Ｆを接続した設計マスタファイル２０７と、定形論理と
定形論理接続後の機能論理とで論理回路を生成し設計マ
スタファイル２０８に書き込む処理装置とからなり、設
計マスタファイル２０８から論理回路図２０６を出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スキャン回路やクロッ
ク分配回路やシステムリセット回路等の定形論理回路の
外部仕様から、定形論理回路を自動生成する論理回路の
生成方法に関するものである。

【０００２】

【従来の技術】論理装置の論理設計は、一般に論理設計
効率を向上させるために、設計者が記述する論理図の記
述レベルを機能レベルに高位化し、その機能論理図から
論理回路を自動生産する方法によって実施されている。
さらに、スキャン回路、クロック分配回路、システムリ
セット回路のような論理構造が規制的な定形論理回路
は、機能論理図の記述も省略し、その外部仕様から定形
論理回路を直接自動生成する定形論理生成方法が提案さ
れている。これらの定形論理生成方法の一つは１ＬＳＩ
全体を１つのブロックで表現し、そのブロックの中に定
形論理を生成する特開平２−１５０９３０号公報に記載
されている。

【０００３】

【発明が解決しようとする課題】上記従来技術は、論理
規模が数十キロゲートの中規模ＬＳＩであって定形論理
回路が内蔵されていない一般ＬＳＩには適用可能である
が、論理規模が数百キロゲートの大規模ＬＳＩ、定形論
理回路が内蔵されている定形論理回路内蔵ＬＳＩ、大規
模・定形論理回路内蔵ＬＳＩのいずれかに適用する場合
には、つぎに示す３つの問題点があった。

【０００４】中規模ＬＳＩは全体論理を１つの論理ブロ
ックとして設計する一括設計が可能であるが、大規模Ｌ
ＳＩは一括設計が不可能であり、大規模ＬＳＩの設計は
全体論理を複数の論理ブロックに分割して設計する分割
設計によって行われている。上記従来技術は、１つの論
理ブロックしか扱えないため、分割設計のＬＳＩには適
用できないという問題があった。したがって、本発明の
第１の目的はこの問題を解決するために、分割設計のＬ
ＳＩに適用可能な定形論理生成方法を得ることにある。

【０００５】一般ＬＳＩでは生成された定形論理回路が
そのまま使用されるために、定形論理回路を構成するフ
ァンイン／ファンアウト調整回路は、ファンイン／ファ
ンアウト制約を考慮して最適に生成される。これに対し
て、定形論理回路内蔵ＬＳＩでは、生成された定形論理
回路は、レイアウトシステムによって内蔵されている定
形論理回路にマッピングされる。上記従来技術はファン
イン／ファンアウト調整回路を最適に生成するために、
レイアウトシステムによる定形論理回路のマッピングが
困難であるという問題があった。したがって、本発明の
第２の目的は、この問題を解決するために、レイアウト
システムによる定形論理回路のマッピングが容易に行え
る定形論理生成方法を得ることである。

【０００６】さらに一般ＬＳＩでは、一般論理回路の信
号と定形論理回路の信号との接続は、アンプゲートを介
して行う必要があるのに対して、定形論理回路内蔵ＬＳ
Ｉでは、一般論理回路の信号と定形論理回路の信号を直
接接続することが可能である。上記従来技術はアンプゲ
ートを介して信号接続を行うので、不要なアンプゲート
が生成されるという問題があった。したがって、本発明
の第３の目的は、上記問題を解決するために、一般論理
回路の信号と定形論理回路の信号が直接接続できる定形
論理生成方法を得ることである。

【０００７】

【課題を解決するための手段】上記各目的はつぎのよう
にしてそれぞれ達成することができる。すなわち、ＬＳ
Ｉを構成する複数の一般論理ブロックの機能論理と、上
記ＬＳＩを構成するスキャン論理とクロック分配論理と
システムリセット論理、あるいはこれらすべてとからな
る１つの定形論理のブロックの外部仕様から、上記論理
回路を自動生成する論理生成システムにおいて、上記機
能論理と上記外部仕様とを入力する入力手段と、上記外
部仕様から定形論理を生成する定形論理生成手段と、上
記定形論理の各信号と上記機能論理内の各フリップフロ
ップが対応する端子を接続する定形論理接続手段と、上
記定形論理と定形論理接続後の機能論理から論理回路を
生成する。上記スキャン論理の外部データを、上記機能
論理内の各フリップフロップのフリップフロップ定義デ
ータと、上記機能論理内の各フリップフロップのフリッ
プフロップ名とスキャンアドレスを組合わせたスキャン
マップデータとからなるようにして達成でき、また、上
記クロック分配論理の外部仕様に関するデータを、上記
機能論理内の各フリップフロップ・クロック相定義デー
タとすることにより達成でき、さらに、上記システムリ
セット論理の外部仕様に関するデータを、上記機能論理
内の各フリップフロップのリセット種とリセット値とを
組合わせたリセット定義データからなるようにして達成
される。

【０００８】また、上記スキャン論理の生成を、使用す
る各論理構成要素のタイプとそれらの接続関係を定義し
た論理構造データと、論理構成要素間の接続信号線内で
ユニークな信号名を付与できる接続信号線の信号名を定
義した信号名データとを用意し、上記論理構造データと
上記信号名データをそのまま使用して論理生成を行う完
全テンプレート方式で、上記スキャン論理を構成する各
サブ論理単位に行うことにより、または、上記クロック
分配論理の生成を、上記論理構造データは使用するが、
信号名をその都度生成して論理生成を行う不完全テンプ
レート方式で行うことにより、あるいは、上記システム
リセット論理の生成を、論理構造と信号名とをその都度
生成して論理生成を行う非テンプレート方式で行うこと
により達成される。

【０００９】さらに、上記スキャンマップデータを、さ
らにレイアウトシステムがスキャンアドレス変更を禁止
するか否かを表わす、アドレス固定指示フラグを含むこ
とにより、また、上記スキャン論理が論理等価な信号線
は、１本の代表信号線のみを生成することにより、また
は、クロック分配論理の論理等価な信号線は、１本の代
表信号線のみを生成することにより、あるいは、上記シ
ステムリセット論理の論理等価な信号線は、１本の代表
信号線のみを生成することにより達成される。

【００１０】さらにまた、上記スキャン論理の外部仕様
に関するデータを、さらにスキャン論理と一般論理の間
の論理接続データを含むことにより、また、上記クロッ
ク分配論理の外部仕様に関するデータは、さらにクロッ
ク分配信号と一般論理の間の論理接続データを含むこと
により、あるいは、上記システムリセット論理の外部仕
様に関するデータは、さらにシステムリセット論理と一
般論理の間の論理接続データを含むことにより達成され
る。

【００１１】あるいはまた、一般論理と接続されるスキ
ャン論理の生成を、上記スキャン論理を構成する各サブ
論理単位に、上記完全テンプレート方式と上記非テンプ
レート方式のいずれか適切な方式で、上記サブ論理を生
成し上記一般論理の信号と上記スキャン論理の信号と
を、信号名変換で接続することにより、また、一般論理
と接続されるクロック分配論理の生成を、上記不完全テ
ンプレート方式で行い、上記一般論理の信号と上記クロ
ック分配論理の信号とを、信号名変換で接続することに
より、あるいは、一般論理と接続されるシステムリセッ
ト論理の生成を、上記非テンプレート方式で行い、上記
一般論理の信号と上記システムリセット論理との信号
を、信号名変換で接続することにより達成される。

【００１２】

【作用】本発明は、上記第１目的の達成のために、ＬＳ
Ｉを構成する複数の一般論理ブロックの機能論理と上記
ＬＳＩを構成する１つの定形論理ブロックの外部仕様を
入力する入力手段と、上記外部仕様から定形論理を生成
する定形論理生成処理手段（１）と、上記定形論理の各
信号と上記機能論理の各フリップフロップが対応する端
子を接続する定形論理接続手段と、上記定形論理と定形
論理接続後の機能論理から論理回路を生成する論理生成
手段を備え、上記第２目的の達成のために、上記定形論
理生成処理手段（１）において、上記定形論理の論理等
価な信号線は、１本の代表信号線のみを生成する定形論
理生成処理手段（２）を備え、また、上記第３目的の達
成のために、上記定形論理生成処理手段（２）におい
て、一般論理の信号と上記定形論理の信号とを、信号名
変換で接続する定形論理生成処理手段（３）を備えるよ
うにしている。

【００１３】そのため、上記の入力手段と定形論理生成
処理手段（１）と論理生成手段とは、ＬＳＩが分割設計
される場合の定形論理生成を可能にする。また、上記入
力手段、定形論理生成処理手段（２）、論理生成手段
は、レイアウトシステムによる定形論理回路のマッピン
グが容易に行える定形論理生成を可能にする。さらに、
上記の入力手段、定形論理生成処理手段（３）、論理生
成手段は、一般論理回路の信号と定形論理回路の信号と
が直接接続できる定形論理生成を可能にする。

【００１４】

【実施例】つぎに本発明の実施例を図面とともに説明す
る。図１は本発明による論理回路の生成方法におけるフ
ローチャートを示す図、図２は本発明による論理生成シ
ステムのブロック図、図３は定形論理回路の例を示す
図、図４はインタフェース信号の説明図、図５は内部生
成信号の説明図、図６はＬＳＩのブロック構成図、図７
はフリップフロップ定義データの例を示す図、図８はス
キャンマップデータの例を示す図、図９は定形論理ブロ
ックの定形論理生成処理のフローチャートを示す図、図
１０はスキャンデータ入力論理の生成例を示す図、図１
１はスキャンアドレスデコード論理の生成例を示す図、
図１２はスキャンデータ出力論理の生成例を示す図、図
１３はクロック分配論理の生成例を示す図、図１４はシ
ステムリセット論理の生成例を示す図、図１５は一般論
理ブロックの定形論理接続例を示す図、図１６は論理接
続データの説明図、図１７は論理接続データの例を示す
図である。

【００１５】本発明の実施例の説明に先立って、まず、
定形論理回路（スキャン回路、クロック分配回路、シス
テムリセット回路、あるいはこれらすべてを含む回路の
総称）について説明する。スキャン回路は論理回路内の
各フリップフロップ（ＦＦ）の値を読み書きする回路で
あり、クロック分配回路は論理回路内の各ＦＦにクロッ
ク信号を分配する回路であり、システムリセット回路は
各ＦＦの値の初期化を行う回路である。図３は定形論理
回路の例を示し、図４は上記図３内におけるインタフェ
ース信号の意味を示し、図５は上記図３内の内部生成信
号の意味を示す。スキャン回路３００は、スキャンデー
タ入力回路３０１、スキャンアドレスデコード回路３０
２、スキャンデータ出力回路３０３からなり、クロック
分配回路３０６はクロックシェーバ回路３０７、３０
８、……とファンアウト調整回路３０９、３１０、……
からなり、システムリセット回路３１１はファンアウト
調整回路３１２、３１３、……からなる。ここで、スキ
ャンデータ入力回路３０１はスキャンイントリガ信号Ｋ
ＩＴとスキャンインデータ信号ＫＩＤを入力し、スキャ
ンインセット信号ＫＩＳ００とスキャンインリセット信
号ＫＩＲ００を出力する回路であり、スキャンアドレス
デコード回路３０２はスキャンイネーブル信号ＫＥＮと
ワードアドレス信号ＫＷＡ（００−１５）とビットアド
レス信号ＫＮＢ（０−３）を入力し、ワードアドレスデ
コード信号ＫＷ（００００−ＦＦＦＦ）とビットアドレ
スデコード信号ＫＢ（０００−ＦＦ８）を出力する回路
であり、スキャンデータ出力回路３０３はＦＦ３０４、
３０５、……のスキャンアウト信号Ｋ０Ｄ０００を入力
し、スキャンアウトデータ信号Ｋ０Ｄを出力する回路で
あり、クロック分配回路３０６はクロック信号Ｔ０、Ｔ
１、……を入力し、クロック分配信号Ｔ０Ｄ００、Ｔ１
Ｄ００、……を出力する回路であり、システムリセット
回路３１１はシステムリセット信号ＲＰ、ＲＣ、……を
入力し、システムリセット分配信号ＲＰ００、ＲＣ０
０、……を出力する回路である。

【００１６】つぎに、ＬＳＩの論理設計方法について説
明する。図６はＬＳＩのブロック構成図を示す。ＬＳＩ
の全体論理６０１は一般論理ブロック６０２、６０３、
……と定形論理ブロック（スキャン論理、クロック分配
論理、システムリセット論理からなるブロック）６０４
からなり、一般論理ブロックはその論理が機能論理図で
記述され、定形論理ブロックは外部仕様が記載される。

【００１７】つぎに、本発明の実施例を詳細に説明す
る。図２は本発明の前提になる論理生成システムのブロ
ック図である。論理生成システムは、入出力装置２０
１、２０４、設計マスタファイル（機能論理）２０７、
処理装置２０２、２０３、設計マスタファイル（論理回
路）２０８とから構成される。入出力装置２０１は一般
論理ブロックの機能論理図２０５と定形論理ブロックの
外部仕様２０９を読み込み、設計マスタファイル（機能
論理）２０７に書き込む。処理装置２０３は設計マスタ
ファイル（機能論理）２０７から一般論理ブロックの機
能論理と定形論理ブロックの外部仕様を読み込み、当該
外部仕様から定形論理を生成し、当該機能論理内の各Ｆ
Ｆと当該定形論理とを接続し、これらの結果を設計マス
タファイル（機能論理）２０７に書き込む。処理装置２
０３はマスタファイル（機能論理）２０７から当該定形
論理と定期論理接続後の機能論理を読み込み、これらの
論理から論理回路を生成し、設計マスタファイル（論理
回路）２０８に書き込む。入出力装置２０４は設計マス
タファイル（論理回路）２０８から論理回路を読み込
み、論理回路図２０６を出力する。

【００１８】図１は本発明に基づく論理生成処理のフロ
ーチャートを示す図である。この図に基づき、各ステッ
プの処理手順を順次説明する。ステップ１０１では、本
ステップが設計マスタファイル（機能論理）２０７から
一般論理ブロックの機能論理と定形論理ブロックの外部
仕様に関するデータを読み込む。スキャン論理の外部仕
様に関するデータは、各ＦＦのＦＦ定義データと各ＦＦ
のＦＦ名とスキャンアドレスとアドレス固定指示フラグ
を組合わせたスキャンマップデータと、スキャン論理と
一般論理との間の論理接続とデータからなり、クロック
分配論理の外部仕様に関するデータは、各ＦＦのクロッ
ク相定義データと、クロック分配論理と一般論理との間
の論理接続データからなり、システムリセット論理の外
部仕様に関するデータは、各ＦＦのリセット種とリセッ
ト値を組合わせたリセット定義データと、システムリセ
ット論理と一般論理との間の論理接続データからなる。
ここで、クロック相定義データとリセット定義データは
ＦＦ定義データ内に定義されている。図７はＦＦ定義デ
ータの例を示す図である。ＦＦ定義データはＦＦ定義名
７０１、内部端子７０２、７０３、７０４、ＦＦタイプ
名７０５、入力信号７０６、７０７、出力信号７０８か
らなり、クロック相定義データ７０９、リセット値７１
０とリセット種７１１からなるリセット定義データ７１
２を含む。

【００１９】図８はスキャンマップデータの例を示す。
スキャンマップデータは論理回路内の各ＦＦを特定する
スキャンアドレス（ワードアドレスとビットアドレスか
らなり、ワードアドレスの上位２桁はＬＳＩ内の配置区
画を特定する区画アドレスである）、ＦＦ名（ＦＦの出
力信号名）、レイアウトシステムがスキャンアドレスを
変更することを禁止するか否かを表わすアドレス固定指
示フラグからなる。定形論理と一般論理の間の論理接続
データは、定形論理内の信号を一般論理に引き入れる場
合の信号引き入れデータと、一般論理内の信号を定形論
理に引き出す場合の信号引き出しデータの２種類が存在
し、いずれも（キーワード）＝（信号名）の形式で記述
される。図１６は論理接続データのキーワードと意味を
示し、図１７は論理接続データの例を示す。

【００２０】ステップ１０２では、本ステップが定形論
理ブロックの定形論理生成を行う。定形論理生成は、使
用する各論理構成要素（論理マクロ）のタイプとそれら
の接続関係を定義した論理構造データと、論理構成要素
間の接続信号線の内でユニークな信号名を付与できる接
続信号線の信号名を定義した信号名データを用意し、論
理構造データと信号名データとをそのまま使用して論理
生成を行う完全テンプレート方式と、論理構造データは
使用するが、信号名をその都度生成して論理生成を行う
不完全テンプレート方式と、論理構造と信号名をその都
度生成して論理生成を行う非テンプレート方式の３種類
の論理生成方式を用意し、定形論理を構成する各サブ論
理ごとにその論理構造の性質に応じて、最も適切な論理
生成方式を対応づけて定形論理を生成する。

【００２１】図９は定形論理ブロックの定形論理生成処
理のフローチャートを示す図である。この図に基づき、
各ステップにおける処理手順を順次説明する。ステップ
９０１では、本ステップが３つのステップ９０２、９０
３、９０４からなり、スキャン論理生成を行う。ステツ
プ９０２は完全テンプレート方式でスキャンデータ入力
論理を生成する。図１０はスキャンデータ入力論理の生
成例を示す。スキャンデータ入力論理のテンプレート１
００１は１個の論理マクロであり、入力端子１００２、
１００３の各ファンアウト調整論理は当該論理マクロに
含まれている。出力端子群１００４はいずれもスキャン
インセット信号を出力するが、出力信号１００６はＫＩ
Ｓ００を代表信号名として１つだけが定義されている。
これはすべてのＦＦに信号名ＫＩＳ００のスキャンイン
セット信号が接続されることを意味する。出力端子群１
００５のスキャンインリセット信号も同様に出力信号１
００７はＫＩＲ００を代表信号名として１つだけが定義
されている。本ステップは、テンプレート１００１のす
べての入出力信号を定形論理ブロックの対応するブロッ
ク端子に接続して、スキャンデータ入力論理１００８を
生成する。

【００２２】ステップ９０３では完全テンプレート方式
でスキャンアドレスデコード論理を生成する。図１１は
スキャンアドレスデコード論理の生成例を示す。スキャ
ンアドレスデコード論理のテンプレート１１０１はワー
ドアドレスデコーダ１１０２とビットアドレスデコーダ
１１０３の２個の論理マクロからなり、すべての入出力
端子群１１０４、１１０５、１１０６、１１０７に入出
力信号名が定義されている。本ステップはまず図８のス
キャンマップデータと図１７の論理接続データ１７０１
を参照してアドレスデコーダ１１０２、１１０３の不要
出力信号を削除する。具体的には、当該スキャンマップ
データにおいて、使用されているワードアドレスは００
００、０００１、０００２であり、当該論理接続データ
において、信号引き入れが指示されているワードアドレ
スは０００３であるので、ワードアドレスデコード信号
は、信号名がＫＷ００００、ＫＷ０００１、ＫＷ０００
２、ＫＷ０００３以外の出力信号群１１０８を削除する
（浮きにする）。つぎに、削除されるビットアドレスデ
コード信号を区画アドレスを含めて決定すると、当該ス
キャンマップデータにおいて、使用されている区画／ビ
ットアドレスは０００、００１、００２であり、当該論
理接続データにおいて、信号引き入れが指示されている
区画／ビットアドレスは００１であるので、ビットアド
レスデコード信号は信号名がＫＢ０００、ＫＢ００１、
ＫＢ００２以外の出力信号群１１０９を削除する。つぎ
に、テンプレート１１０１のすべての入出力信号を定形
論理ブロックの対応するブロック端子に接続してスキャ
ンアドレスデコード論理１１１０を生成する。最後に引
き入れ指示信号の信号名変換データ、すなわち、一般論
理側の信号ＳＷＤと定形論理側の信号ＫＷ０００３が等
価であり、一般論理側の信号ＳＢＴと定形論理側の信号
ＫＢ００１が等価であることを表わすデータ１１１１を
出力する。

【００２３】ステップ９０４では、完全テンプレート方
式でスキャンデータ出力論理を生成する。図１２はスキ
ャンデータ出力論理の生成例を示す。スキャンデータ出
力論理のテンプレート１２０１は１個の論理マクロ（Ｏ
Ｒ論理）であり、入力端子群１２０２はいずれもＦＦの
スキャンアウト信号を接続する端子である。そのため、
接続する入力端子を変更しても論理は等価であるので、
ＦＦのスキャンアウト信号はすべて同一信号名Ｋ０Ｄ０
００としてテンプレートに定義されている。これは、す
べてのＦＦのスキャンアウト信号の結線ＯＲ論理演算を
行うことを意味する。本ステップは、まず、テンプレー
ト１２０１のすべての入出力信号を定形論理ブロックの
対応するブロック端子に接続してスキャンデータ出力論
理１２０３を生成する。図１７の論理接続データ１７０
１を参照して、引き出し指示されたスキャンアウト信号
の信号名変換データ、すなわち、一般論理側の信号ＳＯ
ＵＴと定形論理側の信号Ｋ０Ｄ０００が等価であること
を表わすデータ１２０４を出力する。

【００２４】ステップ９０５では、不完全テンプレート
方式でクロック分配論理生成を行う。図１３はクロック
分配論理の生成例を示す。クロック分配論理のテンプレ
ート１３０１はクロックシェーバ１３０２とファンアウ
ト調整論理１３０３の２個の論理マクロからなり、出力
端子群１３０７はいずれもクロック分配信号を出力する
が、出力信号１３０６はｘｘＤ００を代表信号名として
１つだけが定義されている。ここで、ｘｘは生成信号名
部分を表わす。本ステップはまず、各ＦＦのクロック相
定義データ内のクロック相の個数分テンプレート１３０
１をコピーする。つぎに、各テンプレートについて、ク
ロック相に応じて信号１３０４、１３０５、１３０６の
ｘｘを当該クロック相（例えばＴ０）に置換し、入出力
信号１３０４、１３０６を定形論理ブロックの対応する
ブロック端子に接続してクロック分配論理１３０８を生
成する。最後に、論理接続データ１７０１を参照して、
引き入れ指示されたクロック分配信号（クロック相Ｔ
０）の信号名変換データ、すなわち、一般論理側の信号
ＣＫＳＩＧと定形論理側の信号Ｔ０Ｄ００が等価である
ことを表わすデータ１３０９を出力する。

【００２５】ステップ９０６では、非テンプレート方式
でシステムリセット論理生成を行う。図１４はシステム
リセット論理生成例を示す。本ステップは、各ＦＦのリ
セット定義データ内のリセット種の個数分システムリセ
ット論理１４０１を生成する。ここで、システムリセッ
ト論理１４０１は入力バッファ１４０２と当該リセット
種のＦＦが定義されている一般論理ブロックの個数分の
ブロック間バッファ群１４０３からなり、その入出力信
号名はリセット種（例えばＲＰ）と一般論理ブロックの
ＩＤ（例えば００と０１）を用いて生成する。

【００２６】スステップ１０３では、一般論理ブロック
の定形論理接続を行う。具体的には、一般論理ブロック
内の各ＦＦについて、マクロ形式をユーザ定義マクロか
らシステムマクロに変換し、当該ＦＦのシステムマクロ
の対応する入力端子に、ステップ１０２で生成した定形
論理ブロックのスキャン信号、クロック分配信号、シス
テムリセット信号を接続する。

【００２７】図１５は一般論理ブロックの定形論理接続
例を示す。本ステップは、まず（ａ）に示す各ＦＦのユ
ーザ定義マクロ１５０１を（ｂ）に示すシステムマクロ
１５０２に置換する。つぎに、ユーザ定義マクロ１５０
１の入出力信号群１５０３を、システムマクロ１５０２
の対応する入出力端子に接続する。ついで、当該ＦＦが
図８のスキャンマップデータの８０１に対応していると
き、ワードアドレスデコード信号ＫＷｘｘｘｘのｘｘｘ
ｘをワードアドレス０００２に置換し、ビットアドレス
デコード信号ＫＢｘｘｘのｘｘｘを区画／ビットアドレ
ス００１に置換する。つぎに、クロック分配信号ｘｘＤ
００のｘｘをクロック相定義データ１５０５に置換す
る。つぎに、システムリセット信号ｘｘｙｙのｘｘとｙ
ｙをリセット種１５０７とブロックＩＤ（００とする）
に置換し、リセット値１５０６が０であるので、システ
ムリセット信号ＲＰ００をシステムマクロ１５０２の入
力端子ＭＲに接続する（リセット値１５０６が１のとき
は、システムリセット信号ＲＰ００を入力端子ＭＳに接
続する）。最後に入出力信号群１５０８を定形論理ブロ
ックの対応するブロック端子に接続して（ｃ）に示すよ
うなシステムマクロ１５０４を生成する。

【００２８】ステップ１０４では、ステップ１０２で生
成した定形論理ブロックの定形論理とステップ１０３で
定形論理に接続した一般論理ブロックの機能論理を併合
して、設計マスタファイル（機能論理）２０７に書き込
む。

【００２９】ステップ１０５では、設計マスタファイル
（機能論理）２０７からステップ１０４で併合した機能
論理を読み込む。

【００３０】ステップ１０６では、ステップ１０５で読
み込んだ機能論理から論理回路を生成する。

【００３１】ステップ１０７では、ステップ１０６で生
成した論理回路を設計マスタファイル（論理回路）２０
８に書き込む。

【００３２】このようにして本実施例により、一般論理
ブロックの機能論理と定形論理ブロックの外部仕様か
ら、定形論理回路を含む論理回路の生成が可能である。

【００３３】

【発明の効果】上記のように本発明による論理回路の生
成方法は、ＬＳＩを構成する複数の一般論理ブロックの
機能論理と、上記ＬＳＩを構成するスキャン論理、クロ
ック分配論理、システムリセット論理、あるいはこれら
すべてからなる定形論理ブロックの外部仕様とから、上
記ＬＳＩの論理回路を自動生成する論理回路の生成方法
において、上記機能論理と上記外部仕様とを入力する入
力手段と、上記外部仕様からスキャン論理、クロック分
配論理、システムリセット論理の定形論理を生成する定
形論理生成手段と、上記定形論理の各信号と上記機能論
理内の各フリップフロップが対応する端子を接続する定
形論理接続手段と、上記定形論理と定形論理接続後の機
能論理とから論理回路を生成することにより、大規模、
定形論理回路内蔵ＬＳＩの定形論理生成が可能になり、
論理設計の効率向上に大きな効果を得ることができる。

【図面の簡単な説明】

【図１】本発明による論理回路の生成方法におけるフロ
ーチャートを示す図である。

【図２】本発明による論理生成システムのブロック図で
ある。

【図３】定形論理回路の例を示す図である。

【図４】インタフェース信号の説明図である。

【図５】内部生成信号の説明図である。

【図６】ＬＳＩのブロック構成図である。

【図７】フリップフロップ定義データの例を示す図であ
る。

【図８】スキャンマップデータの例を示す図である。

【図９】定形論理ブロックの定形論理生成処理のフロー
チャートを示す図である。

【図１０】スキャンデータ入力論理の生成例（ａ）およ
び（ｂ）を示す図である。

【図１１】スキャンアドレスデコード論理の生成例
（ａ）、（ｂ）および（ｃ）を示す図である。

【図１２】スキャンデータ出力論理の生成例（ａ）、
（ｂ）および（ｃ）を示す図である。

【図１３】クロック分配論理の生成例（ａ）、（ｂ）お
よび（ｃ）を示す図である。

【図１４】システムリセット論理の生成例を示す図であ
る。

【図１５】一般論理ブロックの定形論理接続例（ａ）、
（ｂ）および（ｃ）を示す図である。

【図１６】論理接続データの説明図である。

【図１７】論理接続データの例を示す図である。

【符号の説明】

１０１〜１０７論理生成処理ステップ２０７，２０８設計マスタファイル

───────────────────────────────────────────────────── フロントページの続き (72)発明者新舎隆夫東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者渡井啓夫神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者森脇郁神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者中隈誠一神奈川県横浜市中区尾上町６丁目81番地日立ソフトウェアエンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】ＬＳＩを構成する複数の一般論理ブロック
の機能論理と、上記ＬＳＩを構成するスキャン論理、ク
ロック分配論理、システムリセット論理、あるいはこれ
らすべてからなる定形論理ブロックの外部仕様とから、
上記ＬＳＩの論理回路を自動生成する論理回路の生成方
法において、上記機能論理と上記外部仕様とを入力する
入力手段と、上記外部仕様からスキャン論理、クロック
分配論理、システムリセット論理等の定形論理を生成す
る定形論理生成手段と、上記定形論理の各信号と上記機
能論理内の各フリップフロップが対応する端子を接続す
る定形論理接続手段と、上記定形論理と定形論理接続後
の機能論理とから論理回路を生成することを特徴とする
論理回路の生成方法。
【請求項２】上記スキャン論理の外部仕様の入力は、上
記機能論理内の各フリップフロップのフリップフロップ
定義データと、上記機能論理内の各フリップフロップの
フリップフロップ名とスキャンアドレスを組合わせたス
キャンマップデータとからなることを特徴とする請求項
１記載の論理回路の生成方法。
【請求項３】上記クロック分配論理の外部仕様の入力
は、上記機能論理内の各フリップフロップ相定義データ
であることを特徴とする請求項１記載の論理回路の生成
方法。
【請求項４】上記システムリセット論理の外部仕様の入
力は、上記機能論理内の各フリップフロップのリセット
種とリセット値とを組合わせた、リセット定義データか
らなることを特徴とする請求項１記載の論理回路の生成
方法。
【請求項５】上記スキャン論理の生成は、使用する各論
理構成要素のタイプとそれらの接続関係を定義した論理
構造データと、論理構成要素間の接続信号線の内で、ユ
ニークな信号名を付与できる接続信号線の信号名を定義
した信号名データを用意し、上記論理構造データと上記
信号名データとをそのまま使用して論理生成を行う完全
テンプレート方式で、上記スキャン論理を構成する各サ
ブ論理単位に行うことを特徴とする請求項１記載の論理
回路の生成方法。
【請求項６】上記クロック分配論理の生成は、上記請求
項５記載の論理構造データを使用するが、信号名をその
都度生成して論理生成を行う不完全テンプレート方式で
行うことを特徴とする請求項１記載の論理回路の生成方
法。
【請求項７】上記システムリセット論理の生成は、上記
請求項５記載の論理構造と信号名をその都度生成して論
理生成を行う非テンプレート方式で行うことを特徴とす
る請求項１記載の論理回路の生成方法。
【請求項８】上記スキャンマップデータは、レイアウト
システムがさらにスキャンアドレスの変更を禁止するか
否かを表わす、アドレス固定指示フラグを含むことを特
徴とする請求項２記載の論理回路の生成方法。
【請求項９】上記スキャン論理の生成は、論理等価な信
号線が１本の代表信号線だけを生成することを特徴とす
る請求項５記載の論理回路の生成方法。
【請求項１０】上記クロック分配論理の生成は、論理等
価な信号線が１本の代表信号だけを生成することを特徴
とする請求項６記載の論理回路の生成方法。
【請求項１１】上記システムリセット論理の生成は、論
理等価な信号線が１本の代表信号線だけを生成すること
を特徴とする請求項７記載の論理回路の生成方法。
【請求項１２】上記スキャン論理の外部仕様に関するデ
ータは、さらにスキャン論理と一般論理の間の論理接続
データを含むことを特徴とする請求項２記載の論理回路
の生成方法。
【請求項１３】上記クロック分配論理の外部仕様に関す
るデータは、さらにクロック分配信号と一般論理の間の
論理接続データを含むことを特徴とする請求項３記載の
論理回路の生成方法。
【請求項１４】上記システムリセット論理の外部仕様に
関するデータは、さらにシステムリセット論理と一般論
理の間の論理接続データを含むことを特徴とする請求項
４記載の論理回路の生成方法。
【請求項１５】上記一般論理と接続されるスキャン論理
の生成は、上記スキャン論理を構成する各サブ論理単位
に、請求項５記載の完全テンプレート方式と請求項７記
載の非テンプレート方式のいずれか適切な方法で上記サ
ブ論理を生成し、上記一般論理の信号と上記スキャン論
理の信号とを、信号名変更で接続することを特徴とする
請求項１２記載の論理回路の生成方法。
【請求項１６】上記一般論理と接続されるクロック分配
論理の生成は、上記請求項６記載の完全テンプレート方
式で行い、上記一般論理の信号と上記クロック分配論理
の信号とを、信号名変換で接続することを特徴とする請
求項１３記載の論理回路の生成方法。
【請求項１７】上記一般論理と接続されるシステムリセ
ット論理の生成は、請求項７記載の非テンプレート方式
で行い、上記一般論理の信号と上記システムリセット論
理の信号とを、信号名変換で接続することを特徴とする
請求項１４記載の論理回路の生成方法。